KR100758156B1 - 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 - Google Patents
다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 Download PDFInfo
- Publication number
- KR100758156B1 KR100758156B1 KR1020010050166A KR20010050166A KR100758156B1 KR 100758156 B1 KR100758156 B1 KR 100758156B1 KR 1020010050166 A KR1020010050166 A KR 1020010050166A KR 20010050166 A KR20010050166 A KR 20010050166A KR 100758156 B1 KR100758156 B1 KR 100758156B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- polycrystalline silicon
- layer
- gate electrode
- drain regions
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 title description 2
- 239000010408 film Substances 0.000 claims abstract description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000007769 metal material Substances 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 81
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001994 activation Methods 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 10
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001414 potassium ion Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판에 관한 것이다.
다결정 실리콘을 이용하여 박막 트랜지스터를 만들 경우, 이온주입 후 주입된 이온을 활성화시키기 위해 레이저를 조사하는데, 이때 게이트 전극이 금속 물질일 경우 레이저 에너지 밀도를 크게 할 수 없어 소스 및 드레인 영역의 활성화 정도가 떨어진다. 또한, 액티브층과 소스 및 드레인 영역 사이에 저농도 이온주입 영역을 형성하기 위해 별도의 마스크를 사용할 경우 공정이 추가되며, 게이트 전극 형성용 마스크를 이용할 경우에는 제거가 완전히 이루어지지 않아 불량이 발생할 수 있다.
본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법에서는 게이트 전극을 금속 물질로 형성하고, 게이트 전극 상부에 플라즈마 화학기상증착법으로 실리콘 산화막을 형성함으로써, 불순물을 주입 후 레이저 활성화시 게이트 전극이 손상되는 것을 방지할 수 있으며, 레이저의 에너지 밀도를 크게 함으로써 소스 및 드레인 영역의 활성화 정도 및 결정화도를 더욱 향상시킬 수 있다. 또한, 별도의 마스크를 형성하지 않고 균일한 LDD 영역을 형성할 수도 있다.
다결정 실리콘, 이온주입, 활성화, 결정화, 플라즈마 화학기상증착
Description
도 1은 종래의 다결정 실리콘 박막 트랜지스터에 대한 단면도.
도 2a 내지 도 2f는 종래의 다결정 실리콘 박막 트랜지스터의 제조 과정을 도시한 단면도.
도 3a 내지 도 3c는 종래의 다른 예에 따라 다결정 실리콘 박막 트랜지스터를 제조하는 과정을 도시한 단면도.
도 4a 내지 도 4h는 본 발명에 따라 다결정 실리콘 박막 트랜지스터를 제조하는 과정을 도시한 단면도.
도 5는 본 발명에 따라 제조된 다결정 실리콘 박막 트랜지스터를 이용한 액정 표시 장치용 어레이 기판의 평면도.
도 6은 도 5에서 Ⅵ-Ⅵ선을 따라 자른 단면도.
본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브 영역은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
한편, 근래에 들어 다결정 실리콘(poly-Si)을 사용하는 박막 트랜지스터를 채용한 액정 표시 장치가 연구 및 개발되고 있다. 이러한 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠 르고, 온도와 빛에 대한 안정성이 우수한 장점이 있다. 또한, 구동회로를 동일 기판 상에 형성할 수 있으므로 액정 표시 장치의 제조 비용을 감소시킬 수 있다.
다결정 실리콘을 형성하는 방법으로는 비정질 실리콘 박막에 기판 온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장시키는 레이저 열처리(laser annealing) 방법과, 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 다결정 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법, 그리고 기판 상에 직접 다결정 실리콘을 증착하는 방법 등이 있다.
최근에는 레이저를 이용하여 순차측면고상법(sequential lateral solidifi-cation : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있는데, SLS 방법은 실리콘의 그레인이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 방법이다.
이하, 첨부한 도면을 참조하여 종래의 다결정 실리콘 박막 트랜지스터 및 그의 제조 방법에 대하여 설명한다.
먼저, 도 1은 종래의 다결정 실리콘 박막 트랜지스터에 대한 단면도이다.
도 1에 도시한 바와 같이, 기판(10) 위에 다결정 실리콘층(21, 22, 23)이 형 성되어 있는데, 다결정 실리콘층(21, 22, 23, 24a, 24b)은 불순물이 고농도로 도핑된 소스 및 드레인 영역(22, 23)과 불순물이 저농도로 도핑된 LDD(lightly doped drain) 영역(24a, 24b), 그리고 불순물이 도핑되지 않은 박막 트랜지스터의 액티브 영역(21)으로 이루어진다.
이어, 액티브 영역(21) 상부에는 실리콘 산화막이나 실리콘 질화막으로 이루어진 게이트 절연막(30)이 형성되어 있고, 그 위에 금속과 같은 물질로 이루어진 게이트 전극(42)이 형성되어 있다.
게이트 전극(42) 위에는 층간 절연막(50)이 형성되어 이들을 덮고 있고, 층간 절연막(50)은 소스 및 드레인 영역(22, 23)의 일부를 각각 드러내는 제 1 및 제 2 콘택홀(51, 52)을 가진다.
층간 절연막(50) 상부에는 금속과 같은 도전 물질로 소스 전극(62)과 드레인 전극(63)이 형성되어 있다. 여기서, 소스 및 드레인 전극(62, 63)은 콘택홀(51, 52)을 통해 각각 소스 및 드레인 영역(22, 23)과 연결되어 있다.
이와 같이, 다결정 실리콘을 액티브 영역으로 이용한 박막 트랜지스터는 전계 효과 이동도가 높아 응답 속도가 빠르며, 액정 표시 장치에 이용할 경우에는 구동 회로를 동일 기판 위에 형성할 수 있으므로, 액정 표시 장치의 제조 공정 및 비용을 감소시킬 수 있다.
이러한 다결정 실리콘 박막 트랜지스터의 제조 방법에 대하여 도 2a 내지 도 2f를 참조하여 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이 기판(10) 위에 아일랜드 형태의 다결정 실 리콘층(20)을 형성한다. 여기서, 다결정 실리콘층(20)은 앞서 언급한 다결정 실리콘 형성 방법 중의 하나를 이용하여 형성할 수 있다.
이어, 도 2b에 도시한 바와 같이 절연막과 금속층을 차례로 증착한 후 패터닝하여 다결정 실리콘층(20) 위에 게이트 절연막(30)과 게이트 전극(42)을 각각 형성하고, 게이트 전극(42)을 마스크로 저농도 이온주입을 실시하여 게이트 전극(42)에 의해 드러난 다결정 실리콘층(20) 표면에 저농도 이온주입 영역(26a, 26b)을 형성한다.
다음, 도 2c에 도시한 바와 같이 게이트 전극(42)과 저농도 이온주입 영역(도 2b의 26a, 26b)을 일부 덮도록 포토 레지스트 패턴(70)을 형성하고, 포토 레지스트 패턴(70)을 마스크로 고농도 이온주입을 실시하여, 불순물이 도핑되지 않은 액티브 영역(21)과 불순물이 고농도로 도핑된 소스 및 드레인 영역(22, 23), 그리고 액티브 영역(21)과 소스 및 드레인 영역(22, 23) 사이에 위치하고 불순물이 저농도로 도핑된 LDD 영역(24a, 24b)을 형성한다.
다음, 도 2d에 도시한 바와 같이 포토 레지스트 패턴(도 2c의 70)을 제거한 후, 레이저를 이용하여 소스 및 드레인 영역(22, 23)에 도핑된 이온을 활성화시킨다.
일반적으로 도핑된 이온의 활성화는 열처리(annealing) 방법으로 이루어지는데, 액정 표시 장치와 같이 저온 공정을 요구하는 경우에는 열처리 온도를 어느 정도 이상 높일 수 없기 때문에 활성화가 이루어지기 어렵다. 따라서, 레이저를 이용하여 소스 및 드레인 영역(22, 23)의 이온을 활성화시킨다.
한편, 앞서 도 2c의 이온주입시 고에너지가 이용되므로, 이러한 이온주입 에너지로 인해 소스 및 드레인 영역(22, 23)의 반도체 구조가 다결정질에서 비정질로 변하는 경우가 있는데, 레이저를 이용하여 도핑된 이온을 활성화시킬 때 소스 및 드레인 영역(22, 23)의 구조를 다결정 상태로 복원시킬 수도 있다.
다음, 도 2e에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막을 증착하여 층간 절연막(50)을 형성하고, 이를 패터닝하여 소스 및 드레인 영역(22, 23)을 각각 드러내는 제 1 및 제 2 콘택홀(51, 52)을 형성한다.
이어, 도 2f에 도시한 바와 같이 금속과 같은 물질을 증착하고 패터닝하여 제 1 및 제 2 콘택홀(51, 52)을 통해 소스 및 드레인 영역(22, 23)과 각각 접촉하는 소스 및 드레인 전극(62, 63)을 형성한다.
이러한 종래의 다결정 실리콘 박막 트랜지스터의 제조 방법에서는, LDD 영역(24a, 24b)을 형성하기 위해 별도의 포토 레지스트 패턴(도 2c의 70)을 형성하고, 이를 마스크로 이온주입을 실시하므로 공정이 증가되는데, LDD 영역을 형성하면서도 공정이 증가되지 않는 다른 예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 도 3a 내지 도 3c에 도시하였다.
여기서, LDD 영역 형성 과정을 제외한 다른 부분의 제조 방법은 앞선 예와 동일하므로 이에 대한 설명은 생략하기로 한다.
도 3a에 도시한 바와 같이, 기판(110) 위에 아일랜드 형태의 다결정 실리콘층(120)을 형성한 다음, 그 위에 절연막과 금속층을 차례로 증착하고 포토 레지스트를 도포한 후, 포토 레지스트를 노광 및 현상하여 포토 레지스트 패턴(170)을 형 성한다. 이어, 포토 레지스트 패턴(170)을 마스크로 금속층 및 절연막을 식각함으로써, 게이트 전극(142)과 게이트 절연막(130)을 형성한다.
여기서, 금속층 및 절연막을 식각액(etchant)을 이용하여 식각할 경우 측면부분에서도 식각이 일어나므로, 게이트 전극(142)과 게이트 절연막(130)의 폭은 도시한 바와 같이 포토 레지스트(170)의 폭 보다 좁아진다. 이때, 포토 레지스트(170)와 게이트 전극(142)의 폭 차이는 LDD 영역의 폭과 동일하다.,
다음, 도 3b에 도시한 바와 같이 포토 레지스트 패턴(170)을 마스크로 고농도 이온주입을 실시하여 불순물이 주입된 소스 및 드레인 영역(122, 123)과 불순물이 주입되지 않은 순수 반도체 영역(121a)을 형성한다.
이어, 도 3c에 도시한 바와 같이 포토 레지스트 패턴(170)을 제거하고, 게이트 전극(142)을 마스크로 저농도 이온주입을 실시하여, LDD 영역(124a, 124b)과 액티브 영역(121)을 형성한다.
다음, 도 2d 내지 도 2f에 도시한 바와 같이 레이저 활성화 공정 및 그 이후 공정을 진행하여 다결정 실리콘 박막 트랜지스터를 완성한다.
이와 같이, 상기 예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법에서는, 게이트 전극(142)을 형성하기 위한 포토 레지스트 패턴(170)을 이용하여 LDD 영역(124a, 124b)을 형성하므로, 앞선 제 1 예에 비해 공정이 감소된다.
그러나, 앞선 제 1 및 제 2 예에서는 레이저 활성화 과정시, 게이트 전극의 표면에 직접 레이저가 조사되는데, 게이트 전극은 금속 물질로 이루어지므로 레이저의 에너지 밀도가 너무 크면 게이트 전극이 손상을 입을 수 있으며, 이를 방지하 기 위해 레이저 에너지의 밀도를 어느 정도 이하로 할 경우에는, 소스 및 드레인 영역이 완전히 용융되지 못하여 활성화 정도가 낮아질 수 있다.
또한, 소스 및 드레인 영역을 형성하기 위해 이온주입을 할 때, 높은 전압 및 높은 도즈량(dose)이 가해지는데, 이로 인해 이온주입 마스크로 이용되는 포토 레지스트 패턴이 변형되어 이후 포토 레지스트 패턴의 제거가 용이하지 않은 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 소스 및 드레인 영역을 활성화시키면서 전극의 손상을 방지할 수 있는 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 LDD 영역을 형성하면서 박막 트랜지스터의 특성을 저하시키지 않는 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법에서는 기판을 구비하고, 기판 상에 아일랜드 형태의 다결정 실리콘층을 형성한다. 이어, 다결정 실리콘층 상부에 게이트 절연막을 형성하고, 그 위에 금속 물질로 이루어진 게이트 전극을 형성한다. 다음, 게이트 전극을 마스크로 저 농도 이온주입을 실시하고, 플라즈마 화학기상증착법으로 실리콘 산화막을 증착한 후, 고농도 이온주입을 실시하여 소스 및 드레인 영역을 형성한다. 다음, 소스 및 드레인 영역의 이온을 활성화시키고 실리콘 산화막 상부에 층간 절연막을 형성하며, 층간 절연막을 실리콘 산화막과 함께 패터닝하여 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 형성한다. 이어, 층간 절연막 상부에 제 1 및 제 2 콘택홀을 통해 소스 및 드레인 영역과 각각 연결되는 소스 전극과 드레인 전극을 형성한다.
여기서, 실리콘 산화막은 게이트 전극 상부의 제 1 두께와 게이트 전극 및 게이트 절연막 측벽의 제 2 두께, 다결정 실리콘층 상부의 제 3 두께로 이루어지고, 제 1 두께는 제 2 및 제 3 두께 보다 두꺼운 것이 바람직하며, 제 1 두께는 제 3 두께의 두 배로 이루어질 수 있다.
여기서, 소스 및 드레인 영역의 이온을 활성화시키는 단계는 레이저를 이용하는 것이 좋다.
본 발명에 따른 방법으로 제조된 다결정 실리콘 박막 트랜지스터를 포함하는 액정 표시 장치용 어레이 기판에서는 기판 상부에 다결정 실리콘으로 이루어진 액티브층과, 액티브층의 양측에 위치하며 불순물이 고농도로 도핑된 다결정 실리콘으로 이루어진 소스 및 드레인 영역, 그리고 액티브층과 소스 및 드레인 영역 사이에 위치하며 불순물이 저농도로 도핑된 다결정 실리콘으로 이루어진 LDD 영역이 형성되어 있다. 액티브층 상부에는 게이트 절연막이 형성되어 있으며, 그 위에 금속 물질로 이루어진 게이트 전극과 제 1 방향으로 연장된 게이트 배선이 형성되어 있다. 다음, 게이트 전극 상부의 제 1 두께와 게이트 전극 및 게이트 절연막 측벽의 제 2 두께, 소스 및 드레인 영역 상부의 제 3 두께로 이루어지며, 제 1 두께가 제 2 및 제 3 두께 보다 두꺼운 실리콘 산화막이 형성되어 있다. 실리콘 산화막 상부에는 실리콘 산화막과 함께 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막이 형성되어 있으며, 그 위에 제 1 콘택홀을 통해 소스 영역과 접촉하며 제 2 방향으로 연장되어 있는 데이터 배선 및 제 2 콘택홀을 통해 드레인 영역과 접촉하는 드레인 전극이 형성되어 있다. 이어, 데이터 배선 및 드레인 전극 상부에는 드레인 전극을 드러내는 제 3 콘택홀을 가지는 보호층이 형성되어 있고, 그 위에 제 3 콘택홀을 통해 드레인 영역과 연결되어 있으며 투명 도전 물질로 이루어진 화소 전극이 형성되어 있다.
이와 같이 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법에서는 게이트 전극을 금속 물질로 형성할 때, 게이트 전극 상부에 플라즈마 화학기상증착법으로 실리콘 산화막을 형성함으로써, 불순물을 주입 후 레이저 활성화시 게이트 전극이 손상되는 것을 방지할 수 있으며, 레이저의 에너지 밀도를 크게 함으로써 소스 및 드레인 영역의 활성화 정도 및 결정화도를 더욱 향상시킬 수 있다. 또한, 별도의 마스크를 형성하지 않고 균일한 LDD 영역을 형성할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 4a에 도시한 바와 같이 기판(210) 위에 아일랜드 모양을 가지는 다결정 실리콘층(220)을 형성한다. 앞서 언급한 바와 같이, 다결정 실리콘층(220)의 형성은 여러 가지 방법으로 이루어질 수 있는데, 특히 비정질 실리콘층을 증착하고 이를 결정화하는 방법으로서, 레이저 어닐링 방법이나 SLS 방법에 의해 이루어질 수도 있다.
이때, 비정질 실리콘층을 다결정 실리콘층으로 재결정화할 경우, 열에 의해 기판(210) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 다결정 실리콘층(220)의 막질 특성이 저하되는 것을 방지하기 위해, 기판(210)과 다결정 실리콘층(220) 사이에 실리콘 산화막과 같은 완충층(buffer layer)을 더 형성할 수도 있다.
이어, 도 4b에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막 등의 절연막을 증착하고, 그 위에 금속층을 증착한 다음, 금속층과 절연막을 패터닝하여 다결정 실리콘층(220) 상부에 게이트 절연막(230)과 게이트 전극(242)을 형성한다.
다음, 도 4c에 도시한 바와 같이 게이트 전극(242)을 마스크로 저농도 이온주입을 실시하여 게이트 전극(242)으로 덮이지 않은 다결정 실리콘층(220)의 표면에 저농도 이온주입 영역(226a, 226b)을 형성한다.
다음, 도 4d에 도시한 바와 같이 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition : 이하 PECVD라고 함) 방법으로 실리콘 산화막(silicon oxide)(250)을 증착한다. 여기서, 실리콘 산화막(250)은 게이트 전극(242) 상부의 제 1 두께와, 게이트 전극(242) 및 게이트 절연막(230) 측벽의 제 2 두께, 그리고 다결정 실리콘층(220) 상부의 제 3 두께를 가지는데, 제 1 두께는 제 2 및 제 3 두 께보다 더 두껍게 된다. 이는 PECVD 방법으로 증착된 실리콘 산화막은 스텝 커버리지(step coverage)가 열악하므로, 게이트 전극(242)과 같이 단차가 높은 부분 위에는 두껍게 증착되고, 다결정 실리콘층(220) 상부와 같이 단차가 낮은 부분이나 게이트 전극(242) 측면에는 얇게 증착이 되기 때문이다.
이때, 실리콘 산화막(250)의 제 1 두께는 제 3 두께보다 약 2 배 이상이며, 이후 레이저 활성화 공정시 소스 및 드레인 영역에 레이저 에너지가 조사되어 이온이 충분히 활성화되기 위해서는 제 3 두께가 1,000 Å 이하인 것이 좋고, 게이트 전극이 손상되지 않기 위해 제 1 두께는 1,000 Å 이상인 것이 바람직하다. 따라서, 제 1 두께는 1,000 Å 내지 2,000 Å 사이의 범위를 가지며, 제 3 두께는 500 Å 내지 1,000 Å 사이의 범위를 가진다. 또한, 제 2 두께는 이후 LDD 영역을 형성하기 위한 것으로서, 500 Å 내지 1,000 Å의 범위를 가지는 것이 좋다.
다음, 도 4e에 도시한 바와 같이 실리콘 산화막(250)이 형성된 기판(210)에 고농도 이온주입을 실시하여, 이온이 주입되지 않은 액티브 영역(221)과 저농도로 주입된 LDD 영역(224a, 224b), 그리고 고농도로 주입된 소스 및 드레인 영역(222, 224)을 형성한다. 이때, 게이트 전극(242)과 게이트 절연막(230)의 측벽 부분에 위치한 실리콘 산화막(250)이 고농도 이온 주입을 방지하므로, 액티브 영역(221)과 소스 및 드레인 영역(222, 223) 사이에는 실리콘 산화막(250)의 제 2 두께 만큼의 폭을 가지는 LDD 영역(224a, 224b)이 형성된다.
여기서, 이온 주입은 3족이나 5족의 원소를 이용하며, 소스 및 드레인 영역(222, 223)에 5족 원소가 도핑되면 n-형 반도체가, 3족 원소가 도핑되면 p-형 반도체가 형성된다.
다음, 도 4f에 도시한 바와 같이 레이저를 조사하여 소스 및 드레인 영역(222, 223)에 주입된 이온을 활성화시키며 결정성을 복원시킨다. 본 발명에서는 게이트 전극(242) 상부에 일정 두께의 실리콘 산화막(250)이 형성되어 있어 레이저에 의해 게이트 전극(242)이 손상되는 것을 방지할 수 있다. 또한, 본 발명에서 소스 및 드레인 영역(222, 223) 상부의 실리콘 산화막(250)은 레이저가 조사된 부분이 용융되어 냉각될 때 냉각 속도를 늦추는 역할을 하므로, 소스 및 드레인 영역(222, 223)의 결정성 및 저항은 더욱 향상되며, 균일한 분포를 가지게 된다.
다음, 도 4g에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막을 증착하여 층간 절연막(260)을 형성하고, 이를 실리콘 산화막(250)과 함께 패터닝하여 소스 및 드레인 영역(222, 223)을 각각 드러내는 제 1 및 제 2 콘택홀(261, 262)을 형성한다. 본 발명에서는 게이트 전극(242) 상부에 실리콘 산화막(250)이 형성되어 있으므로, 층간 절연막(260)은 종래에 비해 더 얇게 형성할 수 있다.
한편, 실리콘 산화막(250)을 제거하고 층간 절연막(260)을 형성할 수 있는데, 실리콘 산화막(250)은 HF 용액과 같은 물질을 이용하여 제거할 수 있다.
이어, 도 4h에 도시한 바와 같이 금속층을 증착하고 패터닝하여 제 1 및 제 2 콘택홀(261, 262)을 통해 소스 및 드레인 영역(222, 223)과 각각 접촉하는 소스 전극(272) 및 드레인 전극(273)을 형성한다.
이와 같이 본 발명에서는 다결정 실리콘을 액티브 영역으로 하는 박막 트랜지스터를 형성하는데 있어서, 게이트 전극이 손상되는 것을 방지하면서 소스 및 드 레인 영역의 활성화도를 향상시킬 수 있으며, 공정이 추가되지 않는다.
본 발명에 따라 제조한 다결정 실리콘 박막 트랜지스터를 액정 표시 장치용 어레이 기판에 적용할 수 있는데, 이러한 다결정 실리콘 박막 트랜지스터를 이용한 액정 표시 장치용 어레이 기판에 대해 도 5 및 도 6에 도시하였다.
도 5는 본 발명에 따라 제조된 다결정 실리콘 박막 트랜지스터를 포함하는 액정 표시 장치용 어레이 기판의 평면도이고, 도 6은 도 5에서 Ⅵ-Ⅵ선을 따라 자른 단면도이다.
도 5 및 도 6에 도시한 바와 같이, 기판(310) 위에 아일랜드 모양의 다결정 실리콘으로 이루어진 박막 트랜지스터의 액티브층(321)과, 액티브층(321) 양쪽에 위치하며 고농도로 이온이 주입되어 있는 소스 및 드레인 영역(322, 323), 그리고 액티브층(321)과 소스 및 드레인 영역(322, 323) 사이에 위치하고 저농도로 이온이 주입되어 있는 LDD 영역(324a, 324b)이 형성되어 있다.
박막 트랜지스터의 액티브층(321) 상부에는 실리콘 산화막이나 실리콘 질화막으로 이루어진 게이트 절연막(330)이 형성되어 있고, 그 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(342) 및 게이트 전극(342)과 연결되고 가로 방향으로 연장된 게이트 배선(341)이 형성되어 있다.
게이트 배선(341)과 게이트 전극(342) 위에는 PECVD로 증착된 실리콘 산화막(350)이 형성되어 이들을 덮고 있는데, 실리콘 산화막(350)은 게이트 전극(342) 상부의 제 1 두께, 게이트 전극(342) 및 게이트 절연막(330) 측벽의 제 2 두께, 그리고 그 외 부분에 제 3 두께를 가지며, 제 1 두께는 제 2 및 제 3 두께 에 비해 더 두껍다.
다음, 실리콘 산화막(350) 상부에는 층간 절연막(360)이 형성되어 있고, 층간 절연막(360)은 실리콘 산화막(350)과 함께 소스 및 드레인 영역(322, 323)을 각각 드러내는 제 1 및 제 2 콘택홀(361, 362)을 가진다. 층간 절연막(360)은 게이트 절연막(330)과 마찬가지로 실리콘 산화막이나 실리콘 질화막 중의 어느 하나로 형성할 수 있다.
층간 절연막(360) 상부에는 금속과 같은 도전 물질로 소스 전극(372)을 포함하는 데이터 배선(371)과 드레인 전극(373)이 형성되어 있다. 데이터 배선(371)은 세로 방향으로 연장되어 게이트 배선(341)과 교차함으로써 화소 영역을 정의하고, 소스 전극(372)은 데이터 배선(371)의 일부로 이루어지며 제 1 콘택홀(361)을 통해 소스 영역(322)과 연결되어 있고, 드레인 전극(373)은 제 2 콘택홀(362)을 통해 드레인 영역(323)과 연결되어 있다. 여기서, 소스 전극(372)은 데이터 배선(371)의 일부로 이루어지나, 데이터 배선(371)에서 연장되어 있을 수 있다.
다음, 보호층(380)이 기판(310) 전면에 걸쳐 형성되어 있고, 보호층(380)은 드레인 전극(373)을 드러내는 제 3 콘택홀(381)을 가진다.
보호층(380) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(391)이 형성되어 있으며, 화소 전극(391)은 제 3 콘택홀(381)을 통해 드레인 전극(373)과 연결되어 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판에서는 게이트 전극을 금속 물질로 형성할 때, 게이트 전극 상부에 PECVD로 실리콘 산화막을 형성함으로써, 불순물을 주입 후 레이저 활성화시 게이트 전극이 손상되는 것을 방지할 수 있으며, 레이저의 에너지 밀도를 크게 함으로써 소스 및 드레인 영역의 활성화 정도를 향상시킬 수 있다. 또한, 이때 소스 및 드레인 영역이 재결정화되는데, 실리콘 산화막에 의해 열손실이 감소되므로 저항이나 결정화도가 향상되고, 균일해진다.
한편, 본 발명에서 PECVD 실리콘 산화막은 위치에 따라 두께가 다르므로, 별도로 마스크를 형성하지 않고 균일한 LDD 영역을 형성할 수 있다.
Claims (5)
- 기판을 구비하는 단계;상기 기판 상에 아일랜드 형태의 다결정 실리콘층을 형성하는 단계;상기 다결정 실리콘층 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 금속 물질로 이루어진 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 저농도 이온주입을 실시하는 단계;상기 저농도 이온주입된 다결정 실리콘층을 포함하는 기판 상부에 플라즈마 화학기상증착법으로 실리콘 산화막을 증착하는 단계;상기 실리콘 산화막이 증착된 기판에 고농도 이온주입을 실시하여 소스 및 드레인 영역을 형성하는 단계;상기 소스 및 드레인 영역의 이온을 활성화시키는 단계;상기 실리콘 산화막 상부에 층간 절연막을 형성하고, 상기 실리콘 산화막과 함께 패터닝하여 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 형성하는 단계;상기 층간 절연막 상부에 상기 제 1 및 제 2 콘택홀을 통해 상기 소스 및 드레인 영역과 각각 연결되는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 실리콘 산화막은 상기 게이트 전극 상부의 제 1 두께와 상기 게이트 전극 및 게이트 절연막 측벽의 제 2 두께, 상기 다결정 실리콘층 상부의 제 3 두께로 이루어지며, 상기 제 1 두께는 상기 제 2 및 제 3 두께 보다 두꺼운 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 2 항에 있어서,상기 제 1 두께는 상기 제 3 두께의 두 배인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 3 항에 있어서,상기 소스 및 드레인 영역의 이온을 활성화시키는 단계는 레이저를 이용하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 기판과;상기 기판 상부에 다결정 실리콘으로 이루어진 액티브층과;상기 액티브층의 양측에 위치하며 불순물이 고농도로 도핑된 다결정 실리콘으로 이루어진 소스 및 드레인 영역과;상기 액티브층과 소스 및 드레인 영역 사이에 위치하며 불순물이 저농도로 도핑된 다결정 실리콘으로 이루어진 LDD 영역과;상기 액티브층 상부에 위치하는 게이트 절연막;상기 게이트 절연막 상부에 위치하고 금속 물질로 이루어진 게이트 전극과 제 1 방향으로 연장된 게이트 배선;상기 게이트 전극 상부의 제 1 두께와 상기 게이트 전극 및 게이트 절연막 측벽의 제 2 두께, 상기 소스 및 드레인 영역 상부의 제 3 두께로 이루어지며, 상기 제 1 두께가 상기 제 2 및 제 3 두께 보다 두꺼운 실리콘 산화막;상기 실리콘 산화막 상부에 형성되고 상기 실리콘 산화막과 함께 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막;상기 층간 절연막 상부에 형성되고 상기 제 1 콘택홀을 통해 상기 소스 영역과 접촉하며 제 2 방향으로 연장되어 있는 데이터 배선 및 상기 제 2 콘택홀을 통해 상기 드레인 영역과 접촉하는 드레인 전극;상기 데이터 배선 및 드레인 전극을 덮고 있으며, 상기 드레인 전극을 드러내는 제 3 콘택홀을 가지는 보호층;상기 보호층 상부에 투명 도전 물질로 이루어지고, 상기 제 3 콘택홀을 통해 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010050166A KR100758156B1 (ko) | 2001-08-21 | 2001-08-21 | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010050166A KR100758156B1 (ko) | 2001-08-21 | 2001-08-21 | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030016535A KR20030016535A (ko) | 2003-03-03 |
| KR100758156B1 true KR100758156B1 (ko) | 2007-09-12 |
Family
ID=27719928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010050166A KR100758156B1 (ko) | 2001-08-21 | 2001-08-21 | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100758156B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101108292B1 (ko) * | 2005-03-08 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR20200069446A (ko) * | 2018-12-06 | 2020-06-17 | 삼성디스플레이 주식회사 | 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930005257A (ko) * | 1991-08-09 | 1993-03-23 | 시기 모리야 | 박막 전계효과 소자 및 그의 제조방법 |
| KR19980086984A (ko) * | 1997-03-26 | 1998-12-05 | 쯔지 하루오 | S o i 기판을 사용한 전계효과 트랜지스터의 제조 방법 |
-
2001
- 2001-08-21 KR KR1020010050166A patent/KR100758156B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930005257A (ko) * | 1991-08-09 | 1993-03-23 | 시기 모리야 | 박막 전계효과 소자 및 그의 제조방법 |
| KR19980086984A (ko) * | 1997-03-26 | 1998-12-05 | 쯔지 하루오 | S o i 기판을 사용한 전계효과 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030016535A (ko) | 2003-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3312083B2 (ja) | 表示装置 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JPH0832081A (ja) | 薄膜半導体装置 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| KR20000076809A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| JP3266861B2 (ja) | アクティブマトリクス装置 | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
| KR100498158B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100905051B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| JP3195584B2 (ja) | アクティブマトリクス回路 | |
| KR20050052730A (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조 방법 | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| KR101186515B1 (ko) | 폴리 실리콘 액정표시소자의 구조 및 그 제조방법 | |
| KR100468901B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2003008024A (ja) | 薄膜トランジスタ及び半導体装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 12 |