KR100905051B1 - 액정표시장치용 어레이 기판 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 폴리 실리콘을 이용한 박막 트랜지스터를 포함하는 액정표시장치용 어레이 기판 및 그의 제조 방법에 관한 것이다.

본 발명에서는 기판상에 폴리 실리콘콘층, 게이트 절연막, 금속층을 연속하여 형성한 후, 회절노광을 적용하여 두께가 다른 포토레지스트를 형성하고, 일괄 에칭을 실시하여 동시에 게이트 전극과 게이트 배선과 데이터 배선 및 스토리지 전극을 형성하고, 회절노광에 의해 얇게 형성된 포토레지스트 패턴 하부의 반도체층을 상기 포토레지스트 제거 후, 도핑을 실시함으로써 종래의 6개 마스크 공정을 제작되던 폴리 실리콘을 이용한 박막 트랜지스터 어레이 기판을 3개의 마스크 공정을 통해 제작하여 상기 액정표시장치용 어레이 기판의 제조 비용을 감소 시킬 수 있다.

폴리 실리콘, 회절노광, 마스크 절감, LTPS

Description

액정표시장치용 어레이 기판 및 그의 제조 방법{array panel for liquid crystal displays and manufacturing method of the same}

도 1은 종래의 액정표시장치용 어레이 기판의 일부를 도시한 평면도.

도 2는 도 1의 I-I'에 따른 단면도.

도 3a 내지 도 3f는 종래의 액정표시장치용 어레이 기판의 제조 과정을 도시한 평면도.

도 4a 내지 4f는 도 1의 I-I'에 따른 제조 공정 단면도.

도 5는 본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 평면도.

도 6은 도 5의 A-A'에 따른 단면도.

도 7a 내지 도 7d는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정을 도시한 평면도.

도 8a 내지 도 8e는 도 5의 A-A'에 따른 제조 공정 단면도.

도 9a 내지 도 9e는 도 5의 B-B'에 따른 제조 공정 단면도.

도 10a 내지 도 10e는 도 5의 C-C'에 따른 제조 공정 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

100 : 기판 105 : 버퍼층

110 : 반도체층 115 : 게이트 절연막

125 : 게이트 전극 140 : 보호층

145a, 154b : 반도체층 콘택홀 150 : 소스 전극

155 : 드레인 전극(화소전극)

본 발명은 액정표시장치용 어레이 기판 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 폴리 실리콘으로 이루어진 박막 트랜지스터를 포함하는 어레이 기판 및 그의 제조 방법에 관한 것이다.

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정표시장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.

일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치 이다.

액정표시장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.

한편, 근래에 들어 폴리 실리콘(poly-Si)을 사용하는 박막 트랜지스터를 채용한 액정표시장치가 연구 및 개발되고 있다. 이러한 폴리 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성이 우수하다. 또한, 구동회로를 동일 기판 상에 형성할 수 있는 장점이 있다.

폴리 실리콘을 형성하는 방법으로는 비정질 실리콘 박막에 기판 온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장시키는 레이저 열처리(laser annealing) 방법과, 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 폴리 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법, 그리고 기판 상에 직접 폴리 실리콘을 증착하는 방법 등이 있다.

최근에 레이저를 이용하여 순차측면고상법(sequential lateral solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있는데, SLS 방법은 실리콘의 그레인이 실리콘 액상영역과 실리콘 고 상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 방법이다.

이하, 첨부한 도면을 참조하여 폴리 실리콘을 이용한 박막 트랜지스터를 포함하는 어레이 기판 및 그의 제조 방법에 대하여 설명한다.

도 1은 종래의 액정표시장치용 어레이 기판의 평면도이고, 도 2는 도 1에서 I-I선을 따라 자른 단면도이다.

도 1에 도시한 바와 같이, 기판(10) 상에 제 1 방향으로 게이트 배선(23)이 길게 연장하여 위치하며, 상기 게이트 배선(23)에서 일정간격 이격하여 제 1 방향으로 스토리지 배선(30)이 위치하고 있다. 또한 상기 게이트 배선(23)과 교차하여 화소영역(P)을 정의하는 데이터 배선(40)이 제 2 방향으로 연장되어 위치하고 있다. 또한, 게이트 배선(23)과 데이터 배선(40)이 교차하여 정의되는 화소영역(P)에 있어서, 게이트 배선(23)에서 분기하여 게이트 전극(26)을 이루고 있으며, 상기 데이터 배선(40)에서 분기하여 소스 전극(43)을 이루고 있다. 상기 소스 전극(43) 하부에는 폴리실리콘으로 이루어진 반도체층(36)이 형성되어 있으며, 상기 반도체층(36)은 상기 소스 전극(43) 하부에서부터 드레인 전극(46) 및 스토리지 배선(30)상의 스토리지 전극(31)하부까지 연결된 상태로 형성되어 있다. 또한 화소전극(57)이 드레인 전극(46)과 접촉하며 형성되어 있다.

도 2를 참조하여 도 1의 절단선 I-I에 따른 박막 트랜지스터의 단면 적층구 조에 대해 설명한다.

도시한 바와 같이, 기판(10)상에 버퍼층(13)이 형성되어 있으며, 그 위로 폴리 실리콘의 반도체층(17)이 형성되어 있는데, 이 반도체층(17)은 박막 트랜지스터의 액티브층(17a)과 불순물이 도핑된 오믹콘택층(17b)으로 나누어진다.

이어, 액티브층(17a) 상부에는 게이트 절연막(20)과 게이트 전극(26)이 형성되어 있으며, 게이트 전극(26) 위에는 층간 절연막(33)이 형성되어 이들을 덮고 있고, 층간 절연막(33)은 오믹콘택층(17b)을 노출시키는 반도체층 콘택홀(36a, 36b)을 가진다.

층간 절연막(33) 상부에는 금속과 같은 도전 물질로 소스 전극(43)과 드레인 전극(46)이 형성되어 있다. 도면상에 나타나지 않았지만, 상기 소스 전극(43)은 데이터 배선(40)의 일부로 이루어지며, 드레인 전극(46)은 게이트 전극(26)을 중심으로 소스 전극(43)과 마주 대하고 있다. 소스 및 드레인 전극(43, 46)은 반도체층 콘택홀(36a, 36b)을 통해 각각 반도체층의 오믹 콘택층(17b)과 연결되어 있다.

이어, 보호층(50)이 기판(10) 전면에 걸쳐 형성되어 데이터 배선(23)과 소스 및 드레인 전극(43, 46)을 덮고 있으며, 보호층(50)은 드레인 전극(46)을 노출시키는 드레인 콘택홀(53)을 가진다.

보호층(50) 상부의 화소영역(P)에는 드레인 콘택홀(53)을 통해 드레인 전극(46)과 연결되어 있으며, 투명도전물질로 이루어진 화소전극(57)이 형성되어 있다.

전술한 액정표시장치용 어레이기판의 제조 방법에 대하여 제작 평면도인 도 3a 내지 도 3f와 제작 단면도인 도 4a 내지 도 4f를 참조하여 상세히 설명한다. 여기서, 도 4a 내지 도 4f는 도 1의 I-I'에 따른 제작 공정 단면도이다.

먼저, 도 3a 및 도 4a에 도시한 바와 같이, 기판(10) 질화실리콘 등의 무기물질을 증착하여 버퍼층(13)을 형성하고, 그 위에 비정질 실리콘을 전면에 증착하고 탈수소화 공정진행 후, 레이저 등을 이용하여 상기 비정질 실리콘을 결정화하여 폴리 실리콘층을 형성한다. 이후 상기 폴리 실리콘층이 형성된 기판(10)에 제 1 마스크 공정을 진행하여 액티브층(17a)과 오믹콘택층(17b)을 이루는 반도체층(17)을 형성한다.

이어, 도 3b 및 도 4b에 도시한 바와 같이, 실리콘 산화막이나 실리콘 질화막 같은 절연막과 금속층을 차례로 증착한 후, 금속층 및 절연막을 패터닝하여 폴리 실리콘의 반도체층(17) 상부에 게이트 절연막(20) 및 게이트 전극(26)을 포함하는 게이트 배선(23)과 스토리지 배선(30)을 형성한다. 다음으로 상기 게이트 전극(26)을 포함하는 게이트 배선(23)과 스토리지 배선(30)이 형성된 기판(10)상의 반도체층(17)에 이온 도핑(ion doping)을 실시한다. 게이트 전극(26) 및 스토리지 전극(31)을 이루는 금속층이 블록킹 마스크로 작용하여 상기 게이트 전극(26) 및 스토리지 전극(31) 하부의 반도체층은 도핑이 이루어지지 않고, 그 외의 반도체층을 도핑이 이루어진다. 이때 도핑이 이루어지지 않은 게이트 전극(26) 하부의 반도체층은 액티브층(17a)을 형성하고, 도핑이 이루어진 반도체층은 오믹콘택층(17b)을 형성한다. 이후 상기 도핑이 이루어진 반도체층(17b)의 활성화 공정을 진행한다. 이는 이온 도핑 시 이온 도핑 에너지로 인해 도핑된 영역의 반도체층 구조가 비정 질로 변하는 경우가 있으므로, 이를 폴리 실리콘 상태로 복원시키기 위함이다.

다음으로 도 3c 및 도 4c에 도시한 바와 같이, 도핑 및 활성화 공정이 실시된 기판(10)상에 실리콘 산화막이나 실리콘 질화막 등의 무기절연 물질을 증착하여 층간 절연막(33)을 형성하고, 제 3 마스크 공정을 진행하여 반도체층(17) 중 소스 및 드레인 전극(43, 46)과 접촉하는 오믹콘택층(17b) 일부를 노출하는 반도체층 콘택홀(36a, 36b)을 형성한다.

이어서, 도 3d 및 도 4d에 도시한 바와 같이, 금속물질을 기판(10)전면에 증착하고 제 4 마스크 공정을 진행하여 소스 전극(43)을 포함하는 데이터 배선(40)과 드레인 전극(46)을 형성한다. 이때, 상기 소스 및 드레인 전극(43, 46)은 반도체층 콘택홀(36a, 36b)을 통해 오믹콘택층(17b)과 각각 접촉하게 된다.

다음으로 도 3e 및 도 4e에 도시한 바와 같이, 소스 및 드레인 전극(43, 46)이 형성되어 있는 기판(10) 전면에 질화실리콘 또는 산화실리콘 등의 물기물질을 증착하여 보호막(50)을 형성하고, 제 5 마스크 공정을 진행하여 상기 보호막(50) 하부의 드레인 전극(46)을 노출시키는 드레인 콘택홀(53)을 형성한다.

다음으로 도 3f 내지 도 4f에 도시한 바와같이, 상기 드레인 콘택홀(53)을 포함하는 보호층(50) 위에 투명 도전성 물질을 증착한 후, 제 6 마스크 공정을 진행하여 화소전극(57)을 형성한다. 이때, 화소전극(57)은 드레인 콘택홀(53)을 통해 드레인 전극(46)과 연결된다.

전술한 바와같이 폴리 실리콘을 이용한 박막 트랜지스터의 어레이 기판의 제조는 반도체층 형성부터 화소전극의 형성까지 6개의 마스크 공정을 진행하게 된다. 이는 통상의 비정질 실리콘을 이용한 박막 트랜지스터 어레이 기판의 제작시 사용되는 마스크수에 비해 1개 내지 2개의 마스크를 더 사용하게됨으로써 비용이 과다하게 발생되어 상대적으로 비정질 실리콘을 이용한 박막 트랜지스터 어레이 기판에 비해 제조비용 절감의 효과가 떨어지며, 마스크 공정이 증가할수록 이에 수반되는 불량 가능성도 더욱 높아지게 되는 단점이 있다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 폴리 실리콘 박막 트랜지스터 어레이 기판을 제조하는 데 있어서, 사용되는 마스크 수를 줄임으로써 가격 경쟁력이 높은 액정표시장치용 폴리 실리콘 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.

상기한 목적을 달성하기 위해, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상부에 폴리 실리콘으로 이루어진 반도체층과; 상기 반도체층 상부에 위치하는 게이트 절연막과; 상기 게이트 절연막 상부에 위치하며 제 1 방향으로 연장되는 게이트 배선과; 상기 게이트 배선에서 분기하며 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극과; 상기 게이트 절연막 상부에 상기 게이트 배선을 이루는 동일한 금속물질로 이루어지며, 상기 게이트 배선과 교차하는 제 2 방향으로 상기 게이트 배선 사이의 영역에 형성되어 상기 게이트 배선과 더불어 화소를 정의하는 데이터 배선패턴과; 상기 게이트 절연막 상부로 상기 게이트 배선을 이루는 동일한 금속물질로 상기 게이트 배선에서 일정간격 이격하여 상기 화소의 중간부분에 형성되는 스토리지 전극과; 상기 게이트 전극을 포함하는 상기 게이트 배선과 데이터 배선패턴 및 스토리지 전극의 위로 기판 전면에 형성되며, 각각 상기 데이터 배선패턴과, 상기 게이트 전극 양측 외부에 위치하는 반도체층과, 상기 스토리지 전극을 노출시키는 데이터 배선패턴 콘택홀, 제 1 및 제 2 반도체층 콘택홀, 스토리지 전극 콘택홀을 가지며 형성된 보호층과; 상기 보호층 위로 상기 제 1 반도체층 콘택홀을 통해 상기 반도체층과 접촉하며 상기 게이트 배선을 사이에 두고 이격하며 형성된 데이터 배선패턴을 상기 데이터 배선 콘택홀을 통해 접촉함으로써 서로 전기적으로 연결시키는 소스 전극과; 상기 보호층 위로 상기 스토리지 콘택홀을 통해 상기 스토리지 전극과 접촉하며 상기 제 1 방향으로 연장하며 형성된 스토리지 배선과; 상기 보호층 위로 상기 소스 전극을 이루는 동일한 도전성 물질로 이루어지며 상기 제 2 반도체층 콘택홀을 통해 상기 반도체층과 접촉하며 상기 화소에 대응하여 형성됨으로써 화소전극의 역할을 하는 것을 특징으로 하는 드레인 전극을 포함하며, 상기 데이터 배선패턴과 상기 데이터 배선패턴 콘택홀을 통해 연결된 상기 소스 전극이 데이터 배선을 이루는 것이 특징이다.

이때, 상기 소스 전극 및 드레인 전극은 투명도전성 물질로 이루어진다.

삭제

본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 제조방법은, 기판 상에 버퍼층을 형성하는 단계와; 상기 버퍼층 위에 폴리 실리콘층을 형성하는 단계와; 상기 폴리 실리콘층 상부에 게이트 절연막과 금속층을 형성하는 단계와; 상기 금속층 위로 회절노광을 이용하여 제 1 두께 및 상기 제 1 두께 보다 두꺼운 제 2 두께를 갖는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴이 형성된 기판에 금속층, 게이트 절연막, 폴리 실리콘층의 일괄에칭을 실시하여 게이트 전극을 포함하는 제 1 방향으로 연장된 게이트 배선과, 제 2 방향으로 연장하며 상기 게이트 배선과 이격하며 상기 게이트 배선과 더불어 화소를 정의하는 데이터 배선패턴과, 상기 화소의 중간에 스토리지 전극 및 반도체층을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선패턴이 형성된 기판에 스트립 공정을 실시하여 상기 제 1 두께의 포토레지스트 패턴을 제거하여 하는 단계와; 상기 제 1 두께의 포토레지스트 패턴이 제거됨으로써 새롭게 노출된 금속층에 대해 에칭을 실시하여 제거함으로써 반도체층 상의 게이트 절연막을 노출시키는 단계와; 상기 반도체층 상의 게이트 절연막이 노출된 기판상의 남아있는 상기 제 2 두께의 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 두께의 포토레지스트 패턴이 제거된 기판상에 이온 주입에 의한 도핑공정을 진행하여, 상기 게이트 전극에 의해 도핑이 차단된 반도체층은 액티브층을 이루고, 도핑이 이루어진 반도체층은 오믹콘택층을 이루도록 하는 단계와; 상기 도핑이 이루어진 오믹콘택층을 활성화시키는 단계와; 상기 게이트 전극을 덮으며 상기 게이트 전극 양측의 오믹콘택층을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀과 상기 데이터 배선패턴을 노출시키는 데이터 배선패턴 콘택홀과 상기 스토리지 전극을 노출시키는 스토리지 콘택홀을 가지는 보호층을 전면에 형성하는 단계와; 상기 보호층 위에 투명도전성 물질을 증착하고 마스크 공정을 진행하여 상기 데이터 배선패턴 콘택홀을 통해 서로 이웃하는 상기 데이터 배선패턴을 연결시키며 그 하부의 오믹콘택층과 상기 제 1 반도체층 콘택홀을 통해 접촉하는 소스전극과, 상기 스토리지 콘택홀을 통해 이웃한 화소간의 스토리지 전극을 연결시키는 스토리지 배선과, 상기 제 2 반도체층 콘택홀을 통해 오믹콘택층과 접촉하는 드레인 전극 인 화소전극을 형성하는 단계를 포함한다.

이때, 상기 폴리 실리콘층은 상기 비정질 실리콘층을 형성한 후 상기 비정질 실리콘층에 대해 결정화 공정을 진행하여 이루어지는 것이 특징이다.

또한, 상기 제 2 포토레지스트 패턴은 상기 게이트 전극을 포함하는 게이트 배선과 데이터 배선패턴 및 스토리지 전극이 형성될 부분의 금속층 위에 형성되는 것이 특징이며, 상기 제 1 포토레지스트 패턴은 상기 소스 전극 및 드레인 전극 하부에 형성되는 반도체층과 대응되도록 형성되는 것이 특징이다.

또한, 상기 반도체층은 게이트 배선, 게이트 전극, 스토리지 전극과 소스 및 드레인 전극의 하부에 형성되며, 상기 소스 및 드레인 전극과 스토리지 전극 하부의 반도체층은 끊김없이 연결되어 형성되고, 상기 드레인 전극 하부의 반도체층은 상기 드레인 전극과 반도체층 콘택홀을 통해 접촉하는 부분만이 형성되며, 그 나머지 부분은 에칭되어 제거되는 것이 특징이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.

도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 평면도이고, 도 6은 도 5에서 A-A'선을 따라 자른 단면도이다.

도 5에 도시한 바와 같이 기판(100)에 폴리 실리콘으로 이루어진 박막 트랜지스터의 반도체층(110)이 데이터 배선(130) 중 소스 전극(150) 및 드레인 전극(155) 및 스토리지 전극(135) 하부에 형성되어 있다. 또한 게이트 배선(120)이 제 1 방향을 연장되어 형성되어 있으며, 상기 게이트 배선(120)에서 분기하여 반도체층(110) 일부와 오버랩되며 교차하여 게이트 전극(125)이 형성되어 있다. 제 2 방향으로 데이터 배선(130)이 게이트 배선(120)과 교차하는 부분과 소스전극(150)을 이루는 부분은 투명한 도전물질로써 데이터 배선 콘택홀(133a, 133b)을 통해 접촉하며 길게 연장되어 형성되어 있다. 또한, 상기 게이트 배선(120) 및 데이터 배선(130)이 교차하여 화소영역(P)을 정의하며, 상기 두 배선이 교차하는 지점에는 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 또한 화소영역(P)을 가로지르는 제 1 방향으로 스토리지 배선(160)이 길게 연장되어 있는데, 상기 스토리지 배선(160)은 데이터 배선(130)을 사이로 스토리지 콘택홀(137a, 137b)을 통해 각 화소영역의 중간에 위치하는 스토리지 전극(135)을 연결하며 형성되어 있다.

데이터 배선(130) 상의 소스 전극(150)은 그 하부의 반도체층(110)과 반도체층 콘택홀(145a, 145b)을 통해 반도체층(110)과 접촉하며 게이트 전극(125)을 기준으로 일정간격 이격하여 드레인 전극(155)이 형성되어 있는데, 상기 드레인 전극(155)은 그 자체로써 화소전극(155)을 이루고 있으며, 상기 화소전극(155)은 반도체층 콘택홀(145a, 145b)을 통해 반도체층(110)과 접촉하고 있으며, 상기 반도체층(110)을 통해 스토리지 전극(135)과도 연결되어 있다.

도 6은 도 5의 A-A'의 단면을 도시한 것이다.

도시한 바와 같이, 기판(100)상에 버퍼층(105)이 형성되어 있고, 그 위에 액티브층(110a)과 오믹콘택층(110b)으로 이루어진 폴리 실리콘의 반도체층(110)이 형성되어 있다. 상기 반도체층(110) 위로 무기절연물질로 이루어진 게이트 절연막(115)이 형성되어 있으며, 상기 게이트 절연막(115) 위로 게이트 전극(125)이 형성되어 있다. 또한 상기 게이트 전극(125) 위로 무기절연물질 또는 유기절연물질로 이루어진 보호층(140)이 형성되어 있다. 상기 반도체층(110) 중 오믹콘택층(110b) 상부의 보호층(140) 및 게이트 절연막(115)은 반도체층 콘택홀(145a, 145b)이 형성되어 오믹콘택층(110b)을 노출시키며, 상기 노출된 오믹콘택층(110b)과 접촉하며 도면상에 나타나지 않았지만 데이터 배선(120)과 데이터 배선 콘택홀(133a, 133b)을 통해 연결된 소스 전극(150)이 형성되어 있으며, 타측의 노출된 오믹콘택층(110b)과 접촉하며 드레인 전극(155)을 형성하고 있다. 이때 상기 드레인 전극(155)은 그 자체로 화소전극(155)을 이루고 있다.

상기 전술한 스위칭 소자인 박막 트랜지스터 구조는 종래의 박막 트랜지스터 와 비교하여 그 구조가 차별화된다. 종래의 소스 및 드레인 전극은 데이터 배선 형성시에 상기 데이터 배선을 형성하는 금속물질과 동일한 물질로 이루어져 노출된 오믹콘택층과 접촉하며 소스 전극 및 드레인 전극을 형성하고, 이때 노출되며 형성된 드레인 전극과 접촉하며 화소전극을 이루는 구조이나 본 발명의 실시예에 의한 구조는 화소전극을 이루는 투명도전물질로써 소스 전극과 드레인 전극을 형성하는 동시에 상기 드레인 전극이 화소전극을 이루는 구조로 형성된다.

이하 본 발명의 실시예에 의한 액정표시장치용 박막 트랜지스터 어레이 기판의 제조방법에 대해 설명한다.

도 7a 내지 도 7c는 본 발명에 의한 박막 트랜지스터 어레이 기판(도 5)의 제조 과정을 단계별로 나타낸 평면도이며, 도 8a 내지 8e, 도 9a 내지 도 9e 및 도 10a 내지 10e는 도 5의 A-A', B-B', C-C'에 따른 제작 공정 단면도이다.

도 7a, 8a, 9a, 10a에 도시한 바와 같이, 기판(100)상에 산화실리콘(SiO₂) 등의 무기절연물질로 버퍼층(105)을 형성한다. 상기 버퍼층(105)은 비정질 실리콘층을 폴리 실리콘층으로 결정화할 경우, 열에 의해 기판(100) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리 실리콘층의 막질 특성이 저하되는 것을 방지하기 위함이다. 이후 상기 버퍼층(105) 상부에 비정질 실리콘을 전면에 증착하고 레이저를 이용하여 상기 비정질 실리콘을 결정화하여 폴리 실리콘층(110, 111)을 형성한 다. 상기 폴리 실리콘층(110, 111)이 형성된 기판(100) 전면에 산화실리콘이나 질화실리콘 등의 물기절연물질층(115)을 형성하고 그 위에 금속물질 예를들면 크롬등을 증착하여 금속층(121)을 형성한다. 이후 상기 금속층 위에 포토 레지스트를 도포하고 회절노광을 이용한 제 1 마스크 공정을 진행하여 두께가 두꺼운 포토 레지스트 패턴(127a)과 두께가 얇은 포토 레지스트 패턴(127b)을 형성한다. 이때 게이트 전극을 포함하여 게이트 배선(120)과 데이터 배선(130) 및 스토리지 전극(135)이 형성 될 부분에는 두꺼운 포토레지스트 패턴(127a)을 형성하고, 폴리 실리콘층(110, 111) 중 추후에 도핑에 의해 오믹콘택층(도 8c 및 도 9c의 110b)을 형성하게 될 부분(110)의 상부의 금속층(121) 위에는 얇은 포토레지스트 패턴(127b)을 형성하고, 그 외의 부분은 스트립 공정을 진행하여 포토레지스트를 제거한다.

다음으로 상기 포토레지스트 패턴(127a, 127b)이 형성된 기판(100)에 금속층(121)과 무기절연물질층(115)의 에칭 공정을 진행하여 포토레지스트 패턴(127a, 127b)이 형성되지 않은 부분의 금속층(121)과 무기절연물질층(115)을 제거함으로써 게이트 배선(120) 및 데이터 배선(130)과 스토리지 전극(135)을 형성한다. 이때 제거되지 않고 남아있는 무기절연물질층(115)은 게이트 절연막(115)을 이룬다.

연속하여 도 7a, 8b, 9b, 10b에 도시한 바와 같이, 게이트 배선(120) 및 데이터 배선(130)이 형성된 기판(100)상의 폴리 실리콘층(110, 111)의 에칭 공정을 진행하여 노출된 폴리 실리콘층(111)을 제거한다. 이때 상기 게이트 배선(120) 및 데이터 배선(130)과 스토리지 전극(130)의 하부에는 에칭되지 않고, 폴리 실리콘층(111)이 남아있게 된다.

상기 폴리 실리콘층(111)에 대해 간단히 언급하면, 상기 게이트 배선(120) 및 데이터 배선(130) 하부에 위치하는 폴리 실리콘층(111)은 그 역할이 없는 층으로써 제거되어도 무방하나 마스크 공정을 줄이고자 폴리 실리콘층, 무기절연물질층(115), 금속층(121)을 연속 증착후 일괄 에칭을 진행하여 게이트 배선(120) 및 데이터 배선(130)을 형성함으로써 남아있게 되는 것이다. 그러나 스토리지 전극(135) 하부에 위치하는 폴리 실리콘층(111)은 추후에 형성되는 화소전극(도 8e의 155) 하부의 오믹콘택층(도 8e의 110b)과 연결되어 상기 화소전극(도 8e의 155)과 상기 스토리지 전극(135)을 전기적으로 연결하는 중요한 역할을 한다. 이후 기판(100) 상에 남아있는 포토레지스트 패턴(127a, 127b) 중 회절노광에 의해 얇게 형성된 포토레지스트 패턴(127b)을 제거한다. 이때 두껍게 형성된 포토레지스트 패턴(127a) 중 얇은 포토레지스트 두께만큼은 함께 제거된다.

얇은 포토레지스트 패턴이 제거된 기판(100)을 금속의 에칭공정을 진행하여 얇은 포토 레지스트 패턴이 제거된 부분의 금속층(121)을 제거함으로써 게이트 전극(125)을 형성한다. 이때 금속층(121)이 제거되어 노출된 게이트 절연막 하부의 폴리 실리콘층(110)과 게이트 배선 중 소스 전극을 이룰 부분에 형성된 폴리 실리콘층(110)은 반도체층(110)을 형성한다.

다음으로 도 7a, 8c, 9c, 10c에 도시한 바와 같이, 남아있는 포토레지스트 패턴(127a)을 스트립 공정을 통해 제거하고, 기판(100)상의 반도체층(110)에 이온 주입에 의한 불순물 도핑 공정을 진행한다. 이때, 게이트 전극(125)이 블록킹 마스크로 작용하여 게이트 전극(125) 하부의 반도체층은 도핑이 이루어지지 않고, 그 이외의 게이트 절연막(115) 하부에 형성된 반도체층은 불순물 도핑이 이루어져 오믹콘택층(110b)을 형성하게 된다. 이때 도핑이 이루어지지 않은 게이트 전극(125) 하부의 반도체층은 액티브층(110a)을 형성한다.

다음으로 상기 도핑이 이루어진 반도체층(110)의 활성화 공정을 진행한다. 상기 활성화 공정은 이온 주입에 의한 도핑에 의해 비정질화된 반도체층영역을 재결정화하며, 도핑시 주입된 도펀트의 전기적 활성을 하기 위함이다.

다음으로 도 7b, 8d, 9d, 10d에 도시한 바와 같이, 상기 도핑 및 반도체층(110)의 활성화가 이루어진 기판(100) 전면에 산화실리콘 또는 질화실리콘의 무기절연물질을 증착하고 제 2 마스크 공정을 진행하여 데이터 배선 콘택홀(133a, 133b)과 반도체층 콘택홀(145a, 145b)과 스토리지 전극 콘택홀(137a, 137b)을 갖는 보호층(140)을 형성한다. 이후 소자 특성 향상을 위해 수소화 공정을 진행하기도 한다.

다음으로 도 7c, 8e, 9e, 10e에 도시한 바와 같이, 상기 각각의 콘택홀(133a, 133b, 137a, 137b, 145a, 145b)을 갖는 보호층(140) 위로 투명 도전성 물질을 증착하고 제 3 마스크 공정을 진행하여 데이터 배선 콘택홀(133a, 133b)을 통해 데이터 배선(130)을 연결하며, 그 하부의 반도체층(110)과 반도체층 콘택홀(145a, 145b)을 통해 접촉하는 소스 전극(150)과 스토리지 콘택홀(137a, 137b)을 통해 스토리지 전극(135)과 연결되는 스토리지 배선(160) 및 반도체층 콘택홀(145a, 145b)을 통해 반도체층(110)과 접촉하는 드레인 전극(155) 겸 화소전극(155)을 형성한다.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.

본 발명에 의한 액정표시장치용 어레이 기판에서는 폴리 실리콘을 반도체층으로 하여 박막 트랜지스터 및 배선을 형성하는데 있어서, 게이트 절연막 및 반도체층과 게이트 전극을 포함하는 게이트 배선 및 데이터 배선을 이루는 금속층을 회절노광을 이용하여 두께가 다른 포토레지스트를 형성하여 일괄 에칭을 진행한 후, 반도체층의 도핑을 진행하여 어레이 기판 제조에 사용되는 마스크 수를 줄임으로써 폴리실리콘을 반도체층으로 사용하는 어레이 기판 제조 비용을 감소시킬 수 있다.

Claims (11)

1. 기판과;

   상기 기판 상부에 폴리 실리콘으로 이루어진 반도체층과;

   상기 반도체층 상부에 위치하는 게이트 절연막과;

   상기 게이트 절연막 상부에 위치하며 제 1 방향으로 연장되는 게이트 배선과;

   상기 게이트 배선에서 분기하며 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극과;

   상기 게이트 절연막 상부에 상기 게이트 배선을 이루는 동일한 금속물질로 이루어지며, 상기 게이트 배선과 교차하는 제 2 방향으로 상기 게이트 배선 사이의 영역에 형성되어 상기 게이트 배선과 더불어 화소를 정의하는 데이터 배선패턴과;

   상기 게이트 절연막 상부로 상기 게이트 배선을 이루는 동일한 금속물질로 상기 게이트 배선에서 일정간격 이격하여 상기 화소의 중간부분에 형성되는 스토리지 전극과;

   상기 게이트 전극을 포함하는 상기 게이트 배선과 데이터 배선패턴 및 스토리지 전극의 위로 기판 전면에 형성되며, 각각 상기 데이터 배선패턴과, 상기 게이트 전극 양측 외부에 위치하는 반도체층과, 상기 스토리지 전극을 노출시키는 데이터 배선패턴 콘택홀, 제 1 및 제 2 반도체층 콘택홀, 스토리지 전극 콘택홀을 가지며 형성된 보호층과;

   상기 보호층 위로 상기 제 1 반도체층 콘택홀을 통해 상기 반도체층과 접촉하며 상기 게이트 배선을 사이에 두고 이격하며 형성된 데이터 배선패턴을 상기 데이터 배선 콘택홀을 통해 접촉함으로써 서로 전기적으로 연결시키는 소스 전극과;

   상기 보호층 위로 상기 스토리지 콘택홀을 통해 상기 스토리지 전극과 접촉하며 상기 제 1 방향으로 연장하며 형성된 스토리지 배선과;

   상기 보호층 위로 상기 소스 전극을 이루는 동일한 도전성 물질로 이루어지며 상기 제 2 반도체층 콘택홀을 통해 상기 반도체층과 접촉하며 상기 화소에 대응하여 형성됨으로써 화소전극의 역할을 하는 것을 특징으로 하는 드레인 전극

   을 포함하며, 상기 데이터 배선패턴과 상기 데이터 배선패턴 콘택홀을 통해 연결된 상기 소스 전극이 데이터 배선을 이루는 것이 특징인 액정표시장치용 어레이 기판.
2. 삭제
3. 제 1 항에 있어서,

   상기 소스 전극 및 드레인 전극은 투명도전성 물질로 이루어진 액정표시장치용 어레이 기판.
4. 삭제
5. 기판 상에 버퍼층을 형성하는 단계와;

   상기 버퍼층 위에 폴리 실리콘층을 형성하는 단계;

   상기 폴리 실리콘층 상부에 게이트 절연막과 금속층을 형성하는 단계와;

   상기 금속층 위로 회절노광을 이용하여 제 1 두께 및 상기 제 1 두께 보다 두꺼운 제 2 두께를 갖는 포토레지스트 패턴을 형성하는 단계와;

   상기 포토레지스트 패턴이 형성된 기판에 금속층, 게이트 절연막, 폴리 실리콘층의 일괄에칭을 실시하여 게이트 전극을 포함하는 제 1 방향으로 연장된 게이트 배선과, 제 2 방향으로 연장하며 상기 게이트 배선과 이격하며 상기 게이트 배선과 더불어 화소를 정의하는 데이터 배선패턴과, 상기 화소의 중간에 스토리지 전극 및 반도체층을 형성하는 단계와;

   상기 게이트 배선 및 데이터 배선패턴이 형성된 기판에 스트립 공정을 실시하여 상기 제 1 두께의 포토레지스트 패턴을 제거하여 하는 단계와;

   상기 제 1 두께의 포토레지스트 패턴이 제거됨으로써 새롭게 노출된 금속층에 대해 에칭을 실시하여 제거함으로써 반도체층 상의 게이트 절연막을 노출시키는 단계와;

   상기 반도체층 상의 게이트 절연막이 노출된 기판상의 남아있는 상기 제 2 두께의 포토레지스트 패턴을 제거하는 단계와;

   상기 제 2 두께의 포토레지스트 패턴이 제거된 기판상에 이온 주입에 의한 도핑공정을 진행하여, 상기 게이트 전극에 의해 도핑이 차단된 반도체층은 액티브층을 이루고, 도핑이 이루어진 반도체층은 오믹콘택층을 이루도록 하는 단계와;

   상기 도핑이 이루어진 오믹콘택층을 활성화시키는 단계와;

   상기 게이트 전극을 덮으며 상기 게이트 전극 양측의 오믹콘택층을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀과 상기 데이터 배선패턴을 노출시키는 데이터 배선패턴 콘택홀과 상기 스토리지 전극을 노출시키는 스토리지 콘택홀을 가지는 보호층을 전면에 형성하는 단계와;

   상기 보호층 위에 투명도전성 물질을 증착하고 마스크 공정을 진행하여 상기 데이터 배선패턴 콘택홀을 통해 서로 이웃하는 상기 데이터 배선패턴을 연결시키며 그 하부의 오믹콘택층과 상기 제 1 반도체층 콘택홀을 통해 접촉하는 소스전극과, 상기 스토리지 콘택홀을 통해 이웃한 화소간의 스토리지 전극을 연결시키는 스토리지 배선과, 상기 제 2 반도체층 콘택홀을 통해 오믹콘택층과 접촉하는 드레인 전극 인 화소전극을 형성하는 단계

   를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
6. 제 5 항에 있어서,

   상기 폴리 실리콘층은 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층에 대해 결정화 공정을 진행하여 이루어지는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
7. 제 5 항에 있어서,

   상기 제 2 포토레지스트 패턴은 상기 게이트 전극을 포함하는 게이트 배선과 데이터 배선패턴 및 스토리지 전극이 형성될 부분의 금속층 위에 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
8. 제 5 항에 있어서,

   상기 제 1 포토레지스트 패턴은 상기 소스 전극 및 드레인 전극 하부에 형성되는 반도체층과 대응되도록 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
9. 제 5 항에 있어서,

   상기 반도체층은 게이트 배선, 게이트 전극, 스토리지 전극과 소스 및 드레인 전극의 하부에 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
10. 제 9 항에 있어서,

    상기 소스 및 드레인 전극과 스토리지 전극 하부의 반도체층은 끊김없이 연결되어 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
11. 제 9 항에 있어서,

    상기 드레인 전극 하부의 반도체층은 상기 드레인 전극과 반도체층 콘택홀을 통해 접촉하는 부분만이 형성되며, 그 나머지 부분은 에칭되어 제거되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.

Images