KR101086136B1 - 폴리실리콘 액정표시소자 제조방법 - Google Patents

폴리실리콘 액정표시소자 제조방법 Download PDF

Info

Publication number
KR101086136B1
KR101086136B1 KR1020030097976A KR20030097976A KR101086136B1 KR 101086136 B1 KR101086136 B1 KR 101086136B1 KR 1020030097976 A KR1020030097976 A KR 1020030097976A KR 20030097976 A KR20030097976 A KR 20030097976A KR 101086136 B1 KR101086136 B1 KR 101086136B1
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
photoresist
forming
photoresist pattern
Prior art date
Application number
KR1020030097976A
Other languages
English (en)
Other versions
KR20050066666A (ko
Inventor
박찬일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030097976A priority Critical patent/KR101086136B1/ko
Publication of KR20050066666A publication Critical patent/KR20050066666A/ko
Application granted granted Critical
Publication of KR101086136B1 publication Critical patent/KR101086136B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 폴리실리콘을 박막트랜지스터의 채널층으로 적용하는 폴리실리콘 액정표시소자의 제조방법에 관한 것으로써, 기판 상에 제 1 마스크를 적용하여 액티브층과 게이트 전극을 형성하고, 제 2 마스크를 적용하여 화소전극 및 컨택홀을 형성하고, 제 3 마스크를 적용하여 소오스 및 드레인 전극을 형성한 것으로써 박막트랜지스터를 형성하기 위하여 적용되는 마스크 수를 줄여 공정을 단순화 하고 제고 비용을 줄이는 효과를 얻을 수 있다.
3마스크, 폴리실리콘, 박막트랜지스터

Description

폴리실리콘 액정표시소자 제조방법{FABRICATION METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도.
도 3은 본 발명의 액정표시소자의 단위화소를 도시한 평면도.
도 4a~4h는 본 발명의 액정표시소자의 제조공정을 나타내는 수순도.
************ 도면의 주요부분에 대한 부호의 설명 *************
301:기판 302:액티브층
303:제 1 절연층 306:게이트 전극
307:스토리지 전극 308: 제 2 절연층
309:화소전극 305,310:감광막
311:소오스 전극 312:드레인 전극
본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로, 특히 3 마스 크를 적용하여 박막트랜지스터(Thin Film Transistor; TFT)를 제조함으로써 사용되는 마스크 수를 감소시킨 액정표시소자(Liquid Crystal Display; LCD)의 제조방법에 관한 것이다.
최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터를 사용하며, 상기 박막트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터로 이루어 진다.
상기 박막트랜지스터는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이 때, 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(40a)을 통해 상기 소오스전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인전극(23) 위에는 제 2 콘택홀(40b)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 도 2a 내지 도 2g를 참조하여 종래의 액정표시소자의 제조공정을 자세 히 설명한다.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도이다.
먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명 기판(10) 위에 포토리소그래피 공정을 이용하여 폴리실리콘으로 이루어진 액티브층(24)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 액티브층(24)이 형성된 기판(10) 전면에 차례대로 제 1 절연막(15a)과 도전성 금속막(30)을 증착한다.
다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속막(30)을 패터닝함으로써 상기 액티브층(24) 위에 제 1 절연막(15a)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21)을 마스크로 적용하여 상기 액티브층(24)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역(24a, 24b)을 형성한다. 상기 소오스/드레인영역(24a, 24b)은 소오스/드레인전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 층간 절연막으로써 제 2 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)을 일부 제거하여 소오스/드레인영역(24a, 24b)과 소오스/드레인전극 간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.
이 후, 도 2e에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스영역(24a)과 연결되는 소오스전극(22) 및 드레인영역(24b)과 연결되는 드레인전극(23)을 형성한다. 이 때, 상기 소오스전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터라인(17)을 구성하게 된다.
다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(15c)을 증착한 후 포토리소그래피 공정을 이용하여 드레인전극(23)의 일부를 노출시키는 제 2 콘택홀(40b)을 형성한다.
마지막으로, 도 2g에 도시된 바와 같이, 상기 제 3 절연막(15c)이 형성된 기판(10) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 2 콘택홀(40b)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.
상기한 바와 같이 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조에는 액티브 패턴, 게이트전극, 제 1 콘택홀, 소오스/드레인전극, 제 2 콘택홀 및 화소전극 등을 패터닝하는데 포토리소그래피 공정을 필요로 한다.
상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피 공정은 생산 수율을 떨어뜨리며 형성된 박막트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적 용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하고자 폴리실리콘 박막트랜지스터를 적용하는 액정표시소자를 제조하는데 적용되는 마스크 수를 줄이고자 하는 것을 목적으로 한다. 또한, 제조공정에 적용되는 마스크 수를 줄이므로써 제조비용을 감소시키고 수율을 향상시키는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 폴리실리콘 액정표시소자 형성 공정은 기판 상에 폴리실리콘층, 제 1 절연층 및 도전층을 연속하여 형성하는 단계; 상기 폴리실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층 상에 게이트 전극 및 스토리지 전극을 형성하는 단계; 상기 게이트 전극 및 스토리지 전극 상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 화소전극 물질을 형성하는 단계; 상기 액티브층 상에 컨택홀을 형성하는 단계; 상기 컨택홀 상에 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 특히, 상기 게이트 전극 및 스토리지 전극은 제 1 슬릿 마스크를 적용하여 형성되며 화소전극은 제 2 슬릿 마스크를 적용하여 형성되는 것을 특징으로 한다.
이하 폴리실리콘을 박막트랜지스터의 채널층으로 사용하는 본 발명의 액정표시소자의 평면도를 도 3을 통하여 살펴보고 도 4a~4h를 통하여 상기 액정표시소자의 제조공정을 살펴본다.
먼저, 도 3을 통하여 본 발명의 액정표시소자의 구조를 살펴본다.
도 3에 도시된 바와 같이, 투명한 기판 상에 폴리실리콘으로 구성되는 액티브층(302)이 형성된다. 상기 액티브층(302)은 액정표시소자의 단위화소를 스위칭하는 TFT의 채널층을 구성하며 일부는 스토리지 커패시터의 일 전극을 구성한다.
상기 액티브층(302) 상에는 게이트라인(306a)과 스토리지라인(307a)이 형성되며 상기 게이트라인(306a)은 게이트전극(306)를 포함하며 상기 스토리지 라인(307a)은 스토리지전극(307)를 포함한다. 상기 스토리지전극(307)은 상기 액티브층과 서로 겹치도록 형성되며 겹치는 면적에 의해 커패시터 용량이 결정될 수 있다.
또한 도 3에는 도시되지 않았지만, 상기 액티브층(302)와 게이트전극(306) 및 스토리지전극(307)은 게이트 절연막인 제 1 절연막(미도시)에 의해 서로 절연되어 있다.
또한, 상기 게이트전극(306) 양측에 형성된 액티브층은 불순물 이온이 주입되어 소오스 및 드레인 영역을 구성하며 상기 소오스 및 드레인 영역은 제 1 컨택홀(315) 및 제 2 컨택홀(316)에 의해 각각 데이터라인(311a) 및 화소전극(309)과 연결된다.
특히, 상기 드레인 영역과 화소전극(309)은 드레인전극(312)에 의해 연결되고 드레인전극(312)은 화소전극(309)과 연결되어 화소전극 위에 드레인전극이 형성되도록 구성된다.
또한, 상기 소오스 영역은 소오스전극(311)을 통하여 데이터라인(311a)와 연 결될 수 있다. 그러나, 데이터라인을 직접 상기 제 1 컨택홀(315) 상에 형성함으로써 소오스 영역과 연결할 수도 있다.
다음으로 상기 구조를 가지는 본 발명의 폴리실리콘 액정표시소자의 제조공정을 도 3의 J-J'선을 절단선으로 하여 형성되는 단면도를 중심으로 살펴본다.
도 4a에 도시된 바와 같이, 유리등으로 구성되는 투명한 기판(301) 상에 폴리실리콘층을 형성한다. 상기 폴리실리콘을 형성하는 공정은 상기 기판(301) 상에 비정질의 실리콘층을 플라즈마화학기상증착(Plasma Enhanced Chemical Vapor Deposition,PECVD) 방법에 의해 기판 상에 소정두께로 증착한다.
다음으로 먼저 형성된 비정질실리콘층 내에 포함된 수소를 제거하는 탈 수소 공정을 진행한다. 즉, 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거 한다.
탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다. 결정화 방법에는 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화 방법이 사용될 수 있다.
특히, 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있으므로 전기 이동도 측면에서 가열방식에 의한 결정화 방법보다 전기 이동도를 크게 향상시킬 수 있어 고속 동작을 요하는 TFT를 형성하고자 할 때 효과적이다.
상기 공정 결과 비정질 실리콘층은 폴리실리콘층(302a)이 되는데, 상기 폴리실리콘층(302a) 위에 게이트 절연막인 제 1 절연막(303)을 형성한다. 상기 제 1 절연막은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)등으로 구성될 수 있으며 PECVD방법에 의해 형성될 수 있다.
다음으로 상기 제 1 절연막(303)이 형성된 기판(301) 전면에 도전층(304)을 형성한다. 상기 도전층(304)은 게이트 전극 및 스토리지 전극을 형성하기 위한 것으로 알루미늄(Al), 몰리브덴(Mo) 또는 알루미늄 및 몰리브덴의 이중층을 사용할 수 있다.
상기와 같이 기판 상에 폴리실리콘층(302),제 1 절연막(303) 및 도전층(304)를 연속으로 형성한 다음, 도 4b에 도시된 바와 같이, 상기 도전층(304)상에 제 1 감광막을 형성한다. 제 1 마스크(미도시)를 적용하고 상기 제 1 감광막(미도시)을 노광 및 현상하여 패턴을 형성한 다음, 상기 패터닝된 감광막을 마스크로 적용하여 상기 도전층(304), 제 1 절연막(303) 및 폴리실리콘층(302a)를 연속하여 식각한다.
상기 도전층(304)은 습식각에 의해 형성할 수 있고 제 1 절연막(303) 및 폴리실리콘층(302a)은 건식각에 의해 효과적으로 패터닝 될 수 있다.
상기의 결과, 상기 폴리실리콘(302a)층은 액티브층(302)으로 패터닝되고 상기 액티브층(302) 상에 제 1 절연막(303) 및 도전층(304)이 남는다.
이때, 상기 제 1 마스크는 슬릿 마스크(slit mask) 또는 하프톤 마스크(half tone mask)일 수 있으며, 상기 제 1 감광막은 상기 제 1 마스크에 의해 슬릿 노광된다. 상기 슬릿 노광된 감광막을 현상한 결과, 액티브층(302)이 될 폴리실리콘층 상에는 감광막이 남고 나머지 영역은 감광막 제거됨으로써 식각에 의해 액티브층을 형성할 수 있다. 또한, 슬릿 노광 결과, 상기 액티브층(302) 중 게이트 전극 및 스토리지 전극이 형성될 영역의 감광막은 다른 영역에 비해 두껍게 형성된다.
액티브층(302)이 형성된 다음으로, 상기 액티브층(302) 상의 감광막(305)를 에싱하여 일부 제거한다.
그 결과, 액티브층(302) 상의 다른 영역 보다 두껍게 형성된 게이트 전극 영역 및 스토리지 전극 영역 상부의 감광막은 남고 나머지는 제거된다.(도 4c)
상기 에싱 결과 형성된 감광막을 마스크로 적용하여 상기 액티브층(302) 상에 남아 있는 도전층(304)를 식각하다. 상기 식각 결과, 상기 도전층(304)은 패턴닝되어 게이트 전극(306) 및 스토리지 전극(307)이 된다. 게이트 전극 및 스토리지 전극이 형성된 다음, 상기 게이트 전극 및 스토리지 전극상이 남아 있는 감광막을 완전제거하고 기판을 세정한다. 그 결과 게이트 전극 및 스토리지 전극이 형성되는데, 도 4d는 상기 도전층(304)이 패터닝되어 형성된 게이트 전극(306)과 스토리지 전극(307)을 도시하고 있다. 한편 게이트 전극 및 스토리지 전극이 형성될 때 게이트 라인 및 스토리지 라인도 함께 형성된다.
다음으로, 도 4d에 도시된 바와 같이, 기 형성된 상기 게이트전극(306) 및 스토리지전극(307)을 마스크로 적용하여 상기 액티브층(302) 내로 불순물 이온을 주입한다. 상기 불순물 이온은 상기 액티브층(302)내로 주입되어 액티브층에 소오스 영역(320) 및 드레인 영역(330)을 형성한다. 즉, 상기 폴리실리콘으로 구성되는 액티브층(302)의 일부에 불순물 이온을 주입하므로써 상기 폴리실리콘을 메탈화하여 소오스 및 드레인전극과 오믹 컨택이 가능하게 한다.
P형의 TFT를 구성하기 위하여는 상기 주입되는 불순물 이온으로 붕소(Boron,B)을 주로 사용한다. 폴리실리콘을 액티브층으로 사용하는 액정표시소자의 제조 공정에서는 N형의 TFT에 비해 공정이 단순하고 소자의 열화문제가 없는 P형의 TFT를 주로 사용하므로 본 발명은 그 실시 예로써 P형 TFT를 제조하는 것에 관하여 설명한다. 그러나 N형의 TFT를 제조하고자 할 경우에는 인(P)등의 5족 불순물 이온을 주입하여 사용할 수 있다.
상기의 결과, 제 1 마스크를 적용하여 액티브층(302)과 게이트 전극(306) 및 스토리지 전극(307)을 형성할 수 있다.
상기 액티브층(302) 내에 불순물 이온을 주입하여 소오스(320) 및 드레인 영역(330)을 형성한 다음, 상기 게이트전극(306) 및 스토리지전극(307) 상에 실리콘산화막 또는 실리콘질화막으로 구성되는 층간 절연막인 제 2 절연막(308)을 PECVD방법으로 형성하고 연속하여 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성될 수 있는 화소전극물질층(309)을 스퍼터링 방법으로 형성한다.
다음으로, 도 4f에 도시된 바와 같이, 상기 화소전극물질층(309) 상에 감광막(310)을 형성하고 슬릿 마스크로 구성되는 제 2 마스크를 적용하여 회절노광한다. 상기 감광막(310)을 회절노광하고 현상한 결과, 상기 소오스(320) 및 드레인 영역(330) 상부의 감광막은 제거되어 화소전극물질층(309)이 노출된다. 또한, 상기 게이트 전극 상부에는 단위화소 중 다른 영역보다 얇은 감광막이 형성된다.
한편, 상기 회절마스크를 적용하는 단계에서 화소전극도 형성되어야 하므로 화소전극 영역도 회절노광에 의해 정의한다. 즉, 단위화소 영역 중 스위칭 소자가 형성될 영역 및 게이트 라인, 데이터 라인 형성 영역 상단의 화소전극물질 상에는 게이트 전극 상부의 감광막(310a)과 같이 감광막이 얇게 형성되도록 한다.
다음으로 소오스 영역 및 드레인 영역 상부의 화소전극물질이 노출된 상기 감광막(310)을 마스크로 적용하여 소오스 및 드레인 영역 상단의 화소전극물질(309) 및 제 2 절연층(308) 및 제 1 절연층(303)을 소오스(320) 및 드레인 영역(330)이 노출될 때까지 식각한다.
상기 화소전극물질(309)은 습식각에 의해서 효과적으로 제거될 수 있고, 상기 제 2 절연층(308)은 건식각에 의해 효과적으로 제거될 수 있다. 한편, 제 1 절연층(303)이 실리콘 산화막으로 구성될 경우, 제 1 절연층(303)은 습식각에 의해 제거될 수 있다.
다음으로, 도 4g와 같이, 상기 감광막(310)의 일부를 제거하기 위하여 에슁(ashing)공정을 진행한다. 에싱공정 결과, 다른 영역에 비해 얇게 형성된 채널층 상단의 감광막 및 도면에는 미도시되었지만 화소영역중 게이트 라인 및 데이터 라인 형성 영역 상부의 감광막이 제거되어 화소전극물질이 노출된다.
상기 감광막(310)을 에싱하여 노출된 상기 화소전극물질(309)을 습식각에 의해 제거하여 화소전극을 패터닝하고 채널층 상단의 화소전극물질도 함께 제거한다. 상기 화소전극을 형성하는 공정과 채널층 상부에 남아 있는 화소전극물질을 제거하는 공정은 동시에 이루어진다.
다음으로, 도 4h에 도시된 바와 같이, 상기 화소전극과 컨택홀이 형성된 기판 상에 소오스(311) 및 드레인전극(312) 형성공정을 진행한다. 즉, 상기 컨택홀을 포함하는 기판 전면에 도전층을 형성하고 제 3 마스크를 적용하여 소오스(311) 및 드레인전극(312)을 패터닝한다. 더욱 상세히 설명하면, 스퍼터링 방법에 의해 상기 컨택홀 및 기판 전면에 도전성 박막을 형성하고 감광막을 도포한 다음 사진식각 공정을 진행하여 소오스(311) 및 드레인전극(312)를 형성한다.
상기의 결과, 상기 소오스전극(311)은 데이터라인(미도시)과 소오스 영역을 전기적으로 연결하고 상기 드레인전극(312)은 화소전극과 드레인 영역을 전기적으로 연결한다.
상기의 결과, 본 발명은 3개의 마스크를 적용하여 폴리실리콘 액정표시소자를 할 수 있다.
한편, 회절마스크를 적용하여 소오스 및 드레인 영역 상에 컨택홀을 형성하고 화소전극을 형성하는 공정에서 상기 실시 예에서는 컨택홀을 완성한 후 화소전극 물질을 식각함으로 화소전극을 형성하였는데, 이때 컨택홀이 완성되어 소오스 및 드레인 영역의 액티브층이 노출된 상태이므로 액티브층에 화소전극의 식각 중 손상이 발생할 수 있다.
그러므로 본 발명의 다른 예로서 상기 액티브층에 손상을 방지하면서 액정표시소자를 제조하는 공정을 제안한다.
기판 상에 폴리실리콘을 형성하는 단계부터 화소전극 물질을 제 2 절연층 상에 형성하는 단계까지는 상기 실시 예에서와 동일하다.
화소전극 물질을 제 2 절연층 상에 형성한 다음, 상기 화소전극 물질 상에 감광막을 도포하고 회절노광한다. 상기 회절노광에 의해 컨택홀이 형성될 소오스 및 드레인 영역 상의 감광막은 노출되고 채널 영역 상부의 감광막은 회절노광되며 화소전극이 형성될 영역의 감광막은 비 노광되어 남는다.
상기 회절노광된 감광막 마스크를 적용하여 컨택홀을 형성한다. 즉, 소오스 및 드레인 영역 상의 화소전극 물질 및 제2 절연층을 식각한다. 즉, 화소전극 물질과 제 2 절연층은 식각하되 제 1 절연층은 남겨둔다.
다음으로 상기 회절노광된 감광막을 에싱하여 채널 영역 상부의 감광막을 제거하고 채널 영역 상부의 화소전극 물질을 노출시킨다.
상기 에싱된 감광막을 마스크로 적용하여 채널 영역 상부의 화소전극 물질을 식각하면서 제 1 절연층도 함께 식각한다. 이때 화소전극이 완성되며 컨택홀도 함께 완성된다.
상기와 같이, 제 1 절연층을 화소전극 물질 식각과 함께 제거함으로서 화소전극을 형성할 때 액티브층이 직접 노출되는 경우보다 액티브층의 손상을 줄일 수 있다.
이상으로 상기에서 살펴본 바와 같이, 3개의 마스크 공정을 적용하여 박막트랜지스터를 포함하는 폴리실리콘 액정표시소자를 형성하여 단축된 공정으로 액정표 시소자를 형성할 수 있고, 비용면에서도 고가의 마스크사용을 줄임으로써 생산 비용을 줄일 수 있다. 또한,단축된 공정에 의해 생산량을 향상시킬 수 있다.

Claims (14)

  1. 기판 상에 폴리실리콘층, 제 1 절연층 및 도전층을 연속하여 형성하는 단계;
    상기 도전층 상에 제 1 감광막을 형성하고 제 1 회절 마스크를 적용하여 액티브층 및 게이트 전극/스토리지 전극을 형성하는 단계;
    상기 게이트 전극 및 스토리지 전극 상에 제 2 절연층을 형성하는 단계;
    상기 제 2 절연층 상에 화소전극 물질을 형성하는 단계;
    상기 화소전극 물질 상에 제 2 감광막을 형성하고 제 2 회절 마스크를 적용하여 컨택홀 및 화소전극을 형성하는 단계;
    상기 컨택홀 상에 마스크를 적용하여 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  2. 제 1 항에 있어서, 상기 도전층 상에 제 1 감광막을 형성하고 회절 마스크를 적용하여 액티브층, 게이트 전극 및 스토리지 전극을 형성하는 단계는,
    상기 제1 감광막을 회절노광하여 상기 게이트 전극 및 스토리지 전극 상부가 타 부분보다 두꺼운 형태의 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 적용하여 도전층, 제 1 절연층 및 폴리실리콘층을 제거하는 단계;
    상기 감광막 패턴을 에싱하는 단계;
    에싱된 감광막 패턴을 마스크로 적용하여 게이트 전극 및 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  3. 제 2 항에 있어서, 상기 제 1 감광막을 회절노광하여 감광막 패턴을 형성하는 단계는,
    상기 제 1 회절 마스크에 의해 상기 제1 감광막이 패터닝되어 액티브층의 상부로 상기 감광막 패턴이 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  4. 제 2 항에 있어서, 상기 감광막 패턴을 에싱하는 단계는,
    상기 액티브층 상에 게이트 전극 및 스토리지 전극을 형성하기 위한 상기 에싱된 감광막 패턴이 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  5. 제 2 항에 있어서, 상기 도전층, 제 1 절연층 및 폴리실리콘층을 제거하는 단계는
    상기 도전층, 제 1 절연층 및 폴리실리콘층을 연속하여 식각하여 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  6. 제 1 항에 있어서, 상기 폴리실리콘층은
    기판 상에 비정질 실리콘층을 형성하는 단계 및 상기 비정질 실리콘층을 결정화하는 단계를 포함하여 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  7. 제 1 항에 있어서, 상기 게이트 전극 및 스토리지 전극을 형성하는 단계 다음으로 상기 액티브층에 불순물 이온을 주입하여 소오스 및 드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 1 항에 있어서, 상기 화소전극 물질 상에 제 2 감광막을 형성하고 제2 회절 마스크를 적용하여 컨택홀 및 화소전극을 형성하는 단계는
    상기 화소전극 물질상에 제 2 감광막을 형성하는 단계;
    상기 제 2 감광막을 회절노광하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 적용하여 컨택홀을 형성하는 단계;
    상기 감광막 패턴을 에싱하여 채널층 상부에 형성된 화소전극 물질을 노출시키는 단계;
    에싱된 감광막 패턴을 마스크로 적용하여 채널영역 상부의 화소전극 물질을 제거하고 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 제 8 항에 있어서, 상기 제 2 감광막을 회절노광하여 감광막 패턴을 형성하는 단계는,
    상기 소오스 및 드레인 영역 상의 상기 제2 감광막은 제거되고 채널 영역 상부로 감광막 패턴을 형성하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  10. 제 1 항에 있어서, 상기 제 2 절연층 및 화소전극 물질은 연속하여 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  11. 제 8 항에 있어서, 상기 컨택홀을 형성하는 단계는,
    상기 소오스 및 드레인 영역 상의 감광막 패턴을 제거하는 단계;
    상기 소오스 및 드레인 영역 상에 형성된 화소전극 물질, 제 1 절연층 및 제 2 절연층을 제거하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  12. 제 8 항에 있어서, 상기 컨택홀을 형성하는 단계는,
    상기 소오스 및 드레인 영역 상의 감광막 패턴을 제거하고 화소전극 물질을 노출시키는 단계;
    상기 소오스 및 드레인 영역 상의 화소전극 물질 및 제 2 절연층을 제거하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  13. 제 8 항에 있어서, 상기 채널 영역 상의 화소전극 물질을 제거하는 단계에서 상기 제 1 절연층이 동시에 제거되어 상기 컨택홀이 완성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  14. 제 1 항에 있어서, 상기 화소전극 물질 상에 제2 감광막을 형성하고 제 2 회절 마스크를 적용하여 컨택홀 및 화소전극을 형성하는 단계는,
    화소전극 상에 제2 감광막을 형성하는 단계;
    상기 제2 감광막을 회절노광하여 감광막 패턴을 형성하되, 채널영역 상부에는 상기 감광막 패턴이 형성되고, 소오스 및 드레인 영역상의 화소전극 물질은 노출되도록 하는 단계;
    상기 소오스 및 드레인 영역상의 화소전극 및 제 2 절연층을 식각하는 단계;
    상기 감광막 패턴을 에싱하여 채널 영역 상부의 화소전극 물질을 노출시키는 단계;
    상기 채널 영역 상부의 화소전극 물질과 제 1 절연층을 동시에 제거하여 컨택홀 및 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
KR1020030097976A 2003-12-26 2003-12-26 폴리실리콘 액정표시소자 제조방법 KR101086136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097976A KR101086136B1 (ko) 2003-12-26 2003-12-26 폴리실리콘 액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097976A KR101086136B1 (ko) 2003-12-26 2003-12-26 폴리실리콘 액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20050066666A KR20050066666A (ko) 2005-06-30
KR101086136B1 true KR101086136B1 (ko) 2011-11-25

Family

ID=37257711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097976A KR101086136B1 (ko) 2003-12-26 2003-12-26 폴리실리콘 액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR101086136B1 (ko)

Also Published As

Publication number Publication date
KR20050066666A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
US8040452B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
KR101790176B1 (ko) 어레이 기판의 제조방법
WO2017128575A1 (zh) Ltps阵列基板的制作方法
US7396765B2 (en) Method of fabricating a liquid crystal display device
KR101243667B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
KR100606448B1 (ko) ２마스크를 적용한 액정표시소자 제조방법
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
JP4455986B2 (ja) 液晶表示素子及びその製造方法
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
KR20120007764A (ko) 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR101086136B1 (ko) 폴리실리콘 액정표시소자 제조방법
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101599280B1 (ko) 어레이 기판의 제조방법
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
KR20050066642A (ko) 폴리실리콘 액정표시소자 제조방법
KR20050064382A (ko) 폴리실리콘 액정표시소자 제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050068197A (ko) 액정표시소자 제조방법
KR20050066643A (ko) 반투과형 액정표시장치 제조방법
KR20050066667A (ko) 액정표시소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8