KR20050064382A - 폴리실리콘 액정표시소자 제조방법 - Google Patents

폴리실리콘 액정표시소자 제조방법 Download PDF

Info

Publication number
KR20050064382A
KR20050064382A KR1020030095742A KR20030095742A KR20050064382A KR 20050064382 A KR20050064382 A KR 20050064382A KR 1020030095742 A KR1020030095742 A KR 1020030095742A KR 20030095742 A KR20030095742 A KR 20030095742A KR 20050064382 A KR20050064382 A KR 20050064382A
Authority
KR
South Korea
Prior art keywords
forming
pixel electrode
layer
active layer
contact hole
Prior art date
Application number
KR1020030095742A
Other languages
English (en)
Inventor
조덕용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030095742A priority Critical patent/KR20050064382A/ko
Publication of KR20050064382A publication Critical patent/KR20050064382A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로써 특히, 4마스크를 적용하여 폴리실리콘 액정표시소자를 제조하는 공정에 관한 것이다. 기판 상에 제 1 마스크를 적용하여 액티브층을 형성하고 제 2 마스크를 적용하여 게이트전극 및 스토리지전극을 형성하고, 제 3 마스크를 적용하여 화소전극 을 형성하고 제 4 마스크를 적용하여 소오스 및 드레인전극을 형성하는 것으로 폴리실리콘 액정표시소자 제조공정을 단순화 할 수 있다.

Description

폴리실리콘 액정표시소자 제조방법{FABRICATION METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로, 특히 4 마스크를 적용하여 박막트랜지스터(Thin Film Transistor; TFT)를 제조함으로써 사용되는 마스크 수를 감소시킨 액정표시소자(Liquid Crystal Display; LCD)의 제조방법에 관한 것이다.
최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터를 사용하며, 상기 박막트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트 라인과 M개의 데이터 라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트 라인(16)과 데이터 라인(17), 그리고 상기 게이트 라인(16)과 데이터 라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터로 이루어 진다.
상기 박막트랜지스터는 게이트 라인(16)에 연결된 게이트전극(21), 데이터 라인(17)에 연결된 소오스 전극(22) 및 화소전극(18)에 연결된 드레인 전극(23)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트전극(21)과 소오스/드레인 전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스 전극(22)과 드레인 전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이 때, 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(40a)을 통해 상기 소오스 전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인 전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인 전극(23) 위에는 제 2 콘택홀(40b)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인 전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 도 2a 내지 도 2g를 참조하여 종래의 액정표시소자의 제조공정을 자세히 설명한다.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도이다.
먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명 기판(10) 위에 포토리소그래피 공정을 이용하여 폴리실리콘으로 이루어진 액티브층(24)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 액티브층(24)이 형성된 기판(10) 전면에 차례대로 제 1 절연막(15a)과 도전성 금속막(30)을 증착한다.
다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속막(30)을 패터닝함으로써 상기 액티브층(24) 위에 제 1 절연막(15a)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21)을 마스크로 적용하여 상기 액티브층(24)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역(24a, 24b)을 형성한다. 상기 소오스/드레인영역(24a, 24b)은 소오스/드레인 전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 층간 절연막으로써 제 2 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)을 일부 제거하여 소오스/드레인영역(24a, 24b)과 소오스/드레인 전극 간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.
이 후, 도 2e에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스영역(24a)과 연결되는 소오스 전극(22) 및 드레인영역(24b)과 연결되는 드레인 전극(23)을 형성한다. 이 때, 상기 소오스 전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터 라인(17)을 구성하게 된다.
다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(15c)을 증착한 후 포토리소그래피 공정을 이용하여 드레인 전극(23)의 일부를 노출시키는 제 2 콘택홀(40b)을 형성한다.
마지막으로, 도 2g에 도시된 바와 같이, 상기 제 3 절연막(15c)이 형성된 기판(10) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 2 콘택홀(40b)을 통해 드레인 전극(23)과 연결되는 화소전극(18)을 형성한다.
상기한 바와 같이 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조에는 액티브 패턴, 게이트전극, 제 1 콘택홀, 소오스/드레인 전극, 제 2 콘택홀 및 화소전극 등을 패터닝하는데 포토리소그래피 공정을 필요로 한다.
상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피 공정은 생산 수율을 떨어뜨리며 형성된 박막트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
본 발명의 상기에서 살펴본 바와 같이, 폴리실리콘을 액티브층으로 적용하는 액정표시소자를 제조함에 있어서, 많은 마스크 공정이 필요하고 공정지연의 요인이되므로 공정을 단축하기 위하여 저 마스크를 적용하여 폴리실리콘 액정표시소자를 제조하는 것을 목적으로 한다. 또한, 저 마스크를 적용함로써 생산비용을 절감하고 수율을 향상시키는 것을 목적으로 한다.
본 발명은 폴리실리콘 액정표시소자를 제조함에 있어서 사용되는 마스크 수를 줄이기 위하여 기판 상에 액티브층을 형성하는 단계; 상기 액티브층 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 게이트전극 및 스토리지전극을 형성하는 단계; 상기 액티브층 상에 소오스 및 드레인 영역을 형성하는 단계; 상기 게이트전극 및 스토리지전극 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 화소전극물질을 형성하는 단계; 상기 화소전극물질 상에 제 1 컨택홀, 제 2 컨택홀 및 화소전극을 형성하는 단계; 상기 제 1 컨택홀, 제 2 컨택홀 및 화소전극을 포함하는 기판 상에 소오스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 도 3을 통하여 본 발명의 폴리실리콘 액정표시소자의 평면도를 살펴 보고 도 4a~4g를 통하여 그 제조공정을 살펴본다.
도 3은 본 발명에 의한 액정표시소자의 단위 화소를 나타내는 평면도이다. 도 3에 도시된 바와 같이, 투명한 기판 상에 폴리실리콘으로 구성되는 액티브층(302)이 형성된다. 상기 액티브층(302)은 액정표시소자의 단위화소를 스위칭하는 TFT의 채널층을 구성하며 일부는 스토리지 커패시터의 일 전극을 구성한다.
상기 액티브층(302) 상에는 게이트라인(304a)과 스토리지라인(305a)이 평행하게 형성되며 상기 게이트라인은 게이트전극(304)를 포함하며 상기 스토리지 라인(305a)는 스토리지전극(305)를 포함한다. 상기 스토리지전극(305)은 상기 액티브층과 서로 겹치도록 형성되며 겹치는 면적에 의해 커패시터 용량이 결정될 수 있다.
또한 도 3에는 도시되지 않았지만, 상기 액티브층(302)와 게이트전극(304) 및 스토이지전극(305)는 게이트절연막(미도시)에 의해 서로 절연되어 있다.
또한, 상기 게이트전극(304) 양측에 형성된 액티브층은 불순물 이온이 주입된 소오스 및 드레인 영역을 구성하며 상기 소오스 및 드레인 영역은 제 1 컨택홀(309) 및 제 2 컨택홀(310)에 의해 각각 데이터라인(311a) 및 화소전극(미도시)과 연결된다.
특히, 상기 드레인 영역과 화소전극은 드레인전극(312)에 의해 연결되고 드레인전극은 화소전극과 오버 랩(over-lap)되대 화소전극 위에 드레인전극이 형성되도록 구성된다.
또한, 상기 소오스 영역은 소오스전극(311)을 통하여 데이터라인(311a)와 연결될 수 있다. 그러나, 데이터라인을 직접 상기 제 1 컨택홀(309) 상에 형성함으로써 소오스 영역과 연결할 수도 있다.
다음으로 도 3의 I-I'선을 절단선으로 하여 형성되는 단면도를 중심으로 본 발명의 TFT의 제조공정을 살펴본다.
도 4에서 도시된 바와 같이, 투명한 기판(301) 상에 폴리실리콘으로 구성되는 액티브층(302)을 형성한다. 상기 액티브층(302)을 형성하기 전에 상기 기판(301) 상에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNx)로 구성되는 버퍼층(미도시)을 먼저 형성할 수 있다. 상기 버퍼층은 실리콘층을 결정화하는 중에 기판 상에 포함되어 있는 불순물들이 실리콘층 내로 확산되는 것을 방지하는 역할을 한다.
상기 액티브층(302)를 형성하는 공정은 상기 기판(301) 상에 비정질의 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 탈 수소화하는 단계, 상기 비정질의 실리콘층을 결정화 하는 단계, 상기 결정화된 실리콘층을 패턴닝하여 액티브층(302)를 형성하는 단계를 포함하여 구성된다.
자세히 설명하면, 상기 기판(301) 상에 비정질의 실리콘층을 플라즈마화학기상층착(Plasma Enhanced Chemical Vapor Deposition,PECVD)방식에 의해 소정의 두께로 형성한다.
다음으로 먼저 형성된 비정질실리콘층 내에 포함된 수소를 제거하는 탈 수소 공정을 진행한다. 즉, 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거 한다.
탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다. 결정화 방법에는 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화 방법이 사용될 수 있다.
특히, 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있으므로 전기 이동도 측면에서 가열방식에 의한 결정화 방법보다 전기 이동도를 크게 향상시킬 수 있어 고속 동작을 요하는 TFT를 형성하고자 할 때 효과적이다.
상기 비정질의 실리콘층을 결정화 한 다음, 제 1 마스크를 적용하여 상기 폴리실리콘층을 액티브층으로 패터닝한다. 상기 액티브층 패터닝 공정은 사진식각 공정에 의해 형성될 수 있다.
즉, 폴리실리콘층 상에 감광막을 도포하고 상기 감광막 상에 상기 제 1 마스크를 적용하여 노광공정, 현상공정 및 폴리실리콘층 식각 공정을 진행한다. 상기 폴리실리콘층은 건식각에 의해서 효과적으로 패터닝될 수 있다.
액티브층(302)을 형성한 다음, 도 4b에 도시된 바와 같이, 상기 액티브층(302)층을 포함하는 기판 전면에 실리콘산화막 또는 실리콘질화막으로 구성되는 게이트절연막(303)을 PECVD방법에 의하여 형성한다.
상기 게이트절연막(303)이 형성된 다음으로 상기 게이트절연막(303) 상에 게이트라인 및 스토리지 라인을 형성하기 위한 금속 박막을 스퍼터링방법으로 형성한다. 상기 금속박막은 알루미늄(Al)과 몰리브덴(Mo)의 이중 층을 사용할 수 있다.
상기 게이트절연막(03) 상에 금속박막을 형성한 다음, 제 2 마스크를 적용하여 게이트전극(304)을 포함하는 게이트라인 및 스토리지전극(305)을 포함하는 스토리지 라인을 패터닝한다. 상기 게이트라인 및 스토리지라인의 형성공정은 상기 금속박막 상에 감광막을 도포하는 단계, 상기 감광막 상에 제 2 마스크를 적용하여 노광하는 단계, 노광된 상기 감광막을 현상하는 단계, 상기 금속박막을 식각하는 단계, 기판 상에 잔존하는 감광막을 제거하는 단계 및 세정단계를 거쳐 형성될 수 있다.
상기 게이트전극(304)은 상기 게이트라인으로 부터 분기하여 형성되며 상기 게이트라인과 상기 액티브층(302)의 오버 랩 영역이 TFT의 채널 영역이 된다.
다음으로, 도 4b에 도시된 바와 같이, 기 형성된 상기 게이트전극(304) 및 스토리지전극(305)을 마스크로 적용하여 상기 액티브층(302) 내로 불순물 이온을 주입한다. 상기 불순물 이온은 상기 액티브층(302)내로 주입되어 액티브층 내에 소오스 영역 및 드레인 영역을 형성한다. 즉, 상기 폴리실리콘으로 구성되는 액티브층(302)의 일부에 불순물 이온을 주입하므로써 상기 폴리실리콘을 메탈화하여 소오스 및 드레인전극과 오믹 컨택이 가능하게 하며 전도성을 향상시킨다.
P형의 TFT를 구성하기 위하여는 상기 주입되는 불순물 이온으로 붕소(Boron,B)을 주로 사용한다. 폴리실리콘을 액티브층으로 사용하는 액정표시소자의 제조에서는 N형의 TFT에 비해 공정이 단순하고 소자의 열화문제가 없는 P형의 TFT를 주로 사용하므로 본 발명의 실시 예로써 P형 TFT를 제조하는 것에 관하여 설명한다. 그러나 N형의 TFT를 제조하고자 할 경우에는 인(P)등의 5족 불순물 이온을 주입하여 사용할 수 있다.
상기 액티브층(302) 내에 불순물 이온을 주입하여 소오스 및 드레인 영역을 형성한 다음, 상기 게이트전극(304) 및 스토리지전극(305) 상에 실리콘산화막 또는 실리콘질화막으로 구성되는 층간 절연막(306)을 PECVD방법으로 형성하고 연속하여 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성될 수 있는 화소전극물질층(307)을 스퍼터링 방법으로 형성한다.
다음으로, 도 4d에 도시된 바와 같이, 상기 화소전극물질층(307) 상에 감광막(308)을 형성하고 슬릿 마스크로 구성되는 제 3 마스크를 적용하여 회절노광한다. 상기 감광막을 회절노광하고 현상한 결과, 상기 소오스 및 드레인 영역 상부의 감광막은 제거되어 화소전극물질층(307)이 노출된다. 또한, 상기 게이트 전극 상부에는 단위화소 중 다른 영역보다 얇은 감광막이 형성된다.
한편, 상기 회절마스크를 적용 하는 단계에서 화소전극도 형성되어야 하므로 화소전극 영역도 회절노광에 의해 정의한다. 즉, 단위화소 영역 중 스위칭 소자가 형성될 영역 및 게이트 라인, 데이터 라인 형성 영역 상단의 화소전극물질 상에는 게이트 전극 상부의 감광막(308a)과 같이 감광막이 얇게 형성된다.
다음으로 제 1 컨택홀(309) 및 제 2 컨택홀(310) 영역이 노출된 상기 감광막을 마스크로 적용하여 소오스 및 드레인 영역 상단의 화소전극물질(307) 및 층간 절연층(306)을 소오스 및 드레인 영역이 노출될 때 까지 식각한다.
상기 화소전극물질(307)은 습식각에 의해서 효과적으로 제거될 수 있고, 상기 층간 절연층(306)은 건식각에 의해 효과적으로 제거될 수 있다.
다음으로, 도 4f에서와 같이, 상기 감광막(308)의 일부를 제거하기 위하여 에슁(ashing)공정을 진행한다. 에싱공정 결과, 다른 영역에 비해 얇게 형성된 채널층 상단의 감광막(308a) 및 도면에는 미도시되었지만 화소영역중 게이트 라인 및 데이터 라인 형성 영역 상부의 감광막이 제거되어 화소전극물질이 노출된다.
상기 감광막(308)을 에싱하여 노출된 상기 화소전극물질(307)을 습식각에 의해 제거하여 화소전극을 형성하고 채널층 상단의 화소전극물질도 함께 제거한다. 상기 화소전극 형성공정과 채널층 상단의 화소전극물질의 제거공정은 동시에 이루어진다.
다음으로, 도 4g에 도시된 바와 같이, 상기 화소전극과 제 1 컨택홀 및 제 2 컨택홀이 형성된 기판 상에 소오스(311) 및 드레인전극(312) 형성공정을 진행한다. 즉, 상기 컨택홀을 포함하는 기판 전면에 도전층을 형성하고 제 4 마스크를 적용하여 소오스(311) 및 드레인전극(312)을 패터닝한다. 더욱 상세히 설명하면, 스퍼터링 방법에 의해 상기 컨택홀 및 기판 전면에 도전성 박막을 형성하고 감광막을 도포한 다음 사진식각 공정을 진행하여 소오스(311) 및 드레인전극(312)를 형성한다.
상기의 결과, 상기 소오스전극(311)은 데이터라인(미도시)과 소오스 영역을 전기적으로 연결하고 상기 드레인전극(312)은 화소전극과 드레인 영역을 전기적으로 연결한다.
상기의 결과, 본 발명은 4개의 마스크를 적용하여 폴리실리콘 액정표시소자를 할 수 있다.
이상으로 상기에서 살펴본 바와 같이, 4개의 마스크 공정을 적용하여 박막트랜지스터를 포함하는 폴리실리콘 액정표시소자를 형성하여 단축된 공정으로 액정표시소자를 형성할 수 있고, 비용면에서 고가의 마스크사용을 줄임으로써 생산 비용을 줄일 수 있다. 또한, 단축된 공정에 의해 생산량을 향상시킬 수 있다.
도 1은 종래의 액정표시소자의 일부를 나타내는 개략적 평면도.
도 2a~2g는 종래의 액정표시소자의 제조공정을 나타내는 수순도.
도 3은 본 발명의 폴리실리콘 액정표시소자의 단위화소의 구조를 나타내는 평면도.
도 4a~4g는 본 발명의 폴리실리콘 액정표시소자의 제조공정을 나타내는 수순도.
***** 도면의 주요부분에 대한 부호의 설명 *****
301:기판 302:액티브층
303:게이트절연막 304:게이트전극
305:스토리지전극 306:층간 절연막
307:화소전극물질 308, 308a:감광막
309: 제 1컨택홀 310: 제 2 컨택홀
311:소오스전극 312:드레인전극

Claims (11)

  1. 기판 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 게이트전극 및 스토리지전극을 형성하는 단계;
    상기 액티브층 상에 소오스 및 드레인 영역을 형성하는 단계;
    상기 게이트전극 및 스토리지전극 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 화소전극물질을 형성하는 단계;
    상기 화소전극물질 상에 제 1 컨택홀, 제 2 컨택홀 및 화소전극을 형성하는 단계;
    상기 제 1 컨택홀, 제 2 컨택홀 및 화소전극을 포함하는 기판 상에 소오스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층을 형성하는 단계는
    기판 상에 비정질실리콘층을 형성하는 단계;
    상기 비정질실리콘층을 탈 수소화 하는 단계;
    상기 비정질실리콘층을 결정화하는 단계;
    상기 결정화된 실리콘층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  3. 제 2 항에 있어서, 상기 결정화 단계를 레이저 조사에 의해 이루어 지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  4. 제 1 항에 있어서, 상기 게이트전극 및 스토리지전극은 동일 층 상에 동시에 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  5. 제 1 항에 있어서, 상기 층간 절연막 및 화소전극물질은 연속적으로 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  6. 제 1 항에 있어서, 상기 제 1 컨택홀은 상기 액티브층의 일부를 구성하는 소오스 영역 상에 형성되며 제 2 컨택홀은 상기 액티브층의 일부를 구성하는 드레인 영역 상에 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  7. 제 1 항에 있어서, 상기 제 1 컨택홀, 제 2 컨택홀 및 화소전극을 형성하는 단계는
    상기 화소전극물질 상에 감광막을 형성하는 단계;
    상기 감광막 상에 슬릿 마스크를 적용하여 노광하는 단계;
    상기 액티브층의 일부를 구성하는 소오스 및 드레인 영역 상의 화소전극물질 및 층간 절연막을 제거하는 단계;
    상기 노광된 마스크를 에싱하는 단계;
    상기 액티브층의 일부를 구성하는 채널층 상부의 화소전극물질을 제거하는 단계;
    상기 화소전극물질을 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 7 항에 있어서, 상기 화소전극물질을 제거하는 단계와 화소전극이 형성되는 단계는 동시에 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 제 1 항에 있어서, 상기 드레인전극 형성단계에서 상기 드레인전극은 상기 화소전극과 연결되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  10. 제 1 항에 있어서, 상기 액티브층 상에 소오스 및 드레인 영역을 형성하는 단계는 상기 액티브층 상에 불순물 이온을 주입하므로 이루어 지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  11. 제 10 항에 있어서, 상기 불순물 이온은 3족 원소인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
KR1020030095742A 2003-12-23 2003-12-23 폴리실리콘 액정표시소자 제조방법 KR20050064382A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095742A KR20050064382A (ko) 2003-12-23 2003-12-23 폴리실리콘 액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095742A KR20050064382A (ko) 2003-12-23 2003-12-23 폴리실리콘 액정표시소자 제조방법

Publications (1)

Publication Number Publication Date
KR20050064382A true KR20050064382A (ko) 2005-06-29

Family

ID=37255988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095742A KR20050064382A (ko) 2003-12-23 2003-12-23 폴리실리콘 액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR20050064382A (ko)

Similar Documents

Publication Publication Date Title
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
CN105489552B (zh) Ltps阵列基板的制作方法
US8049830B2 (en) Liquid crystal display device and fabrication method thereof
JPS59208783A (ja) 薄膜トランジスタ
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
KR100606448B1 (ko) ２마스크를 적용한 액정표시소자 제조방법
KR20070053029A (ko) 폴리실리콘 액정표시소자 및 그 제조방법
JP4455986B2 (ja) 液晶表示素子及びその製造方法
US20060033854A1 (en) Liquid crystal display device and fabrication method thereof
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
KR100303711B1 (ko) 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR101086136B1 (ko) 폴리실리콘 액정표시소자 제조방법
KR101599280B1 (ko) 어레이 기판의 제조방법
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
KR20050070240A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20050064382A (ko) 폴리실리콘 액정표시소자 제조방법
KR20050066642A (ko) 폴리실리콘 액정표시소자 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20020091313A (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR20050066643A (ko) 반투과형 액정표시장치 제조방법
KR20050068197A (ko) 액정표시소자 제조방법
KR20050066667A (ko) 액정표시소자 제조방법
JP2000114542A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid