KR20050066667A - 액정표시소자 제조방법 - Google Patents
액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR20050066667A KR20050066667A KR1020030097977A KR20030097977A KR20050066667A KR 20050066667 A KR20050066667 A KR 20050066667A KR 1020030097977 A KR1020030097977 A KR 1020030097977A KR 20030097977 A KR20030097977 A KR 20030097977A KR 20050066667 A KR20050066667 A KR 20050066667A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating layer
- liquid crystal
- crystal display
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 31
- 238000002425 crystallisation Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005499 laser crystallization Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 152
- 239000010408 film Substances 0.000 description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 description 29
- 239000010409 thin film Substances 0.000 description 16
- 230000008025 crystallization Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자의 제조방법에 관한 것으로 특히, 액티브층을 형성하는 공정에서 상기 액티브층과 감광막이 접촉하여 상기 액티브층이 오염되는 문제를 개선하는 것에 관한 것으로, 반도체층 상에 제 1 절연층을 형성하는 단계, 상기 반도체층과 제 1 절연층을 사진식각 방법에 의해 패터닝하는 단계, 상기 패터닝에 의해 형성된 액티브층 상에 게이트 절연층을 형성하는 단계를 포함하여 액정표시소자를 제조한다. 상기 결과, 균일한 동작특성을 가지는 액정표시소자를 형성할 수 있다.
Description
본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히 감광막에 의한 액티브층의 오염을 방지한 박막트랜지스터(Thin Film Transistor; TFT)의 제조방법에 관한 것이다.
최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터를 사용하며, 상기 박막트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터로 이루어 진다.
상기 박막트랜지스터는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이 때, 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(40a)을 통해 상기 소오스전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인전극(23) 위에는 제 2 콘택홀(40b)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 도 2a 내지 도 2j를 참조하여 종래의 액정표시소자의 제조공정을 살펴본다.
도 2a 내지 도 2h는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도이다.
먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명 기판(10) 위에 비정질의 실리콘층(24a)을 플라스마화학기상층착방법(Plasma Enhanced Chemical Vapor Deposition,PECVD)에 의해 기판(10)상에 형성한다. 비정질의 실리콘층(24a)이 형성된 다음, 상기 비정질의 실리콘층을 결정화하는 공정을 진행한다. 결정화 공정이 완료된 후, 상기 결정질 실리콘층 위에 감광막(30)을 도포한다. 상기 감광막(30)을 도포한 후, 마스크를 적용하여 상기 감광막(30)을 노광 및 현상하여 도 2b에 도시된 바와 같이 상기 감광막을 패터닝하고 상기 감광막 패턴(30)을 마스크로 적용하여 상기 결정화된 실리콘층을 패터닝한다. 상기 패터닝 결과 도 2c에 도시된 바와 같이 액티브층(24)이 형성된다.
다음으로, 도 2d 및 2e에 도시된 바와 같이, 상기 액티브층(24)이 형성된 기판(10) 전면에 차례대로 제 1 절연막(15a)과 도전성 금속막(21a)을 증착한다.
다음으로, 도 2f에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속막(21a)을 패터닝함으로써 상기 액티브층(24) 위에 제 1 절연막(15a)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21)을 마스크로 적용하여 상기 액티브층(24)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역(24a, 24b)을 형성한다. 상기 소오스/드레인영역(24a, 24b)은 소오스/드레인전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2g에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 층간 절연막으로써 제 2 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)을 일부 제거하여 소오스/드레인영역(24a, 24b)과 소오스/드레인전극 간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.
이 후, 도 2h에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스영역(24a)과 연결되는 소오스전극(22) 및 드레인영역(24b)과 연결되는 드레인전극(23)을 형성한다. 이 때, 상기 소오스전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터라인(17)을 구성하게 된다.
다음으로, 도 2i에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(15c)을 증착한 후 포토리소그래피 공정을 이용하여 드레인전극(23)의 일부를 노출시키는 제 2 콘택홀(40b)을 형성한다.
마지막으로, 도 2j에 도시된 바와 같이, 상기 제 3 절연막(15c)이 형성된 기판(10) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 2 콘택홀(40b)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.
그런데 상기와 같은 박막트랜지스터 제조방법에서 채널층으로 사용되는 반도체층을 형성하는 공정에 있어서, 상기 반도체층이 감광막에 의해 오염되는 문제가 있다.
즉, 기판 상에 반도체층을 형성한 다음, 상기 반도체층 상에 감광막을 도포하고 노광, 현상 및 상기 반도체층의 식각공정을 진행하는 과정에서 감광막에 포함되어 있는 이온성 불순물들이 상기 반도체층에 잔존하게 된다. 상기 반도체 상에 남게 되는 이물질들이 상기 반도체층이 대기중에 노출되는 과정에서 산화되어 상기 반도체층 내에 산화 이물질을 형성하게 된다.
상기 산화 이물질들은 상기 반도체층 상에 게이트 절연막이 성막될 때, 상기 반도체층과 게이트 절연막의 계면 특성을 악화시키고 소자의 플랫 밴드 전압(flat band volatage,Vfd)를 이동시키거나 핫 케리어의 발생원인이 되기도 한다. 특히, 상기 플랫 밴드 전압의 변형은 동일한 화소내에서 서로 다른 동작 전압을 가지는 스위칭 소자를 형성하게 되어 불균일한 화질의 원인이 된다.
따라서 본 발명은 상기와 같이 액정표시소자를 형성하는 과정에서 상기 반도체층이 감광막과 접촉함으로 상기 반도체층이 오염되는 문제를 근본적으로 해결하여 순수한 실리콘산화물로 구성되는 반도체층을 형성하는 것을 목적으로 한다. 또한 순수한 반도체층을 포함하는 박막트랜지스터를 형성하여 소자 특성이 향상되고 안정된 박막트랜지스터를 형성하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 액정표시소자 제조방법은 기판 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 제 1 절연층을 형성하는 단계; 상기 반도체층 및 제 1 절연층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층 상에 제 2 절연층을 형성하는 단계; 상기 액티브층 상에 제 2 절연층이 개재된 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 3 절연층이 개재된 소오스 및 드레인 전극을 형성하는 단계; 상기 소오스 및 드레인 전극 상에 제 4 절연막이 개재된 회소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
액정표시소자에서 채널층은 액정표시소자의 스위칭 소자로써 박막트랜지스터의 동작 속도를 결정하는 중요한 요인이 된다. 종래에는 박막트랜지스터의 스위칭 소자로 비정질의 실리콘층을 주로 사용하였는데, 전기 이동도 면에서 상기 비정질 실리콘은 일정한 제한을 가진다.
그리하여 고속 동작특성을 가지는 소자의 개발이 진행되었고 폴리실리콘을 액정표시소자의 채널층으로 적용하는 박막트랜지스터가 개발되었다.
폴리실리콘을 채널층을 적용하는 액정표시소자의 제조에 있어서, 중요한 변수는 기판 상에 폴리실리콘을 형성하는 방법에 관한 것이다.
폴리실리콘은 비정질의 실리콘층을 성막한 후, 상기 비정질 실리콘을 퍼니스(funace)에서 가열하여 결정화하는 방법이 소재되었지만 상기 방법은 고온에서 이루어지는 관계로 고온에서 견딜 수 있는 석영 글래스(quartz glass) 등의 고가의 기판을 사용하여야 하는 문제가 있었다. 상기 문제를 해결하고자 저온에서 결정화가 가능한 레이저 결정화 방법이 개발되었고 상기 방법에 의해 큰 그레인(grain) 크기를 가지는 결정질의 실리콘층을 형성할 수 있었다. 상기 레이저결정화 방법에 의해 비정질의 실리콘층은 유리의 용융온도 이하에서 결정화가 가능하게 되었고 저가의 유리를 기판으로 적용할 수 있게 되었다.
그러나 레이저에 의한 결정화는 결정화 하고자 하는 비정질 실리콘층 하부에 다른 층이 있게 되면 상기 실리콘층 하부의 소정의 층이 레이저 결정화 과정에서 손상될 염려가 있다.
그러므로 레이저 결정화 방법에 의한 결정화는 기판 상에 비정질 실리콘층을 형성하고 상기 비정질 실리콘층을 결정화하고 난 다음 박막트랜지스터 형성공정을 진행하게 된다.
상기 방법에 의해 박막트랜지스터를 형성할 경우, 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 과정에서 결정화된 실리콘층이 마스크로 적용되는 감광막에 의해 오염되는 문제가 있다. 상기 액티브층이 오염되면 액티브층은 순수한 실리콘층이 아니게 되고 불순물에 의해 케리어의 트랩핑(trapping)이 발생하거나 박막트랜지스터의 문턱 전압(threshold voltage) 및 플랫 밴드 전압(flat band voltage)의 변화를 초래하여 소자의 오동작을 유발한다.
그러므로 본 발명에서는 상기 문제를 해결하고자 기판 상에 결정질의 실리콘층을 형성한 다음, 연속하여 얇은 절연막을 성막하고 감광막에 의해 패터닝하여 액티브층을 형성한다. 상기 액티브층은 상기 감광막과 직접 접촉하지 않으므로 상기 감광막에 의해 액티브층이 오염되는 문제는 발생하지 않는다.
이때 상기 절연층은 액티브층을 상부층과 절연하기 위하여 사용하는 게이트절연막과 동일하게 구성한다.
이하, 상기 본 발명의 기술적 사상을 이용한 액정표시소자의 형성방법의 일 실시 예로써 도 3a~3f를 통하여 상세히 설명한다.
먼저, 도 3에 도시된 바와 같이, 유리 등과 같이 투명한 기판(301)상에 상기 기판(301) 상에 포함되어 있는 불순물 이온이 반도체층(303)의 결정화 과정에서 반도체층(303)으로 확산되는 것을 방지하기 위하여 실리콘 산화막 또는 실리콘 질화막으로 구성되는 버퍼층(302)을 형성한다.
상기 버퍼층(302)을 형성한 다음, 비정질의 실리콘층을 성막하고 결정화 단계를 진행한다.
결정화에 앞서 기 형성된 비정질실리콘층 내에 포함된 수소를 제거하는 탈 수소 공정을 진행할 수 있다. 즉, 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거 한다.
탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다.
상기 비정질 실리콘층은 PECVD방법에 의해 형성될 수 있으며 레이저 결정화 방법에 의해 결정화될 수 있다.
특히, 상기 레이저에 의한 결정화되는 과정을 간단히 살펴보면, 비정질의 실리콘층에 고 강도의 레이저 빔이 조사되면 상기 비정질 실리콘은 순간적으로 용융된다. 그러나 상기 레이적 빔을 직접 조사받는 표면의 비정질의 완전 용융되지만 하부의 비정질 실리콘층에는 용융되지 않고 남는 여분의 비정질 실리콘이 남을 수 있는데, 상기 용융되지 않은 비정질 실리콘층이 핵으로 작용하여 결정성장이 일어난다.
상기 방법에 의해 결정화가 완료되면 비정질의 실리콘층은 동일 격자 구조를 가지는 그레인의 집합인 폴리실리콘층이 된다.
한편, 사용되는 레이저 에너지를 더욱 높이면 타겟인 비정질 실리콘층은 완전 용융상태가 되는데, 이때 상기 완전 용융된 비정질 실리콘은 냉각과정에서 무작위로 핵이 생성되어 결정화가 진행될 수 있다. 그러나 이때 측면으로 용융되지 않은 실리콘층의 존재할 경우, 상기 용융되지 않은 실리콘층을 핵으로 삼아 결정이 측면으로 성장하는 현상을 나타낸다. 상기 방법에 의하면 측면으로 그레인이 성장하는 큰 결정질의 결정질 실리콘을 얻을 수 있는데, 상기 방법을 일컬어 순차적 수평 결정화(Sequential Lateral Solidification,SLS)라 한다.
비정질의 실리콘층을 결정화하는 방법은 상기 방법에 제한되지 않으며 소정의 방법을 택할 수 있다.
다음으로, 결정화가 완료된 반도체층(303) 상에 제1 절연층(304a)을 PECVD방법에 의해 연속하여 형성한다.
상기 제 1 절연층(304a)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있으며, 상기 결정화된 반도체층과 감광막이 접촉하는 것을 방지하는 것을 일 목적으로 하므로 상기 결정화된 반도체층(303)상에 얇게 형성할 수 있다. 특히, 상기 제 1 절연층(304a)은 이후 형성되는 제 2 절연층 보다 얇게 형성한다. 그리하면 제 2 절연층(304b)을 형성할 때 상기 액티브층(303a)및 상기 제 1 절연층(304a)에 의한 단차로 인해 제 2 절연층(304b)이 단선되는 것을 방지할 수 있다.
다음으로, 제 1 절연층(304a)를 형성한 다음, 도 3b에 도시된 바와 같이, 상기 제 1 절연층(304a) 상에 감광막을 도포하고 노광 공정, 현상 공정을 통해 패터닝한다.
상기 패터닝된 감광막(305)는 액티브층을 정의하기 위한 것으로 상기 제 1 절연층(304a)과 상기 결정화된 반도체층(303)을 식각하여 액티브층(303a)를 형성한다.
상기 액티브층(303a)이 형성된 모습을 도 3c를 통하여 확인할 수 있으며 상기 액티브층(303a)상에는 제 1 절연층(304a)이 액티브층의 상부를 가리고 있다.
액티브층(303a)을 형성한 다음, 도 3d에 도시된 바와 같이, 상기 액티브층(303a)층 및 제 1 절연층(304a)을 포함하는 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제 2 절연막(304b)을 PECVD방법에 의하여 형성한다.
상기 제 2 절연층(304b)은 상기 제 1 절연층(304a)와 동일한 성분으로 구성되며 상기 두 층이 적층되어 게이트 절연막으로 작용한다.
한편, 상기 제 2 절연층(304b) 상에 도전층을 스퍼터링 방법에 의해 형성한다. 상기 도전층은 게이트 전극을 형성하기 위한 것으로 알루미늄(Al) 또는 몰리브덴(Mo)을 사용할 수 있고 상기 알루미늄과 몰리브덴의 이중층을 사용할 수도 있다. 상기 도전층을 형성한 다음, 상기 도전층을 패터닝하여 게이트 라인(미도시) 및 게이트 전극(306)을 형성한다.
다음으로 상기 게이트 전극을 이온 주입을 위한 마스크로 적용하여 게이트 전극(306)에 의해 가려지지 않은 액티브층(303a)에 불순물 이온 주입을 실시한다.
상기 불순물 이온 주입은 상기 액티브층(303a)에 소오스 및 드레인 영역(310a,310b)를 형성하기 위한 것으로 상부에 형성되는 소오스 및 드레인 전극과 오믹 컨택을 강화한다.
형성하고자 하는 소자가 P형의 TFT인 경우에는 혼합되는 불순물 이온으로는 붕소(Boron)등의 3족 이온을 주입할 수 있고, N형의 TFT를 형성하고자 하는 경우에는 혼합되는 불순물로 인(phosphorous)등의 5족의 이온을 주입한다.
다음으로 상기 게이트 전극(306)을 형성한 다음, 도 3e에 도시된 바와 같이,상기 게이트 전극(306) 및 제 2 절연층(304b) 상에 실리콘 질화막 또는 실리콘 산화막으로 구성되는 제 3 절연층(307)을 형성한다. 상기 제 3 절연층(307)은 PECVD방법에 의해 형성될 수 있다.
제 3 절연층이 형성된 다음, 도 3e에 도시된 바와 같이, 상기 제 3 절연층(307) 내에 컨택홀을 형성한다. 상기 컨택홀은 상기 액티브층(303a) 중 소오스 영역(310a) 및 드레인 영역(310b) 상에 형성되며 각각 제 1 컨택홀(320a) 및 제 2 컨택홀(320b)를 이룬다.
다음으로 도 3f에 도시된 바와 같이, 상기 제 1 컨택홀(320a) 및 제 2 컨택홀(320b)이 형성된 제 3 절연층(307) 상에 도전층을 형성하고 패터닝하여 소오스 및 드레인 전극(330a,330b)을 형성한다.
다음으로, 상기 소오스 및 드레인 전극(330a,330b)이 형성된 기판 전면에 유기막 또는 무기막으로 구성되는 제 4 절연층(308)을 형성하고 상기 드레인 전극(330b)의 일부를 노출시키는 컨택홀을 상기 제 4 절연층(308)상에 형성하고 상기 드레인 전극(330b)과 연결되는 화소전극(309)를 형성한다.
상기 제 4 절연층(308)상에 화소전극(309)을 형성하기에 전에 폴리실리콘으로 구성되는 채널층을 안정화하기 위하여 수소화 열처리 공정을 진행할 수 있다. 수소화 열처리 공정은 결정화 과정 및 성막 과정에서 손상을 입은 폴리실리콘층을 안정화하는 것으로써 특히, 채널 영역의 폴리실리콘층에 수소이온을 주입하므로써 잉여 결합기와 수소이온을 결합하여 폴리실리콘 조직을 안정화 시킨다.
상기 공정을 통하여 감광막에 의한 오염을 방지한 액정표시소자은 완성된다.
본 발명은 상기 공정에 제한되지 않으며 액티브층과 감광막을 직접 접촉시키지 않고 액정표시소자를 제조하는 소정의 방법에 적용될 수 있다.
본 발명은 액티브층과 감광막의 접촉을 근본적으로 차단한다. 그 결과 감광막에 의한 액티브층의 오염문제로 인한 문턱전압 및 플랫 밴드 전압의 변형 문제를 개선할 수 있으며 안정되고 동일한 동작특성을 가지는 액정표시소자를 구현할 수 있다. 따라서 본 발명에 의해 구현되는 액정표시소자는 균일한 화질을 가지는 액정표시소자를 제조할 수 있다.
도 1은 종래의 액정표시소자의 일부를 나타내는 평면도.
도 2a~2j는 도 1의 I-I'선을 절단선으로 하여 액정표시소자의 제조공정을 나타내는 수순도.
도 3a~3f는 본 발명의 액정표시소자의 제조공정을 나타내는 수순도.
********** 도면의 주요부분에 대한 부호의 설명 **********
301:기판 302:버퍼층
303:반도체층 304a,304b,307,308:절연층
305:감광막 306:게이트 전극
310a,310b:소오스및 드레인 영역 320a,302b:컨택홀
330a,330b:소오스 및 드레인 전극 309:화소전극
Claims (9)
- 기판 상에 반도체층을 형성하는 단계;상기 반도체층 상에 제 1 절연층을 형성하는 단계;상기 반도체층 및 제 1 절연층을 패터닝하여 액티브층을 형성하는 단계;상기 액티브층 상에 제 2 절연층을 형성하는 단계;상기 액티브층 상에 제 2 절연층이 개재된 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 제 3 절연층이 개재된 소오스 및 드레인 전극을 형성하는 단계;상기 소오스 및 드레인 전극 상에 제 4 절연막이 개재된 회소전극을 형성하는 단계를 포함하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 기판 상에 버퍼층을 더 형성하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연층과 상기 제 2 절연층은 동일한 물질로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 액티브층을 형성하는 단계는상기 제 1 절연층 상에 감광막을 형성하는 단계;상기 감광막을 노광 및 현상하는 단계;상기 제 1 절연층 및 반도체층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연층의 성막 두께는 상기 제 2 절연층의 성막 두께보다 작은 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 반도체층을 형성하는 단계는상기 반도체층을 결정화하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 6 항에 있어서, 상기 결정화 방법은 레이저 결정화 방법인 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 액정표시소자 제조방법은 소오스 및 드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 8 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계는상기 게이트 전극을 마스크로 적용하여 상기 액티브층에 불순물 이온을 주입하는 단계를 포함하여 이루어 지는 것을 특징으로 하는 액정표시소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097977A KR20050066667A (ko) | 2003-12-26 | 2003-12-26 | 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097977A KR20050066667A (ko) | 2003-12-26 | 2003-12-26 | 액정표시소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050066667A true KR20050066667A (ko) | 2005-06-30 |
Family
ID=37257712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030097977A KR20050066667A (ko) | 2003-12-26 | 2003-12-26 | 액정표시소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050066667A (ko) |
-
2003
- 2003-12-26 KR KR1020030097977A patent/KR20050066667A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208783A (ja) | 薄膜トランジスタ | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| KR20100051484A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| KR100333275B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| KR100606448B1 (ko) | ２마스크를 적용한 액정표시소자 제조방법 | |
| JP4455986B2 (ja) | 液晶表示素子及びその製造方法 | |
| KR20050003273A (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US20060033854A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20060023420A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100487256B1 (ko) | 폴리 실리콘 박막 트랜지스터 제조방법 | |
| KR20120007764A (ko) | 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR20050066667A (ko) | 액정표시소자 제조방법 | |
| KR101048998B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR101083206B1 (ko) | 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR100724482B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |