KR20050003273A - 폴리실리콘 액정표시소자 및 그 제조방법 - Google Patents

폴리실리콘 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20050003273A
KR20050003273A KR1020030043990A KR20030043990A KR20050003273A KR 20050003273 A KR20050003273 A KR 20050003273A KR 1020030043990 A KR1020030043990 A KR 1020030043990A KR 20030043990 A KR20030043990 A KR 20030043990A KR 20050003273 A KR20050003273 A KR 20050003273A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
active layer
liquid crystal
Prior art date
Application number
KR1020030043990A
Other languages
English (en)
Other versions
KR100966420B1 (ko
Inventor
남승희
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030043990A priority Critical patent/KR100966420B1/ko
Priority to US10/848,057 priority patent/US7098971B2/en
Publication of KR20050003273A publication Critical patent/KR20050003273A/ko
Priority to US11/489,552 priority patent/US7428026B2/en
Application granted granted Critical
Publication of KR100966420B1 publication Critical patent/KR100966420B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 구동회로부 일체형 액정표시장치에 관한 것으로 특히, 폴리실리콘 층을 채널 층으로 사용하는 폴리실리콘 액정표시소자에 관한 것이다.
기판 상에 버퍼 층과 폴리실리콘의 액티브 층과 게이트 절연층과 제 2 절연막을 형성한 후에 회절 마스크 공정을 통하여 게이트, 소오스 및 드레인 전극을 한번에 형성할 수 있도록 함으로써 폴리실리콘 액정표시장치의 제조 공정을 단축한 것을 특징으로 한다.

Description

폴리실리콘 액정표시소자 및 그 제조방법{POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATION METHOD THEROF}
본 발명은 구동회로부 일체형 액정표시장치의 제조 방법에 관한 것으로써, 특히 채널 층으로써 폴리실리콘 층을 사용하는 폴리실리콘 액정표시장치에 관한 것이다.
구동회로부 분리형 액정표시장치는 화면을 표시하는 화면표시부와 상기 화면표시부를 구동하는 구동회로부로 구분될 수 있는데, 화면표시부와 구동회로부가 분리되어 형성되고 TCP(Tape Carrier Package)등을 통하여 서로 연결되어 있다.
반면, 구동회로부 일체형 액정표시장치는 화면표시부를 구성할 때 구동회로부를 동시에 동일한 기판 상에 구성하는 방법을 사용함으로 구동회로부 분리형 액정표시장치에 비해 제조 공정에서 편리하다.
구동회로부 일체형 액정표시장치를 구성하기 위해서는 미세한 소자 형성이 가능한 폴리실리콘 층을 채널 층으로 주로 사용한다.
또한, 폴리실리콘을 채널 층으로 사용하는 액정표시장치는 비정질 실리콘을 채널로 사용하는 액정표시장치에 비해 채널의 이동도가 우수하여 고속동작을 요하는 액정표시장치의 제조에 적합하다. 보통, 비정질 박막트랜지스터의 전기적 이동도가 0.1~1㎠/Vsec 정도인데 반해 엑시머 레이저를 이용하여 제작된 다결정 실리콘 TFT의 전기적 이동도는 100㎠/Vsec가 넘는 값을 가진다.
상기의 폴리실리콘을 채널로 사용하는 구동회로부 일체형 액정표시장치를 도 1을 통해서 살펴보면, 단위화소들이 매트릭스 형태로 배열된 화면표시부(101)와 화면표시부의 외곽으로 화면표시부의 소자들을 구동하기 위한 구동회로부(102)가 형성되어 있다. 상기 구동회로부(102)에는 게이트 드라이버(104)와 데이터 드라이버(103)등의 회로부등의 구동회로부가 형성되어 있다.
상기 구동회로부에는 P-채널과 N-채널 MOS(Complementary Metal Oxide Semiconductor)를 하나의 회로에 동시에 구성하여 단위 트랜지스터의 기능을 발휘하게 한 IC 회로가 단위체를 형성하며 화면표시부의 단위화소들과 연결되어 있다.
도 2를 통하여 P채널 TFT와 N채널 TFT를 구비하는 구동회로부와 단위화소를 구비하는 화면표시부의 개략적 단면을 중심으로 폴리실리콘 액정표시장치의 제조방법을 살펴본다.
폴리실리콘 액정표시장치를 제조하기 위하여 먼저, 기판(201)을 준비하고 상기 기판 상에 실리콘 산화막으로 구성되는 버퍼층(202)을 형성한다.
상기 실리콘 산화막 상에 증착온도가 낮은 플라즈마 화학기상증착방법 (plasma enhanced chemical vapor deposition; PECVD)에 의해 비정질 실리콘막(203)을 증착하고, 약 400℃정도의 온도에서 열처리를 하여 비정질 실리콘막에 포함된 수소를 이탈시키는 탈 수소공정을 거친다. 비정질 실리콘을 탈 수소화하는 것은 비정질 실리콘을 폴리실리콘화 하는 과정에서 수소가스가 폭발적으로 발생하여 기판에 손상을 줄 수 있으므로 열처리를 통해 미리 제거하는 것이다.
다음으로 비정질 실리콘을 다결정화하기 위하여 상기 비정질 실리콘 층이 형성된 기판을 열처리한다. 액정표시소자를 형성하는 기판은 통상 유리기판으로써 고온의 열처리를 할 경우, 유리 기판이 열에 의해 변성될 수 있으므로 유리기판을 이용하여 폴리실리콘 TFT를 형성하는 공정에서는 저온에서 순간적인 열처리를 통해 비정질 실리콘을 결정질 실리콘으로 만들 수 있는 레이저 어닐링 방법을 사용한다.
그러므로 비정질 실리콘이 형성된 기판을 엑시머 레이저 등을 조사하여 기판 전체에 형성된 비정질 실리콘을 다결정질 실리콘(폴리실리콘)으로 변화시킨다.
폴리실리콘이 형성된 다음, 상기의 폴리실리콘을 건식각을 통하여 화면표시부중 화소전극의 액티브층, 구동회로부의 CMOS중 P형 박막트랜지스터와 N형 박막트랜지스터의 액티브층을 정의한다. 도 2b는 실리콘 산화층(202)상에 비정질 실리콘 층이 결정화되고 식각되어 정의된 화소전극의 액티브층(203a), N형 박막트랜지스터의 액티브층(203b), P형 박막트랜지스터의 액티브층(203c)을 도시하고 있다.
폴리실리콘으로 이루어진 액티브층을 형성한 다음, 상기 액티브층을 보호하고 상부에 형성될 게이트 라인과 액티브층을 절연하기 위한 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성된 게이트 절연막을 기판 전면에 형성하고 게이트 메탈을 스퍼터링 방법에 의해서 상기 게이트 절연막 상에 형성한다. 상기 게이트 메탈을 마스크를 적용하고 사진식각공정을 통하여 화소부 TFT의 게이트전극과 CMOS중 N-TFT와 P-TFT를 위한 게이트전극으로 각각 패터닝한다.
상기 게이트 전극은 도전성과 향후 화소전극으로 사용되는 ITO(Indium Tin Oxide)막과의 오믹 컨택을 위하여 알루미늄(Al)과 몰리브덴(Mo)의 이중 층을 사용하거나 담지 몰리브덴으로만 이루어진 단일 층을 적용하여 게이트 전극을 형성할수 있다.
게이트 전극이 패터닝된 후에 상기 화소부와 회로부의 TFT소자를 게이트 전극과 드레인 및 소오스 전극과의 누설(leakage)전류를 방지하는데 효과적인 LDD 형으로 형성하기 위하여 불순물 이온을 주입한다. 불순물로는 N형 TFT를 형성하기 위하여는 전자를 공여하는 원소주기율표상 5족원소에 해당하는 인(P)이나 비소(As)등 원소를 상기 폴리실리콘 층에 주입하고 P형 TFT를 형성하기 위하여는 홀을 공여하는 원소주기율표상 3족 원소에 해당하는 붕소(B)등의 원소를 주입한다.
도 2d를 통하여 LDD(lightly doped drain)형 TFT를 형성하는 공정을 설명하면, 게이트 라인(205)이 형성된 기판 전체를 감광막을 스핀 코팅 방법 등에 의해 형성하고 포토리소그라피(photo lithography)공정을 통하여 감광막으로 P형 TFT가 형성될 영역은 가리고 나머지 영역의 감광막은 제거한다. 상기 결과, P형 TFT 영역은 감광막(206)에 의해 가려지고 나머지 화소영역과 N형 TFT 영역은 오픈된 모습을 도 2d를 통하여 확인할 수 있다.
다음으로 오픈된 영역 상에 존재하는 게이트 라인(205)과 상기 감광막(206)을 마스크로 적용하여 저농도의 인(P)등의 5족 원소를 이온 주입한다. 상기의 결과, 화소영역부 TFT의 액티브층(203a)과 회로구동부 N형 TFT의 액티브층(203b)에는 저농도의 N형 이온이 주입되고 액티브층 중 게이트 라인에 의해 가려진 영역은 이온이 주입되지 않은 상태로 남게 된다. 저농도의 인 이온을 주입한 후에 상기 감광막을 제거한다.
LDD형의 TFT는 액티브층 중 채널 층과 가까운 소오스/드레인 전극부는 저농도의 불순물이 도핑되어 있고 채널과 이격된 영역의 소오스/드레인 전극부는 고농도의 불순물이온이 도핑되어 있는 구조이므로, 도 2e에서와 같이, 액티브층 중 게이트 라인과 이격된 영역에 고농도의 불순물을 주입하기 위하여 기판 전체에 감광막을 코팅하고 P형 TFT 영역 전체와 N형 TFT 영역 중 게이트 라인과 일부 액티브층이 가려지도록 감광막(207)을 패터닝한다. 상기 감광막(207)을 마스크로 적용하여 고농도의 N형 불순물을 이온 주입하여 N형 TFT를 완성한다.
다음으로 P형 TFT를 LDD 형의 TFT로 형성하는 공정을 진행한다.
P형 TFT를 형성하는 공정은 상기에서 설명한 바와 같이 N형 TFT를 만드는 공정과 동일하게 진행된다.
도 2f에서 도시한 바와 같이, P형 TFT를 LDD 형으로 구성하기위하여 N형 TFT가 형성된 영역 전체를 감광막(210)으로 가리고 저농도의 붕소(B)등의 3족 이온을 P형 TFT의 액티브 층상에 주입한다. 그 결과 저농도의 P형 이온이 주입된 P형 TFT의 액티브층(211)을 도 2f를 통하여 확인할 수 있다.
저농도의 P형 이온을 주입한 후, 도 2g에서와 같이 N형 TFT 형성영역과 P형TFT의 게이트 라인과 일부 액티브층을 감광막(213)으로 가리고 고농도의 P형 이온을 주입하여 LDD형의 P형 TFT를 완성한다.
상기에서 P형 또는 N형의 이온이 주입된 영역은 TFT의 소오스/드레인 전극이 형성될 영역으로 작용한다.
상기의 결과물에 실리콘 질화막 또는 실리콘 산화막의 절연막(214)을 기판 전체에 형성하고 TFT 소자 중 소오스와 드레인 전극이 형성될 영역에 컨택홀(220)을 형성한다. 상기 컨택홀은 도 2h에서 도시된 바와 같이, 화소부와 구동회로부의 TFT 모두에 형성되며 상기 컨택홀(220) 상에 소오스/드레인 전극용 도전 층을 형성하고 패터닝하여 소오스/드레인 배선을 형성한다.
도 2i는 TFT상에 소오스/드레인 전극이 형성된 모습을 도시하고 있다.
다음으로 상기 공정 결과 형성된 TFT소자를 보호하기 위해 주로 실리콘 산화막 성분으로 구성되는 보호막(217)을 형성하고, 상기의 보호막(217) 상에 화소영역 상의 TFT 중 드레인 전극을 오픈하도록 컨택홀(219)을 형성한다.
상기 결과물에 화소전극용 ITO막을 형성하여 상기 컨택홀(219)과 전기적으로 연결되게 한 다음 패터닝하여 화소전극(218)을 형성한다.
그 결과, 폴리실리콘을 채널로 사용하는 액정표시소자의 제조방법을 살펴보았다.
폴리실리콘을 채널 층으로 사용하는 액정표시소자는 소자의 동작특성이 우수한 장점은 있지만 공정이 매우 복잡한 단점이 있다.
그러므로 폴리실리콘을 채널로 적용하는 액정표시소자의 제조에 있어서는 공정의 단축이 가장 큰 문제점이며 상기의 문제점을 해결하기 위하여 다양한 시도가 이루어지고 있다.
본 발명은 상기와 같이 폴리실리콘을 채널 층으로 사용하는 액정표시소자를 제조함에 있어서 공정을 단축하는 것을 목적으로 한다. 폴리실리콘을 채널 층으로 사용하기 때문에 비정질 실리콘을 결정질 실리콘으로 형성하기 위하여 레이저 어닐링을 실시하는데 레이저 어닐링 공정은 상당한 시간을 요하는 공정으로써 폴리실리콘 액정표시소자가 생산력에서나 가격 면에서 경쟁력을 확보하기 위해서는 무엇보다도 공정 수를 줄이는 것이 필수적이다. 그러므로 본 발명은 게이트 전극, 소오스전 극 및 데이터 전극을 동시에 형성할 수 있도록 함으로써 폴리실리콘 액정표시소자의 제조 공정을 단축하는 것을 목적으로 한다.
도 1은 종래의 폴리실리콘 액정표시소자의 개략적 구조를 나타내는 평면도.
도 2a~2j는 종래의 폴리실리콘 액정표시소자의 제조 공정을 나타내는 공정 수순도.
도 3a~3k는 본 발명의 폴리실리콘 액정표시소자의 제조 공정을 나타내는 공정 수순도.
*********** 도면의 주요부분에 대한 도면부호의 설명 *****************
201:기판 202:버퍼 층
203:액티브 층 205:게이트 전극
215:소오스 전극 216:드레인 전극
217:보호막 218:화소전극
219:컨택홀 301:기판
302:버퍼 층 303:액티브 층
304:제1절연막 305:제 2절연막
310:소오스 전극 311:게이트 전극
312:드레인 전극 317:컨택홀
318:화소전극
상기의 목적을 달성하기 위하여 본 발명의 폴리실리콘 액정표시소자의 제조 방법은 기판 상에 액티브층을 형성하는 단계; 상기 액티브 층상에 제 1절연막과 제 2절연막을 연속하여 형성하는 단계; 상기 제 2 절연막 상에 감광막을 형성하고 회절 노광하는 단계; 상기 제 2 절연막의 일부를 제거하는 단계; 상기 감광막을 에슁하는 단계; 상기 액티브층이 오픈되도록 제 1절연막과 제 2절연막을 제거하는 단계; 게이트 전극, 소오스 전극, 드레인 전극을 동시에 형성하는 단계; 상기 액티브층 내로 불순물 이온을 주입하는 단계; 상기 게이트 전극, 소오스 전극, 드레인 전극상에 보호막을 형성하는 단계; 상기 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 폴리실리콘 액정표시소자를 형성하는 방법을 도 3a~3k를 통하여 상세하게 설명한다.
폴리실리콘 액정표시소자는 P형 TFT와 N 형 TFT가 한 쌍을 이루는 CMOS 스위칭 소자와 화소 TFT가 기본 소자를 이루지만 화소 TFT, P형 TFT, N형 TFT가 모두 동일한 제조공정을 통하여 형성이 가능하므로 상기 본 발명의 설명에서는 화소 TFT를 형성하는 공정을 기본으로 설명한다.
도 3a에서 도시된 바와 같이, 실리콘 산화막이 버퍼층(302)을 형성한 기판(301)을 준비하고 상기 기판 상에 비정질 실리콘 층을 플라즈마화학기상증착방법(plasma enhanced chemical vapor deposition, PECVD)방법에 의하여 기판 전면에 도포한다.
비정질 실리콘에 비해 결정질 실리콘이 전기의 이동도 면에서 매우 우수하기 때문에 본 발명에서는 채널로써 결정질 실리콘을 사용하기 위해 비정질 실리콘을 결정질 실리콘으로 변화시킨다.
비정질 실리콘은 열처리를 통해 결정화 할 수 있는데, 열처리 방법은 고온의 요로(furnace)에서 가열하는 방법과 고밀도의 레이저 선을 비정질 실리콘 층에 가하여 결정화하는 방법 등이 있으나 본 발명의 액정표시소자는 유리기판을 기판으로 사용함으로 고온에서 변성될 가능성이 있는 요로에서의 가열에 의한 열처리 방법은 선택하지 않고 저온에서 열처리가 가능한 레이저 조사를 통한 결정화 방법을 선택한다.
엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막의 전기적 특성이 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막보다 우수하다. 이는 엑시머 레이저 조사에 의해 비정질 실리콘 박막이 액체 상태로 용융된 후 고체로 고상화될 때 실리콘 원자들이 우수한 결정성을 갖는 그레인 형태로 재배열되기 때문으로 비정질 실리콘 박막트랜지스터의 전기적 이동도가 0.1 내지 0.2cm2/Vsec 정도이고, 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막트랜지스터의 전기적 이동도가 10 내지 20cm2/Vsec 정도인데 반해, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막트랜지스터의 전기적 이동도는 100cm2/Vsec가 넘는 값을 가진다.
레이저 조사를 통하여 비정질 실리콘이 결정화되지만 그 상태는 완전한 단결정상태의 실리콘이 아니라 다결정 상태이다. 다결정 실리콘은 다수의 그레인 경계를 가지는 실리콘 결정질 형태로 비정질 실리콘에 비해 전기이동도 면에서 우수하지만 그레인 경계를 통하여 누설전류가 발생하는 문제점이 있어 본 발명의 액티브층으로는 순차적 수평 결정화(sequential lateral solidification, SLS)된 폴리실리콘 층을 사용할 수 있다.
순차적 수평결정화란 비정질 실리콘의 일부에 고 에너지의 레이저 등을 조사하여 완전용융상태로 만들면 비정질 실리콘을 핵으로 삼아 결정이 성장하는데 최대 1~2마이크로미터정도로 수평으로 그레인이 성장한다.
상기의 수평 결정화된 다결정 실리콘은 그레인이 비정질 실리콘뿐 아니라 보통의 다결정질 실리콘보다도 우수한 전기 전도특성을 나타내기 때문에 고속의 소자특성을 요하는 소자에 적합하다. 본 발명에서는 액티브층으로써 순차적 수평 결정화된 다결정질의 실리콘 층을 사용할 수도 있다.
레이저 조사에 의해 비정질 실리콘을 다결정질 실리콘으로 형성한 다음, 화소 TFT 및 CMOS의 TFT 형성을 위해 결정화된 실리콘 층을 패터닝한다.
도 3b는 기판 상에 형성된 폴리실리콘 층이 패터닝되어 액티브층(303)으로형성된 모습을 도시하고 있다.
폴리실리콘으로 구성되는 액티브층(303)을 형성한 다음, 도 3C에서 도시된 바와 같이, 상기 액티브층(303)과 액티브층의 상부에 형성되는 게이트 전극과의 전기적 절연을 위한 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제 1절연막(304)과 제 2절연막 층(305)을 연속하여 형성한다. 제 2절연막(305)은 제 1절연막(304)보다 그 두께가 더 두껍게 형성한다. 그 이유는 회절 노광에 의한 선택적 식각을 실시할 때 제 2 절연막의 일부식각을 정확히 제어하기 위함이다.
다음으로 도 3d에서 도시한 바와 같이, 제 2절연막(305) 상에 소오스/드레인 전극부 및 게이트 전극부를 정의하기 위하여 감광막(306)을 형성하고 슬릿 마스크를 적용하고 포토리소그라피 공정을 실시하여 소오스 전극과 드레인 전극이 형성될 제 2절연막 층(307,308)을 노출시키고 게이트 전극이 형성될 영역은 단차진 감광막 패턴(309)을 형성한다. 게이트 전극 형성부의 단차진 감광막(309)은 가운데가 주위보다 그 두께가 얇도록 형성된다.
상기의 단차진 게이트 전극부 패턴을 형성하는 공정은 슬릿 마스크를 적용하고 회절노광방법을 사용하여 형성한다.
소오스 전극과 드레인 전극과 컨택을 위하여 제 2절연막 상부가 오픈되어 있어 있는 상기의 결과물에 건식각을 통하여 노출된 제 2절연막의 일부를 제거한다. 제거되는 제2 절연막의 두께는 제 1절연막의 두께와 동일한 것으로 보통 1000Å정도로 한다.
상기의 결과, 도 3e에서 도시된 바와 같이, 소오스 전극과 컨택을 위한 컨택홀(307)과 드레인 전극과 컨택을 위한 컨택홀(307)내의 제 2절연막이 일부 제거된 모습을 볼 수 있다.
다음으로 도 3f에서와 같이, 게이트 전극 형성부 상에 형성된 단차진 감광막(309)을 에슁하여 게이트 전극이 형성될 제 2절연막의 일부를 노출시킨다.
에슁은 감광막을 산소 분위기의 챔버 내에서 산화시켜 제거하는 공정으로 슬릿 마스크를 적용하는 공정에서 정밀하게 제어되어야 하는 핵심공정이다.
에슁 결과, 폴리실리콘 액정표시소자의 TFT소자 부위는 제 2절연막과 소오스, 드레인 전극과 접촉을 위한 컨택홀(307,308)이 형성되고 제 2절연막이 노출된 게이트 전극 형성부(310)가 노출되어 다음 공정을 기다린다.
소오스와 드레인 전극과 접촉을 위한 컨택홀(307,308)이 형성되고 제 2절연막의 일부가 제거되었으므로 컨택홀의 제 2절연막 끝단에서 액티브층의 상단까지의 두께와 게이트 전극 형성부의 제 2절연막의 끝단부터 액티브층 상단까지의 두께가 동일하게 된다.
노출된 상기의 소오스 전극 형성부 컨택홀(307), 드레인 전극 형성부 컨택홀(308) 및 게이트 전극 형성부(310)의 제 2절연막(305)과 제 1절연막(304)을 연속하여 식각함으로 소오스 및 드레인 전극 형성부 컨택홀 하단의 액티브층(303)이 노출될 때까지 건식각을 실시한다.
이때, 액티브층(303)이 건식각에 의해서 손상을 받을 수 있으므로 제 1절연막(304)과 제 2절연막(305)이 건식각 되는 중 액티브층(303)이 노출되기 직전에 건식각을 멈추고 습식각으로 전환하여 건식각에 의한 액티브층의 손상을 방지한다.
그 결과, 도 3g에서 도시한 바와 같이, 소오스/드레인 전극 형성부(307,308)는 액티브층(303)이 노출되고 게이트 형성부에는 제 1 절연막(304)이 노출된다.
다음으로 상기의 결과물에 도전층을 기판 전체에 스퍼터링 방법 등에 의해 형성하고 마스크를 적용하여 소오스, 드레인 및 게이트 전극 패턴을 형성한다.
도 3h는 상기의 결과, 소오스 전극(310), 드레인 전극(312) 및 게이트 전극(311)이 형성된 모습을 도시한 것이다.
즉, 소오스 전극, 드레인 전극 및 게이트 전극은 동일한 층에 형성되며 동시에 형성된다.
그런데, 상기에서 살펴본 바와 같이, 소오스 전극을 포함하는 데이터 라인과 게이트 전극을 포함하는 게이트 라인은 서로 수직하게 배열되기 때문에 서로 접합되는 문제가 발생할 수 있다.
상기의 문제점을 해결하기 위해 소오스, 드레인, 게이트 전극의 패턴을 형성할 때에 도 3i에서 도시한 바와 같이, 데이터 라인(314)과 게이트 라인(313)이 교차하는 영역(315)에서는 게이트 라인을 형성하지 않고 그 사이로 데이터 라인이 형성되도록 설계한다.(도 3i의 315)
도 3i는 상기 도 3h에서 살펴 본 액정표시소자의 평면도로써, 도3i를 통하여 더욱 상세하게 본 발명의 폴리실리콘 액정표시소자를 설명하면, 소오스 전극(310)을 포함하는 데이터 라인(313)과 상기 데이터 라인(314)과 교차하여 게이트 라인(314)이 형성되고 데이터 라인의 일 측에는 분기된 소오스 전극이 소오스전극 형성부 컨택홀(307)과 연결되어 되어 있으며, 게이트 라인(314)의 일 측에는 분기된 게이트 전극(311)이 형성되어 있다.
또한, 드레인 전극 형성부의 컨택홀(308)과 연결된 드레인 전극(312)이 액티브 영역의 일 측에 형성되어 있고, 상기 드레인 전극 형성부의 컨택홀(308)과 소오스 전극 형성부 컨택홀(307)은 액티브층(303)에 의해 서로 연결되어 있다.
상기 액티브층(303)은 액티브층을 형성하는 단계에서 형성된 것으로써 본 발명에서는 듀얼 게이트(dual gate)TFT로 구성하기 위하여 도 3i에서 도시된 바와 같이 게이트 전극과 두 부분에서 오버 랩 되도록 꺽쇄 형으로 구성된다. 보통, 상기 꺽쇄형 액티브 층은 U자형으로 구성되며 게이트 전극과 2군데에서 오버랩 될 수 있는 임의의 형상일 수 있다. 상기 게이트 전극(311)은 상기 꺽쇄형의 액티브층(303)과 오버랩 되는 부분에서 채널이 구성되어 듀얼게이트를 형성한다. 그러나, 게이트 전극의 형태는 듀얼게이트로 제한 될 것은 아니며 하나의 채널을 가지는 게이트 구조도 가능하다.
상기의 게이트 라인, 게이트 전극, 데이터 라인, 소오스 전극, 드레인 전극을 패터닝하여 형성한 후에, 액티브층 내로 불순물 이온을 주입한다. N형 TFT를 형성하기 위해서는 인(P)등의 5족 이온을 주입하고 P형 TFT를 형성하기 위해서는 붕소(B)등의 3족 이온을 주입한다.
그 결과, 도 3i에서 도시된 바와 같이, 액티브층(303)중 게이트 라인에 의해 가려지는 영역(303a)외의 액티브 영역은 불순물 이온이 주입되어 소오스 전극으로부터 드레인 전극으로 전류가 흐를 수 있는 길이 형성되며 그 가운데 두개의 채널 층을 가진 구조를 형성할 수 있다.
다음으로 도 3j에서 도시된 바와 같이, 소오스, 드레인 전극과 게이트 전극을 동시에 형성한 후에, 상기 결과물 상에 실리콘 질화막 또는 실리콘 산화막 성분으로 구성되는 보호막(316)을 형성하고 상기 보호막 상에 드레인 전극과 다음에 형성되는 화소전극과의 연결을 위한 컨택홀(317)을 형성한다.(도 3j)
게이트 라인과 데이터 라인을 형성하는 공정에서 게이트 라인이 데이터 라인과 접합하는 것을 방지하기 위하여 게이트 라인의 일부가 단선되어 있으므로 상기 화소전극(318)과 드레인 전극(312)을 접촉시키기 위한 컨택홀(317)을 형성하는 공정에서 단락된 게이트 라인을 서로 연결시킬 수 있는 컨택홀(319)을 함께 형성한다.
다음으로 투명한 전극인 ITO성분으로 구성되는 화소전극을 형성하고 상기 컨택홀(317)을 통하여 드레인 전극(312)과 연결되게 하고 단락된 게이트 라인 상의 컨택홀(319)을 통하여 게이트 라인이 서로 연결되도록 한다.
도 3k는 도 3j에서 형성된 폴리실리콘 액정표시소자의 구조를 평면도로 나타낸 것으로 화소전극(318)과 드레인 전극(312) 컨택홀(317)을 통하여 연결되고 단락된 게이트 라인(310)이 컨택홀(319)을 통하여 서로 연결된 구조를 도시하고 있다.
화소전극을 형성함으로써 액정표시소자의 일 소자를 이루는 폴리실리콘을 액티브층으로 사용하는 TFT 어레이 기판의 제조 공정을 완성한다.
상기 화소전극 상에는 액정의 초기 배향을 위한 고분자 계열의 배향막을 더형성할 수 있다.
본 발명의 폴리실리콘 액정표시소자의 제조 방법에 의해 구성되는 폴리실리콘 액정표시소자의 구조적 특징으로 살펴보면, 실리콘 산화막이 형성된 기판 상에 테이퍼 형상으로 구성되며 꺽쇄형의 액티브층과 상기 액티브 층상에 연속하여 형성된 제 1절연막 층 및 제 2절연막 층과 동일 층에 형성되며 상기 액티브층과 접촉하는 소오스, 드레인 전극 및 제 1절연막과 접촉하는 게이트 전극과 상기 소오스, 드레인 전극 및 게이트 전극상에 형성되는 보호막과 상기 보호막을 통하여 상기 드레인 전극과 연결되는 화소전극을 구비하여 구성된다.
상기 게이트 전극을 포함하는 게이트 라인은 일부가 단락되어 있고 ITO 층에 의하여 컨택홀을 통하여 서로 연결된다.
상기에서 살펴 본 바와 같이, 본 발명의 폴리실리콘 액정표시소자의 제조 방법에 의하면 액티브층을 형성하는 공정에서 제 1마스크를 적용하고, 소오스, 드레인 컨택홀을 형성하는 공정에서 제 2마스크를 적용하고, 소오스, 드레인 및 게이트 전극을 형성하는 공정에서 제 3마스크를 적용하고, 보호막을 형성하고 드레인 전극과 화소전극을 연결하기 위한 컨택홀을 형성하는 공정에서 제 4마스크를 적용하고, 마지막으로 화소전극을 패터닝하는 공정에서 제 5마스크를 적용함으로 종래의 8마스크를 적용하여 폴리실리콘 액정표시소자를 제조하는 공정에 비해 획기적으로 공정을 단축하는 효과를 얻을 수 있다.

Claims (16)

  1. 기판 상에 액티브층을 형성하는 단계;
    상기 액티브 층상에 제 1절연막과 제 2절연막을 연속하여 형성하는 단계;
    상기 제 2 절연막 상에 감광막을 형성하고 회절 노광하는 단계;
    상기 제 2 절연막의 일부를 제거하는 단계;
    상기 액티브층이 오픈되도록 제 1절연막과 제 2절연막을 제거하는 단계;
    상기 제 2절연막상에 게이트 전극, 소오스 전극, 드레인 전극을 동시에 형성하는 단계;
    상기 액티브층 내로 불순물 이온을 주입하는 단계;
    상기 게이트 전극, 소오스 전극, 드레인 전극상에 보호막을 형성하는 단계;
    상기 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  2. 제 1항에 있어서, 상기 액티브층은 폴리실리콘인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  3. 제 1항에 있어서, 상기 회절 노광 방법은 게이트 전극부 패턴이 슬릿으로 구성된 슬릿 마스크를 적용하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  4. 제 1항에 있어서, 상기 제 2절연막은 상기 제 1절연막보다 두께가 큰 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  5. 제 1항에 있어서, 상기 제 2절연막의 일부를 제거하는 단계는 제 2절연막을 제 1절연막의 두께만큼 제거하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  6. 제 1항에 있어서, 상기 감광막을 에슁함으로 게이트 라인 형성부를 오픈하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  7. 제 1항에 있어서, 게이트 전극, 소오스 전극, 드레인 전극을 동시에 형성하는 단계는
    상기 소오스 전극과 연결되는 데이터 라인과 상기 게이트 전극과 연결되며 일부가 단락된 게이트 라인을 동시에 형성하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 1항에 있어서, 상기 보호막을 형성하는 단계는
    상기 화소전극과 상기 드레인 전극을 연결하는 컨택홀과 단락된 게이트 라인을 연결하는 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 제 8항에 있어서, 상기 화소전극을 형성하는 단계에서 상기 콘택홀을 통하여 게이트 라인이 연결되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  10. 실리콘 산화막 층을 포함하는 기판;
    상기 기판 상에 형성되는 액티브층;
    상기 액티브 층상에 형성된 제 1절연막 층과 제 2절연막 층;
    상기 제 2절연막 층상에 형성되는 게이트 라인, 데이터 라인 및 드레인 전극;
    상기 게이트 라인, 데이터 라인 및 드레인 전극상에 형성되는 보호막;
    상기 보호막 상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  11. 제 10항에 있어서, 상기 액티브층은 꺽쇄형인 것을 특징으로 하는 폴리실리콘 액정표시소자.
  12. 제 10항에 있어서, 상기 제 2절연막은 소오스 전극 및 드레인 전극과 상기 액티브층을 연결하기 위한 컨택홀과 게이트 전극과 상기 제 1절연막과 연결을 위한 오픈 부를 더 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  13. 제 10항에 있어서, 상기 게이트 라인은 게이트 라인이 단락된 단락 부를 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  14. 제 10항에 있어서, 상기 단락 부는 상기 게이트 라인 및 데이터 라인의 교차 영역에 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자.
  15. 제 14항에 있어서, 상기 단락 부는 상기 보호막 상에 형성되는 화소전극 형성용 물질에 의해 연결되는 것을 특징으로 폴리실리콘 액정표시소자.
  16. 제 10항에 있어서, 상기 액티브층과 상기 게이트 전극은 두개의 채널을 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.
KR1020030043990A 2003-06-30 2003-06-30 폴리실리콘 액정표시소자 및 그 제조방법 KR100966420B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030043990A KR100966420B1 (ko) 2003-06-30 2003-06-30 폴리실리콘 액정표시소자 및 그 제조방법
US10/848,057 US7098971B2 (en) 2003-06-30 2004-05-19 Polycrystalline liquid crystal display device and method of fabricating the same having simultaneously formed gate, source and drain electrodes
US11/489,552 US7428026B2 (en) 2003-06-30 2006-07-20 Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043990A KR100966420B1 (ko) 2003-06-30 2003-06-30 폴리실리콘 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050003273A true KR20050003273A (ko) 2005-01-10
KR100966420B1 KR100966420B1 (ko) 2010-06-28

Family

ID=33536439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043990A KR100966420B1 (ko) 2003-06-30 2003-06-30 폴리실리콘 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US7098971B2 (ko)
KR (1) KR100966420B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516518B2 (ja) * 2005-03-15 2010-08-04 株式会社フューチャービジョン 薄膜トランジスタを用いた液晶表示装置及びその製造方法
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
US7800704B2 (en) * 2006-11-13 2010-09-21 Hannstar Display Corp. Liquid crystal display comprising intersecting common lines
US8035765B2 (en) * 2006-11-13 2011-10-11 Hannstar Display Corp. TFT array substrate, LCD panel and liquid crystal display
CN101617352B (zh) * 2007-04-24 2012-04-04 夏普株式会社 显示装置用基板、显示装置以及配线基板
US8253198B2 (en) 2009-07-30 2012-08-28 Micron Technology Devices for shielding a signal line over an active region
JP2012033778A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102637635B (zh) * 2011-08-16 2015-04-29 京东方科技集团股份有限公司 显示装置、液晶面板、阵列基板及其制造方法
CN103022145B (zh) * 2012-10-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103794566A (zh) * 2014-01-17 2014-05-14 深圳市华星光电技术有限公司 一种显示面板制作方法
CN105355592B (zh) * 2015-10-15 2019-03-08 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105448935B (zh) * 2016-01-04 2018-11-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
JP3122003B2 (ja) * 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100349913B1 (ko) * 2000-04-27 2002-08-23 삼성에스디아이 주식회사 다결정실리콘 박막트랜지스터 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR100966420B1 (ko) 2010-06-28
US7428026B2 (en) 2008-09-23
US20060256251A1 (en) 2006-11-16
US20040263704A1 (en) 2004-12-30
US7098971B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100966420B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR101287198B1 (ko) 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100577795B1 (ko) 다결정 실리콘막 형성방법
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
KR100652216B1 (ko) 폴리실리콘 액정표시소자 제조 방법
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
KR100425156B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100955380B1 (ko) 폴리실리콘 액정표시소자 제조방법
KR20040082168A (ko) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR20050021096A (ko) 액정표시소자 제조방법
KR100631019B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100425158B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법
KR100459211B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR20050047711A (ko) 액정표시소자의 제조방법
KR20040062085A (ko) 실리콘 결정화방법
JP2000114542A (ja) 薄膜トランジスタ及びその製造方法
KR20050066667A (ko) 액정표시소자 제조방법
KR20060132415A (ko) 박막 트랜지스터 및 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee