KR100425158B1 - 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 - Google Patents
폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR100425158B1 KR100425158B1 KR10-2001-0029050A KR20010029050A KR100425158B1 KR 100425158 B1 KR100425158 B1 KR 100425158B1 KR 20010029050 A KR20010029050 A KR 20010029050A KR 100425158 B1 KR100425158 B1 KR 100425158B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- polysilicon layer
- source
- layer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 69
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 82
- 239000010408 film Substances 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000004925 Acrylic resin Substances 0.000 claims description 2
- 229920000178 Acrylic resin Polymers 0.000 claims description 2
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 "ㅁ"자형 채널을 구현함으로써 소자의 집적화에 따른 온-커런트 감소를 방지하는 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법에 관한 것으로서, 특히 폴리실리콘 박막트랜지스터는 기판과, 상기 기판 상에 형성된 폴리실리콘층과, 상기 폴리실리콘층 상부에 절연되어 형성되고 폐쇄된 고리 형태를 가지는 형태의 게이트 전극과, 상기 게이트 전극 내부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 드레인 영역과 상기 게이트 전극 외부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 소스영역과, 상기 소스영역 및 드레인 영역과 연결되는 소스전극 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 소자의 구동특성을 향상시키는 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법에 관한 것이다.
통상, 액티브매트릭스 액정표시장치는 스위칭소자로서 박막트랜지스터(TFT:Thin Film Transistor)를 주로 이용한다. 상기 TFT 중, 비정질실리콘을 이용한 비정질실리콘 TFT는 이동도가 낮아 고속동작회로에는 적용하기 힘들다. 그러나, 폴리실리콘 TFT는 비정질실리콘 TFT보다 이동도가 높아 구동 IC를 별도로 부착하지 않고, TFT가 배치되는 기판상에 구동회로를 동시에 형성할 수 있어, 구동 IC와 관련된 비용도 줄일 수 있고 실장도 간단해진다.
다만, 구동회로의 내장에 의해서 소자의 고집적화가 요구되는데, 이에 따라 채널영역의 크기가 작아져 온-커런트를 감소시킨다는 문제점이 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 평면도 및 그에 따른 단면도이다.
도 1을 참고로 종래의 폴리실리콘 박막트랜지스터의 제조방법을 살펴보면,우선, 유리기판(1) 전면에 실리콘산화물 및 비정질 실리콘을 차례로 증착하여 버퍼층(2)과 비정질실리콘층을 형성하고, 상기 비정질실리콘층에 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화시킨다.
이 후, 결정화된 폴리실리콘층을 패터닝하여 반도체층(3)을 형성하고, 상기 반도체층(3)을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 제 1 절연막(4)을 형성한다.
다음, 상기 제 1 절연막(4)을 포함한 전면에 알루미늄(Al) 또는 Al합금 등의 도전물질을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 상기 반도체층(3) 상부의 소정 부위에 게이트전극(5)을 형성한다.
그리고, 상기 게이트 전극(5)을 마스크로 하여 상기 반도체층(3)에 불순물을 이온주입함으로써 소스/드레인 영역(3a,3c)을 형성한다. 이 때, 상기 게이트 전극(5)에 의해 마스킹(masking)되어 이온이 주입되지 않은 반도체층은 채널영역(3b)이 된다.
그런데, 소자의 고집적화에 따라 기존의 게이트 전극의 폭과 액티브 영역이 점차 작아지고 있는 추세인데, 이는 채널영역의 폭(W:Width)과 길이(L:Lengh)가 감소함을 의미한다. 이와같이 채널영역의 단면적이 감소되면, 소스/드레인 영역과의 접합면이 줄어들어 트랜지스터의 저항이 증가한다.
또한, 쇼트-채널(short-channel)로 그 구조가 변화할 경우 액티브 영역 내의 소스 영역과 드레인 영역에 전계(electric field)가 집중됨에 따라 핫 캐리어효과(hot carrier effect) 등 소자에 불량원인을 제공한다.
계속하여, 이온 주입공정 후, 상기 게이트 전극(5)을 포함한 전면에 무기절연막을 증착하여 제 2 절연막(6)을 형성하고, 상기 제 2 절연막(6)과 제 1 절연막(4)을 선택적으로 제거하여 상기 소스/드레인 영역(3a,3c)의 소정부위가 노출되는 콘택홀을 형성한다.
마지막으로, 상기 콘택홀을 통하여 상기 제 2 절연막(6) 상에 Al 또는 Al합금 등의 도전물질을 증착하고 사진식각방법으로 패터닝하여 상기 콘택홀을 통하여 소스/드레인 영역(3a,3b)과 연결되는 소스 전극(7a) 및 드레인 전극(7b)을 형성한다.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.
한편, 상기 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자는 교차로 배열되어 화소영역을 정의하는 게이트 배선 및 데이터 배선과 상기 화소영역에 형성된 폴리실리콘 박막트랜지스터와 화소전극이 있는 제 1 기판과, 컬러필터층과 공통전극이 있는 제 2 기판과, 상기 제 1 ,제 2 기판 사이에 개재된 액정층으로 구성된다.
그러나, 상기와 같은 종래의 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 기존의 폴리실리콘 TFT를 포함하는 소자가 집적화됨에 따라 액티브 영역의 크기도 감소하는데, 채널영역과 소스/드레인 영역의 접합면이 줄어들어 저항이 증가하고 온-커런트가 감소하게 된다. 따라서, TFT를 동작시키기 위한 문턱전압(threshold voltage)이 증가한다.
둘째, 쇼트 채널(short channel)로 그 구조가 변화할 경우 액티브 영역 내의 소스 영역과 드레인 영역에 필드가 집중됨에 따라 핫 캐리어 효과(hot carrier effect) 등의 불량원인이 발생한다.
셋째, 집적화된 폴리실리콘 박막트랜지스터를 가지는 액정표시소자는 소자 구동시 온-커런트가 감소되어 구동특성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, "ㅁ"자형 채널을 구현함으로써 소자의 집적화에 따른 온-커런트 감소를 방지하여 소자의 구동특성을 향상시키는 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 평면도 및 그에 따른 단면도.
도 2는 본 발명에 의한 폴리실리콘 박막트랜지스터의 평면도 및 그에 따른 단면도.
도 3은 본 발명에 의한 액정표시소자의 평면도.
도 4a 내지 도 4f는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
11 : 유리기판 12 : 버퍼층
13 : 반도체층 13a : 소스영역
13b : 채널영역 13c : 드레인 영역
14 : 제 1 절연막 15 : 게이트 전극
16 : 제 2 절연막 17a : 소스전극
17b : 드레인 전극
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터는 기판과, 상기 기판 상에 형성된 폴리실리콘층과, 상기 폴리실리콘층 상부에 절연되어 형성되고 폐쇄된 고리 형태를 가지는 형태의 게이트 전극과, 상기 게이트 전극 내부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 드레인 영역과 상기 게이트 전극 외부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 소스영역과, 상기 소스영역 및 드레인 영역과 연결되는 소스전극 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층을 포함한 전면에 절연막을 형성하는 단계와, 상기 폴리실리콘층 상부의 절연막 상에 폐쇄된 고리 형태의 게이트 전극을 형성하는 단계와, 상기 게이트 전극 내부 공간의 폴리실리콘층에 불순물을 주입하여 드레인 영역을 형성하고, 상기 게이트 전극 외부 공간의 폴리실리콘층에 불순물을 주입하여 소스영역을 형성하는 단계와, 상기 게이트 전극과 절연되어 상기 소스/드레인 영역에 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
그리고, 본 발명에 의한 액정표시소자의 제조방법은 제 1 기판 상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층을 포함한 전면에 절연막을 형성하는 단계와, 상기 폴리실리콘층 상부의 절연막 상에 폐쇄된 고리 형태의 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 하여 불순물을 주입함으로써 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계와, 상기 드레인 영역과 연결되는 화소전극을 형성하는 단계와, 상기 제 1 기판에 대향하도록 제 2 기판을 합착한 후, 그 사이에 액정을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와같이, 본 발명은 TFT소자의 집적도를 높이면서 온-커런트의 감소를 막기 위해 게이트 전극을 "ㅁ"자형으로 형성하여 채널의 구조를 "ㅁ"자형으로 하는 것을 특징으로 한다.
즉, 실제 드레인 면적은 종전과 동일한 크기로 유지하면서 드레인 영역의 네모서리와 접합면을 가지도록 채널영역을 형성함으로써, 기존의 박막트랜지스터보다 채널의 폭이 넓어지게 하는 효과를 가진다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 폴리실리콘 박막트랜지스터의 평면도 및 그에 따른 단면도이다.
도 2를 참고로, 폴리실리콘 박막트랜지스터의 제조방법을 살펴보면 유리기판(11) 전면에 실리콘산화물을 증착하여 버퍼층(12)을 형성하고, 상기 버퍼층(12) 상에 플라즈마 CVD(chemical vapor depostion)로 비정질 실리콘을 증착한 뒤, 그 위에 레이저 등으로 열을 가하여 급속히 용융 및 응고시켜 비정질실리콘을 폴리실리콘으로 결정화한다.
결정화 과정을 마친 후에는, 상기 폴리실리콘층을 패터닝하여 반도체층(13)을 형성하고, 상기 반도체층(13)을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 플라즈마 CVD 방법으로 적층하여 게이트 절연막(14)을 형성한다.
이 후, 상기 게이트 절연막(14) 상에 저저항의 금속을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 "ㅁ"자형의 게이트전극(15)을 형성하고, 상기 "ㅁ"자형의 게이트 전극(15)을 마스크로 하여 상기 반도체층(13)에 n+불순물을 이온주입함으로써 소스 영역(13a) 및 드레인 영역(13c)을 형성한다.
이 때, 소스영역(13a)과 드레인 영역(13c) 사이의 이온주입이 되지 않는 영역은 채널영역(13b)이 되는데, "ㅁ"자형의 게이트 전극(15)을 마스크로 하였으므로 채널 영역도 "ㅁ"자형이 된다. 따라서, 드레인 영역과 채널영역이 접하는 접합부위의 폭이 W1+W2+W3+W4길이로 보다 길어져 소자의 집적화에 따른 쇼트-채널 구조의 문제점을 극복하게 된다.
이온 주입 공정 후에는 레이저를 이용하거나 450℃정도의 열처리 등을 이용하여 주입이온을 활성화시킨다.
그리고, 상기 게이트 전극(15)을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 스퍼터링방법으로 적층하여 층간절연막(16)을 형성하고, 상기 층간절연막(16)과 게이트 절연막(14)을 선택적으로 제거하여 상기 소스/드레인 영역(13a,13c)이 노출되는 콘택홀을 형성한다.
마지막으로, 상기 콘택홀이 매립되도록 상기 층간절연막(16) 상에 저저항의 금속을 증착하고 사진식각방법으로 패터닝하여 상기 소스 영역(13a)에 연결되는 소스 전극(17a) 및 상기 드레인 영역(13c)에 연결되는 드레인 전극(17b)을 형성한다.
여기서, 상기 게이트 전극(15) 및 소스/드레인 전극(17a,17b)은 알루미늄 또는 구리 등의 단일금속층으로 하거나 또는 알루미늄층 상에 몰리브덴(Mo), 우라늄(W), 크롬(Cr), 백금(Pt) 등의 금속을 적층한 이중금속층으로 한다.
이로써, "ㅁ"자형의 채널영역을 가지는 폴리실리콘 박막트랜지스터가 완성된다.
이와같이 형성된 폴리실리콘 박막트랜지스터는 채널영역과 드레인 영역과 접하는 접합부위의 폭이 길어지기 때문에 소자가 고집적화되더라도 온-커런트가 감소될 염려가 없다.
한편, 도 3에서와 같이 "ㅁ"자형의 게이트 전극(115a)을 마스크로 하여 형성된 "ㅁ"자형의 채널영역을 가지는 액정표시소자의 제조방법을 살펴보면 다음과 같다.
도 3은 본 발명에 의한 액정표시소자의 평면도이고, 도 4a 내지 도 4f는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 4a에서와 같이 제 1 기판(111) 전면에 SiO2 등의 실리콘산화물과 비정질실리콘을 차례로 적층하여 버퍼층(112)과 비정질실리콘층(122)을 형성하고, 결정화 공정을 실시하여 상기 비정질실리콘층(122)을 폴리실리콘층으로 전환시킨다. 이 때, 결정화 공정은 통상, 엑시머 레이저를 이용한 열처리(Excimer Laser Annealing)를 통해 수행된다.
결정화 공정이 끝난 후에는, 도 4b에서와 같이 상기 폴리실리콘층을 사진식각공정으로 패터닝하여 반도체층(113)을 형성한다.
다음, 도 4c에서와 같이, 상기 반도체층(113)을 포함한 전면에 실리콘질화물 또는 실리콘산화물을 도포하여 게이트 절연막(114)을 형성하고, 상기 게이트 절연막(114) 상에 저저항의 금속을 증착하고 사진시각공정으로 패터닝하여 복수개의 게이트 배선(115) 및 상기 반도체층(113) 상의 소정 부위에서 게이트 배선(115)에서 분기되는 "ㅁ"자형 게이트 전극(115a)을 형성한다.
그 후, 상기 "ㅁ"자형 게이트 전극(115a)을 마스크로 하여 반도체층(113)에 불순물을 이온주입하여 소스/드레인 영역(113a,113c)을 형성한다. 이때, 불순물 이온이 주입되지 않은 게이트 전극(115a) 하층의 반도체층은 "ㅁ"자형의 채널영역이 된다.
이어, 도 4d에서와 같이 상기 게이트 전극(115a)을 포함한 전면에 실리콘질화물 또는 실리콘산화물을 도포하여 층간절연막(116)을 형성하고, 상기 소스/드레인 영역(113a,113c)이 노출되도록 상기 층간절연막(118)과 게이트 절연막(115)을 차례로 제거하여 제 1 콘택홀(120a) 및 제 2 콘택홀(120b)을 형성한다.
계속하여, 도 4e에서와 같이 상기 제 1 콘택홀(120a) 및 제 2 콘택홀(120b)이 매립되도록 상기 층간절연막(116) 상에 저저항의 금속을 증착하고 사진시각공정으로 패터닝하여 상기 게이트 배선(115)과 교차하는 데이터 배선(117) 및 상기 제 1 콘택홀(120a) 및 제 2 콘택홀(120b)을 통해 소스/드레인 영역(113a,113c)과 연결되는 소스 전극(117a) 및 드레인 전극(117b)을 형성한다.
여기서, 서로 수직 교차하는 상기 데이터 배선(117)과 게이트 배선(115)은 복수의 화소영역을 정의하고, 상기 두 배선의 교차지점에 형성된 반도체층(113), 게이트 전극(115a), 소스/드레인 전극(117a,117b)은 폴리실리콘 박막트랜지스터를 이룬다.
다음, 도 4f에서와 같이 상기 소스/드레인 전극(117a,117b)을 포함한 전면에 BCB, 아크릴 수지 등의 유기절연막 또는 실리콘산화물, 실리콘질화물 등의 무기절연막을 소정 두께로 증착하여 보호막(118)을 형성하고, 상기 보호막(118)을 선택적으로 제거하여 드레인 전극(117b)이 노출되는 제 3 콘택홀(121)을 형성한 후, 상기 보호막(118) 상에 상기 제 3 콘택홀(121)을 통해 드레인 전극(117b)과 연결되는ITO(Indium Tin Oxide) 재질의 화소전극(119)을 형성한다.
다음, 도시하지는 않았지만 제 2 기판의 소정 부위에 빛샘 방지를 위한 블랙매트릭스를 형성하고, 상기 블랙매트릭스 사이에 색상 구현을 위한 R,G,B(red, green, blue)의 컬러필터층을 형성한 뒤, 상기 컬러필터층 상에 ITO 재질의 공통전극을 형성한다.
마지막으로, 상기 제 1 기판과 제 2 기판을 대향합착하고 그 사이의 수 μm의 공간에 액정을 주입하고 액정 주입구를 밀봉처리하면 폴리실리콘을 포함하는 액정표시소자가 완성된다.
상기와 같은 본 발명의 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를 적용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 채널영역을 "ㅁ"자형으로 구현함으로써 작은 액티브 영역으로 높은 온-커런트를 가지고, 채널의 저항을 줄일 수 있다.
따라서, TFT소자의 집적화에 따른 협소한 채널의 문제점을 해소하는 등 같은 면적으로 더 높은 집적도를 가지는 효과가 있다.
둘째, "ㅁ"자형의 채널을 가진 액정표시소자는 기존의 채널폭보다 훨씬 길어지므로 소자가 고집적화되더라도 온-커런트가 감소하거나 문턱 전압이 높아질 우려가 없다.
따라서, 고집적화에 따른 액정표시소자의 신뢰성이 향상된다.
Claims (14)
- 기판;상기 기판 상에 형성된 폴리실리콘층;상기 폴리실리콘층 상부에 절연되어 형성되고 폐쇄된 고리 형태를 가지는 형태의 게이트 전극;상기 게이트 전극 내부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 드레인 영역과 상기 게이트 전극 외부 공간의 폴리실리콘층에 불순물이 주입되어 형성된 소스영역;상기 소스영역 및 드레인 영역과 연결되는 소스전극 및 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제 1 항에 있어서, 상기 기판 상의 표면에 버퍼층이 더 구비되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제 1 항에 있어서, 상기 게이트 전극은 "ㅁ"자 형상인 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제 1 항에 있어서, 상기 게이트 전극 하부의 폴리실리콘층이 채널층인 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 기판 상에 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층을 포함한 전면에 절연막을 형성하는 단계;상기 폴리실리콘층 상부의 절연막 상에 폐쇄된 고리 형태의 게이트 전극을 형성하는 단계;상기 게이트 전극 내부 공간의 폴리실리콘층에 불순물을 주입하여 드레인 영역을 형성하고, 상기 게이트 전극 외부 공간의 폴리실리콘층에 불순물을 주입하여 소스영역을 형성하는 단계;상기 게이트 전극과 절연되어 상기 소스/드레인 영역에 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 불순물의 주입은 동시에 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 6 항에 있어서, 상기 폴리실리콘층을 형성하는 단계는,상기 기판 상에 비정질실리콘층을 형성하는 단계와,상기 비정질실리콘층을 결정화하는 단계로 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 7 항에 있어서, 상기 비정질실리콘층을 형성하기 이전에 버퍼층을 더 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 기판 상에 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층을 포함한 전면에 절연막을 형성하는 단계;상기 폴리실리콘층 상부의 절연막 상에 폐쇄된 고리 형태의 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 하여 불순물을 주입함으로써 소스/드레인 영역을 형성하는 단계;상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계;상기 드레인 영역과 연결되는 화소전극을 형성하는 단계;상기 제 1 기판에 대향하도록 제 2 기판을 합착한 후, 그 사이에 액정을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 9 항에 있어서, 상기 게이트 전극과 동시에 게이트 배선을 형성하는 단계와,상기 소스/드레인 전극과 동시에 상기 게이트 배선에 교차하는 데이터 배선을 형성하는 단계를 더 포함하여 이루어지는 액정표시소자의 제조방법.
- 제 9 항에 있어서, 상기 게이트 전극을 포함한 전면에 층간절연막을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 11 항에 있어서, 상기 층간절연막은 실리콘질화물 또는 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 9 항에 있어서, 상기 소스/드레인 전극을 포함한 전면에 보호막을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 13 항에 있어서, 상기 보호막은 실리콘질화물, 실리콘산화물, BCB 또는 아크릴 수지를 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029050A KR100425158B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029050A KR100425158B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089944A KR20020089944A (ko) | 2002-11-30 |
| KR100425158B1 true KR100425158B1 (ko) | 2004-03-30 |
Family
ID=27706500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0029050A KR100425158B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425158B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136407A (ja) * | 1991-05-10 | 1993-06-01 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11330461A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | 屈曲ゲート電極を有する半導体装置およびその製造方法 |
-
2001
- 2001-05-25 KR KR10-2001-0029050A patent/KR100425158B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136407A (ja) * | 1991-05-10 | 1993-06-01 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11330461A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | 屈曲ゲート電極を有する半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020089944A (ko) | 2002-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| JP4126156B2 (ja) | 液晶表示装置 | |
| KR100966420B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US6534246B2 (en) | Method of fabricating liquid crystal display device having shorting bars | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101146522B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| JP5042662B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2006209130A (ja) | 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法 | |
| KR20000041018A (ko) | 액정표시장치의 제조방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100425158B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR100459211B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR101310911B1 (ko) | 평판 표시장치용 폴리실리콘 박막 트랜지스터 기판의제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62239580A (ja) | 薄膜トランジスタ | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| KR20040040241A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 15 |