KR101083206B1 - 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법 - Google Patents

자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법 Download PDF

Info

Publication number
KR101083206B1
KR101083206B1 KR1020040089409A KR20040089409A KR101083206B1 KR 101083206 B1 KR101083206 B1 KR 101083206B1 KR 1020040089409 A KR1020040089409 A KR 1020040089409A KR 20040089409 A KR20040089409 A KR 20040089409A KR 101083206 B1 KR101083206 B1 KR 101083206B1
Authority
KR
South Korea
Prior art keywords
layer
amorphous silicon
liquid crystal
crystal display
display device
Prior art date
Application number
KR1020040089409A
Other languages
English (en)
Other versions
KR20060040175A (ko
Inventor
김창동
백승한
최낙봉
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040089409A priority Critical patent/KR101083206B1/ko
Publication of KR20060040175A publication Critical patent/KR20060040175A/ko
Application granted granted Critical
Publication of KR101083206B1 publication Critical patent/KR101083206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로, 특히 AMFC에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것이다.
AMFC에 의해 결정화된 폴리실리콘은 큰 음의 문턱전압을 가지며, 높은 포화전류전압을 가지기 때문에 소자에 적용하기 어려우므로 본 발명은 게이트절연막의 두께를 최적화하여 포화전류전압을 낮추고, 결정화된 폴리실리콘층을 수소화 처리하여 문턱전압값을 보상함으로써 안정된 폴리실리콘 액정표시소자를 제조할 수 있다.
문턱전압, AMFC, 수소화처리

Description

자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING POLYSILICON FORMED BY ALTERNATING MAGNETIC FIELD CRYSTALLIZATION}
도 1은 종래의 AMFC에 의해 결정화된 폴리실리콘의 문턱전압 및 포화전류전압 특성을 나타내는 그래프.
도 2a~2g는 본 발명의 AMFC에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자 제조방법을 나타내는 수순도.
도 3은 본 발명에 의해 형성된 액정표시소자의 포화전류전압특성을 나타내는 그래프.
도 4는 본 발명에 의해 형성된 액정표시소자의 문턱전압특성을 나타내는 그래프.
************도면의 중요부분에 대한 부호의 설명************
201:기판 202:버퍼층
203a:액티브층 204:게이트절연층
205:게이트전극 206:제 1 절연층
207s:소스전극 207d:드레인전극
208:보호층 209:화소전극
본 발명은 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것으로, 특히, 저 전압의 문턱전압 및 포화전류전압을 가지는 자기장결정화된 폴리실리콘 액정표시소자의 제조방법에 관한 것이다.
액정표시장치는 경박단소하고 휴대성이 뛰어나기 때문에 오늘날 널리 사용되고 있다. 상기 액정표시장치는 매트릭스 형태로 배열된 화소를 구동하므로써 영상을 표현하는 데, 상기 화소는 액정표시패널에 형성된다.
상기 액정표시패널은 액정표시모듈에 의해 지지되며, 단위화소를 구동시키는 구동회로부가 액정표시패널의 외부 또는 액정표시패널의 화면표시부 외곽에 형성되어 화소들을 구동한다.
상기 액정표시패널은 컬러필터기판과 단위화소의 스위칭 소자인 박막트랜지스터(Thin Film Transistor, 이하 TFT)가 배열되는 TFT어레이기판이 합착되고 그 사이에 액정이 충진되어 구성된다.
상기 TFT어레이기판은 복수의 게이트라인 및 상기 게이트라인과 수직교차하는 복수의 데이터라인을 구비하며, 상기 게이트라인 및 데이터라인에 의해 단위화소영역이 정의된다. 상기 단위화소영역 중 특히 게이트라인 및 데이터라인의 교차영역에 스위칭소자인 TFT가 형성되는데, 액정표시장치를 제조함에 있어 상기 TFT를 제조하는 공정은 중요부분을 이룬다.
상기 TFT는 채널영역과 소스 영역 및 드레인 영역을 구비하는 액티브층과 상기 소스 영역과 연결되는 소스 전극과 상기 드레인 영역과 연결되는 드레인전극과 상기 채널에 전압을 인가하여 채널을 온-오프 시키는 게이트전극을 구비한다.
특히, 상기 액티브층은 주로 반도체로 구성되는 데, 통상 비정질실리콘으로 구성된다.
그러나 비정질실리콘은 제조가 쉬운 반면, 전기이동도가 양호하지 못해 고속의 동작을 요하는 액정표시장치를 제조하기에는 문제가 있다. 오늘날은 동영상등을 구현할 수 있는 고속의 동작특성을 가지는 액정표시장치의 수요가 증가함에 따라, 높은 전기이동도 및 안정성을 가지는 TFT를 제조하기 위한 노력들이 진행되고 있다.
그 중에 액티브층으로 비정질실리콘이 아닌 폴리실리콘을 사용하여 TFT를 구성하는 연구가 활발히 진행되고 있는데, 상기 폴리실리콘은 비정질실리콘에 비해 수십배 ~ 수백배의 전기이동도를 가진다.
상기 폴리실리콘을 형성하는 방법으로는 가열로에서 비정질실리콘을 가열하여 결정화하는 가열방식과 레이저를 비정질실리콘에 순간적으로 가하여 결정화하는 레이저결정화 방법등이 사용되고 있다.
상기 가열방식에 의한 결정화는 결정화 온도가 유리의 전이온도 이상에서 이루어지므로 유리를 기판으로 사용하는 액정표시장치의 제조에는 적합하지 못하며, 레이저결정화방법은 양질의 폴리실리콘을 형성할 수 있다는 장점은 있으나, 고가의 레이저 장비를 사용하여야 하며, 레이저를 조사함으로써 나타나는 샷(shot)자국이 화면에 얼룩을 형성하는 단점이 있다.
이러한 단점들을 보완하는 결정화방법으로 니켈등의 금속촉매를 사용하는 금속유도결정화(Metal Induced Crystallization, 이하 MIC)방법과, 결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하는 자기장결정화 방법(Alternating Magnetic Field crystallization, 이하 AMFC)이 소개되었다.
상기 MIC에 의해 결정화된 폴리실리콘은 유리전이온도 이하의 저온에서 결정화를 이룰 수 있다는 장점은 있으나, 결정화 후 남게 되는 금속촉매원소들이 결정질 내에서 불순물로 작용하여 폴리실리콘의 전기적 특성을 악화시키는 문제점이 있다.
한편, AMFC에 의해 결정화되는 폴리실리콘은 균질한 결정질의 실리콘이 형성되므로 균질성(uniformity)이 우수한 반면, 음의 값으로 많이 이동한 문턱전압과 40볼트이상의 높은 포화전류전압을 가진다는 점에서 5~20볼트의 구동전압을 사용하는 액정표시소자에 적용하기 어렵다는 문제점을 안고 있다.
도 1은 AMFC결정화에 의해 형성된 TFT의 V-I곡선을 나타낸 것이다.
도 1의 제 1 곡선(101)은 박막트랜지스터의 드레인 전압(Vd)이 -10V일때를, 제 2 곡선(102)은 드레인전압이 -0.1V일때를 나타낸다.
통상, 문턱전압으로는 드레인전류가 10-8A이고, 드레인전압이 -0.1V인 박막트랜지스터를 동작시키는 게이트전압이 사용되는데, 도 1을 참조하면, 문턱전압이 약 -18볼트인 것을 확인할 수 있다. 통상 문턱전압이 작을수록 제어가 용이한 소자 를 제조할 수 있고 또한 보통 액정표시소자의 구동전압은 5~20볼트 사이에서 정해지므로 이 사이에서 포화 드레인전류(saturation drain current)를 흐르게 하는 포화전류전압(Vs)이 형성되어야 소자의 제조에 사용할 수 있는 폴리실리콘이 된다. 그러나 도 1을 참조하여 확인되는 AMFC결정화된 실리콘을 사용하는 박막트랜지스터는 문턱전압이 많이 음의 값으로 이동하였으며 포화전류전압(Vs) 또한 약 40볼트에 이르러 소자에 적용하기 어렵다는 문제가 있다.
그러므로 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 적용하여 박막트랜지스터를 구성하면서도 통상의 구동전압 범위 내에서 동작할 수 있도록 문턱전압과 포화전류전압이 낮아진 폴리실리콘을 형성하는 것을 목적으로 한다. 특히 본 발명은 AMFC에 의해 형성되는 폴리실리콘이 낮은 문턱전압과 포화전류전압에서 구동할 수 있게 하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 폴리실리콘 액정표시소자 제조방법은 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층을 가열한 상태에서 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 게이트절연층을 형성하는 단계; 상기 액티브층에 수소이온을 결합시키는 수소화처리를 진행하는 단계; 상기 게이트절연층상에 게이트전극을 형성하는 단계; 상기 게이트전극을 마스크로 적용하고 상기 액티브층에 불순물을 주입함으로써 소스 및 드레인 영역을 형성하는 단계; 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인전극을 형성하는 단계; 및 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하며, 상기 게이트절연층은 포화전류전압을 낮추기 위해 900Å이하 두께의 실리콘질화막으로 형성하는 것을 특징으로 한다.
또한, 본 발명의 폴리실리콘 액정표시소자 다른 제조방법은 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층을 가열한 상태에서 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 게이트전극을 형성하는 단계; 상기 게이트전극을 마스크로 적용하고 상기 액티브층에 불순물을 주입함으로써 소스 및 드레인 영역을 형성하는 단계; 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인전극을 형성하는 단계; 및 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하며, 상기 게이트절연층은 포화전류전압을 낮추기 위해 500Å~800Å 두께의 실리콘질화막과 100Å~400Å 두께의 실리콘산화막의 2중층으로 이루어지며, 총 두께가 1000Å을 넘지 않는 것을 특징으로 한다.
특히 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 구비하는 박막트랜지스터의 포화전류전압을 낮추기 위해 게이트절연층의 두께를 최적화하고, 상기 폴리실리콘층에 수소화처리를 함으로써 문턱전압을 낮추어 소자로 적용하기에 적합하게 하는 것을 특징으로 한다.
AMFC결정화는 비정질실리콘을 결정화하는 한 방법으로써 고상결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하고 균질한 폴리실리콘을 형성하며, 유리전이온도 이하의 온도에서 결정화할 수 있는 기술이다.
상기 AMFC 결정화는 약 500℃로 가열되는 챔버에서 비정질실리콘을 결정화할 때 고강도의 교번자기장을 인가하여 결정화를 촉진한다. 가열에 의해 결정화되는 실리콘층에 자기장을 인가하면 상기 실리콘층 내에는 인가되는 상기 자기장에 의해 유도전류가 발생하고 이에 의해 실리콘층이 가온되어 결정화를 촉진시키는 것으로 알려져 있다.
AMFC에 의해 결정화되는 폴리실리콘은 비정질실리콘에 비해 우수한 전기이동도와 균질성(uniformity)이 우수한 장점은 있으나, 높은 음의 문턱전압과 포화전류전압으로 인해 약 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용하기에 어려운 점이 있다.
그러므로 본 발명은 AMFC에 의해 결정화되는 폴리실리콘을 통상의 구동전압하에서도 사용할 수 있도록 문턱전압과 포화전류전압을 감소시키고자 한다.
본 발명의 폴리실리콘 액정표시소자의 제조공정을 도 2a~2g를 참조하여 살펴 본다.
도 2a에 도시된 바와 같이, 기판(201)상에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)으로 구성되는 버퍼층(202)을 형성한다. 상기 버퍼층(202)은 비정질실리콘을 결정화하는 과정에서 기판등에 포함되는 불순물 등이 실리콘층으로 확산되는 것을 방지하는 기능을 한다.
이어서, 버퍼층(202)상에 비정질의 실리콘을 플라즈마화학기상증착(plasma chemical vapor deposition, PECVD)방법에 의해 증착한다.
이어서, 도 2b에 도시된 바와 같이, 비정질의 실리콘을 챔버등에서 가열하고 자기장 인가수단에 의해 고자기장을 인가하여 결정화를 촉진한다.
비정질의 실리콘을 가열하면 재결정화가 진행되는데, 이때 강한 자기장을 인가하면 재결정되는 실리콘의 결정화가 촉진된다. 자기장인가에 의해 실리콘층의 결정화가 촉진되는 것은 자기장에 의해 실리콘층에 유도전류가 발생하고 이 유도전류에 의해 비정질실리콘에 줄울 히팅(Jule heating)이 발생하여 저온에서도 결정화가 촉진되는 것으로 알려져 있다.
그러므로 자기장을 인가하면서 결정화를 진행하면 기판에 직접 인가되는 온도를 낮추면서도 결정화를 이룰 수 있어 유리를 기판으로 사용하는 액정표시소자의 제조방법에 적합하다.
상기 자기장을 인가하는 방법으로는 고자기장이 형성된 챔버 내에서 비정질실리콘을 가온하여 결정화할 수도 있고, 스캔 방식으로 결정화되는 비정질실리콘을 자기장발생장치에 통과시킴으로써 결정화시킬 수도 있다.
자기장결정화 후, 도 2c에 도시된 바와 같이, 결정화된 실리콘층을 패터닝하여 액티브층(203a)을 형성한다. 상기 액티브층(203a)은 포토리소그래피(photolithography)공정에 의해 패터닝될 수 있다.
액티브층(203a)이 형성된 다음, 상기 액티브층(203a)상에 실리콘산화막(SiO2)으로 구성되는 게이트절연막(204)을 형성한다. 형성되는 게이트절연막의 두께는 특히 1000Å이하로 하며, 더 바람직하게는 600Å이하로 하며, 더 바람직하게는 500Å으로 할 수 있다. 상기 실리콘산화막은 절연층으로써 낮은 유전율과 절연특성이 뛰어나 얇은 게이트절연층을 형성하는 데 적합하다.
게이트절연층은 게이트전극과 액티브층을 절연시키는 역할을 하는데, 게이트전극에 인가되는 전압에 의해 액티브층에 채널이 온-오프된다. 그러므로 게이트절연층의 두께는 채널을 온-오프시키는 전압값과 연관을 가지며, 특히 포화드레인 전류
Figure 112004051125080-pat00001
(W:채널폭,L:채널길이, Vg:게이트전압,C:캐패시턴스)의 관계를 가지고 C는 유전체의 두께에 반비례하므로 게이트절연층이 얇을 수록 포화전류전압을 낮출 수 있다. 특히, 약 500Å의 실리콘산화막으로 게이트절연층을 형성하면 도 3에 도시되는 그래프와 같이 포화전류(saturation current)를 흘릴 수 있는 전압값을 약 22볼트까지 낮출 수 있다.
통상 AMFC에 의해 형성되는 폴리실리콘의 포화전류전압은 약 40볼트를 넘는 값을 가지므로 약 5~20볼트의 구동전압을 사용하는 액정표시장치에 적용하기 어려운 점이 있었다.
약 5~20볼트의 구동전압을 사용하는 통상의 액정표시장치에 적용하기 위해서는 폴리실리콘의 포화전류전압(Vs)이 20볼트 근처에서 형성되는 것이 바람직한데, 본 발명과 같이 500Å의 실리콘산화막을 게이트절연층으로 사용함으로써 AMFC에 의해 결정화된 폴리실리콘의 포화전류전압을 약 20볼트까지 낮출 수 있다.
한편으로, 상기 게이트절연층으로 실리콘산화층 대신에 실리콘질화막을 사용할 수 있다. 실리콘질화막의 유전률은 약 6.7로 실리콘산화막의 유전률 3.8에 비해 약 두배의 값을 가진다. 그러므로 실리콘질화막을 게이트절연막으로 사용할 경우, 약 900Å이하로 게이트절연막을 형성해도 상기와 같은 결과를 얻을 수 있다.
실리콘질화막을 게이트절연층으로 사용하면 두께를 상대적으로 두껍게 할 수 있기 때문에 소자 형성시 단락등의 불량이 발생할 수 있는 위험을 줄일 수 있는 장점이 있다.
다른 한편으로는 상기 게이트절연층을 실리콘질화막과 실리콘산화막의 2중층으로 구성할 수도 있다.
이때, 실리콘질화막과 실리콘산화막의 두께는 각각 800~500Å 및 100~400Å에서 결정될 수 있다. 실리콘질화막과 실리콘산화막의 2중층을 사용할 경우, 총 두께가 1000Å을 넘지 않도록 한다.
한편, 결정화된 폴리실리콘은 결정화과정에서 손상을 많이 받아 결함을 많이 포함한다. 특히, 폴리실리콘의 표면에는 비공유 전자쌍이 존재하게 되어 이동하는 전자를 트랩핑할 수 있다. 즉, 계면특성이 좋지 못해 문턱전압이 상당히 음의 값으로 이동하게 된다. AMFC에 의해 결정화된 폴리실리콘의 문턱전압은 약 -18볼트로 큰 네거티브 쉬프트 값을 가진다. 상기 문턱전압값은 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용하면 가용 전압 범위를 매우 축소시키기 때문에 문턱전압을 영점 쪽으로 이동시킬 필요가 있다.
그러므로 본 발명은 AMFC에 의해 결정화된 폴리실리콘층의 계면특성을 향상시키기 위해 폴리실리콘에 수소화처리를 한다.
수소화처리는 폴리실리콘층 내로 수소이온을 침투시키는 공정으로 박막 형성공정에서 많은 손상을 받은 폴리실리콘층을 안정화시키는 역할과, 표면에 형성된 비공유 전자쌍을 수소이온이 제거시켜 줌으로서 계면특성을 향상시키는 역할을 한다. 폴리실리콘의 계면특성이 향상됨으로써 도 4에 도시된 그래프와 같이, 문턱전압은 수소화처리 전 약 -12볼트에서 수소화처리 후 약 -7볼트로 영점 쪽으로 이동한 것을 확인할 수 있다.
상기 수소화처리는 수소가스가 충진된 분위기에서 상기 폴리실리콘층을 약 400℃로 가열해 줌으로써 이루어질 수 있다. 폴리실리콘을 가열하는 과정에서 수소이온들이 실리콘층 내로 확산하여 들어감으로써 폴리실리콘의 결함의 회복(recovery)과 계면특성을 향상시킨다.
상기 수소화처리는 폴리실리콘이 완성된 다음 실시할 수도 있으며, 게이트절연층이 형성된 다음 실시할 수도 있다.
한편, 게이트절연층으로 실리콘질화막 또는 실리콘질화막을 포함하는 다층구조로 형성할 경우에는 수소화처리를 별도로 실시하지 않을 수 있다. 그 이유는 상기 실리콘질화막은 그 막내에 수소이온이 포함되어 있어 소자의 제조과정중에 실리 콘질화막내에 포함된 수소이온의 확산이 일어나 수소화처리가 이루어지기 때문이다.
상기와 같이, 수소화처리에 의해 문턱전압값을 보정하며, 게이트절연층의 두께를 최적화시켜 포화전류전압값을 낮추어 줌으로써 액정표시소자에 적용할 수 있는 폴리실리콘을 형성할 수 있다.
게이트절연층(204)이 형성된 다음, 도 2d에 도시된 바와 같이, 게이트절연층(204)상에 게이트전극(205)을 형성한다. 게이트전극(205)은 알루미늄 합금 또는 알루미늄합금과 몰리브덴의 이중층으로 구성될 수 있다. 게이트전극(205)의 형성공정은 메탈층을 스퍼터링 방법에 의해 상기 게이트절연층(204)상에 증착한 다음, 포토리소그래피 공정을 통해 상기 메탈층을 패터닝하여 이루어 질 수 있다.
이어서, 도 2e에 도시된 바와 같이, 상기 게이트전극(205)을 마스크로 적용하여 상기 액티브층(203a)에 불순물을 주입하여 소스(220s) 및 드레인 영역(220d)을 형성한다. N형 TFT를 형성하기 위해서는 주입되는 불순물로 인등의 5족원소를 사용할 수 있고, P형 TFT를 형성하기 위해서는 주입되는 불순물로 붕소등의 3족원소를 사용할 수 있다.
상기 소스 및 드레인 영역 형성공정에서 게이트전극(205)이 불순물 주입의 블록킹 마스크로 작용하기 때문에 게이트전극(205)의 하방에는 진성의 폴리실리콘으로 구성되는 채널층(220c)이 형성된다.
이어서, 도 2f에 도시된 바와 같이, 상기 게이트전극(205)을 덮는 제 1 절연층(206)을 형성한다. 상기 제 1 절연층(206)은 실리콘산화막 또는 실리콘질화막으 로 구성될 수 있다.
이어서, 상기 소스 및 드레인 영역(220s,220d)을 노출시키는 컨택홀을 상기 제 1 절연층(206)상에 형성하고 크롬등의 도전층(미도시)을 도포한다. 이어서 상기 도전층을 패터닝하여 소스 전극(207s)및 드레인전극(207d)을 형성한다.
다음으로, 도 2g에 도시된 바와 같이, 상기 소스 및 드레인전극(207s,207d)상에 유기막 또는 무기막으로 구성될 수 있는 보호층(passivation layer)(208)을 형성한다. 상기 유기막으로는 BCB(BenzoCycroButen)이 사용될 수 있고, 무기막으로는 실리콘질화막 또는 실리콘산화막이 사용될 수 있다.
이어서, 상기 드레인전극(207d)을 노출시키는 컨택홀을 상기 보호층(208)상에 형성하고 상기 보호층(208)상에 화소전극(209)을 형성한다.
상기 화소전극(209)은 인듐-틴-옥사이드(Indium Tin Oxide,ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide, IZO)를 상기 보호층(209)상에 스퍼터링방법에 의해 형성하고 포토리소그래피 공정을 통해 패터닝함으로써 형성될 수 있다.
상기 공정을 통해 AMFC에 의해 결정화된 폴리실리콘을 채널로 사용하는 액정표시소자를 완성한다.
폴리실리콘 액정표시소자는 전기이동도에 있어 비정질실리콘에 비해 월등히 우수하기 때문에 구동회로 일체형 액정표시소자를 제조하는 것도 가능하며, 특히 오늘날과 같이 동영상 구현등 고속 동작이 요구되는 스위칭 소자에 적합하다. 본 발명은 폴리실리콘을 사용함으로써 고속동작이 가능한 액정표시소자를 제조할 수 있다. 특히, AMFC에 의해 결정화된 폴리실리콘은 높은 균질성(uniformity)을 가지는 장점을 가지기 때문에 액정표시소자에 적용할 경우 균일한 화질의 액정표시장치를 제조할 수 있다. 또한 본 발명은 AMFC에 의해 결정화된 폴리실리콘층을 사용하면서도 문턱전압 및 포화전류전압이 낮아진 양질의 폴리실리콘 액정표시소자를 제조할 수 있다.

Claims (10)

  1. 기판상에 비정질실리콘층을 형성하는 단계;
    상기 비정질실리콘층을 가열한 상태에서 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계;
    상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계;
    상기 액티브층상에 게이트절연층을 형성하는 단계;
    상기 액티브층에 수소이온을 결합시키는 수소화처리를 진행하는 단계;
    상기 게이트절연층상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 마스크로 적용하고 상기 액티브층에 불순물을 주입함으로써 소스 및 드레인 영역을 형성하는 단계;
    상기 소스 및 드레인 영역과 연결되는 소스 및 드레인전극을 형성하는 단계; 및
    상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하며, 상기 게이트절연층은 포화전류전압을 낮추기 위해 900Å이하 두께의 실리콘질화막으로 형성하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 수소화처리는 상기 액티브층을 수소분위기에서 400℃로 가열함으로써 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  5. 제 1 항에 있어서, 상기 수소화처리에 의해 상기 폴리실리콘 액정표시소자의 문턱전압이 낮아지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  6. 제 1 항에 있어서, 상기 비정질실리콘을 결정화하는 단계는 비정질실리콘을 자기장발생장치에 통과시키면서 스캔 방식으로 결정화하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  7. 제 1 항에 있어서, 상기 액티브층 및 상기 실리콘질화막을 가열함으로써 상기 액티브층이 수소화처리되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 1 항에 있어서, 상기 게이트절연층을 사용하는 폴리실리콘 액정표시소자의 포화전류전압이 22볼트 이하인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 기판상에 비정질실리콘층을 형성하는 단계;
    상기 비정질실리콘층을 가열한 상태에서 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계;
    상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계;
    상기 액티브층상에 게이트절연층을 형성하는 단계;
    상기 게이트절연층상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 마스크로 적용하고 상기 액티브층에 불순물을 주입함으로써 소스 및 드레인 영역을 형성하는 단계;
    상기 소스 및 드레인 영역과 연결되는 소스 및 드레인전극을 형성하는 단계; 및
    상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하며, 상기 게이트절연층은 포화전류전압을 낮추기 위해 500Å~800Å 두께의 실리콘질화막과 100Å~400Å 두께의 실리콘산화막의 2중층으로 이루어지며, 총 두께가 1000Å을 넘지 않는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  10. 제 9 항에 있어서, 상기 비정질실리콘을 결정화하는 단계는 비정질실리콘을 자기장발생장치에 통과시키면서 스캔 방식으로 결정화하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
KR1020040089409A 2004-11-04 2004-11-04 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법 KR101083206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089409A KR101083206B1 (ko) 2004-11-04 2004-11-04 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089409A KR101083206B1 (ko) 2004-11-04 2004-11-04 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20060040175A KR20060040175A (ko) 2006-05-10
KR101083206B1 true KR101083206B1 (ko) 2011-11-11

Family

ID=37147201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089409A KR101083206B1 (ko) 2004-11-04 2004-11-04 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR101083206B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288116B1 (ko) * 2006-12-19 2013-07-18 엘지디스플레이 주식회사 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법
KR101351403B1 (ko) * 2007-12-31 2014-01-15 엘지디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법
KR101351402B1 (ko) * 2007-12-31 2014-01-15 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 장치의제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
KR100341125B1 (ko) * 1999-04-13 2002-06-20 주식회사 현대 디스플레이 테크놀로지 에프에프에스 모드 액정표시장치의 게이트 절연막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
KR100341125B1 (ko) * 1999-04-13 2002-06-20 주식회사 현대 디스플레이 테크놀로지 에프에프에스 모드 액정표시장치의 게이트 절연막 형성방법

Also Published As

Publication number Publication date
KR20060040175A (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
US6262438B1 (en) Active matrix type display circuit and method of manufacturing the same
WO2012117439A1 (ja) 薄膜半導体装置及びその製造方法
KR20100051484A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US8097883B2 (en) Thin film transistors in pixel and driver portions characterized by surface roughness
US7800110B2 (en) Thin film transistor, display device having the same, and associated methods
US10192903B2 (en) Method for manufacturing TFT substrate
KR20090093849A (ko) 표시 장치 및 그 제조 방법
KR19980080800A (ko) 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법
KR101083206B1 (ko) 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
CN100369266C (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
KR100390457B1 (ko) 박막트랜지스터의 구조 및 제조 방법
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR100689318B1 (ko) 다결정 박막트랜지스터의 제조방법
JPH1187714A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
US8754418B2 (en) Semiconductor device, and method for producing same
KR20000014381A (ko) 박막트랜지스터 및 그 제조방법
KR100926099B1 (ko) 액정표시패널의 제조 방법
KR20100073580A (ko) 결정화 방법 및 이를 이용한 표시 장치의 제조 방법
KR20060070861A (ko) 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR100646967B1 (ko) 박막트랜지스터 및 그 제조방법
KR101392330B1 (ko) 평판표시패널 및 그 제조방법
KR101035921B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8