KR100539583B1 - 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 - Google Patents
실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 Download PDFInfo
- Publication number
- KR100539583B1 KR100539583B1 KR10-2001-0030037A KR20010030037A KR100539583B1 KR 100539583 B1 KR100539583 B1 KR 100539583B1 KR 20010030037 A KR20010030037 A KR 20010030037A KR 100539583 B1 KR100539583 B1 KR 100539583B1
- Authority
- KR
- South Korea
- Prior art keywords
- nickel
- amorphous silicon
- layer
- depositing
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 61
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 59
- 239000010408 film Substances 0.000 claims abstract description 54
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000002425 crystallisation Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 230000008025 crystallization Effects 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Abstract
본 발명은 촉매 금속을 이용한 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조 방법에 관한 것으로, 기판에 비정질 실리콘막을 증착하고, 상기 비정질 실리콘막의 전면에 탄소와 니켈을 함유한 가스를 사용한 화학기상증착법으로 탄소가 함유된 니켈층을 증착하며, 상기 탄소가 함유된 니켈층이 증착된 기판을 열처리하여 상기 비정질 실리콘층을 결정화시켜 박막트랜지스터의 활성층으로 이용하는것이다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 비정질 실리콘을 결정화시키는 방법과 이를 이용한 박막트랜지스터(TFT) 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Lipuid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 특장점과 배치되는 면이 많이 있다. 따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고 제 2 유리 기판에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 칼라 색상을 표현하기 위한 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같이 상기 액정패널의 제 1 유리 기판에 형성되는 박막 트랜지스터를 구성하는 요소 중 활성층인 반도체층은 결정 격자의 주기성이 없는 비정질 실리콘을 사용하거나 다결정 폴리 실리콘을 사용한다.
상기 활성층이 비정질 실리콘인 박막트랜지스터를 사용할 경우에는 빛에 노출된다면 광전 변환에 의해 포토 커런트가 발생하여 스위칭 소자의 동작을 주도하는 온-커런트를 낮추는 역할을 하지만, 비정질 실리콘 특유의 비 주기적인 격자 특성을 갖고 있으므로 표면에 댕글링 본드(Dangling bond)와 같은 디펙트가 많이 형성되기 때문에 전자의 흐름이 원활하지 못하여 소자의 고속 동작 특성이 좋지 않다.
이에 반해, 활성층이 상기 비정질 실리콘에 비해 표면에 디펙트가 적은 다결정 폴리 실리콘으로 형성된 박막 트랜지스터의 경우, 동작 속도가 상기 비정질 실리콘 박막 트랜지스터보다 훨씬 빠르다(100 - 200배 정도).
이러한 다결정 실리콘 박막 트랜지스터를 액정패널의 스위칭 소자로 사용하면 외부의 고속 구동부와 연동하여 빠르게 동작 할 수 있으므로 대면적 고해상도의 액정표시장치를 구현할 수 있다.
이러한 다결정 실리콘을 액정표시장치에 적용하기 위해서는 액정패널의 기판으로 유리 기판을 이용하고 있으므로 저온 공정 및 저온 처리가 선행되어야 한다.
이와 같이 동작 특성을 얻기 위한 다결정 실리콘 박막 트랜지스터를 제조하기 위한 비정질 실리콘을 결정화시키는 방법은 레이저를 이용하는 방법 또는 비정질 실리콘을 결정화시키기 위하여 촉매를 이용하는 방법 등이 있다.
이하, 종래의 비정질 실리콘을 결정화시키는 방법을 설명하면 다음과 같다.
도 1a 내지 1c는 종래의 비정질 실리콘의 결정화 공정 단면도로서, 니켈을 비정질 실리콘의 결정화 촉매로 이용하여 비정질 실리콘을 결정화시키는 방법이다.
도 1a와 같이, 기판(1)에 화학 기상 증착법(CVD)을 이용하여 비정질 실리콘막(a-si)(2)을 증착한다.
도 1b와 같이, 스퍼터링(sputtering)법으로 니켈(Ni)층(3)을 상기 비정질 실리콘막(2)위에 증착한다.
도 1c와 같이, 열 그리고/또는 전기적 히팅 방법으로 상기 니켈층(3)이 증착된 기판(1)을 열처리하여 상기 비정질 실리콘막을 결정화시킨다.
그러나 이와 같은 종래의 비정질 실리콘의 결정화 방법에 있어서는 다음과 같은 문제점이 있었다.
즉, 상기와 같이 니켈을 결정화 촉매로 이용하여 비정질 실리콘을 결정화시키면 결정화된 실리콘이 형성되나, 이와 같이 니켈을 결정화 촉매로 이용하여 비정질 실리콘을 결정화시키는 방법에서 니켈이 실리콘 내로 확산되는 량을 조절하기가 매우 어렵다.
따라서, 결정화 촉매인 니켈이 비정질 실리콘으로 과다하게 확산되어 비정질 실리콘내에 니켈이 잔류하게 되므로 오히려 전기 이동도 특성이 저하된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 니켈이 비정질 실리콘으로 확산되는 양이 줄어들도록 하여 결정화 촉매가 비정질 실리콘으로 확산되는 농도를 쉽게 제어할 수 있는 실리콘의 결정화 방법 및 이를 이용한 다결정 실리콘 박막트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 실리콘의 결정화 방법은, 기판에 비정질 실리콘막을 증착하는 제 1 단계와, 상기 비정질 실리콘막의 전면에 탄소와 니켈을 함유한 가스를 사용한 화학기상증착법으로 탄소가 함유된 니켈층을 증착하는 제 2 단계와, 상기 탄소가 함유된 니켈층이 증착된 기판을 열처리하여 상기 비정질 실리콘막을 결정화시키는 제 3 단계를 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 탄소는 CH4, 또는 C2H6를 이용함이 바람직하다.
삭제
삭제
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조 방법은, 기판에 버퍼층을 증착하는 제 1 단계와, 상기 버퍼층에 비정질 실리콘막을 증착하는 제 2 단계와, 상기 비정질 실리콘막의 전면에 탄소와 니켈을 함유한 가스를 사용한 화학기상증착법으로 탄소가 함유된 니켈층을 증착하고 열처리하여 상기 비정질 실리콘막을 결정화시키는 제 3 단계와, 상기 탄소가 함유된 니켈을 제거하고 상기 결정화된 실리콘막을 선택적으로 제거하여 활성층을 형성하는 제 4 단계와, 전면에 게이트 절연막을 증착하고 상기 활성층 상측의 게이트 절연막위에 게이트 전극을 형성하는 제 5 단계와, 상기 게이트 전극을 마스크로 이용하여 상기 활성층에 n형 또는 p형 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 제 6 단계를 포함하여 이루어짐에 그 특징이 있다.
여기서, 전면에 층간 절연막을 증착하고, 상기 소오스/드레인 영역이 노출되도록 콘택홀을 형성하는 제 7 단계와, 상기 콘택 홀을 통해 상기 소오스/드레인 영역에 전기적으로 연결되도록 소오스/드레인 전극을 형성하는 제 8 단계를 더 포함함이 바람직하다.
상기 탄소는 CH4, 또는 C2H6임이 바람직하다.
삭제
삭제
상기 게이트 전극은 AlNd층과 Mo층이 적층된 구조로 형성함이 바람직하다.
이와 같은 특징을 갖는 본 발명에 따른 실리콘의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명 실시예에 따른 비정질 실리콘의 결정화 공정 단면도이다.
먼저, 본 발명 실시예의 비정질 실리콘의 결정화 방법은 다음과 같다.
도 2a와 같이, 기판(1)에 CVD법을 이용하여 비정질 실리콘막(a-si)(2)을 증착한다.
도 2b와 같이, 상기 비정질 실리콘막(2)위에 탄소가 함유된 니켈층(3a)을 증착한다.
즉, 스퍼터링법으로 니켈을 증착할 경우, 스퍼터링 장비에 니켈 타겟과 반응성 가스로 탄소(CH4, C2H6 등)를 공급하여 상기 비정질 실리콘막(2)위에 탄소가 함유된 니켈층(3a)을 증착한다.
또한, 화학 기상 증착법(CVD, MOCVD 등)을 이용할 경우, 증착 장비에 니켈과 탄소를 공급하여 탄소가 함유된 니켈층(3a)를 상기 비정질 실리콘막(2)위에 증착한다.
도 2c와 같이, 상기 탄소가 함유된 니켈층(3a)이 증착된 기판(1)을 열처리하여 상기 비정질 실리콘막(2)을 결정화시킨다.
이 때, 결정화 시의 니켈층(3a)과 비정질 실리콘막(2)으로 니켈이 확산되는 원리를 설명하면 다음과 같다.
도 3은 본 발명에 따른 니켈이 비정질 실리콘으로 확산되는 원리 설명도이다.
즉, 도 3과 같이, 니켈층(3a)이 증착된 기판(1)을 열처리하면 니켈(Ni)이 비정질 실리콘막으로 확산되어 비정질 실리콘막(2)이 결정화된다. 이 때, 상기 니켈층(3a)에는 탄소(C)가 함유되어 있으므로, 일정 량의 니켈(Ni) 원자가 탄소(C)와 본딩되어 있다. 따라서, 열처리하면, 탄소(C)와 본딩된 니켈(Ni)은 비정질 실리콘막(2)으로 확산되지 않고 탄소(C)와 본딩되지 않은 니켈(Ni)만 비정질 실리콘막(2)으로 확산되므로, 니켈(Ni)이 비정질 실리콘막(2)으로 확산되는 양이 줄어들게 된다.
이와 같이, 니켈층(3a)에서 비정질 실리콘막(2)으로 확산되는 니켈(Ni)의 양이 줄어들게 되므로 니켈(Ni) 농도를 쉽게 제어할 수 있고, 더불어 결정화된 실리콘 내에 니켈(Ni)이 남아 있게되는 문제가 발생하지 않는다.
이와 같이 촉매 금속인 니켈을 이용하여 비정질 실리콘을 결정화시키는 방법을 이용한 다결정 실리콘 박막트랜지스터 제조 방법을 설명하면 다음과 같다.
도 4a 내지 4h는 본 발명 실시예에 따른 다결정 실리콘 박막 트랜지스터의 공정 단면도이다.
도 4a와 같이, 기판(1)에 버퍼층(11)을 증착하고, 상기 버퍼층(11)에 CVD법을 이용하여 비정질 실리콘막(a-si)(2)을 증착한다.
도 4b와 같이, 상술한 바와 같이 상기 비정질 실리콘막(2)위에 탄소가 함유된 니켈층(3a)을 증착하고 열처리하여 상기 비정질 실리콘막을 결정화시킨다.
도 4c와 같이, 상기 남아 있는 니켈층(3a)을 습식 또는 건식 식각 공정으로 제거하고, 전면에 감광막(도면에는 도시되지 않음)을 증착하고 박막트랜지스터의 활성영역을 정의하기 위한 마스크를 이용한 사진 식각 공정으로 상기 결정화된 실리콘막을 패터닝하여 활성층(2a)을 형성한다. 그리고, 전면에 1800Å 정도의 두께로 게이트 절연막(4)을 증착하고, 상기 게이트 절연막(4)위에 박막트랜지스터의 게이트 전극으로 이용될 게이트 금속(5)을 증착한다. 이 때, 상기 게이트 금속으로 3000Å 정도의 두께로 AlNd층을 증착하고 그위에 500Å 정도의 두께로 Mo층을 차례로 형성한다.
도 4d와 같이, 그리고 도면에는 도시되지 않았지만, 사진 식각 공정을 이용하여 상기 게이트 금속(5)을 선택적으로 제거하여 상기 활성층(2a) 상측의 게이트 절연막(4)위에 게이트 전극(5a)을 형성한다.
도 4e와 같이, 상기 게이트 전극(5a)을 마스크로 이용하여 상기 활성층(2a)에 n형 또는 p형 불순물 이온 주입하고, 열처리를 통해 이온 주입 시 발생한 데미지(damage)의 큐어링(curing)과 불순물을 활성화시켜 상기 게이트 전극(5a) 양측의 활성층(2a)에 소오스/드레인 영역(2b, 2c)을 형성한다.
도 4f와 같이, 전면에 실리콘 질화막(SiNx) 등의 층간 절연막(6)을 증착하고, 상기 소오스/드레인 영역(2b, 2c)이 노출되도록 상기 층간 절연막(6) 및 게이트 절연막(4)을 선택적으로 제거하여 콘택홀(contact hole)(7)을 형성한다.
도 4g와 같이, 상기 콘택홀(7)을 통해 상기 소오스/드레인 영역(2b, 2c)에 전기적으로 연결되도록 전면에 금속(적층된 Mo/AlNd 구조)을 증착하고 상기 금속을 선택적으로 제거하여 소오스/드레인 전극(8a, 8b)을 형성한다.
도 4h와 같이, 전면에 실리콘 질화막(9a)을 증착하고 그위에 BCB층(9b)을 두껍게 증착하여 보호막(9)을 형성한 다음, 상기 드레인 전극(8b)이 노출되도록 상기 보호막(9)을 선택적으로 제거하여 콘택홀을 형성한다. 그리고, 상기 콘택홀을 통해 상기 드레인 전극(8b)에 전기적으로 연결되도록 전면에 투명전극을 형성한 다음, 화소 영역에만 남도록 상기 투명전극을 선택적으로 제거하여 화소 전극(10)을 형성한다.
이상에서 설명한 바와 같은 본 발명에 따른 실리콘 결정화 방법 및 이를 이용한 박막트랜지스터 제조 방법에 있어서는 다음과 같은 효과가 있다.
상술한 바와 같이, 촉매 금속을 이용한 저온 결정화 공정은 최종 소자에서 악영향을 미치는 촉매 금속의 농도를 제어하는 것이 아주 중요한데, 본 발명에서는 촉매 금속의 농도를 제한하는 방법, 즉 탄소 소오스가 되는 반응성 가스 분위기에서 촉매 금속을 비정질 실리콘위에 증착하여 촉매 금속인 니켈이 비정질 실리콘내로 확산되는 것을 억제하므로 촉매 금속의 농도를 제어하는 것이 용이하다.
따라서, 니켈을 통한 저온 결정화 공정이 용이하다.
도 1a 내지 1c는 종래의 비정질 실리콘의 결정화 공정 단면도
도 2a 내지 2c는 본 발명 실시예에 따른 비정질 실리콘의 결정화 공정 단면도
도 3은 본 발명에 따른 니켈이 비정질 실리콘으로 확산되는 원리 설명도
도 4a 내지 4h는 본 발명 실시예에 따른 다결정 실리콘 박막트랜지스터 공정 단면도
도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 비정질 실리콘막
3a : 탄소가 함유된 니켈층
3b, 3c : 소오스/드레인 영역 3d : 채널 영역
4 : 게이트 절연막 5 : 게이트 금속막
5a : 게이트 전극 6 : 층간 절연막
7 : 콘택 홀 8a, 8b : 소오스/드레인 전극
9 : 보호막 10 : 화소 전극11 : 버퍼층
Claims (10)
- 기판에 비정질 실리콘막을 증착하는 제 1 단계와,상기 비정질 실리콘막의 전면에 탄소와 니켈을 함유한 가스를 사용한 화학기상증착법으로 탄소가 함유된 니켈층을 증착하는 제 2 단계와,상기 탄소가 함유된 니켈층이 증착된 기판을 열처리하여 상기 비정질 실리콘층을 결정화시키는 제 3 단계를 포함하여 이루어짐을 특징으로 하는 실리콘의 결정화 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 탄소는 CH4, 또는 C2H6를 이용함을 특징으로 하는 실리콘의 결정화 방법.
- 기판에 버퍼층을 증착하는 제 1 단계와,상기 기판에 비정질 실리콘막을 증착하는 제 2 단계와,상기 비정질 실리콘막의 전면에 탄소와 니켈을 함유한 가스를 사용한 화학기상증착법으로 탄소가 함유된 니켈층을 증착하고 열처리하여 상기 비정질 실리콘막을 결정화시키는 제 3 단계와,상기 탄소가 함유된 니켈층을 제거하고 상기 결정화된 실리콘층을 선택적으로 제거하여 활성층을 형성하는 제 4 단계와,전면에 게이트 절연막을 증착하고 상기 활성층 상측의 게이트 절연막위에 게이트 전극을 형성하는 제 5 단계와,상기 게이트 전극을 마스크로 이용하여 상기 활성층에 n형 또는 p형 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 제 6 단계를 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 5 항에 있어서,전면에 층간 절연막을 증착하고, 상기 소오스/드레인 영역이 노출되도록 콘택홀을 형성하는 제 7 단계와,상기 콘택 홀을 통해 상기 소오스/드레인 영역에 전기적으로 연결되도록 소오스/드레인 전극을 형성하는 제 8 단계를 더 포함함을 특징으로 하는 박막트랜지스터의 제조 방법.
- 삭제
- 삭제
- 제 5 항에 있어서,상기 탄소는 CH4, 또는 C2H6를 이용함을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 5 항에 있어서,상기 게이트 전극은 AlNd층과 Mo층이 적층된 구조로 형성함을 특징으로 하는 박막트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030037A KR100539583B1 (ko) | 2001-05-30 | 2001-05-30 | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030037A KR100539583B1 (ko) | 2001-05-30 | 2001-05-30 | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020091313A KR20020091313A (ko) | 2002-12-06 |
| KR100539583B1 true KR100539583B1 (ko) | 2005-12-29 |
Family
ID=27707095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0030037A KR100539583B1 (ko) | 2001-05-30 | 2001-05-30 | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100539583B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11532639B2 (en) | 2020-04-08 | 2022-12-20 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7118780B2 (en) | 2001-03-16 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment method |
| KR100876927B1 (ko) | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
| KR100976456B1 (ko) * | 2007-12-29 | 2010-08-17 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법 |
-
2001
- 2001-05-30 KR KR10-2001-0030037A patent/KR100539583B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11532639B2 (en) | 2020-04-08 | 2022-12-20 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020091313A (ko) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| KR20100123327A (ko) | 어레이 기판의 제조방법 | |
| KR100493382B1 (ko) | 액정표시장치의 제조방법 | |
| KR100847846B1 (ko) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 | |
| KR20040013273A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3708150B2 (ja) | 薄膜トランジスタ基板 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| US6695955B2 (en) | Method of forming polycrystalline silicon for liquid crystal display device | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR100928493B1 (ko) | 박막트랜지스터의 형성방법 | |
| KR100494705B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| KR100242946B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100328848B1 (ko) | 박막트랜지스터의제조방법 | |
| KR19990016120A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100816563B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100977223B1 (ko) | 액정표시장치의 제조방법 | |
| KR20050055357A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031219 Effective date: 20050830 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 14 |