KR100847846B1 - 국부 도핑을 이용한 박막트랜지스터의 제조 방법 - Google Patents
국부 도핑을 이용한 박막트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100847846B1 KR100847846B1 KR1020070077379A KR20070077379A KR100847846B1 KR 100847846 B1 KR100847846 B1 KR 100847846B1 KR 1020070077379 A KR1020070077379 A KR 1020070077379A KR 20070077379 A KR20070077379 A KR 20070077379A KR 100847846 B1 KR100847846 B1 KR 100847846B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- thin film
- metal oxide
- transparent metal
- doping
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 71
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 239000007772 electrode material Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 74
- 239000010408 film Substances 0.000 claims description 47
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000011787 zinc oxide Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910000906 Bronze Inorganic materials 0.000 claims 1
- 239000010974 bronze Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 정보통신부에서 주관하는 "정보통신선도기반기술개발사업"의 지원을 받아 이루어진 것으로, 국부도핑을 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
특히 투명한 금속산화물층에 대하여 국부적으로 도핑시켜 고농도 불순물층을 만들어, 도핑된 투명한 금속산화물충은 소오스/드레인 전극 및 투명화소 전극으로 이용하고, 도핑되지 않은 투명한 금속산화물층 부분은 채널영역으로 이용할 수 있는, 국부 도핑을 이용한 박막트랜지스터의 제조 방법에 관한 것이다.
본 발명에 따르면, 게이트 전극 하부의 투명한 금속 산화물 반도체층을 제외하고 국부적으로 도핑시켜 고농도 불순물 반도체층을 형성하여, 도핑된 투명한 금속 산화물 반도체층은 소오스/드레인 전극 및 투명화소 전극으로 이용하고, 도핑되지 않는 투명한 금속 산화물층은 채널영역으로 이용할 수 있기 때문에, 채널 영역 및 소오스/드레인 전극 형성 공정이 간단해지고, 이로 인하여 제조 단가가 감소되는 장점이 있을 뿐만 아니라 공정상 소오스 및 드레인과 게이트 전극의 정렬(alignment)이 자동으로 이루어져서 소오스 및 드레인과 게이트 전극의 겹침(overlap)에 의한 기생용량 증가를 억제할 수 있는 효과가 있다.
박막트랜지스터, 투명반도체, 도핑, 금속산화물, Znic Oxide(ZnO)
Description
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Lipuid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다. 이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 특장점과 배치되는 면이 많이 있다. 따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다. 여기서, 상기 제 1 유리 기판에는, 일정 간격을 갖고 일 방향으로 배열되는 복수 개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수 개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭 되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수 개의 박막 트랜지스터가 형성된다.
그리고 제 2 유리 기판에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 칼라 색상을 표현하기 위한 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다. 이와 같이 상기 액정패널의 제 1 유리 기판에 형성되는 박막 트랜지스터를 구성하는 요소 중 활성층인 반도체층은 결정 격자의 주기성이 없는 비정질 실리콘을 사용하거나 다결정 폴리 실리콘을 사용한다.
이러한 박막트랜지스터의 품질과 제조공정의 단축, 박형화의 기술력은 기술의 진보가 계속 될수록 LCD 등의 디스플레이 시장의 판도를 가름할 중요한 기술요지가 되고 있는 실정이다.
종래부터, 비정질 실리콘, 다결정 실리콘 등의 비단결정 실리콘 박막을 사용한 박막 트랜지스터의 연구 개발이 활발하게 행하여지고 있다. 예를 들면, 염가인 절연 기판을 사용하여 박형 디스플레이를 실현할 수 있는 액티브 매트릭스 패널 또는 염가이고 고성능인 이미지 센서 등에 대하여, 수많은 응용이 기대되는 것이다.
박막 트랜지스터는, 예를 들면 액정 표시 장치나 유기발광표시장치 등의 구동 소자로서 장기간 사용되기 때문에, 각종 전기적 특성의 시간적인 변동을 강력하게 억제하고, 충분한 신뢰성을 확보하는 것이 중요하다. 그럼에도 불구하고, 종래의 박막 트랜지스터 제조 프로세스에 있어서, 각종의 제조 파라미터와 디바이스의 신뢰성의 상관관계는 불분명하며, 높은 신뢰성이 얻어지는 제조 프로세스라는 관점에서는 검토되고 있지 않다고 하는 것이 실상이었다.
도 1을 참조하면, 도 1은 일반적인 투명 금속산화물 박막트랜지스터(100)의 단면도이다. 기본 구성은 기판(11)과 기판 상부에 실리콘 산화막, 소오스/드레인전극(22), 투명 금속산화물 반도체(13), 게이트 절연막(15)과 데이터 버스 라인 및 게이트 전극(19), 이 순차로 층을 이루는 구조로 형성됨이 일반적이다.
이러한 구조의 투명 금속산화물 박막 트랜지스터 제조 방법은 기판(11)상에 소오스/드레인 전극(22)을 형성시키고 투명 금속 산화물 반도체(13)을 형성시킨 뒤 게이트 절연층(15)과 게이트 전극/데이타 버스라인(19-1)을 형성시키는 공정으로 진행된다.
그런데, 상기 소오스/드레인 전극을 전도성 물질로 형성시키고, 상기 채널 영역을 반도체로 형성시키는 공정과 투명화소 전극을 형성시키는 공정은 개별적으 로 진행시키고, 많은 공정 수를 요구하고 있다.
즉, 상기 채널영역과 소오스/드레인 전극은 증착 공정과 마스크를 이용한 패턴화 공정을 진행시켜 형성되는데, 이와 같은 많은 공정으로 인하여 제조 단가가 증가하고 제조 공정이 복잡한 단점이 발생한다.
또한, 상기의 소오스 및 드레인 전극과 투명금속산화물 반도체의 식각의 선택비가 좋지 않아서 패터닝 공정에 어려움이 있다.
또한, 상기의 게이트 전극 위에 소오스 및 드레인 전극을 형성하기 위해서 겹침이(overlap)이 필요하고 이는 기생용량을 증가시켜서 박막트랜지스터의 교류 특성을 저하시키는 문제점을 가지고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 투명한 금속산화물층에 대하여 국부적으로 도핑시켜 고농도 불순물층을 만들어, 도핑된 투명한 금속산화물층은 소오스/드레인 전극 및 투명화소 전극으로 이용하고, 도핑되지 않은 투명한 금속산화물층 부분은 채널영역으로 이용할 수 있는, 국부 도핑을 이용한 박막트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 문제점을 해결하기 위하여 투명한 금속산화물층에 대하여 국부적으로 도핑시켜 고농도 불순물층을 만들어, 도핑된 투명한 금속산화물충은 소오스/드레인 전극 및 투명화소 전극으로 이용하고, 도핑되지 않은 투명한 금속산화물층 부분은 채널영역으로 이용할 수 있도록 하는 국부 도핑을 이용하여 박막트랜지스터를 제조한다.
특히, 기판의 상부에 투명 금속산화물 반도체를 형성하고 보호막을 형성하는 단계; 상기 투명 금속 산화물반도체와 상기 보호막을 동시에 패터닝 하는 단계; 상기 투명 금속산화물 반도체의 상부에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극의 수직하부 아랫부분(Z영역)을 제외한 상기 투명 금속산화물 반도체부분(X,Y영역)에 국부적으로 고농도 불순물을 도핑시키는 단계; 를 포함하여 이루어지는 제조방식으로 구성된다.
또한, 상기 투명금속산화물 반도체 부분에 불순물을 도핑시키는 5단계는 1 가, 3가, 또는 5가의 원소 중에서 선택되는 어느 하나의 원소로 도핑을 시행하는 것이 바람직하다.
본 발명에 따르면, 게이트 전극 하부의 투명한 금속 산화물 반도체층을 제외하고 국부적으로 도핑시켜 고농도 불순물 반도체층을 형성하여, 도핑된 투명한 금속 산화물 반도체층은 소오스/드레인 전극 및 투명화소 전극으로 이용하고, 도핑되지 않는 투명한 금속 산화물층은 채널영역으로 이용할 수 있기 때문에, 채널 영역 및 소오스/드레인 전극 형성 공정이 간단해지고, 이로 인하여 제조 단가가 감소되는 장점이 있을 뿐만 아니라 공정상 소오스 및 드레인과 게이트 전극의 정렬(alignment)이 자동으로 이루어져서 소오스 및 드레인과 게이트 전극의 겹침(overlap)에 의한 기생용량 증가를 억제할 수 있는 효과가 있다.
특히, 본 발명에서 창안된 투명 금속 산화물 박막트랜지스터를 능동행렬 액정표시 장치( Active matrix Liquid Crystal Display)나 능동행렬 유기발광 표시 장치(Active Matrix Organic Light Emitting Display)와 같은 디스플레이의 스위칭소자로 이용할 경우, 도핑된 소오스나 드레인 전극을 디스플레이의 투명 전극으로 사용할 수 있어서 별도의 투명전극 형성 공정을 없앨 수 있어서 공정이 간단해지고, 이로 인하여 제조 단가가 감소되는 효과도 있다.
본 발명에 따른 국부도핑을 이용한 박막트랜지스터의 제조방법은, 기판 상부에 투명 금속산화물 반도체를 형성하고 보호막을 형성하는 1단계; 상기 투명 금속 산화물반도체와 상기 보호막을 동시에 패터닝 하는 2단계; 상기 투명 금속산화물 반도체의 상부에 게이트 절연층을 형성하는 3단계; 상기 게이트 절연층 상에 게이트 전극을 형성하는 4단계; 및 상기 게이트 전극의 수직하부 아랫부분(Z영역)을 제외한 상기 투명 금속산화물 반도체부분(X,Y영역)에 국부적으로 고농도 불순물을 도핑시키는 5단계; 를 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공하여 도핑과 비도핑영역을 구분하여 소오스/드레인 영역 및 채널영역으로 이용하여 간단한 제조공정을 통하여 제조단가의 감소를 가져오게 할 수 있다.
또한, 본 발명은 상기 투명금속산화물 반도체 부분에 불순물을 도핑시키는 6단계는 1가, 3가, 또는 5가의 원소 중에서 선택되는 어느 하나에 의해 이루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공하여 고농도 불순물층을 생성시킬 수 있도록 한다.
또한, 본 발명은 상기 5단계는, 상기 불순물의 도핑은 국부이온주입법 또는 확산법 중 어느 하나를 이용하여 수행되는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공하여 제조방식의 다양성을 구현할 수 있도록 한다.
또한, 본 발명은 상기 불순물이 도핑된 반도체는 산화반도체인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 투명금속산화물 반도체는 산화아연 반도체인 것을 특징으로 한다.
또한, 본 발명은 상기 5단계는, 상기 불순물을 도핑하는 단계는, 도핑되는 불순물의 함량이 상기 투명금속산화물 반도체 내에 1017cm-3 이상 1021cm-3 이하인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 산화아연반도체는 반도체 박막의 구조가 다결정인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공함이 바람직하다.
또한, 상기 게이트 절연층을 형성하는 3단계는, 상기 게이트 절연층을 질화막, 산화막 또는 질화산화막에서 선택되는 어느 하나에 의해 형성되는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 투명금속산화물 반도체의 두께는 10nm ~ 1000nm 로 하여 제조되는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공하여 효율적인 두께의 박막트랜지스터를 제조할 수 있도록 한다.
또한, 본 발명은 상술한 투명금속산화물 반도체와 상기 보호막을 패터닝하는 하는 단계는 구체적으로는 상기 게이트 절연층 상에 게이트 전극물질을 증착하여 이루어지는 단계이며, 또한 상기 투명금속산화물 반도체 상부에 게이트 절연층을 형성하는 단계는 상기 게이트 절연층 및 게이트 전극층을 패터닝함으로써 형성하는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공할 수 있도록 할 수 있다..
또한, 본 발명은 상기 불순물이 도핑된 소오스 또는 드레인 중 하나 또는 둘을 투명화소전극으로 형성하는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공하여 제조방식의 효율성을 높인다.
또한, 본 발명은 상기 1단계 이전에 기판상에 버퍼층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 포함하여 이루어지는 것이 더욱 바람직하다.
또한, 본 발명은 상기 2단계 이후에, 보호막을 식각하는 공정을 추가되는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법으로 형성될 수 있다.
또한, 본 발명은 상술한 상기 국부도핑을 이용한 박막트랜지스터의 제조방법을 통하여 제조되는 박막트랜지스터를 제공하여 종래 박막트랜지스터의 제조공정상 소오스 및 드레인과 게이트 전극의 정렬이 자동적으로 이루어져 소오스 및 드레인과 게이트 전극의 겹침에 의한 기생용량의 증가를 억제할 수 있는 박막트랜지스터를 제공할 수 있도록 한다.
또한, 본 발명은 a)기판 위에 산화아연 박막과 보호막을 연속으로 형성하는 단계; b)상기 산화아연 박막 위에 게이트 절연막을 형성하는 단계; c)상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; d)상기 산화아연 박막이 형성된 층의 소스 드레인 영역에 이온을 주입하는 단계; e)상기 이온이 주입되어 도핑된 영역상에 소스 및 드레인 전극을 형성하는 단계; f)상기 소스 및 드레인 영역의 상부에 보호층을 형성하는 단계; g)상기 보호층에 소스/드레인 비아 홀(via hole)을 형성하는 단계; 및 h)상기 보호층의 비아 홀(via hole)을 통해 소스/드레인 영역을 연결하여 데이터 버스라인을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 이온을 주입하여 불순물을 도핑하는 d)단계는 보론 이온을 주입하여 이루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 이온을 주입하여 불순물을 도핑하는 단계는 1가, 3가, 또는 5가의 원소 중에서 선택되는 어느 하나에 의해 이루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 상기 a)단계 이후에, 상기 산화아연 및 보호막의 아일랜드를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법을 제공한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예의 구성과 작용을 구체적으로 설명한다.
도 2 내지 7은 본 발명인 국부 도핑을 이용한 투명 금속산화물 박막트랜지스터의 제조공정도이다. 이하에서 각 구성의 부호의 공통되는 구성명은 동일한 부호를 그대로 적용하였다.
도 2를 참조하면, 기판(11)의 상면에 버퍼층(12)을 형성하고, 상기 버퍼층(12)의 상부에 투명 금속산화물 반도체층(13)을 형성하고, 보호막(14)을 형성한다. 이러한 투명 금속산화물 반도체층(13)을 형성하고, 보호막(14)을 형성은 외부의 영향을 받지 않도록 연속공정으로 형성시킴이 바람직하다. 상기 기판(11)은 금 속기판 또는 플라스틱 혹은 유리기판 등의 절연성 기판으로 형성됨이 바람직하다. 또한, 상기 버퍼층(12)은 실리콘 산화막 또는 실리콘질화막으로 형성될 수 있다. 상술한 투명 금속 산화물 반도체층(13)은 투명한 금속산화물, 바람직하게는 산화아연(ZnO) 박막을 이용하여 형성됨이 바람직하다. 상기 보호막(14)은 실리콘 산화막으로 형성함이 바람직하며, 다른 의미로는 실리콘 질화막의 보호막 및 첫 번째 게이트 절연막으로 기능 하게 된다.
도 3은 상술한 보호막을 형성한 후 상기 투명 금속산화물 반도체층과 보호막 아일런드를 형성하고 게이트절연막(15)을 형성하여 상기 게이트 절연막 상부에 게이트 전극(16)을 형성하게 된다. 이 과정은 게이트 절연막 상에 게이트 전극물질을 증착하는 단계와 게이트 전극 층을 패터닝과 동시에 게이트 절연막과 보호막을 식각하는 방식으로 이루어질 수 있다. 상기 게이트 절연막(15)은 질화막, 산화막, 또는 질화산화막 중에서 선택되는 것이 바람직하다.
도 4에 도시된 바와 같이 상기 게이트 전극층(16)을 형성한 후에는 위쪽에서 이온을 주입하는 단계를 도시한 것이다. 주입되는 이온은 보론(boron;붕소)이온을 주입하는 것이 바람직하며, 나아가 인(Phosphorus) 혹은 3가 원소가 포함된 이온을 주입할 수 있다. 구체적으로는 상기 소오스/드레인 영역에 주입되는 이온은 N형 고농도 불순물층을 형성하기 위해서는 보론(boron)와 같은 3가 원소가 포함된 가스를 이용함이 바람직하며, 특히 P형 고농도 불순물 층을 형성하기 위해서는 인(Phosphorus)과 같은 5가 원소가 포함된 가스나, 은과 같은 1가 원소가 포함된 가스를 주입함으로써 소오스 및 드레인 전극으로 사용할 수 있다.
본 발명의 투명 금속산화물 반도체층(13), 즉 산화아연층의 소오스 드레인영역(X,Y 영역)은 고농도 불순물을 함유한 층으로 형성되게 된다. 상기 게이트 전극층 하부층 영역(Z영역)은 상기 보론 이온이 첨가되지 않거나 아주 소량이 첨가된 영역이 되는바, 채널영역으로 활용될 수 있도록 하는 것이다.
즉, 이온을 도핑함으로써, 보론이 도핑된 산화반도체, 더욱 구체적으로는 산화아연반도체를 이용하는 구조가 될 수 있다. 바람직하게는 보론 등의 이온의 주입의 경우에 상기의 산화반도체 내에는 보론의 함량이 1017cm-3 이상 1021cm-3 이하인 것이 바람직하다.
또한, 상기 이온의 주입방식은 국부이온주입법(ion implantation), 확산법(diffusion) 중 어느 하나를 이용하여 수행됨이 바람직하다. 즉 상술한 방법 중 하나를 이용하여 상기 개방된 투명 금속 산화물층을 도핑시킴으로써, 상기 개방된 투명 금속산화물 반도체층을 고농도 불순물 반도체 성질을 가지도록 하여, 박막 트랜지스터의 소오스/드레인 전극 및 투명 화소 전극으로 이용할 수 있도록 한다. 즉 게이트 전극 밑의 투명한 금속산화물 반도체층(Z영역)을 제외하고, 국부적으로 도핑시킨 고농도 불순물 반도체층(X,Y영역)을 만듦으로써, 도핑된 투명 금속산화물층(X,Y영역)은 소오스/드레인 전극 및 투명화소전극으로 이용하고, 도핑되지 않는 투명한 금속산화물층은 채널영역으로 이용할 수 있도록 하는 것이다. 이를 통하여 채널영역 및 소오스/드레인 전극형성공정이 간단해지고, 이로 인하여 제조단가가 감소되는 장점이 구현될 뿐 아니라, 공정상 소오스 및 드레인과 게이트 전극의 정 렬(alignment)이 자동으로 이루어져서 소오스 및 드레인과 게이트 전극의 겹침(over lap)에 의한 기생용량의 증가를 억제할 수 있는 효과도 구현된다.
아울러 상술한 반도체 박막의 두께는 10nm ~1000nm 의 두께로 형성됨이 바람직하다.
도 5에 도시된 바와 같이 불순물 도핑을 위한 이온주입 후 소오스/드레인과 게이트 전극의 보호층(inter layer)(18)을 형성하고 via-hole을 형성하며, 이후 도 6에 도시된 바와 같이 데이터버스라인(19)을 형성한다.
도 7은 본 발명인 국부 도핑을 이용한 투명 금속산화물 박막트랜지스터의 소오스나 드레인을 투명화소 전극으로 이용한 박막트랜지스터의 어레이의 단일 화소의 단면도이다. 상술한 도 2 내지 도 6의 구성부호와 부호는 동일하며, 투명화소전극은 산화물반도체의 아일런드 형성 시에 동시에 형성되고, 이후 도핑에 의해서 저항이 감소된다. 이후 데이터 버스라인의 보호막(20)을 더 형성한 뒤 투명전극 위 부분의 절연막을 제거하여, 고농도 도핑된 금속산화물을 이용한 투명화소전극(27)을 형성하였다.
이와 같은 구조 즉, 본 발명에서 창안된 투명 금속 산화물 박막트랜지스터를 능동행렬 액정표시 장치( Active matrix Liquid Crystal Display)나 능동행렬 유기발광 표시 장치(Active Matrix Organic Light Emitting Display)와 같은 디스플레이의 스위칭소자로 이용할 경우, 도핑된 소오스나 드레인 전극을 디스플레이의 투명 전극으로 사용할 수 있어서 별도의 투명전극 형성 공정을 없앨 수 있어서 공정이 간단해지고, 이로 인하여 제조 단가가 감소되는 장점이 있다.
한편, 상기와 같은 국부 도핑을 이용한 박막 트랜지스터의 제조방법에 의하여 투명 박막 트랜지스터를 제조할 수 있음은 자명하다 할 것이다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래기술에 의한 투명 금속산화물 박막트랜지스터의 단면도이다.
도 2 내지 도 6은 본 발명에 따른 국부도핑을 이용한 박막트랜지스터의 제조방법의 공정도를 단계별로 각각 도시한 공정도이다.
도 7은 본 발명인 국부도핑을 이용한 투명 금속산화물 박막 트랜지스터의 소오스나 드레인의 투명화소 전극으로 이용한 박막트랜지스터 어레이의 단일 화소의 단면도이다.
**도면의 주요부분에 대한 부호의 설명**
11 : 금속 기판 또는 플라스틱 혹은 유리 기판
12 : 버퍼층
13 : 투명금속산화물 반도체
14 : 실리콘 산화막 혹은 실리콘질화막의보호막 및 첫번째 게이트 절연막
15: 게이트 절연막 16 : 게이트 전극
17 : 고농도 불순물층
18 : 소오스드레인과 게이트 전극보호층(inter-layer)
19 : 데이터 버스 라인 19-1:게이트전극/데이터 버스 라인
20 : 보호막(passivation)
22 : 소오스 및 드레인 전극
27 : 고농도 도핑된 금속산화물을 이용한 투명 화소 전극
Claims (19)
- 금속산화물 반도체의 국부도핑을 이용하여 박막트랜지스터를 제조하는 방법에 있어서,기판의 상부에 투명 금속산화물 반도체를 형성하고 상기 투명금속산화물 반도체의 표면을 외부기체와 차단하기 위한 보호막을 형성하는 1단계;상기 투명 금속 산화물반도체와 상기 보호막을 동시에 패터닝 하는 2단계;상기 투명 금속산화물 반도체의 상부에 게이트 절연층을 형성하는 3단계;상기 게이트 절연층 상에 게이트 전극물질을 증착하고 패터닝하여 게이트 전극을 형성하는 4단계; 및상기 게이트 전극의 수직하부 아랫부분(Z영역)을 제외한 상기 투명 금속산화물 반도체부분(X,Y영역)에 국부적으로 직접이온 주입 또는 확산법을 이용하여 고농도 불순물을 도핑시키는 5단계;를 포함하여 이루어지되,상기 불순물을 도핑하여 형성되는 반도체 부분을 소오스 또는 드레인으로 형성하되, 이들 중 어느 하나를 투명화소전극으로 형성시키 단계를 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 투명금속산화물 반도체 부분에 불순물을 도핑시키는 5단계는 1가, 3가, 또는 5가의 원소 중에서 선택되는 어느 하나에 의해 이루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 삭제
- 청구항 2에 있어서,상기 불순물이 도핑된 반도체는 산화반도체인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 투명금속산화물 반도체는 산화아연 반도체인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서, 상기 5단계는,상기 불순물을 도핑하는 단계가, 도핑되는 불순물의 함량이 상기 투명금속산화물 반도체 내에 1017cm-3 이상 1021cm-3 이하인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 6에 있어서,상기 투명금속산화물 반도체는 산화아연반도체로 형성되며, 상기 산화아연반도체는 반도체 박막의 구조가 다결정인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 게이트 절연층을 형성하는 3단계는, 상기 게이트 절연층을 질화막, 산화막 또는 질화산화막에서 선택되는 어느 하나에 의해 형성되는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 투명금속산화물 반도체의 두께는 10nm~1000nm 로 하여 제조되는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 삭제
- 삭제
- 청구항 1에 있어서,상기 1단계 이전에 기판상에 버퍼층을 형성하는 단계를 더 포함하여 이루어 지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 2단계 이후에 상기 보호막을 식각하는 공정을 추가되는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 기판의 상부에 형성되는 투명 금속산화물 반도체와,상기 투명금속산화물 반도체의 표면을 외부기체와 차단하기 위해 형성되는 보호막,상기 투명 금속 산화물반도체와 상기 보호막이 패터닝되며, 상기 투명 금속산화물 반도체의 상부에 형성되는 게이트 절연층,상기 게이트 절연층 상에 게이트 전극물질을 증착하고 패터닝하여 형성되는 게이트 전극,상기 게이트 전극의 수직하부 아랫부분(Z영역)을 제외한 상기 투명 금속산화물 반도체부분(X,Y영역)에 국부적으로 직접이온 주입 또는 확산법을 이용하여 고농도 불순물을 도핑시키며,상기 불순물을 도핑하여 형성되는 반도체 부분을 소오스 또는 드레인으로 형성하되, 이들 중 어느 하나를 투명화소전극으로 형성시키는 국부도핑을 이용한 박막트랜지스터.
- a)기판 위에 산화아연 박막과 보호막을 연속으로 형성하는 단계;b)상기 산화아연 박막 위에 게이트 절연막을 형성하는 단계;c)상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;d)상기 산화아연 박막이 형성된 층의 소스 드레인 영역에 직접이온을 주입하거나 확산법을 이용하여 고농도 불순물일 도핑하는 단계;e))상기 도핑된 불순물 이온이 주입되어 도핑된 영역상에 소스 및 드레인 전극을 형성하는 단계;f)상기 소스 및 드레인 영역의 상부에 보호층을 형성하는 단계;g)상기 보호층에 소스/드레인 비아홀(via hole)을 형성하는 단계; 및h)상기 보호층의 비아홀(via hole)을 통해 소스/드레인 영역을 연결하여 데이터 버스라인을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 15에 있어서,상기 이온을 주입하여 불순물을 도핑하는 d)단계는 보론 이온을 주입하여 이 루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 15에 있어서,상기 이온을 주입하여 불순물을 도핑하는 단계는 1가, 3가, 또는 5가의 원소 중에서 선택되는 어느 하나에 의해 이루어지는 단계인 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 청구항 15에 있어서,상기 a)단계 이후에, 상기 산화아연 및 보호막의 아일랜드를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 국부도핑을 이용한 박막트랜지스터의 제조방법.
- 기판상부에 형성되는 산화아연 박막과 보호막;상기 산화아연 박막영역 중 보호막으로 덮이지 않는 부분에 브론이온을 주입하여 형성되는 소오스 드레인영역;상기 보호막의 상부에 형성되는 게이트 절연막과 게이트전극;상기 소스 및 드레인 영역의 상부에 형성되는 소오스, 드레인 및 게이트 전극의 보호층;상기 보호층에 형성되는 소스/드레인 비아홀(via hole);상기 소스/드레인 비아홀을 통해 소스/드레인 영역을 연결하여 형성되는 데이터 버스라인;으로 이루어지는 박막트랜지스터..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070077379A KR100847846B1 (ko) | 2007-08-01 | 2007-08-01 | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070077379A KR100847846B1 (ko) | 2007-08-01 | 2007-08-01 | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100847846B1 true KR100847846B1 (ko) | 2008-07-23 |
Family
ID=39825041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070077379A KR100847846B1 (ko) | 2007-08-01 | 2007-08-01 | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100847846B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961182B1 (ko) | 2007-12-17 | 2010-06-09 | 한국전자통신연구원 | 투명 전자 소자 및 그 제조 방법 |
| US8399882B2 (en) | 2010-01-08 | 2013-03-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
| US8575605B2 (en) | 2011-02-11 | 2013-11-05 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
| CN105789204A (zh) * | 2009-12-25 | 2016-07-20 | 株式会社半导体能源研究所 | 半导体装置 |
| KR101829858B1 (ko) | 2011-09-30 | 2018-02-21 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 이의 제조방법 |
| US9960281B2 (en) | 2015-02-09 | 2018-05-01 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with source and drain regions doped at room temperature |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990086871A (ko) * | 1998-05-30 | 1999-12-15 | 손욱 | 박막트랜지스터의 제조방법 |
| JP2005038994A (ja) | 2003-07-18 | 2005-02-10 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法 |
| JP2006093745A (ja) | 1993-09-20 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2006242987A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| KR20070038767A (ko) * | 2005-10-06 | 2007-04-11 | 엘지.필립스 엘시디 주식회사 | 폴리형 박막 트랜지스터 기판 및 제조 방법 |
-
2007
- 2007-08-01 KR KR1020070077379A patent/KR100847846B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093745A (ja) | 1993-09-20 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR19990086871A (ko) * | 1998-05-30 | 1999-12-15 | 손욱 | 박막트랜지스터의 제조방법 |
| JP2005038994A (ja) | 2003-07-18 | 2005-02-10 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法 |
| JP2006242987A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| KR20070038767A (ko) * | 2005-10-06 | 2007-04-11 | 엘지.필립스 엘시디 주식회사 | 폴리형 박막 트랜지스터 기판 및 제조 방법 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961182B1 (ko) | 2007-12-17 | 2010-06-09 | 한국전자통신연구원 | 투명 전자 소자 및 그 제조 방법 |
| CN105789204A (zh) * | 2009-12-25 | 2016-07-20 | 株式会社半导体能源研究所 | 半导体装置 |
| US10083996B2 (en) | 2009-12-25 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789204B (zh) * | 2009-12-25 | 2021-11-02 | 株式会社半导体能源研究所 | 半导体装置 |
| US11676975B2 (en) | 2009-12-25 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8399882B2 (en) | 2010-01-08 | 2013-03-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
| US8890141B2 (en) | 2010-01-08 | 2014-11-18 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
| US8575605B2 (en) | 2011-02-11 | 2013-11-05 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
| KR101829858B1 (ko) | 2011-09-30 | 2018-02-21 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 이의 제조방법 |
| US9960281B2 (en) | 2015-02-09 | 2018-05-01 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with source and drain regions doped at room temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102707529B (zh) | 显示装置及电子设备 | |
| CN107818989B (zh) | 阵列基板及其制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN105633101A (zh) | Tft阵列基板及其制造方法、显示装置 | |
| KR100847846B1 (ko) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 | |
| KR20090127715A (ko) | 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법 | |
| KR20170096007A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| JP2006258923A (ja) | 液晶表示装置及びその製造方法 | |
| KR100224704B1 (ko) | 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
| CN100470764C (zh) | 平面显示器的半导体结构及其制造方法 | |
| JP2004214612A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| CN110649101B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| CN100521165C (zh) | 一种薄膜晶体管及其形成方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| KR20030074485A (ko) | 반도체 장치 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| CN1229681C (zh) | 液晶显示器及周边电路结构及其制造方法 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| US8754418B2 (en) | Semiconductor device, and method for producing same | |
| KR20080110382A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
| KR100556347B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130717 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140717 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150707 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160719 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170710 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190611 Year of fee payment: 12 |