CN100521165C - 一种薄膜晶体管及其形成方法 - Google Patents

Abstract

本发明是有关于一种薄膜晶体管及其形成方法，该薄膜晶体管包含：基板、图案化半导体层、第一图案化介电层、第一图案化导电层、第二图案化介电层、图案化掺杂半导体层、至少一间隔物、第二图案化导电层、图案化保护层及一图案化像素电极。本发明的薄膜晶体管的形成方法是以微晶硅做为底栅极结构与顶栅极结构的半导体层，以及一掺杂半导体层做为与源/漏极的电性接触。

Description

一种薄膜晶体管及其形成方法

技术领域

本发明是有关于一种薄膜晶体管及其形成方法，特别是关于一种微晶硅薄膜晶体管结构及其制造方法。

背景技术

一般而言，主动阵列型液晶显示器(Active matrix liquid crystal display，AMLCD)和主动有机发光显示器(Active matrix organic light-emitting display，AMOLED)通常是利用薄膜晶体管(Thin film transistor，TFT)之类的主动元件(Active element)来加以驱动。此类薄膜晶体管大多具有半导体硅膜层，而此半导体硅膜层大致可分为多晶硅(Poly-silicon)膜层、微晶硅(Microcrystalline silicon，u_Si)膜层以及非晶硅(Amorphous Silicon，a Si：H)膜层等三种膜层。事实上，目前大部份半导体元件的制作，需要经过薄膜沉积、微影、及蚀刻图案化等流程，以便制作一层一层的半导体元件。在一般半导体图案的制造工艺中，通常会先于基底上依序沉积形成如一层氧化硅介电层与一层半导体层(如：复晶硅)后，再于此半导体层上形成一图案化光刻胶层，利用该图案化光刻胶层作为蚀刻罩幕，接着以蚀刻法对曝露的导体层进行蚀刻，以形成半导体图案(Pattern)，之后再去除该图案化光刻胶层。基于类似的作法，薄膜晶体管(TFT)亦是经由物理或化学气相沉积程序沉积形成一连串薄膜后，再利用光刻法或其它蚀刻法将薄膜图案化。

然而，在多晶硅膜层薄膜晶体管(TFT)的沉积过程中，因为需要使用较高的工作温度，一般玻璃基板是无法承受此温度，若改用石英基板则会使成本增加甚多。如果是以激光将非晶硅做再结晶再转变成多晶硅，则成本增加且易在基板表面造成激光波纹(Laser Mura)，影响画面质量。另外非晶硅膜层具有散乱的晶格结构，易造成低电子迁移率(Mobility)，一般都在1.0cm/V-sec左右，而且具有很多悬空键于表面及/或膜层内部，使得非晶硅半导体在能带间隙中(Energy Band Gap)中存在许多深层能阶陷捕状态(Deep Level TrapState)。如图1所示的基板101上设有一栅极102与一栅极绝缘层103，且其材质为氮化硅，在此栅极绝缘层103上分别成长出微晶硅层104、非晶硅层105和高浓度掺杂的非晶硅层106，然后最上面形成源/漏极107。但因异质材料间应力的差异以及材料晶格排列的差异，会使前述各层的成长具有一定的困难度，而且在沉积微晶硅104时，其结晶的大小会随着沉积时间逐渐增大。若将微晶硅104和非晶硅层105作为薄膜晶体管的半导体通道层，则因微晶硅104与栅极绝缘层103间接口(Interface)问题，会影响接口结晶结果及元件电性。

发明内容

基于改善现有技术的缺点，本发明的主要目的在于提供一种薄膜晶体管及其形成方法，其运用微晶硅制作薄膜晶体管的底栅极结构的半导体层、顶栅极结构的半导体层，以及一掺杂半导体层做为与源/漏极的电性接触。

为达到上述发明目的，本发明提供一种薄膜晶体管，包含：

一基板，定义至少一通道区及至少一源极区或漏极区；

一图案化半导体层形成于该基板的该通道区及该源极区或漏极区上；

一第一图案化介电层形成于该通道区上的该图案化半导体层上；

一第一图案化导电层形成于该第一图案化介电层上；

一第二图案化介电层形成于该第一图案化导电层上；

一图案化掺杂半导体层，部份的图案化掺杂半导体层形成于该基板的该源极区或漏极区上；

至少一间隔物形成于该第一图案化介电层、该第一图案化导电层及该第二图案化介电层的至少一侧；

一第二图案化导电层形成于至少一部份该图案化掺杂半导体层上，以当作一源/漏极；

一图案化保护层覆盖于该基板上，且具有至少一开口，以暴露出部份第二图案化导电层；以及

一图案化像素电极形成于部份该图案化保护层上，并经由该开口连接于第二图案化导电层。

此外，本发明进一步提供一种薄膜晶体管的形成方法，包括：

提供一基板，且其定义至少一通道区及至少一源极区或漏极区；

形成一图案化半导体层于该基板的该通道区及源极区或漏极区上；

形成一第一图案化介电层于该通道区上的该图案化半导体层上；

形成一第一图案化导电层于该第一图案化介电层上；

形成一第二图案化介电层于该第一图案化导电层上；

形成一图案化掺杂半导体层，所述的图案化掺杂半导体层形成于该基板的该源极区或漏极区上；

形成至少一间隔物于该第一图案化介电层、该第一图案化导电层及该第二图案化介电层的至少一侧；

形成一第二图案化导电层于至少一部份该图案化掺杂半导体层上，以当作一源/漏极；

形成一图案化保护层于该基板上，且其具有至少一开口，以暴露出部份第二图案化导电层，所述的图案化保护层覆盖所述的图案化掺杂半导体层、所述的间隔物和所述的第二图案化导电层；以及

形成一图案化像素电极层于部份该图案化保护层上，并经由该开口连接于第二图案化导电层。

附图说明

图1是现有液晶显示器的薄膜晶体管的结构示意图。

图2a显示一种依据本发明的光电装置的结构示意图。

图2b显示依据本发明的显示面板的等效电路示意图。

图3显示一种依据本发明的实施例的薄膜晶体管的上视图。

图4是图3的A-A’断面示意图。

图5a、图5b、图5c、图5d、图5e、图5f、图5g、图5h及图5i分别显示本发明的实施例的薄膜晶体管在每一形成步骤中的断面示意图。

附图标号：

101   基板                            102   底栅极

103   栅极绝缘层                      104微晶硅层

105   非晶硅层                        106高掺杂非晶硅层

107   源/漏极                         120光电装置

150   电子元件                        200显示面板

202   数据线驱动电路                  203扫描线驱动电路

204   薄膜晶体管                      205像素电容

206   液晶电容                        210像素结构

302   半导体层/图案化半导体层         303第一介电层/第一图案化介电层

304   第一导电层/第一图案化导电层     305第二介电层/第二图案化介电层

306，306(a)，306(b)               掺杂半导体层/图案化掺杂半导体层

307   间隙物

308   第二导电层/第二图案化导电层     309保护层/图案化保护层

310   像素电极层/图案化像素电极层     321通道区

322   源极区                          323漏极区

324   开口                            301基板

330   扫描线                          331接触垫

340   数据线                          341接触垫

3052  图案化光刻胶层                  3212栅极

3221  源极                            3231漏极

具体实施方式

为了让本发明的上述和其它目的、特征和优点更明显，下文特举发明的实施例，并配合附图，做详细说明如下。

如图2a所示，为一种依据本发明的较佳实施例的光电装置120，具有显示面板200及连接显示面板200的电子元件150，其中该显示面板200包含复数个像素结构210(待后详述)。举例而言，电子元件150包括如：控制元件、操作元件、处理元件、输入元件、存储元件、驱动元件、发光元件、保护元件、感测元件、检测元件、或其它功能元件、或上述的组合。再者，依显示面板200的二相对的基板所夹置的具有介电系数的层来分类，显示面板，包含液晶显示面板(如：穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光片于主动层上(color filter on array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板、或上述的组合)、有机电激发光显示面板(如：荧光有机电激发光显示面板、磷光有机电激发光显示面板、或上述的组合)，或上述的组合。其中，有机电激发光显示面板的有机发光材料包含小分子发光材料、高分子发光材料、或上述的组合。此外，若显示面板为液晶显示面板时，于上述实施例所述的显示区像素(图未示)中，除了至少一电容外，较佳地亦包含至少一液晶电容(未图示)，例如由另一图案化导电层的一部份、液晶层与对向基板所具有的共享电极所构成。再者，显示面板可运用于可携式产品(如手机、摄影机、照相机、笔记型计算机、游戏机、手表、音乐播放器、电子信件收发器、电子相框、地图导航器或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电视、室内及/或室外广告牌、引导装置、投影机内的面板等。

如图2b所示，为前述显示面板200的等效电路图，以液晶显示面板为范例，但不限于此。显示面板200包括至少一数据线驱动电路202、至少一扫描线驱动电路203、复数条扫描线330、复数条数据线340、复数个像素(Pixel)结构210、复数个薄膜晶体管(TFT)204、复数个像素电容(C_s)205和复数个液晶电容(C_LC)206设于一基板(本图未显示)上。在每一条扫描线330与数据线340交错之处，由至少一薄膜晶体管(TFT)204、至少一像素电极(PixelElectrode，本图未显示)、至少一像素电容(C_s)205及至少一液晶电容(C_LC)206来构成每一个像素(Pixel)结构210并代表之，其中该薄膜晶体管(TFT)204具有栅极、源极及漏极以分别电性连接该扫描线330、数据线340及像素电极。关于薄膜晶体管204的制作待后详述。此外，前述像素电容205可由扫描线330的一部份与像素电极所夹设的层别(例如：栅极绝缘层、保护层、内层介电层、半导体层、掺杂半导体及蚀刻终止层其中至少一者)所构成、共享线(未图示)与像素电极所夹设的层别(例如：栅极绝缘层、保护层、内层介电层、半导体层、掺杂半导体、与数据线340同时形成的层别、及蚀刻终止层其中至少一者)所构成、其它构成方式、或上述的组合。液晶电容206是由与像素电极相对应的具有共享电极(未图示)的另一基板(未图示)之间所夹设的液晶层(未图示)所构成。

请进一步参阅图3，显示数个薄膜晶体管204位于该显示面板200的一基板301上，且该基板301定义数条扫描线330与数条数据线340彼此交错，在每一条扫描线330与每一条数据线340交错之处形成前述薄膜晶体管204与一图案化像素电极层310。该薄膜晶体管204具有一栅极3212、一源极3221及一漏极3231，其中该图案化像素电极层310经由一开口324以电性连接该薄膜晶体管204的漏极3231，且该薄膜晶体管204的源极3221电性连接其对应数据线340以接收如图2b所示数据线驱动电路202传来的显示数据，而该薄膜晶体管204的栅极3212电性连接该扫描线330以接受如图2b所示扫描线驱动电路203传来的扫描讯号。此外，数据线340的接触垫341和扫描线330的接触垫331彼此分隔，而位在薄膜晶体管204的漏极3231与源极3221之间具有一通道区321(如图4所示)。

请参阅图4，其为图3的A-A’剖面示意图，进一步显示该薄膜晶体管204的结构，包括：一图案化半导体层302、一第一图案化介电层303、一第一图案化导电层304、一第二图案化介电层305、一图案化掺杂半导体层306、间隔物307、一第二图案化导电层308、一图案化保护层309及图案化像素电极层310。基板301上定义出至少一薄膜晶体管204的至少一通道区321、至少一源极区322及至少一漏极区323，该图案化半导体层302形成于该基板301的通道区321、该源极区322及漏极区323上。该第一图案化介电层303形成于该通道区321上的该图案化半导体层302上。该第一图案化导电层304形成于该第一图案化介电层303上。该第二图案化介电层305形成于该第一图案化导电层304上。该图案化掺杂半导体层306分别形成于该基板301的源极区322及漏极区323、该第二图案化介电层305上；惟在其它实施例中，该图案化掺杂半导体层306可以仅形成于该基板301的源极区322及漏极区323上，而不扩及该第二图案化介电层305上。该间隔物307形成于该第一图案化介电层303、该第一图案化导电层304、该第二图案化介电层305与该图案化掺杂半导体层306的至少一侧，亦即间隔物307形成于源极区322及漏极区323其中至少一者的上方，以避免作第二次金属沉积后扫描线330与数据线340之间(如图3所示)可能会形成短路的问题。再者，间隔物307的一部份形成于薄膜晶体管204的部份源极区322及部份漏极区323两者其中至少一者的上方，而间隔物307的另一部份可形成于薄膜晶体管204的部份通道区321上的其中至少一侧。此外，在其它实施例中，该图案化掺杂半导体层306可以仅形成于该基板301的源极区322及漏极区323上，而不扩及该第二图案化介电层305上，则该间隔物307形成于该第一图案化介电层303、该第一图案化导电层304与该第二图案化介电层305的至少一侧，亦即间隔物307形成于源极区322及漏极区323其中至少一者的上方。该第二图案化导电层308形成于至少一部份该图案化掺杂半导体层306上，以分别作为该薄膜晶体管204的源极3221与漏极3231。于该图案化保护层309中具有至少一开口324，以暴露出部份第二图案化导电层308，且该图案化像素电极层310形成于部份该图案化保护层309上，并经由该开口324电性连接于由第二图案化导电层308所构成薄膜晶体管204的漏极3231。

图5a～图5i为本发明的一最佳实施例的薄膜晶体管204的制作方法的示意图。请参照图3及图5a～图5c，提供一基板301，且其定义至少一扫描线区330、至少一数据线区340、至少一通道区321、至少一源极区322与漏极区323(如第3及4图所示)，其中，基板301的材质包括透明材质(如：为玻璃、石英、或其它材质)、不透光材质(如：硅材质、陶瓷、或其它材质)、或可挠性材质(如：塑料、聚丙酰类、聚酯类、聚苯烯类、聚醇类、橡胶、聚酰类聚合物、聚苯类、聚醚类、聚酮类、其它聚合物、上述的混合物、或上述的共聚合物)，本发明的实施例以玻璃为实施范例，但不限于此。然后，在基板301上依序形成图案化半导体层302、第一图案化介电层303、第一图案化导电层304及第二图案化介电层305。举例而言，首先，于基板301上依序形成半导体层302、第一介电层303、第一导电层304及第二介电层305。接着，如图5b所示，于第二介电层303上形成图案化光刻胶层3052(或称为第一图案化光刻胶层)，且图案化光刻胶层3052位于通道区321上，并选择性地移除未被该图案化光刻胶层3052所遮蔽的该第一介电层303、该第一导电层304及该第二介电层305，以及去除图案化光刻胶层3052，以形成图案化半导体层302、第一图案化介电层303、第一图案化导电层304及第二图案化介电层305于所预定的区域上，如：通道区321、源极区322与漏极区323上，并且进而形成如图3所示的至少一扫描线330及至少一栅极3212。再者，因蚀刻选择比的关系，亦使得位于通道区321上的半导体层302厚度实质上大于位于源极区322与漏极区323上的半导体层302厚度(如图5c所示)。于本实施例中，亦即位于该源极区322与漏极区323上的该图案化半导体层302的厚度，较佳地，实质上为位于该通道区321上的该图案化半导体层302的厚度的50％至98％，但不于此限，若蚀刻选择比控制得宜，位于该源极区322与漏极区323上的该图案化半导体层302的厚度亦可为位于该通道区321上的该图案化半导体层302的厚度的20％至50％。需注意的是，选择性地移除未被该图案化光刻胶层3052所遮蔽的该第一介电层303、该第一导电层304及该第二介电层305，以形成图案化半导体层302、第一图案化介电层303、第一图案化导电层304及第二图案化介电层305是使用干蚀刻、湿蚀刻制造工艺或上述的组合。此外，本发明是以沉积、黄光及蚀刻来形成图案化的步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻等方式来形成上述的图案化层别。其中第一图案化导电层304的材质一般为透明材质(如：铟锌氧化物、铝锌氧化物、铝锡氧化物、镉锡氧化物、镉锌氧化物、鋡氧化物、铟锡氧化物、或其它材料、或前述的组合)、反射材质(如：金、银、铜、铁、锡、铅、镉、镍、铝、钛、钽、钼、钕、鋡、钨、或其它材料、或前述的氮化物、或前述的氧化物、或前述的氮氧化物、或前述的合金、或前述的组合)、或前述的组合。本发明的实施例是以反射材质为实施范例，但不限于此。第一图案化介电层303及第二图案化介电层305的材质包含无机材质(如：氮化硅、氧化硅、氮氧化硅、碳化硅、或其它材质、或上述组合)、有机材质(如：有机硅、光刻胶、聚酰亚胺、聚丙烯酸类、聚芳香族类、聚芳香族丙烯酸酯类、聚酯类、聚环氧类、苯并环丁烯类、或其它材质、或前述的组合)、或其它材质、或上述的组合。在本实施例中，以分别以无机材质的氮化硅及/或氧化硅为实施例，但不限于此。

之后，如图5d～图5e所示，形成一图案化掺杂半导体层306于该图案化半导体层302及该第二图案化介电层305上，或仅形成一图案化掺杂半导体层306于该图案化半导体层302上。举例而言，首先，形成一掺杂半导体层306于该基板301、该图案化半导体层302及该第二图案化介电层305上。接着，形成一图案化光刻胶层(亦称为第二图案化光刻胶层，未显示)，其中部份该第二图案化光刻胶层位于该源极区322与漏极区323的该掺杂半导体层306上及位于该第二图案化介电层305的掺杂半导体层306上或该第二图案化光刻胶层仅位于该源极区322与漏极区323的该掺杂半导体层306上。然后，选择性地移除未被该第二图案化光刻胶层所遮蔽的掺杂半导体层306及图案化半导体层302或选择性地移除未被该第二图案化光刻胶层所遮蔽的掺杂半导体层306，并去除该第二图案化光刻胶层，以使得部份图案化掺杂半导体层306(a)形成于该源极区322与漏极区323上或者部份图案化掺杂半导体层306(a)形成于源极区322和漏极区323与另一部份图案化掺杂半导体层306(b)形成于通道区321上方的该第二图案化介电层305上。此外，本发明是以沉积、黄光及蚀刻来形成图案化的步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻、离子植入于图案化半导体层中、气体处理图案化半导体等方式来形成上述的图案化层别。

接着，如图5f所示，形成至少一间隔物307于该通道区321上的该第一图案化介电层303、该第一图案化导电层304、该第二图案化介电层305的至少一侧或于该通道区321上的该第一图案化介电层303、该第一图案化导电层304、该第二图案化介电层305及图案化掺杂半导体层306(b)的至少一侧。亦即，间隔物307形成于通道区321之外，且位于在源极区322/漏极区323的部份图案化掺杂半导体306(a)上。举例而言，覆盖第三介电层(未标示)于该基板301及该图案化掺杂半导体层306(a)，306(b)上。接着，全面性蚀刻该第三介电层，以便于形成间隔物307。此外，本发明是以沉积、黄光及蚀刻来形成上述步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻等方式来形成间隔物。又，本发明的图标是以在通道区外的周围，即封闭型态的图形为范例，但不限于此，亦可在在通道区外且为开放型态的图形。

请继续参照图5g，形成一第二图案化导电层308于至少一部份该图案化掺杂半导体层306(a)上，以作为至少一源极3221与至少一漏极3231。举例而言，先沉积形成一第二导电层308于该基板301及上述图5g的结构层上。接着，形成一第三图案化光刻胶层(未显示)，其中部份该第三图案化光刻胶层位于该源极区322与漏极区323的图案化掺杂半导体层306(a)上。选择性地移除未被该第三图案化光刻胶层所遮蔽的第二导电层308并去除该第三图案化光刻胶层，以形成一第二图案化导电层308于该源极区322与漏极区323的部份图案化掺杂半导体层306(a)上，以作为薄膜晶体管204的源极3221与漏极3231，以及与源极3221连接的数据线340(如图3所示)。本发明是以沉积、黄光及蚀刻来形成图案化的步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻等方式来形成上述的图案化层别。第二图案化导电层308的材质一般为透明材质(如：铟锌氧化物、铝锌氧化物、铝锡氧化物、镉锡氧化物、镉锌氧化物、鋡氧化物、铟锡氧化物、或其它材料、或前述的组合)、反射材质(如：金、银、铜、铁、锡、铅、镉、镍、铝、钛、钽、钼、钕、鋡、钨、或其它材料、或前述的氮化物、或前述的氧化物、或前述的氮氧化物、或前述的合金、或前述的组合)、或前述的组合。本发明的实施例是以反射材质为实施范例，但不限于此。又，本发明的实施例是皆以源极3221/漏极3231的一端接触间隔物307的侧边为实施例范例，但不限于此，亦可以源极3221/漏极3231其中至少一者的一端不接触间隔物307。

接着，如图5h所示，形成一图案化保护层309于该基板301上，且其具有至少一开口324，以暴露出部份第二图案化导电层308。本发明是以沉积、黄光及蚀刻来形成图案化的步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻等方式来形成上述的图案化层别。保护层309的材质包含无机材质(如：氮化硅、氧化硅、氮氧化硅、碳化硅、或其它材质、或上述组合)、有机材质(如：有机硅、光刻胶、聚酰亚胺、聚丙烯酸类、聚芳香族类、聚芳香族丙烯酸酯类、聚酯类、聚环氧类、苯并环丁烯类、或其它材质、或前述的组合)、或其它材质、或上述的组合。在本实施例中，以无机材质的氮化硅为实施例，但不限于此。

继之，如图5i所示，形成一图案化像素电极层310于部份该图案化保护层309上，并经由该开口324连接于第二图案化导电层308，亦即薄膜晶体管的漏极3231。本发明是以沉积、黄光及蚀刻来形成图案化的步骤，但不限于此，亦可以喷墨、网版印刷、涂布/黄光/蚀刻等方式来形成上述的图案化层别。至此步骤完成后，即完成薄膜晶体管204的制作及包含薄膜晶体管204的像素结构的制作。图案化像素电极层310的材质一般为透明材质(如：铟锌氧化物、铝锌氧化物、铝锡氧化物、镉锡氧化物、镉锌氧化物、鋡氧化物、铟锡氧化物、或其它材料、或前述的组合)、反射材质(如：金、银、铜、铁、锡、铅、镉、镍、铝、钛、钽、钼、钕、鋡、钨、或其它材料、或前述的氮化物、或前述的氧化物、或前述的氮氧化物、或前述的合金、或前述的组合)、或前述的组合。本发明的实施例是以透明材质的铟锌氧化物为实施范例，但不限于此。

本发明是以五道图案化制造工艺为范例，但不限于此，亦可适用于四道、三道、六道、七道、八道等的图案化制造工艺。

必需注意的是，图5a～图5c所述的图案化半导体层302直至图5e所述的步骤中才仅保留于通道区321、源极区322及漏极区323上，但不限于此，亦可于在图5b所形成的第一图案化光刻胶层3052时，使用具有不同透光度的光罩使其成为具有不同厚度的第一图案化光刻胶层3052，然后，选择性移除未被遮蔽第一图案化光刻胶层3052的部份膜层(第一介电层303、一第一导电层304、一第二介电层305)，并配合灰化步骤缩小第一图案化光刻胶层3052的宽度，再暴露出其它部份的膜层(第一介电层303、一第一导电层304、一第二介电层305)及再继续后续的图案化步骤，直至图5e所述的架构，且图案化半导体层302仅保留于通道区321、源极区322及漏极区323上。

综上所述，依据本发明的薄膜晶体管的形成方法是以非掺杂的微晶硅的半导体层做为薄膜晶体管的顶栅极结构的通道区为范例，但不限于此，亦适用于以微晶硅的半导体层做为薄膜晶体管的底栅极结构。再者，上述实施例的微晶硅的半导体层，亦可具有另一掺杂半导体层及/或另一非掺杂半导体层，且其与掺杂半导体层的排列方式包含垂直方式及/或水平方式，其中，另一掺杂半导体的掺杂子浓度实质上小于掺杂半导体层的掺杂子浓度，且掺杂子包含N型、P型、或上述的组合。又，本发明的实施例是以微晶硅的半导体层为较佳实施例，但不限于此，亦可使用非晶硅、多晶硅、单晶硅、上述晶格的硅锗材料、上述晶格的锗砷材料、或其它材料、或上述的任意组合(包含微晶硅)。

以上所述者仅为本发明的较佳实施方式，举凡熟习本案技术的人士依本发明的精神所作的等效修饰或变化，皆涵盖于权利要求范围内。

Claims (15)

1.一种薄膜晶体管的形成方法，所述的方法包含：

提供一基板，且其定义至少一通道区及至少一源极区或漏极区；

形成一图案化半导体层于所述的基板的所述的通道区及所述的源极区或漏极区上；

形成一第一图案化介电层于所述的通道区上的所述的图案化半导体层上；

形成一第一图案化导电层于所述的第一图案化介电层上；

形成一第二图案化介电层于所述的第一图案化导电层上；

形成一图案化掺杂半导体层，所述的图案化掺杂半导体层形成于所述的基板的所述的源极区或漏极区上；

形成至少一间隔物于所述的第一图案化介电层、所述的第一图案化导电层及所述的第二图案化介电层的至少一侧；

形成一第二图案化导电层于至少一部份所述的图案化掺杂半导体层上，以当作一源极或漏极；

形成一图案化保护层于所述的基板上，且其具有至少一开口，以暴露出部份第二图案化导电层，所述的图案化保护层覆盖所述的图案化掺杂半导体层、所述的间隔物和所述的第二图案化导电层；以及

形成一图案化像素电极层于部份所述的保护层上，并经由所述的开口连接于第二图案化导电层。

2.如权利要求1所述的方法，其中形成所述的图案化半导体层于所述的基板的所述的通道区及所述的源极区或漏极区上、形成于所述的第一图案化介电层于所述的通道区上的所述的图案化半导体层上、形成所述的第一图案化导电层于所述的第一图案化介电层上、形成所述的第二图案化介电层于所述的第一图案化导电层上的步骤中，包含：

依序形成一半导体层、一第一介电层、一第一导电层及一第二介电层于所述的基板上；

形成一图案化光刻胶层于所述的第二介电层上，且其位于所述的基板的所述的通道区上；

选择性地移除未被所述的图案化光刻胶层所遮蔽的所述的第一介电层、所述的第一导电层及所述的第二介电层；以及

去除图案化光刻胶层。

3.如权利要求1所述的方法，其中形成一图案化掺杂半导体层，部份的图案化掺杂半导体层形成于所述的基板的所述的源极区或漏极区上的步骤，包含：

形成一掺杂半导体层于所述的基板、所述的图案化半导体层及所述的第二图案化介电层上；

形成一图案化光刻胶层，部份所述的图案化光刻胶层位于所述的源极区或漏极区的所述的掺杂半导体层上；

选择性地移除未被所述的图案化光刻胶层所遮蔽的所述的掺杂半导体层及所述的图案化半导体层；以及

去除图案化光刻胶层。

4.如权利要求1所述的方法，其中形成至少一间隔物于所述的第一图案化介电层、所述的第一图案化导电层、所述的第二图案化介电层、所述的图案化掺杂半导体层的至少一侧的步骤，包括：

覆盖一第三介电层于所述的基板及所述的图案化掺杂半导体层上；以及

蚀刻所述的第三介电层，以保留未被蚀刻的所述的第三介电层于所述的第一图案化介电层、所述的第一图案化导电层、所述的第二图案化介电层、所述的图案化掺杂半导体层的至少一侧。

5.如权利要求1所述的方法，更包含，形成另一部份所述的图案化掺杂半导体层于所述的第二图案化介电层上。

6.如权利要求5所述的方法，其中形成另一部份所述的图案化掺杂半导体层于所述的第二图案化介电层上的步骤，包含：

形成一掺杂半导体层于所述的基板、所述的图案化半导体层及所述的第二图案化介电层上；

形成一图案化光刻胶层，部份所述的图案化光刻胶层位于所述的源极区或漏极区的所述的掺杂半导体层及另一部份于第二图案化介电层上；

选择性地移除未被所述的图案化光刻胶层所遮蔽的所述的掺杂半导体层及所述的图案化半导体层；以及

去除所述的图案化光刻胶层。

7.一种薄膜晶体管，其特征在于，所述的薄膜晶体管包含：

一基板，且其定义至少一通道区及至少一源极区或漏极区；

一图案化半导体层形成于所述的基板的所述的通道区及所述的源极区或漏极区上；

一第一图案化介电层形成于所述的通道区上的所述的图案化半导体层上；

一第一图案化导电层形成于所述的第一图案化介电层上；

一第二图案化介电层形成于所述的第一图案化导电层上；

一图案化掺杂半导体层，部份的图案化掺杂半导体层形成于所述的基板的所述的源极区或漏极区上；

至少一间隔物形成于所述的第一图案化介电层、所述的第一图案化导电层及所述的第二图案化介电层的至少一侧；

一第二图案化导电层形成于至少一部份所述的图案化掺杂半导体层上，以当作一源极或漏极；

一图案化保护层覆盖于所述的基板上，且其具有至少一开口，以暴露出部份第二图案化导电层；以及

一图案化像素电极层形成于部份所述的图案化保护层上，并经由所述的开口连接于第二图案化导电层。

8.如权利要求7所述的薄膜晶体管，更包含另一部份所述的图案化掺杂半导体层形成于所述的第二图案化介电层上。

9.如权利要求7所述的薄膜晶体管，其中，位于所述的源极区或漏极区上的所述的图案化半导体层的厚度为位于所述的通道区上的所述的图案化半导体层的厚度的50％至98％。

10.一种像素结构形成方法，所述的方法包含：

形成至少一扫描线；

形成至少一数据线，且与所述的扫描线交错，而具有至少一交错处；以及

形成薄膜晶体管于所述的交错处，其中所述薄膜晶体管的形成方法如权利要求1所述的薄膜晶体管的形成方法。

11.一种像素结构，其特征在于，所述的像素结构包含：

至少一扫描线；

至少一数据线，且与所述的扫描线交错，而具有至少一交错处；以及

如权利要求7所述的薄膜晶体管形成于所述的交错处。

12.一种显示面板的形成方法，所述的方法包含如权利要求10所述的像素结构形成方法。

13.一种显示面板，其特征在于，所述的显示面板包含如权利要求11所述的像素结构。

14.一种光电装置的形成方法，所述的方法包含如权利要求12所述的一种显示面板的形成方法。

15.一种光电装置，其特征在于，所述的光电装置包含如权利要求13所述的一种显示面板。

Images