CN105575978A - 薄膜晶体管阵列基板及其制造方法以及液晶显示装置 - Google Patents

薄膜晶体管阵列基板及其制造方法以及液晶显示装置 Download PDF

Info

Publication number
CN105575978A
CN105575978A CN201610103913.5A CN201610103913A CN105575978A CN 105575978 A CN105575978 A CN 105575978A CN 201610103913 A CN201610103913 A CN 201610103913A CN 105575978 A CN105575978 A CN 105575978A
Authority
CN
China
Prior art keywords
protective layer
insulating protective
pixel electrode
film transistor
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610103913.5A
Other languages
English (en)
Inventor
李红侠
李森龙
蒋隽
井晓静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201610103913.5A priority Critical patent/CN105575978A/zh
Publication of CN105575978A publication Critical patent/CN105575978A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制造方法以及液晶显示装置。通过将像素电极分由两个不同的透明导电层形成，并将薄膜晶体管的漏极图案形成为与第一透明导电层连接，由此，漏极图案不需要形成通孔来与像素电极连接，连接性能更佳，从而可以缩小漏极图案，增大透光面积，增加应用该薄膜晶体管阵列基板的液晶显示装置的穿透率。同时，本发明实施例的工艺在增加穿透率的同时不会降低像素电极所在区域的绝缘保护层厚度，使得整个薄膜晶体管阵列基板仍然具有较好的平坦性并且可以避免出现干扰电场，由此，可以使得像素具有更好的颜色均匀度。

Description

薄膜晶体管阵列基板及其制造方法以及液晶显示装置
技术领域
本发明涉及液晶显示技术，具体涉及薄膜晶体管阵列基板及其制造方法以及液晶显示装置。
背景技术
目前，液晶显示装置(LCD，LiquidCrystalDisplay)的显示屏幕越来越大，在大尺寸的显示屏幕中，每英寸所拥有的像素数目(PPI，PixelsPerInch)数值越高，即代表显示屏幕能够以越高的密度显示图像，图像的细节就会越丰富。然而，现有的高PPI的液晶显示装置的穿透率和开口率依然较低。为了提高液晶显示装置的穿透率和开口率，一般的方法是使用新材料或者使用新技术如低温多晶硅技术(LTPS，LowTemperaturePoly-silicon)、有机发光二极管技术(OLED，OrganicLightEmittingDiode)等，但新材料和新技术的制程条件苛刻且良率较低。
图1A至图1G是现有的一种液晶显示装置的薄膜晶体管阵列基板的七道光罩制程的制作流程局部剖面结构示意图。首先，如图1A所示，利用第一道光罩制程，在基板10形成栅极11。其次，如图1B所示，在基板10上形成栅极绝缘层12并覆盖栅极11，利用第二道光罩制程，在栅极绝缘层12上形成半导体层13,且半导体层13的位置位于栅极11的正上方。然后，如图1C所示，在半导体层13形成之后，利用第三道光罩制程，在栅极绝缘层12和半导体层13上形成源极14a和漏极14b，源极14a和漏极14b彼此分隔并分别与半导体层13直接接触并覆盖部分的半导体层13。之后，如图1D所示，在源极14a和漏极14b之后，形成厚度为的第一绝缘保护层15,并覆盖源极14a、漏极14b和从源极14a和漏极14b之间暴露出来的半导体层13,并利用第四道光罩制程，在第一绝缘保护层15形成第一通孔15a以露出部分的漏极14b。接着，如图1E所示，利用第五道光罩制程，在第一绝缘保护层15上形成像素电极16,像素电极16填入第一通孔15a中与漏极14b接触。接下来，如图1F所示，形成厚度为的第二绝缘保护层17,并利用第六道光罩制程，在第二绝缘保护层17形成第二通孔(图未绘示)，第二通孔形成在薄膜晶体管阵列基板的显示区域外围，用于制作周边连线。再之后，如图1G所示，利用第七道光罩制程，在第二绝缘保护层17上形成公共电极18。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管阵列基板及其制造方法以及液晶显示装置，以提高液晶显示像素的穿透率和开口率。
第一方面，提供一种薄膜晶体管阵列基板，包括：
基板；
第一金属层，形成在基板上；
第一绝缘保护层，覆盖所述第一金属层；
半导体层，形成在所述第一绝缘保护层上并位于所述第一金属层上方；
第一像素电极，形成在所述第一绝缘保护层上并位于阵列排布的各像素区域内；
第二金属层，至少部分形成在所述半导体层上，并延伸到与所述第一像素电极连接；
第二绝缘保护层，覆盖所述第二金属层和第一绝缘保护层，并覆盖所述第一像素电极部分区域；
第二像素电极，形成在所述第二绝缘保护层上并位于各像素区域内，所述第二像素电极与所述第一像素电极在未被所述第二绝缘保护层覆盖的区域连接；
第三绝缘保护层，覆盖所述第二绝缘保护层以及各像素区域内的所述第二像素电极；
公共电极，形成在所述第三绝缘保护层上。
优选地，所述第二金属层覆盖所述第一像素电极的部分区域。
优选地，所述第二金属层包括相互不连接的源极图案和漏极图案，所述漏极图案被形成为弯折的条状。
优选地，所述漏极图案在满足与第一像素电极电连接的前提下被设置为最小。
优选地，所述第二绝缘保护层的厚度大于所述第三绝缘保护层的厚度。
第二方面，提供一种液晶显示装置，包括如上所述的薄膜晶体管阵列基板。
第三方面，提供一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成第一金属层；
形成第一绝缘保护层，所述绝缘保护层覆盖所述第一金属层；
在第一绝缘保护层上形成半导体层，所述半导体层位于所述第一金属层上方；
在第一绝缘保护层上形成第一像素电极；
在所述半导体层上形成第二金属层，所述第二金属层延伸到与所述第一像素电极连接并覆盖所述第一像素电极的部分区域；
形成第二绝缘保护层，所述第二绝缘保护层覆盖所述第二金属层、第一绝缘保护层，并覆盖所述第一像素电极的部分区域；
在所述第二绝缘保护层上形成第二像素电极，所述第二像素电极与所述第一像素电极在未被所述第二绝缘保护层覆盖的区域连接；
形成第三绝缘保护层覆盖所述第二绝缘保护层以及各像素区域内的所述第二像素电极；
在所述第三绝缘保护层上形成公共电极。
优选地，所述第二金属层被形成为包括相互不连接的源极图案和漏极图案，所述漏极图案被形成为弯折的条状。
优选地，所述漏极图案在满足与第一像素电极电连接的前提下被设置为最小。
优选地，所述第二绝缘保护层的厚度大于所述第三绝缘保护层的厚度。
通过将像素电极分由两个不同的透明导电层形成，并将薄膜晶体管的漏极图案形成为与第一透明导电层连接，由此，漏极图案不需要形成通孔来与像素电极连接，连接性能更佳，从而可以缩小漏极图案，增大透光面积，增加应用该薄膜晶体管阵列基板的液晶显示装置的穿透率。同时，本发明实施例的工艺在增加穿透率的同时不会降低像素电极所在区域的绝缘保护层厚度，使得整个薄膜晶体管阵列基板仍然具有较好的平坦性并且可以避免出现干扰电场，由此，可以使得像素具有更好的颜色均匀度。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1A-图1G是现有的液晶显示装置的薄膜晶体管阵列基板的七道光罩制程的制造流程中的局部剖面结构示意图；
图2A是本发明实施例的薄膜晶体管阵列基板的局部平面结构示意图；
图2B是本发明实施例的薄膜晶体管阵列基板沿图3中的A-A’线的剖面示意图；
图3是本发明实施例的薄膜晶体管阵列基板的制造方法的流程图；
图4A-4H是本发明实施例的薄膜晶体管阵列基板在制作流程中各步骤沿图2A中的A-A’线的剖面示意图；
图5是现有的薄膜晶体管阵列基板的局部平面结构示意图；
图6A是现有的液晶显示装置的穿透率仿真效果示意图；
图6B是本发明实施例的液晶显示装置的穿透率仿真效果示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
图2A是本发明实施例的薄膜晶体管阵列基板的局部平面结构示意图。图2B是本发明实施例的薄膜晶体管阵列基板沿图2A中的A-A’线的剖面示意图。如图2A-2B所示，薄膜晶体管阵列基板2包括大致沿着水平方向设置的多条扫描线2a和大致沿着竖直方向设置在多条扫描线2a上方的多条数据线2b,且多条扫描线2a和多条数据线2b相互交叉限定出多个像素区域，扫描线2a和数据线2b交叉位置处设置有薄膜晶体管，扫描线2a和数据线2b的结构和形成步骤为本领域技术人员所熟知技术，在此不再赘述。为了图示简洁，图2A和图2B仅绘示对应薄膜晶体管阵列基板2的一个像素区域的局部结构示意图。
其中，薄膜晶体管阵列基板2包括基板20、以及顺序形成的第一金属层21、第一绝缘保护层22、半导体层23、第一像素电极24、第二金属层25、第二绝缘保护层26、第二像素电极27、第三绝缘保护层28和公共电极29。
其中，形成在基板20上的各层通过多道光罩制程形成为不同的形状，从而相互叠置或覆盖不同的区域。
具体地，第一金属层21形成在基板上。第一金属层21可以用于形成按照像素区域阵列排布的栅极图案21a以及如上所述的多条扫描线2a。对应扫描线2a与对应的栅极图案21a相互连接(图2B中未示出所述扫描线)。第一绝缘保护层22覆盖所述第一金属层21。半导体层23形成在所述第一绝缘保护层22上方并位于第一金属层21的栅极图案21a上方。半导体层23可以为例如是非晶硅(a-Si)半导体，通过向所述绝缘保护层22掺杂P型或N型半导体离子形成。第一像素电极24形成在所述第一绝缘保护层上并位于阵列排布的各像素区域内。第一像素电极24可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。第二金属层25形成在半导体层23上，并延伸到与所述第一像素电极24连接。第二金属层25被形成为包括与半导体区域对应的漏极图案25b和源极图案25a以及多个数据线2b，其中，源极图案25a与对应的数据线2b连接，漏极图案25b与对应的像素中的第一像素电极24连接。其中，通过使得漏极图案25b覆盖第一像素电极24的部分区域使得两者形成连接。漏极图案25b被形成为弯折的条状，以增大与像素电极的连接面积。同时漏极图案25b在像素电极的延伸方向长度，也即在满足与第一像素电极24电连接的前提下将漏极图案设置得最小以使得第一像素电极占更大的区域，从而提高像素电极的开口率，提高穿透率。由此，第一金属层21的栅极图案21a、第一绝缘保护层22、半导体层23以及第二金属层25的漏极图案25b和源极图案25a可以形成每个像素区域对应的薄膜晶体管。第二绝缘保护层26形成在所述第二金属层25上，覆盖所述第二金属层25、第一绝缘保护层22，并覆盖所述第一像素电极24的部分区域。第一像素电极24未被覆盖的区域用于方便后续与第二像素电极27连接。可以通过在绝缘保护层26上形成露出部分第一像素电极24的通孔的方式来获得图案化的第二绝缘保护层26。第二绝缘保护层26可以是由氮化硅(SiNx)形成的钝化层(PV，Passivation)，优选的，在本实施例中，第二绝缘保护层26的厚度为第二像素电极27形成在第二绝缘保护层26上并位于各像素区域内，所述第二像素电极27与所述第一像素电极24在未被所述第二绝缘保护层26覆盖的区域连接。第二像素电极27也可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。由此，相互连接的第一像素电极24以及第二像素电极27共同构成像素区域内的整个像素电极图案，在通电时与公共电极29形成电场调节液晶分子的方向，从而调节像素的亮度。第三绝缘保护层28覆盖第二绝缘保护层26以及各像素区域内的所述第二像素电极27。第三绝缘保护层28可以是由氮化硅(SiNx)形成的钝化层(PV，Passivation)，优选的，在本实施例中，第三绝缘保护层28的厚度为也即，第三绝缘保护层28的厚度小于第二绝缘保护层26的厚度。公共电极29形成在所述第三绝缘保护层上，其覆盖像素电极对应的位置，公共电极29可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。
本发明实施例的薄膜晶体管阵列基板2可以进一步设置配向膜后应用于液晶显示装置。所述液晶显示装置采用现有的结构，即包括顺序设置的光源、导光板、薄膜晶体管阵列基板、液晶层以及彩色滤光片基板等部件，其中所述薄膜晶体管阵列基板为具有如上结构的阵列基板。
本发明实施例通过将像素电极分由两个不同的透明导电层形成，并将薄膜晶体管的漏极图案形成为与第一透明导电层连接，由此，漏极图案不需要形成通孔来与像素电极连接，连接性能更佳，从而可以缩小漏极图案，增大开口率，增加应用该薄膜晶体管阵列基板的液晶显示装置的穿透率。
同时，本发明实施例的工艺在增加穿透率的同时不会降低像素电极所在区域的绝缘保护层厚度。具体地，由于像素电极和公共电极之间的厚度需要满足一定的要求，如果仅设置一层透明导电层来形成整个像素电极，则需要削减像素电极区域的第二绝缘保护层的厚度，或需要去除掉整个像素电极区域的第二绝缘保护层。这会导致两个后果，一是由于像素电极区域的第二绝缘保护层厚度被削减导致整个薄膜晶体管基板晶体管区域和透光区域的断差较大容易导致出光不均的问题；二是由于像素电极位置的下降，导致其容易与漏极图案以及数据线之间形成水平方向的干扰电场，从而影响液晶分子的偏转。而如图2B所示设置两个透明导电层可以使得大部分的像素电极(也即第二像素电极)位于第二绝缘保护层上，由此，一方面像素区域不会整体厚度较小而影响整个基板的平坦性，另一方面由于大部分像素电极的位置较高，不会与漏极图案形成水平方向的干扰电场。由此，本发明实施例的方案在提高穿透率的同时可以使得整个薄膜晶体管阵列基板仍然具有较好的平坦性并且避免出现干扰电场，由此，可以使得像素具有更好的颜色均匀度。
图3是本发明实施例的薄膜晶体管阵列基板的制造方法的流程图。图4A-4H是本发明实施例的薄膜晶体管阵列基板在制造流程各步骤中沿图2A中的A-A’线的剖面示意图。所述制造方法包括：
步骤S100、通过第一道光罩制程在基板上形成第一金属层21。第一金属层21可以用于形成按照像素区域阵列排布的栅极图案21a以及如上所述的多条扫描线2a。对应扫描线2a与对应的栅极图案21a相互连接。
步骤S200、形成第一绝缘保护层22，所述绝缘保护层覆盖所述第一金属层。
步骤S300、通过第二道光罩制程在第一绝缘保护层22上形成半导体层23。所述半导体层23位于所述第一金属层21的栅极图案21a上方。
步骤S400、通过第三道光罩制程在第一绝缘保护层22上形成第一像素电极24。第一像素电极24形成在所述第一绝缘保护层上并位于阵列排布的各像素区域内。第一像素电极24可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。
步骤S500、通过第四道光罩制程形成第二金属层25。第二金属层25至少部分形成在半导体层23上。第二金属层25延伸到与所述第一像素电极24连接。其中，通过光罩制程，第二金属层25被图案化为包括与半导体区域对应的漏极图案25b和源极图案25a以及多个数据线2b，其中，源极图案25a与对应的数据线2b连接，漏极图案25b与对应的像素中的第一像素电极24连接。
步骤S600、通过第五道光罩制程形成第二绝缘保护层26，所述第二绝缘保护层26覆盖所述第二金属层、第一绝缘保护层，并覆盖所述第一像素电极24的部分区域。也即，第二绝缘保护层26覆盖已形成的绝大部分图案，但至少露出第一像素电极24的部分区域以方便后续与第二像素电极27连接。第二绝缘保护层26可以是由氮化硅(SiNx)形成的钝化层(PV，Passivation)，优选的，在本实施例中，第二绝缘保护层26的厚度为其中，光罩制程用于在绝缘保护层上形成露出第一像素电极24的部分区域的通孔(TH)。
步骤S700、通过第六道光罩制程在第二绝缘保护层26上形成第二像素电极27。第二像素电极27与第一像素电极24在未被第二绝缘保护层26覆盖的区域连接。第二像素电极27形成在第二绝缘保护层26上并位于各像素区域内。第二像素电极27也可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。由此，两者共同构成像素区域内的整个像素电极图案，在通电时与公共电极29形成电场调节液晶分子的方向，从而调节像素的亮度。
步骤S800、通过第七道光罩制程形成第三绝缘保护层28覆盖所述第二绝缘保护层26以及各像素区域内的所述第二像素电极27。第七道光罩制程用于在第三绝缘保护层28上形成其它必要的通孔。以方便后续公共电极与其它周边连线连接。第三绝缘保护层28可以是由氮化硅(SiNx)形成的钝化层(PV，Passivation)，优选的，在本实施例中，第三绝缘保护层28的厚度为
步骤S900、通过第八道光罩制程在所述第三绝缘保护层28上形成公共电极29。公共电极29被图形化以在每个像素区域内与像素电极24、27协同工作。公共电极29可以由氧化铟锡(ITO,IndiumTinOxide)等透明导电材料制成。
图5是现有的薄膜晶体管阵列基板的局部平面结构示意图。图2A与其对比可见，本发明实施例的薄膜晶体管阵列基板的金属漏极区域相对于现有的薄膜晶体管阵列基板的金属漏极区域更小，相应地，像素区域内被金属遮挡的区域更小，透光面积更大。
图6A和图6B分别是现有技术的液晶显示装置与本发明的液晶显示装置的穿透率仿真效果示意图。可以明显第看到，本发明实施例的像素在像素区域的靠下部分多出一个透光区域，现有技术的液晶显示装置的穿透率是4.56％，本发明实施例的薄膜晶体管阵列基板的液晶显示装置的穿透率可以达到4.82％，这相对于现有技术的4.56％提升了5.7％。
通过像素电极分由两个不同的透明导电层形成，并将薄膜晶体管的漏极图案形成为与第一透明导电层连接，由此，漏极图案不需要形成通孔来与像素电极连接，连接性能更佳，从而可以缩小漏极图案，增大透光面积，增加应用该薄膜晶体管阵列基板的液晶显示装置的穿透率。
同时，本发明实施例的工艺在增加穿透率的同时不会降低像素电极所在区域的绝缘保护层厚度。具体地，由于像素电极和公共电极之间的厚度需要满足一定的要求，如果仅设置一层透明导电层来形成整个像素电极，则需要削减像素电极区域的第二绝缘保护层的厚度，或需要去除掉整个像素电极区域的第二绝缘保护层。这会导致两个后果，一是由于像素电极区域的第二绝缘保护层厚度被削减导致整个薄膜晶体管基板晶体管区域和透光区域的断差较大容易导致出光不均的问题；二是由于像素电极位置的下降，导致其容易与漏极图案以及数据线之间形成水平方向的干扰电场，从而影响液晶分子的偏转。而如图4H所示设置两个透明导电层可以使得大部分的像素电极(也即第二像素电极)位于第二绝缘保护层上，由此，一方面像素区域不会整体厚度较小而影响整个基板的平坦性，另一方面由于大部分像素电极的位置较高，不会与漏极图案形成水平方向的干扰电场。由此，本发明实施例的方案在提高穿透率的同时可以使得整个薄膜晶体管阵列基板仍然具有较好的平坦性并且避免出现干扰电场，由此，可以使得像素具有更好的颜色均匀度。
由于本发明实施例采用的工艺利用现有常用工艺均可以实现，因此，可以在相同制程能力下大幅度提升高像素穿透率，使得应用本发明实施例的薄膜晶体管阵列基板的液晶显示装置具有更佳的显示效果。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种薄膜晶体管阵列基板，包括：
基板；
第一金属层，形成在基板上；
第一绝缘保护层，覆盖所述第一金属层；
半导体层，形成在所述第一绝缘保护层上并位于所述第一金属层上方；
第一像素电极，形成在所述第一绝缘保护层上并位于阵列排布的各像素区域内；
第二金属层，至少部分形成在所述半导体层上，并延伸到与所述第一像素电极连接；
第二绝缘保护层，覆盖所述第二金属层和第一绝缘保护层，并覆盖所述第一像素电极部分区域；
第二像素电极，形成在所述第二绝缘保护层上并位于各像素区域内，所述第二像素电极与所述第一像素电极在未被所述第二绝缘保护层覆盖的区域连接；
第三绝缘保护层，覆盖所述第二绝缘保护层以及各像素区域内的所述第二像素电极；
公共电极，形成在所述第三绝缘保护层上。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二金属层覆盖所述第一像素电极的部分区域。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二金属层包括相互不连接的源极图案和漏极图案，所述漏极图案被形成为弯折的条状。
4.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述漏极图案在满足与第一像素电极电连接的前提下被设置为最小。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二绝缘保护层的厚度大于所述第三绝缘保护层的厚度。
6.一种液晶显示装置，包括如权利要求1-5中任一项所述的薄膜晶体管阵列基板。
7.一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成第一金属层；
形成第一绝缘保护层，所述绝缘保护层覆盖所述第一金属层；
在第一绝缘保护层上形成半导体层，所述半导体层位于所述第一金属层上方；
在第一绝缘保护层上形成第一像素电极；
在所述半导体层上形成第二金属层，所述第二金属层延伸到与所述第一像素电极连接并覆盖所述第一像素电极的部分区域；
形成第二绝缘保护层，所述第二绝缘保护层覆盖所述第二金属层、第一绝缘保护层，并覆盖所述第一像素电极的部分区域；
在所述第二绝缘保护层上形成第二像素电极，所述第二像素电极与所述第一像素电极在未被所述第二绝缘保护层覆盖的区域连接；
形成第三绝缘保护层覆盖所述第二绝缘保护层以及各像素区域内的所述第二像素电极；
在所述第三绝缘保护层上形成公共电极。
8.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第二金属层被形成为包括相互不连接的源极图案和漏极图案，所述漏极图案被形成为弯折的条状。
9.根据权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述漏极图案在满足与第一像素电极电连接的前提下被设置为最小。
10.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第二绝缘保护层的厚度大于所述第三绝缘保护层的厚度。
CN201610103913.5A 2016-02-25 2016-02-25 薄膜晶体管阵列基板及其制造方法以及液晶显示装置 Pending CN105575978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610103913.5A CN105575978A (zh) 2016-02-25 2016-02-25 薄膜晶体管阵列基板及其制造方法以及液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610103913.5A CN105575978A (zh) 2016-02-25 2016-02-25 薄膜晶体管阵列基板及其制造方法以及液晶显示装置

Publications (1)

Publication Number Publication Date
CN105575978A true CN105575978A (zh) 2016-05-11

Family

ID=55885929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610103913.5A Pending CN105575978A (zh) 2016-02-25 2016-02-25 薄膜晶体管阵列基板及其制造方法以及液晶显示装置

Country Status (1)

Country Link
CN (1) CN105575978A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298809A (zh) * 2016-09-22 2017-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN109062458A (zh) * 2018-09-17 2018-12-21 昆山龙腾光电有限公司 触控显示面板及显示装置
WO2023272505A1 (zh) * 2021-06-29 2023-01-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920082A (en) * 1995-10-11 1999-07-06 Kabushiki Kaisha Toshiba Liquid crystal display device having a TFT switch composed of a separate transparent layer for connecting the pixel and drain electrodes
CN1917221A (zh) * 2005-08-05 2007-02-21 三星电子株式会社 显示基板及其制造方法以及具有该显示基板的显示装置
CN1967363A (zh) * 1995-08-11 2007-05-23 夏普株式会社 透射型液晶显示器件及其制造方法
US20110122330A1 (en) * 2009-11-23 2011-05-26 Samsung Mobile Display Co., Ltd. Liquid crystal display device and method of fabrication for the same
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN104635393A (zh) * 2015-02-09 2015-05-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板和液晶显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967363A (zh) * 1995-08-11 2007-05-23 夏普株式会社 透射型液晶显示器件及其制造方法
US5920082A (en) * 1995-10-11 1999-07-06 Kabushiki Kaisha Toshiba Liquid crystal display device having a TFT switch composed of a separate transparent layer for connecting the pixel and drain electrodes
CN1917221A (zh) * 2005-08-05 2007-02-21 三星电子株式会社 显示基板及其制造方法以及具有该显示基板的显示装置
US20110122330A1 (en) * 2009-11-23 2011-05-26 Samsung Mobile Display Co., Ltd. Liquid crystal display device and method of fabrication for the same
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN104635393A (zh) * 2015-02-09 2015-05-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板和液晶显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298809A (zh) * 2016-09-22 2017-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN106298809B (zh) * 2016-09-22 2019-04-05 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN109062458A (zh) * 2018-09-17 2018-12-21 昆山龙腾光电有限公司 触控显示面板及显示装置
WO2023272505A1 (zh) * 2021-06-29 2023-01-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
CN103730508B (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR20170107124A (ko) 표시 장치
CN103439842B (zh) 像素结构及具有此像素结构的液晶显示面板
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN111381411B (zh) 阵列基板、显示面板和显示装置
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
CN102466933A (zh) 液晶显示器的像素结构及其制作方法
KR102174136B1 (ko) 어레이 기판 및 이를 갖는 액정표시패널
CN104794999B (zh) 显示面板
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN103094069B (zh) 像素结构
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
WO2019029484A1 (zh) 触控显示基板及显示装置
CN105575978A (zh) 薄膜晶体管阵列基板及其制造方法以及液晶显示装置
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
EP3088952B1 (en) Mask group, pixel unit and manufacturing method therefor, array substrate and display device
KR20150062741A (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
CN113394300A (zh) 一种显示基板及其制备方法、显示面板
CN106571372A (zh) 显示面板
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
KR20070005983A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511

RJ01 Rejection of invention patent application after publication