发明内容
有鉴于此,本发明提供了一种液晶显示器的像素结构及其制作方法,以克服现有技术中在提升像素开口率过程中,使寄生电容增大,从而产生垂直或水平串扰的问题。
为实现上述目的,本发明提供如下技术方案:
一种液晶显示器的像素结构,包括:
基板;
设置于所述基板上的第一层导电层图案,所述第一层导电层图案包括栅极扫描线、公共电极线和浮置遮光线,其中公共电极线仅沿平行于该栅极扫描线的方向形成;
设置于所述第一层导电层图案上的栅极绝缘层;
设置于所述栅极绝缘层上的半导体层;
设置于所述半导体层上方的第二层导电层图案,所述第二层导电层图案包括数据线、源极和漏极,其中,所述数据线设置于所述浮置遮光线上方且与漏极相连接,且其宽度小于所述浮置遮光线;
设置于所述第二层导电层图案上的介电层;
设置于所述介电层上的透明像素电极层,所述透明像素电极层上设置有透明像素电极。
优选的,所述介电层为有机绝缘层,由有机材料构成。
优选的,所述介电层具有4以下的介电常数。
优选的,所述介电层具有2μm以上的厚度。
优选的,所述透明像素电极层的透明像素电极边缘与所述浮置遮光线部分交叠。
优选的,所述浮置遮光线的宽度与液晶显示器中的彩膜基板上的黑色矩阵宽度相等。
一种液晶显示器的像素结构制作方法,包括:
提供一基板;
形成第一层导电图案于所述基板上,所述第一层导电层图案包括栅极扫描线、公共电极线和浮置遮光线,其中公共电极线仅沿平行于该栅极扫描线的方向形成;
形成栅极绝缘层于所述第一层导电层图案上;
形成半导体层于所述栅极绝缘层上;
形成第二层导电层图案于所述半导体层上,所述第二层导电层图案包括数据线、源极和漏极,将所述数据线设置于所述浮置遮光线上方且与漏极相连接,且其宽度小于所述浮置遮光线;
形成介电层于所述第二层导电层图案上;
形成透明像素电极层于所述介电层上,并在所述透明像素电极层上设置透明像素电极。
优选的,通过沉积的方式形成所述半导体层和第二层导电层图案,并利用灰阶曝光或半阶曝光,通过一次掩模工序依次形成所述半导体层和第二层导电层图案上的各个图案。
优选的,采用有机绝缘层的制作方式形成介电层。
优选的,在所述介电层上设置接触孔,通过所述接触孔连接所述透明像素电极层上与所述第二层导电层图案上的源极。
经由上述的技术方案可知,与现有技术相比,本发明公开了一种液晶显示器的像素结构及其制作方法,其像素结构包括:依次设置的基板、第一层导电层图案、栅极绝缘层、半导体层、第二层导电层图案、介电层和透明像素电极层。
本发明在第二层导电层图案和透明像素电极层之间设置介电层,该介电层为有机绝缘层。在需要提升像素开口率,减少数据线(位于第二层导电层图案上)与透明像素电极(位于透明像素电极层上)之间的距离时,由于设置在第二层导电层图案和透明像素电极之间的有机绝缘层,该有机绝缘层具有较低介电常数和较大厚度的优势,能够减小数据线与透明像素电极之间的寄生电容,从而在提升像素开口率的过程中,有效的降低了产生垂直串扰的风险;同时,采用平行于数据线的浮置遮光线(位于第一层导电层图案中)而省略了平行于数据线的公共电极线,避免了所述公共电极线与数据线过于接近,解决了水平串扰的问题。
另外,由于透明像素电极与浮置遮光线有部分交叠,可以防止像素电极边缘电场引起的漏光,同时可以减小黑色矩阵的宽度,从而进一步提升像素开口率。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在现有的液晶显示器的像素结构中,主要利用提升像素开口率来提高背光源的利用率。像素开口率是指除去每一个像素的配线部、晶体管部(通常采用黑色矩阵隐藏)后的光线通过部分的面积和每一个像素整体的面积之间的比例。其中,开口率越高,光线通过的效率越高。但是在提升像素开口率的过程中,容易使像素结构中的透明像素电极与数据线之间的寄生电容(由于布线结构之间总是存在互容,互感好像是寄生在布线之间一样,因此称为寄生电容)增大,从而导致像素电极上饱和的电荷,在下个画面转换前,会因为数据线传输不同的电压产生串扰现象,因此为避免在提升像素开口率的过程中产生串扰现象,保证透明像素电极与数据线之间的寄生电容能够减小。本发明公开了一种液晶显示器的像素结构以达到在提升像素开口率,减小透明像素电极与数据线之间距离时,能够达到减小两者之间寄生电容的目的。下面举例对本发明公开的液晶显示器的像素结构进行详细说明。
请参阅附图3所示的本发明实施例公开的一种液晶显示器的像素结构,附图4所示的图3中沿A-A′剖面线的剖面示意图,以及附图5所示的图3中沿B-B′剖面线的剖面示意图。
液晶显示器一般包括:阵列基板、彩膜基板和填充在该阵列基板与该彩膜基板之间的液晶层。在液晶显示器的像素结构中,每个子像素区域内设置有TFT(Thin Film Transistor,薄膜晶体管)和透明像素电极。本发明实施例所公开的像素结构主要包括:基板101、第一层导电层图案(图中未标示)、栅极绝缘层102、半导体层103、第二层导电层图案(图中未标示)、介电层104和透明像素电极层(图中未标示)。
基板101位于最底层,为像素结构中的其他层结构提供最基本的制作界面。该基板101也可以称为透明基板。
第一层导电层图案设置于该基板101的上层,在该第一层导电层图案上设置有上栅极扫描线105、公共电极线106和浮置遮光线107。
栅极绝缘层102设置于上述第一层导电层图案的上层,该栅极绝缘层102可以为无机材料,例如氧化硅、氮化硅等,也可以为有机材料。
半导体层103设置于上述栅极绝缘层102上,该半导体层103可以形成每个子像素区域内设置的薄膜晶体管的有源层。
第二层导电层图案设置于上述半导体层的上方,该第二层导电层图案上设置有数据线108、源极109和漏极110。其中,该数据线108设置于上述第二层导电层图案的浮置遮光线107的上方,并且该数据线108的宽度小于浮置遮光线107的宽度。此外,该数据线108还与漏极110相连接。
介电层104设置于上述第二层导电层图案的上方,该介电层104不同于现有的氧化硅、氮化硅等介电层(现有的介电层一般厚度为0.2~0.3μm),本发明实施例公开的介电层104为有机材料构成的有机绝缘层,并且具有较低的介电常数,一般可以为2或3,通常情况下为小于4的介电常数,同时,该有机绝缘层,即介电层104的厚度大于2μm(包括2μm),一般为2~3μm的厚度。但是,关于介电层104的介电常数和厚度,本发明并不仅限于此,具体的介电常数与厚度可以根据需求在上述所提供的范围内进行选择。此外,在该介电层104上设置有接触孔111。
透明像素电极层设置于上述介电层104的上方,该透明像素电极层上设置有透明像素电极112,该透明像素电极112通过介电层104上的接触孔111与第二层导电层图案的源极109相连接。
需要说明的是,在本发明公开的实施例中,第一层导电层图案上的栅极扫描线105相互平行;第二层导电层图案上相互平行数据线108与第一层导电层图案上的栅极扫描线105垂直,并且绝缘相交;而位于透明像素电极层上的透明像素电极112则设置于栅极扫描线105与数据线108交叉界定的区域内。其中,在数据线108下设置有浮置遮光线107,并且使数据线108的宽度小于浮置遮光线107的宽度,因此使得该浮置遮光线107与透明像素电极112有部分交叠,可以防止透明像素电极112的边缘电场引起的漏光现象。
此外,需要说明的是,关于上述本发明公开的实施例中,第二层导电层图案上的数据线108的宽度小于浮置遮光线107的具体宽度,视具体情况而定,本发明并不仅限于此。
通过本发明实施例所公开的像素结构,在第二层导电层图案和透明像素电极层之间设置介电层104,即有机绝缘层。由于该有机绝缘层的介电常数较低,厚度较大,因此,可以减小第二层导电层图案上的数据线108与透明像素电极层上的透明像素电极112之间的寄生电容,从而降低或减小垂直串扰的风险,同时,在减小数据线108与透明像素电极112之间的距离后,提升像素开口率。
另外,如图5所示,由于透明像素电极112与浮置遮光线107有部分交叠,可防止非显示区域漏光,则,设置彩膜基板b上的黑色矩阵c和浮置遮光线107具有相等的宽度,或者使黑色矩阵c具有更小的宽度。因此,即使阵列基板a和彩膜基板b存在对位偏差,非显示区域亦不会出现漏光,能够进一步的提升像素开口率。
此外,采用有机绝缘层制作介电层104,可以省略现有技术中氧化硅、氮化硅等所需要的化学气相沉积(CVD)工序以及刻蚀工艺,加快了生产节拍,降低了生产成本。
上述本发明公开的实施例中详细描述了液晶显示器的像素结构,对于本发明所公开的液晶显示器的像素结构,本发明还公开了上述实施例中的液晶显示器的像素结构的制作方法,下面给出具体的实施例进行详细说明。
请参阅附图6至图12为本发明实施例公开的液晶显示器的像素结构的制作流程图。具体过程如下所示:
如图6所示,提供一基板101,即透明基板,作为该像素结构的基础层。
如图7A和图7B所示,在提供的基板101上形成第一层导电层图案(图中未标示),并采用第一掩模工序对该第一导电层图案进行图案化,形成栅极扫描线105、公共电极线106和浮置遮光线107。形成于该第一层导电层图案上的栅极扫描线105相互平行。
如图8A和图8B所示,在上述第一层导电层图案上形成一栅极绝缘层102,该栅极绝缘层可以为无机材料,例如氧化硅、氮化硅等,也可以为有机材料。
如图9所示,在上述栅极绝缘层102上形成一半导体层,并通过第二掩模工序对该半导体层进行图案化形成半导体层103,以形成每个子像素区域内设置的薄膜晶体管的有源层。
如图10A和图10B所示,在上述半导体层103上形成第二层导电层图案,并通过第三掩模工序对该第二层导电层图案图像化,形成数据线108、源极109和漏极110。其中,数据线108设置于浮置遮光线107上方且与漏极110相连接,并且使数据线108的宽度小于浮置遮光线107的宽度。
需要说明的是,上述形成半导体层与第二层导电层图案(图中未标示)可以采用沉积的方式形成,并且可以采用连续沉积的方式形成。而形成半导体层和第二层导电层图案上的图案采用的方式是,在灰阶曝光或半阶曝光后,通过一次掩模工序依次形成所需图案。
如图11A和图11B所示,在第二层导电层图案上形成一介电层104,该介电层104不同于现有的氧化硅、氮化硅等构成的介电层(现有的介电层一般厚度为0.2~0.3μm),本发明实施例公开的介电层104采用有机材料构成,即采用有机绝缘层制作,并且该制作过程可以通过涂覆工艺形成。
该介电层104,即有机绝缘层具有较低的介电常数,一般可以为2或3,通常情况下为小于4的介电常数。同时,该有机绝缘层,即介电层104的厚度大于2μm(包括2μm),一般为2~3μm的厚度,从而可以减小数据线108与透明像素电极112的寄生电容。但是,关于介电层104的介电常数和厚度,本发明并不仅限于此,具体的介电常数与厚度可以根据需求在上述所提供的范围内进行选择。
需要说明的是,在此处设置该介电层104,即在第二层导电层图案和透明像素电极112之间设置介电层104,即有机绝缘层。由于该有机绝缘层的介电常数较低,厚度较大,因此,可以减小第二层导电层图案上的数据线108与透明像素电极层上的透明像素电极112之间的寄生电容,从而降低或减小垂直串扰的风险;同时,在减小数据线108与透明像素电极112之间的距离后,提升像素开口率。
此外,采用第四掩模工序在该介电层104上形成接触孔111,该介电层104可通过曝光、显影而形成图案,能够省略了通常氧化硅、氮化硅等所需要的刻蚀工艺,进而提高显示品质。
如图12A和图12B所示,采用沉积的方式在介电层104上形成透明像素电极层(图中未标示),并通过第五掩模工序形成透明像素电极112,该透明像素电极112通过接触孔111连接至第二层导电层图案上的源极109,且该透明像素电极112边缘与设置于其下的浮置遮光线107有部分交叠,以防止边缘电场引起的漏光,进一步提高了像素开口率。
需要说明的是,上述图7A、图8A、图10A、图11A和图12A中的图为沿图3中A-A′剖面线的剖面,图7B、图8B、图10B、图11B和图12B中的图为沿B-B′剖面线的剖面。
综上所述:
通过本发明实施例公开的液晶显示器的像素结构及制作方法,在第二层导电层图案和透明像素电极层之间设置采用有机绝缘层制作的介电层,由于该有机绝缘层具有较低的介电常数和较大的厚度,因此可以减小数据线与透明像素电极之间的寄生电容,从而减小垂直串扰的风险,进而可以减小数据线与透明像素电极之间的距离,提升像素开口率。同时,采用平行于数据线的浮置遮光线(位于第一层导电层图案中)而省略了平行于数据线的公共电极线,避免了所述公共电极线与数据线过于接近,解决了水平串扰的问题。
另外,由于透明像素电极与浮置遮光线有部分交叠,可以防止像素电极边缘电场引起的漏光,同时可以减小黑色矩阵的宽度,从而进一步提升像素开口率。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。