KR20170107124A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170107124A
KR20170107124A KR1020160030279A KR20160030279A KR20170107124A KR 20170107124 A KR20170107124 A KR 20170107124A KR 1020160030279 A KR1020160030279 A KR 1020160030279A KR 20160030279 A KR20160030279 A KR 20160030279A KR 20170107124 A KR20170107124 A KR 20170107124A
Authority
KR
South Korea
Prior art keywords
insulating layer
transistor
interlayer insulating
region
display device
Prior art date
Application number
KR1020160030279A
Other languages
English (en)
Other versions
KR102509088B1 (ko
Inventor
이준우
강신문
김병기
김희경
손현철
정윤모
최재범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160030279A priority Critical patent/KR102509088B1/ko
Priority to US15/442,283 priority patent/US10957754B2/en
Priority to EP17160922.5A priority patent/EP3220420B1/en
Priority to CN201710148354.4A priority patent/CN107302007B/zh
Priority to TW106108342A priority patent/TWI730064B/zh
Publication of KR20170107124A publication Critical patent/KR20170107124A/ko
Application granted granted Critical
Publication of KR102509088B1 publication Critical patent/KR102509088B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • B60K35/29—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • B60K2360/184—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K35/00—Arrangement of adaptations of instruments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 개시는 표시 장치에 관한 것으로, 본 발명의 한 실시예에 따른 표시 장치는 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고, 상기 가요성 영역은 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고 상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고, 상기 저가요성 영역은 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고 상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고, 상기 제1 층간 절연층은 유기 절연 물질을 포함하고, 상기 제2 층간 절연층은 무기 절연 물질을 포함하고, 상기 제1 트랜지스터의 채널 폭/채널 길이의 비는 상기 제2 트랜지스터의 채널 폭/채널 길이의 비와 다르다.

Description

표시 장치{DISPLAY DEVCIE}
본 개시는 표시 장치에 관한 것으로, 특히 일부가 접힐 수 있는 표시 패널을 포함하는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등의 표시 장치는 영상을 표시할 수 있는 복수의 화소를 포함하는 표시 패널을 포함한다. 각 화소는 데이터 신호를 인가받는 화소 전극을 포함하고, 화소 전극은 적어도 하나의 트랜지스터에 연결되어 데이터 신호를 인가받는다.
트랜지스터는 제어 전극, 입력 전극 및 출력 전극, 그리고 입력 전극 및 출력 전극에 연결되어 있는 반도체층을 포함한다. 트랜지스터는 복수의 신호선에 연결되어 신호를 인가받는다. 복수의 신호선은 게이트 신호를 전달하는 게이트선, 데이터 전압을 전달하는 데이터선 등을 포함한다.
최근에는 무겁고 고정된 형태를 가지는 기판 대신 가볍고 구부러지는 것처럼 형태가 바뀔 수 있는 가요성(flexible) 기판을 사용하는 표시 장치가 활발히 개발되고 있다. 가요성 기판은 폴리이미드 등의 플라스틱 재료를 포함할 수 있다.
가요성 기판을 포함하고 적어도 일부가 구부러지거나 접힐 수 있는 가요성 영역을 포함하는 표시 장치를 가요성 표시 장치(flexible display device)라 하고, 특히 표시 패널의 일부가 접힐 수 있는 표시 장치를 벤더블 표시 장치(bendable display device)라 한다.
본 실시예는 가요성 표시 장치의 가요성 영역의 곡률 반경을 낮추면서 가요성 영역에 크랙 등의 불량이 발생하는 것을 막음과 동시에 표시 장치의 제조 공정상 수율을 높이기 위한 것이다. 또한 가요성 표시 장치가 구부러질 수 있는 가요성 영역 및 가요성 영역보다는 덜 유연하여 상대적으로 큰 곡률 반경을 가지고 구부러지거나 실질적으로 변형되지 않을 수 있는 저가요성 영역을 포함할 때, 가요성 영역과 저가요성 영역의 경계 부근에서 영상의 휘도 차이를 줄이기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고, 상기 가요성 영역은 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고 상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고, 상기 저가요성 영역은 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고 상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고, 상기 제1 층간 절연층은 유기 절연 물질을 포함하고, 상기 제2 층간 절연층은 무기 절연 물질을 포함하고, 상기 제1 트랜지스터의 채널 폭/채널 길이의 비는 상기 제2 트랜지스터의 채널 폭/채널 길이의 비와 다르다.
상기 제1 트랜지스터의 채널 폭/채널 길이의 비가 상기 제2 트랜지스터의 채널 폭/채널 길이의 비보다 클 수 있다.
상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층의 측면과 상기 제2 층간 절연층의 측면이 접촉할 수 있다.
상기 제1 게이트 전극과 상기 제1 도전체 사이에는 상기 제1 층간 절연층만 위치하고, 상기 제2 게이트 전극과 상기 제2 도전체 사이에는 상기 제2 층간 절연층만 위치할 수 있다.
상기 제1 트랜지스터는 상기 제1 게이트 전극과 상기 제1 반도체층 사이에 위치하는 제1 게이트 절연층을 포함하고, 상기 제2 트랜지스터는 상기 제2 게이트 전극과 상기 제2 반도체층 사이에 위치하는 제2 게이트 절연층을 포함할 수 있다.
상기 제1 게이트 절연층은 유기 절연 물질을 포함할 수 있다.
상기 제1 게이트 절연층은 상기 제1 게이트 전극과 상기 제1 반도체층 사이에만 위치하고 상기 제1 반도체층의 일부와 중첩하지 않을 수 있다.
상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이의 계면은 상기 제1 층간 절연층 또는 상기 제2 층간 절연층의 윗면의 연장 방향에 대해 기울어져 있을 수 있다.
상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이의 계면은 계단형 또는 요철 형태를 이룰 수 있다.
상기 가요성 영역은 상기 제1 층간 절연층과 상기 제1 트랜지스터 사이에 위치하는 제1 무기 절연층을 더 포함할 수 있다.
상기 제1 무기 절연층은 복수의 섬형 부분을 포함하고, 상기 각 섬형 부분은 상기 제1 트랜지스터가 위치하는 영역에만 한정되어 위치할 수 있다.
상기 제1 무기 절연층이 포함하는 상기 복수의 섬형 부분의 평면상 분포 밀도는 상기 저가요성 영역에 가까워질수록 밀해질 수 있다.
상기 저가요성 영역은 상기 가요성 영역과 인접하여 배치되어 있는 복수의 유기 섬형 영역을 포함하고, 상기 유기 섬형 영역은 제3 반도체층 및 제3 게이트 전극을 포함하는 제3 트랜지스터, 상기 제3 반도체층과 연결되어 있는 제3 도전체, 그리고 상기 제3 트랜지스터와 상기 제3 도전체 사이에 위치하는 제3 층간 절연층을 포함하고, 상기 제3 층간 절연층은 유기 절연 물질을 포함할 수 있다.
상기 복수의 유기 섬형 영역의 평면상 분포 밀도는 상기 가요성 영역에서 멀어질수록 점차 작아질 수 있다.
평면상 구조로 볼 때 상기 가요성 영역과 상기 저가요성 영역 사이의 경계는 직선으로 뻗을 수 있다.
평면상 구조로 볼 때 상기 가요성 영역과 상기 저가요성 영역 사이의 경계가 구불구불하거나 요철을 이루거나 지그재그로 뻗을 수 있다.
상기 가요성 영역은 서로 이격된 복수의 무기 섬형 영역을 포함하고, 상기 무기 섬형 영역은 상기 제1 트랜지스터와 상기 제1 층간 절연층 사이에 위치하는 제1 무기 절연층을 포함할 수 있다.
상기 표시 장치는 유기 발광층을 포함하는 유기 발광 표시 장치일 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고, 상기 가요성 영역은 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고 상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고, 상기 저가요성 영역은 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고 상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고, 상기 제1 층간 절연층은 유기 절연 물질을 포함하고 상기 제1 게이트 전극과 접촉하고, 상기 제2 층간 절연층은 무기 절연 물질을 포함한다.
본 발명의 한 실시예에 따른 표시 장치는 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고, 상기 가요성 영역은 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고 상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고, 상기 저가요성 영역은 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고 상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고, 상기 제1 층간 절연층은 유기 절연 물질을 포함하고, 상기 제2 층간 절연층은 무기 절연 물질을 포함하고, 상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층의 측면과 상기 제2 층간 절연층의 측면이 접촉한다.
실시예들에 따르면, 가요성 표시 장치의 가요성 영역의 곡률 반경을 낮추면서 가요성 영역에 크랙 등의 불량이 발생하는 것을 막음과 동시에 표시 장치의 제조 공정상 수율을 높일 수 있다.
또한 가요성 표시 장치가 구부러질 수 있는 가요성 영역 및 가요성 영역보다는 덜 유연한 저가요성 영역을 포함하는 표시 장치에서 가요성 영역과 저가요성 영역의 경계 부근에서 영상의 휘도 차이를 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략적인 사시도이고,
도 2는 도 1에 도시한 표시 장치의 일부가 구부러져 접힌 상태를 도시한 도면이고,
도 3 내지 도 5는 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 한 예이고,
도 6은 본 발명의 한 실시예에 따른 표시 장치의 가요성 영역에 위치하는 한 화소에 대한 배치도이고,
도 7은 본 발명의 한 실시예에 따른 표시 장치의 저가요성 영역에 위치하는 한 화소에 대한 배치도이고,
도 8은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이고,
도 9 내지 도 17은 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 예이고,
도 18 내지 도 24는 각각 본 발명의 한 실시예에 따른 표시 장치의 평면도이고,
도 25 내지 도 27은 각각 도 24에 도시한 표시 장치를 B-BII 선을 따라 잘라 도시한 단면도의 예이고,
도 28 내지 도 30은 각각 본 발명의 한 실시예에 따른 표시 장치의 평면도이고,
도 31 내지 도 33은 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 예이고,
도 34는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 35는 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 예이고,
도 36은 본 발명의 한 실시예에 따른 표시 장치가 자동차 내부에 사용되는 예를 나타낸 도면이고,
도 37은 도 36에 도시한 표시 장치의 일부가 구부러진 상태에서 사용되는 예를 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략적인 사시도이고, 도 2는 도 1에 도시한 표시 장치의 일부가 구부러져 접힌 상태를 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX)를 포함하는 표시 패널(1)을 포함한다. 표시 패널(1)은 적어도 일부가 구부러지는(bend) 등 변형될 수 있다.
표시 패널(1)이 전체적으로 평평한(flat) 상태일 때 표시 패널(1)은 주로 제1 방향(D1) 및 제1 방향(D1)에 수직인 제2 방향(D2)에 나란한 방향으로 연장되어 있다. 표시 패널(1)의 표시면도 주로 제1 방향(D1) 및 제2 방향(D2)에 나란한 방향으로 연장된 면일 수 있다. 표시 패널(1)의 표시면은 도 1에서 윗면 및 아랫면 중 적어도 하나에 형성되어 있을 수 있다. 본 기재에서 평면상 구조를 언급할 때는 제3 방향(D3)에 나란한 방향에서 표시 패널(1)을 관찰할 때의 구조를 의미하고 단면상 구조를 언급할 때는 제3 방향(D3)에 수직인 방향에서 표시 패널(1)의 단면을 관찰할 때의 구조를 의미한다.
표시 패널(1)이 평평한 상태일 때 표시 패널(1)을 제3 방향(D3)에서 보았을 때 표시 패널(1)은 구부러질 수 있는(bendable) 적어도 하나의 가요성 영역(flexible region)(FA) 및 가요성 영역(FA)보다 낮은 유연성(flexibility)을 가지는 적어도 하나의 저가요성 영역(low flexible region)(PA, PB)을 포함한다.
표시 패널(1)이 복수의 저가요성 영역(PA, PB)을 포함할 때 인접한 저가요성 영역(PA, PB) 사이에는 하나의 가요성 영역(FA)이 위치할 수 있다. 도 1은 가요성 영역(FA)의 양쪽에 각각 위치하는 한 쌍의 저가요성 영역(PA, PB)을 포함하는 표시 패널(1)을 예로서 도시한다.
저가요성 영역(PA, PB)은 가요성 영역(FA)보다 덜 유연하여 가요성 영역(FA)보다 큰 곡률 반경을 가지고 구부질 수 있으나, 실질적으로 거의 구부러지지 않고 평평한 상태를 유지할 수도 있다.
가요성 영역(FA)은 표시 패널(1)의 한쪽 가장자리 변에서 반대쪽 가장자리 변까지 연장되어 있으며, 도 1에 도시한 바와 같이 직선으로 연장되어 있을 수도 있고 적어도 일부는 곡선을 이룰 수도 있다. 도 1은 가요성 영역(FA)이 주로 제2 방향(D2)을 따라 연장되어 있는 예를 도시하나 이에 한정되는 것은 아니고, 제2 방향(D2)과 다른 방향으로 뻗을 수도 있다.
표시 패널(1)이 가요성 영역(FA)에서 구부러져 접힐 때 중심이 되는 가상의 중심선(CL)이 가요성 영역(FA)에 위치한다. 가상의 중심선(CL)은 가요성 영역(FA)을 따라 뻗으며 가요성 영역(FA)의 대략 중앙에 위치할 수 있다.
가요성 영역(FA)의 제1 방향(D1)의 폭은 대략 500 ㎛ 내지 5 mm일 수 있으나 이에 한정되지 않는다.
저가요성 영역(PA, PB)과 가요성 영역(FA)에는 모두 복수의 화소(PX)가 위치하여 영상을 표시할 수 있다. 복수의 화소(PX)는 표시 패널(1) 전체적으로 행렬 형태로 배열되어 있을 수도 있고 대체로 마름모꼴을 이루며 배치되어 있을 수도 있으나 특별히 한정되는 것은 아니다. 한 화소(PX)는 표시 장치에 입력되는 입력 영상 신호에 따른 휘도의 영상을 표시할 수 있으며 적색, 녹색, 청색 등과 같이 특정 색을 나타낼 수 있다. 여기서 한 화소(PX)가 표시하는 영상이란 입력 영상 신호에 따른 계조의 휘도를 가지는 빛을 의미한다.
도 2를 참조하면, 표시 패널(1)은 주로 가요성 영역(FA)에서 구부러져 전체적으로 변형된 상태(1')가 될 수 있다. 표시 패널(1)이 접히는 방향은 도 2에 도시한 바와 반대 방향이 될 수도 있다. 표시 패널(1)이 양쪽 방향으로 모두 접히는 경우 표시 패널(1)의 표시면은 표시 패널(1)의 위쪽 및 아래쪽 면에 모두 형성될 수 있을 것이다.
그러면, 도 1 및 도 2와 함께 도 3 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 단면 구조에 대해 설명한다.
도 3 내지 도 5는 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 한 예로서 각각 두 화소(PX)에 대응한 단면 구조를 도시한다.
본 발명의 한 실시예에 따른 표시 장치는 기판(110), 기판(110)의 일면 위에 위치하는 버퍼층(111), 그리고 버퍼층(111) 위에 위치하는 복수의 트랜지스터(Qd)를 포함한다.
기판(110)은 무기 절연 물질 또는 폴리이미드(polyimide)와 같은 유기 절연 물질을 포함할 수 있다. 또한 기판(110)은 유연성을 가지는 가요성 기판일 수도 있고 유리 기판과 같이 유연성이 낮은 비가요성 기판일 수도 있다. 기판(110)이 비가요성 기판인 경우 도 3 내지 도 5에 도시한 바와 달리 가요성 영역(FA)에서의 기판(110)은 생략될 수도 있다.
버퍼층(111)은 기판(110)과 트랜지스터(Qd) 사이에 위치한다. 버퍼층(111)은 기판(110)으로부터 트랜지스터(Qd)로 불순물이 유입되는 것을 방지하여 트랜지스터(Qd)의 특성 저하를 막을 수 있다. 버퍼층(111)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 특히 표시 패널(1)의 가요성 영역(FA)에 위치하는 버퍼층(111)은 유기 절연 물질을 포함하고 저가요성 영역(PA, PB)에 위치하는 버퍼층(111)은 무기 절연 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.
버퍼층(111)은 단일막 또는 다중막일 수 있고, 도시한 바와 같이 기판(110) 위에 전면적으로 형성되어 있거나 트랜지스터(Qd)의 하부에만 위치하도록 패터닝되어 있을 수도 있다. 버퍼층(111)은 표시 패널(1)의 설계 조건에 따라 생략될 수도 있다.
트랜지스터(Qd)는 반도체층(152), 게이트 전극(124), 그리고 반도체층(152)과 게이트 전극(124) 사이에 위치하는 게이트 절연층(140, 140s)을 포함한다.
반도체층(152)은 트랜지스터(Qd)의 채널이 형성되는 채널 영역(154), 채널 영역(154)의 양쪽에 각각 위치하는 소스 영역(153) 및 드레인 영역(155)을 포함한다. 소스 영역(153) 및 드레인 영역(155)은 채널 영역(154)과 동일한 층에 위치하며 채널 영역(154)에 연결되어 있다.
소스 영역(153) 및 드레인 영역(155)과 채널 영역(154)은 서로 동일한 물질을 포함할 수 있는데, 예를 들어 금속 산화물, 다정질 규소 또는 비정질 규소 등을 포함할 수 있다. 소스 영역(153) 및 드레인 영역(155)과 채널 영역(154)이 금속 산화물을 포함하는 경우, 금속 산화물은 예를 들어 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 등일 수 있다.
소스 영역(153) 및 드레인 영역(155)의 캐리어 농도는 채널 영역(154)의 캐리어 농도보다 크고, 소스 영역(153) 및 드레인 영역(155)은 도전성일 수 있다. 소스 영역(153) 및 드레인 영역(155)과 채널 영역(154) 사이에는 캐리어 농도가 점차 변하는 구배(gradient) 영역이 위치할 수 있다.
소스 영역(153) 및 드레인 영역(155)은 기판(110) 위에 반도체 물질을 적층한 후 플라즈마 처리 등의 방법으로 일부를 도체화하여 형성할 수 있다. 예를 들어, 금속 산화물 반도체 물질을 기판(110) 위에 적층한 후 챔버 내에서 불소(F), 수소(H) 및 황(S) 중 적어도 하나를 포함하는 기체로 금속 산화물 반도체 물질을 도핑하여 소스 영역(153) 및 드레인 영역(155)을 형성할 수 있다. 이때 불순물로 도핑되지 않은 부분은 채널 영역(154)으로 남는다.
게이트 전극(124)은 게이트 절연층(140, 140s)을 사이에 두고 채널 영역(154)과 중첩한다. 게이트 전극(124)은 금속 등의 도전성 물질을 포함할 수 있다. 도 3 내지 도 5는 게이트 전극(124)이 채널 영역(154) 위에 위치하는 예를 도시한다.
게이트 절연층(140, 140s)은 산화 규소(SiOx), 질화 규소(SiNx), 또는 질산화 규소(SiON) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 가요성 영역(FA)에 위치하는 게이트 절연층(140, 140s)은 유기 절연 물질을 포함하고 저가요성 영역(PA, PB)에 위치하는 게이트 절연층(140, 140s)은 무기 절연 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.
도 3 내지 도 5에 도시한 실시예들은 게이트 절연층(140, 140s)의 구조에 그 차이가 있다.
도 3에 도시한 실시예에 따르면, 가요성 영역(FA) 및 저가요성 영역(PA, PB) 모두에 있어서 게이트 절연층(140)이 게이트 전극(124)과 채널 영역(154) 사이에 위치하는 부분뿐만 아니라 게이트 전극(124)과 중첩하지 않는 부분도 포함한다. 따라서 게이트 절연층(140)은 반도체층(152)의 소스 영역(153) 및 드레인 영역(155)과 접촉하는 부분, 그리고 버퍼층(111)과 접촉하는 부분도 포함할 수 있다.
도 4에 도시한 실시예에 따르면, 가요성 영역(FA) 및 저가요성 영역(PA, PB) 모두에 있어서 게이트 절연층(140s)은 게이트 전극(124)과 채널 영역(154) 사이에 주로 위치하는 섬형일 수 있다. 게이트 절연층(140s)의 평면상 모양은 게이트 전극(124)의 평면 모양과 실질적으로 동일할 수 있다. 다시 말해, 게이트 절연층(140s)의 가장자리 변은 게이트 전극(124)의 가장자리 변과 실질적으로 나란하며 대략 정렬되어 있을 수 있다. 이는 표시 패널(1)의 제조 공정에서 게이트 전극(124)과 게이트 절연층(140s)이 하나의 광마스크를 이용하여 형성된 결과일 수 있다. 게이트 절연층(140s)은 반도체층(152)의 채널 영역(154)의 대부분을 덮는다.
도 5에 도시한 실시예에 따르면, 가요성 영역(FA)에 위치하는 게이트 절연층(140s)과 저가요성 영역(PA, PB)에 위치하는 게이트 절연층(140)의 구조가 다를 수 있다. 가요성 영역(FA)에 위치하는 게이트 절연층(140s)은 도 4에 도시한 실시예에 따른 섬형의 게이트 절연층(140s)과 동일하고, 저가요성 영역(PA, PB)에 위치하는 게이트 절연층(140)은 도 3에 도시한 실시예에 따른 게이트 절연층(140)과 동일할 수 있다.
특히 게이트 절연층(140, 140s)이 무기 절연 물질을 포함하는 경우에는 도 5에 도시한 바와 같이 가요성 영역(FA)에 위치하는 게이트 절연층(140s)은 게이트 전극(124)과 채널 영역(154) 사이에만 위치하는 섬형으로 형성될 수 있다. 따라서 가요성 영역(FA)에 위치하는 게이트 절연층(140s)의 면적이 제한되므로 표시 패널(1)이 가요성 영역(FA)에서 구부러질 때 게이트 절연층(140s)에 크랙 등의 불량이 발생하는 것을 막을 수 있다.
반도체층(152)의 채널 영역(154)의 평면 모양은 게이트 전극(124)의 평면 모양과 실질적으로 동일할 수 있다. 다시 말해, 채널 영역(154)의 가장자리 변은 게이트 전극(124)의 가장자리 변과 실질적으로 나란하며 대략 정렬되어 있을 수 있다. 즉, 채널 영역(154)과 소스 영역(153) 사이의 경계 및 채널 영역(154)과 드레인 영역(155) 사이의 경계는 게이트 전극(124)의 가장자리 변과 실질적으로 나란하며 대략 정렬되어 있을 수 있다.
트랜지스터(Qd)의 채널 영역(154)의 채널 길이(Lp, Ln)는 대략 3 ㎛ 내지 200 ㎛ 일 수 있고 채널 폭은 대략 3 ㎛ 내지 200 ㎛ 일 수 있으나 이에 한정되는 것은 아니다.
트랜지스터(Qd) 위에는 층간 절연층(160n, 160p)이 위치한다. 층간 절연층(160n, 160p)은 가요성 영역(FA)에 위치하는 층간 절연층(160p)과 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)을 포함하며, 층간 절연층(160p)과 층간 절연층(160n)은 재료 및 구조 중 적어도 하나가 다르다.
가요성 영역(FA)에 위치하는 층간 절연층(160p)은 유기 절연 물질을 포함하고 무기 절연 물질을 포함하는 층은 포함하지 않을 수 있다. 따라서 표시 패널(1)이 가요성 영역(FA)에서 구부러져 접힐 때 곡률 반경을 아주 작게 하여도 층간 절연층(160p)에서 크랙 등의 불량이 발생하는 것을 막을 수 있다. 이 경우 층간 절연층(160p)이 트랜지스터(Qd)의 게이트 전극(124)과 직접 접촉할 수 있다.
이에 반해, 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)은 무기 절연 물질을 포함하고 유기 절연 물질을 포함하지 않을 수 있다. 저가요성 영역(PA, PB)은 주로 구부러지는 영역이 아니므로 층간 절연층(160n)이 무기 절연 물질로 이루어져도 크랙 등의 불량이 생길 가능성이 낮다.
표시 패널(1) 전체의 층간 절연층(160n, 160p)을 모두 유기 절연 물질로 형성하면 무기 절연 물질을 사용하여 층간 절연층(160n, 160p)을 형성하는 경우보다 표시 패널(1)의 제조 공정상 수율이 낮고, 유기 절연 물질을 포함하는 층간 절연층(160n, 160p)이 차지하는 면적이 많아질수록 제조 공정의 수율이 낮아진다. 그러나 본 실시예와 같이 자주 구부러지는 가요성 영역(FA)의 층간 절연층(160p)만 유기 절연 물질을 포함하도록 하여 유기 절연 물질을 포함하는 층간 절연층(160n, 160p)의 면적을 최소화함으로써 가요성 영역(FA)의 불량 발생을 줄이면서 표시 패널(1)의 제조 공정상 수율을 극대화할 수 있다.
저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)이 포함하는 무기 절연 물질은 예를 들어 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON), 불산화 규소(SiOF) 등을 포함할 수 있다.
위에서 설명한 바와 같이 가요성 영역(FA)과 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n, 160p)의 재료가 서로 다른 경우, 트랜지스터(Qd)의 치수(dimension)가 일정하다면 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 반도체층(152)의 이동도(mobility), on/off 비, off시 누설 전류 등의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 반도체층(152)의 특성이 서로 달라질 수 있다. 그러나 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성을 서로 동등하게 맞추기 위해 트랜지스터(Qd)의 채널 영역(154)의 사이즈 및/또는 모양 등의 치수(dimension)를 조절할 수 있다. 구체적으로 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭/채널 길이(Lp)의 비와 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭/채널 길이(Ln)의 비를 서로 다르게 조절할 수 있다.
층간 절연층(160p)이 유기 물질을 포함하는 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 경우 반도체층(152)으로 도핑되는 불순물의 양이 저가요성 영역(PA, PB)에서보다 적을 수 있고, 또한 제조 공정에서 층간 절연층(160p)의 적층 후에 어닐링(annealing)이 어려워 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 이동도(mobility), on/off 비, off시 누설 전류 등의 특성이 저가요성 영역(PA, PB)의 트랜지스터(Qd)보다 열화될 수 있다. 따라서 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성을 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성에 맞추기 위해 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭/채널 길이(Lp)의 비를 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭/채널 길이(Ln)의 비보다 크게 설계할 수 있다.
이와 같이 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성을 서로 동등하게 맞추면 가요성 영역(FA)과 저가요성 영역(PA, PB)의 경계에서 트랜지스터(Qd)의 특성 차이로 인해 영상의 휘도 차이가 시인되는 것을 막을 수 있어 표시 품질을 높일 수 있다.
가요성 영역(FA)에 위치하는 층간 절연층(160p)의 단면상 두께(W1)는 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)의 단면상 두께(W2)와 같을 수도 있고 다를 수도 있다. 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성을 조절하기 위해 가요성 영역(FA)에 위치하는 층간 절연층(160p)의 단면상 두께(W1)를 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)의 단면상 두께(W2)와 다르게 조절할 수 있다.
가요성 영역(FA)과 저가요성 영역(PA, PB)에서 트랜지스터(Qd)의 특성 차이를 극복하기 위해 트랜지스터(Qd)의 치수를 위에서 설명한 바와 같이 조절할 수 있으나, 이로써도 가요성 영역(FA)과 저가요성 영역(PA, PB)에서 트랜지스터(Qd)의 특성 차이를 극복하기 어려울 경우 또는 다른 방법을 사용하고자 할 경우, 가요성 영역(FA)과 저가요성 영역(PA, PB)이 표시하는 영상의 휘도를 피드백하여 화소(PX)에 인가되는 데이터 신호의 값을 조절하여 휘도 차이를 보상할 수도 있다. 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 휘도 차이에 따른 데이터 신호의 보상 값은 별도의 메모리에 저장하여 이용할 수 있다.
가요성 영역(FA)과 저가요성 영역(PA, PB)의 경계에서 층간 절연층(160p)의 측면과 층간 절연층(160n)의 측면은 서로 접촉하며 계면을 형성할 수 있다.
층간 절연층(160n)과 층간 절연층(160p) 사이의 계면은 도 3 내지 도 5에 도시한 바와 같이 대체로 제3 방향(D3)에 평행하고 제1 방향(D1)에 수직일 수 있다. 단면 구조로 볼 때 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면은 기판(110)의 면에 대해 대체로 수직을 이룰 수 있으나 이에 한정되는 것은 아니다.
층간 절연층(160n, 160p)은 단일막 또는 다중막일 수 있다.
층간 절연층(160n, 160p) 및 게이트 절연층(140)은 반도체층(152)의 소스 영역(153) 위에 위치하며 소스 영역(153)과 중첩하는 접촉 구멍(163) 및 드레인 영역(155) 위에 위치하며 드레인 영역(155)과 중첩하는 접촉 구멍(165)을 포함한다.
층간 절연층(160n, 160p) 위에는 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 도전체가 위치한다. 소스 전극(173)은 접촉 구멍(163)을 통해 트랜지스터(Qd)의 소스 영역(153)과 전기적으로 연결되고, 드레인 전극(175)은 접촉 구멍(165)을 통해 트랜지스터(Qd)의 드레인 영역(155)과 전기적으로 연결된다.
층간 절연층(160n, 160p)과 데이터 도전체 위에는 보호막(180)이 위치할 수 있다. 보호막(180)은 무기 절연 물질 및 유기 절연 물질 중 적어도 하나를 포함할 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다. 보호막(180)의 윗면은 실질적으로 평탄할 수 있다.
보호막(180)은 드레인 전극(175) 위에 위치하며 드레인 전극(175)과 중첩하는 접촉 구멍(185)을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 보호막(180)의 접촉 구멍(185)을 통해 드레인 전극(175)과 전기적으로 연결되어 트랜지스터(Qd)를 통해 데이터 전압을 인가받을 수 있다.
본 실시예에 따른 표시 장치는 다양한 구조의 표시 장치일 수 있다. 예를 들어 유기 발광 표시 장치의 경우, 화소 전극(191)과 보호막(180) 위에 화소 정의막(360)이 위치할 수 있다. 화소 정의막(360)은 화소 전극(191) 위에 위치하는 개구부(365)를 포함한다. 화소 정의막(360)의 개구부(365)에는 화소 전극(191) 위에 위치하는 발광층(370)이 위치하고, 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 공통 전압을 인가받을 수 있다. 화소 전극(191), 발광층(370) 및 공통 전극(270)은 함께 유기 발광 다이오드(OLED)를 형성한다. 화소 전극(191)은 유기 발광 다이오드(OLED)의 애노드를 이루고 공통 전극(270)은 유기 발광 다이오드(OLED)의 캐소드를 이루거나 그 반대일 수 있다.
발광층(370)에서 나오는 빛은 기판(110)을 통과해 기판(110)의 아래쪽으로 출광될 수도 있고 기판(110)을 통하지 않고 기판(110)의 위쪽 방향으로 출광될 수도 있다.
화소 전극(191) 위에 위치하는 층들의 구조는 도시한 바에 한정되지 않고 표시 장치의 종류에 따라 다양하게 바뀔 수 있다.
서로 다른 물질을 포함하는 층간 절연층(160n)과 층간 절연층(160p)을 포함하는 표시 패널(1)을 제조하는 방법에 대해 도 3 내지 도 5를 참조하여 설명한다.
기판(110) 또는 별도의 기판(도시하지 않음) 위에 버퍼층(111), 반도체층(152), 게이트 절연층(140, 140s), 그리고 게이트 전극(124)을 형성한 후 기판(110)의 전면 위에 무기 절연 물질을 적층하여 무기 절연 물질층을 형성한다.
다음, 무기 절연 물질층을 사진 공정 등의 패터닝 방법을 이용하여 가요성 영역(FA)에 위치하는 무기 절연 물질층을 제거하여 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n)을 형성한다. 이때 저가요성 영역(PA, PB)에 위치하는 무기 절연 물질층을 패터닝하여 층간 절연층(160n) 및 게이트 절연층(140)의 접촉 구멍(163, 165)을 함께 형성할 수도 있다.
다음, 기판(110)의 전면 위에 유기 절연 물질층을 적층하고 전면 노광, 전면 엣치(etch) 또는 CMP(chemical mechanical polishing) 등의 방법을 이용해 유기 절연 물질층의 윗부분을 제거하여 저가요성 영역(PA, PB)에 위치하는 유기 절연 물질층을 대부분 제거하여 가요성 영역(FA)에만 위치하는 층간 절연층(160p)을 형성한다.
다음, 층간 절연층(160p)을 패터닝하여 가요성 영역(FA)에 위치하는 층간 절연층(160n) 및 게이트 절연층(140)의 접촉 구멍(163, 165)을 형성한다. 앞 단계에서 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n) 및 게이트 절연층(140)의 접촉 구멍(163, 165)을 형성하지 않은 경우, 가요성 영역(FA)에 위치하는 층간 절연층(160n) 및 게이트 절연층(140)의 접촉 구멍(163, 165)을 형성할 때 또는 형성 전후에 저가요성 영역(PA, PB)에 위치하는 층간 절연층(160n) 및 게이트 절연층(140)의 접촉 구멍(163, 165)을 형성할 수도 있다.
다음, 층간 절연층(160n, 160p) 위에 도전성 물질을 적층한 후 패터닝하여 소스 전극(173) 및 드레인 전극(175)을 형성하고, 그 위에 보호막(180)을 적층하고 패터닝하여 접촉 구멍(185)을 형성한다.
다음, 보호막(180) 위에 화소 전극(191)을 형성한다.
이제, 앞에서 설명한 도 1 내지 도 5과 함께 도 6 내지 도 8을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구체적인 구조에 대하여 설명한다.
도 6은 본 발명의 한 실시예에 따른 표시 패널(1)의 가요성 영역(FA)에 위치하는 한 화소(PX)에 대한 배치도이고, 도 7은 본 발명의 한 실시예에 따른 표시 장치의 저가요성 영역(PA, PB)에 위치하는 한 화소(PX)에 대한 배치도이고, 도 8은 본 발명의 한 실시예에 따른 표시 패널(1)의 한 화소(PX)에 대한 등가 회로도이다.
앞에서 설명한 도 3 내지 도 5에 각각 도시한 단면도는 지금부터 설명할 도 6에 도시한 A-AI 선 및 도 7에 도시한 AI-AII 선을 따라 잘라 도시한 단면도에 대응하고, A-AI-AII 선은 도 1에 도시한 A-II 선에 대응한다.
도 3 내지 도 5와 함께 도 6 및 도 7을 참조하면, 기판(110) 위에 게이트 신호를 전달하는 게이트선(121), 데이터 신호를 전달하는 데이터선(171), 구동 전압을 전달하는 구동 전압선(172) 등의 신호선, 스위칭 반도체층(152s) 및 스위칭 게이트 전극(124s)을 포함하는 스위칭 트랜지스터(Qs), 스위칭 소스 전극(173s), 그리고 스위칭 드레인 전극(175s)이 더 위치할 수 있다.
게이트선(121)은 대략 제1 방향(D1)으로 뻗는 부분을 포함하고 데이터선(171) 및 구동 전압선(172)은 각각 대략 제2 방향(D2)으로 뻗는 부분을 포함할 수 있다.
스위칭 반도체층(152s)은 스위칭 트랜지스터(Qs)의 채널이 형성되는 채널 영역(154s), 채널 영역(154s)의 양쪽에 각각 위치하는 스위칭 소스 영역(153s) 및 스위칭 드레인 영역(155s)을 포함한다. 스위칭 반도체층(152s)은 예를 들어 금속 산화물, 다정질 규소 또는 비정질 규소 등을 포함할 수 있으며 트랜지스터(Qd)의 반도체층(152)과 동일한 층에 위치할 수 있으나 이에 한정되는 것은 아니다.
스위칭 소스 영역(153s) 및 스위칭 드레인 영역(155s)의 캐리어 농도는 스위칭 채널 영역(154s)의 캐리어 농도보다 크고 스위칭 소스 영역(153s) 및 스위칭 드레인 영역(155s)은 도전성이다.
스위칭 게이트 전극(124s)은 게이트 절연층(140, 140s)을 사이에 두고 스위칭 반도체층(152s)의 채널 영역(154s)과 중첩한다. 스위칭 게이트 전극(124s)은 트랜지스터(Qd)의 게이트 전극(124)과 동일한 층에 위치할 수 있다. 스위칭 게이트 전극(124s)은 게이트선(121)과 연결되어 게이트 신호를 인가받을 수 있다. 게이트선(121)은 스위칭 게이트 전극(124s)과 동일한 층에 위치할 수 있으나 이에 한정되는 것은 아니다.
층간 절연층(160n, 160p)은 스위칭 반도체층(152s)의 스위칭 소스 영역(153s) 위에 위치하는 접촉 구멍(163s) 및 스위칭 드레인 영역(155s) 위에 위치하는 접촉 구멍(165s)을 더 포함할 수 있다.
스위칭 소스 전극(173s) 및 스위칭 드레인 전극(175s)은 앞에서 설명한 데이터 도전체와 동일한 층에 위치할 수 있다. 스위칭 소스 전극(173s)은 접촉 구멍(163s)을 통해 스위칭 트랜지스터(Qs)의 스위칭 소스 영역(153s)과 전기적으로 연결되고, 스위칭 드레인 전극(175s)은 접촉 구멍(165s)을 통해 스위칭 트랜지스터(Qs)의 스위칭 드레인 영역(155s)과 전기적으로 연결된다.
스위칭 소스 전극(173s)은 데이터선(171)과 연결되어 데이터 신호를 인가받아 스위칭 트랜지스터(Qs)에 전달할 수 있다. 데이터선(171)은 스위칭 소스 전극(173s)과 동일한 층에 위치할 수 있으나 이에 한정되는 것은 아니다.
층간 절연층(160n, 160p)은 앞에서 설명한 트랜지스터(Qd)의 게이트 전극(124) 위에 위치하는 접촉 구멍(164)을 더 포함할 수 있다. 스위칭 드레인 전극(175s)은 접촉 구멍(164)을 통해 게이트 전극(124)과 전기적으로 연결될 수 있다. 따라서 트랜지스터(Qd)의 게이트 전극(124)은 스위칭 트랜지스터(Qs)의 스위칭 드레인 영역(155s)으로부터 전달되는 전압을 인가받을 수 있다.
트랜지스터(Qd)의 소스 전극(173)은 구동 전압선(172)과 연결되어 구동 전압을 전달받을 수 있다. 구동 전압선(172)은 소스 전극(173)과 동일한 층에 위치할 수 있으나 이에 한정되는 것은 아니다.
앞에서 설명한 바와 같이, 가요성 영역(FA)에 위치하는 도 6의 트랜지스터(Qd)의 채널 영역(154)의 채널 폭(Wp)/채널 길이(Lp)의 값과 저가요성 영역(PA, PB)에 위치하는 도 7의 트랜지스터(Qd)의 채널 영역(154)의 채널 폭(Wn)/채널 길이(Ln)의 값이 서로 다르게 조절될 수 있다. 도 6 및 도 7을 참조하면, 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 채널 폭(Wp)/채널 길이(Lp)의 값이 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 채널 폭(Wn)/채널 길이(Ln)의 값보다 클 수 있다. 만약 채널 길이(Ln, Lp)가 일정하다면 도 6 및 도 7에 도시한 바와 같이 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭(Wp)이 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 채널 영역(154)의 채널 폭(Wn)보다 클 수 있다.
도 7 및 도 8에 도시한 실시예에 따른 표시 장치의 한 화소(PX)의 등가 회로는 도 8에 도시한 바와 같다. 도 8을 참조하면, 한 화소(PX)는 스위칭 트랜지스터(Qs), 트랜지스터(Qd), 축전기(Cst) 및 유기 발광 다이오드(OLED)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자는 게이트선(121)에 연결되어 있고 입력 단자는 데이터선(171)에 연결되어 있으며 출력 단자는 트랜지스터(Qd)의 제어 단자에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)이 전달하는 게이트 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 트랜지스터(Qd)의 제어 단자에 전달한다.
트랜지스터(Qd)의 입력 단자는 구동 전압선(172)에 연결되어 있고 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 출력한다.
축전기(Cst)는 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있고, 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 트랜지스터(Qd)는 도시한 바와 같이 PMOS와 같은 P형 트랜지스터일 수도 있고 NMOS와 같은 N형 트랜지스터일 수도 있다. 스위칭 트랜지스터(Qs) 및 트랜지스터(Qd)의 채널형은 서로 같을 수도 있고 다를 수도 있다. 스위칭 트랜지스터(Qs) 및 트랜지스터(Qd)의 채널형에 따라 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계가 바뀔 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 9 내지 도 17을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 다양한 단면 구조에 대해 설명한다.
도 9 내지 도 17은 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 예이다.
도 9 내지 도 11을 참조하면 본 실시예에 따른 표시 장치는 앞에서 설명한 도 3 내지 도 5에 도시한 실시예와 대부분 동일하나, 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계에서 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면이 제3 방향(D3)에 평행하지 않고 제1 방향(D1)과도 수직을 이루지 않을 수 있다. 단면 구조로 볼 때 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면은 기판(110)의 면 또는 층간 절연층(160n, 160p)의 윗면의 연장 방향에 대해 비스듬하게 기울어져 있을 수 있다. 이에 따르면 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면의 면적이 커져 표시 패널(1)의 가요성 영역(FA)에서 반복적인 변형이 있어도 층간 절연층(160n)과 층간 절연층(160p)이 계면에서 서로 분리되는 것을 줄일 수 있다.
도 12 내지 도 14를 참조하면 본 실시예에 따른 표시 장치는 앞에서 설명한 도 9 내지 도 11에 도시한 실시예와 대부분 동일하나, 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면이 평평하지 않고 적어도 한 부분에서 꺾여 계단형을 이룰 수 있다. 예를 들어 도 12 내지 도 14에 각각 도시한 바와 같이 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면은 제3 방향(D3)에 수직인 적어도 한 부분 및 이에 연결되어 있으며 제3 방향(D3)에 대체로 나란한 복수의 부분을 포함할 수 있다.
이와 달리 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면은 다양한 형태의 요철 형태의 계면을 이룰 수도 있다.
이로써 층간 절연층(160n)과 층간 절연층(160p) 사이의 계면의 면적이 커져 표시 패널(1)의 가요성 영역(FA)에 반복적인 변형이 있어도 층간 절연층(160n)과 층간 절연층(160p)이 서로 분리되는 것을 더욱 줄일 수 있다.
도 15 내지 도 17을 참조하면 본 실시예에 따른 표시 장치는 앞에서 설명한 도 9 내지 도 11에 도시한 실시예와 대부분 동일하나, 가요성 영역(FA)에 위치하며 단면상으로는 층간 절연층(160p)과 트랜지스터(Qd) 사이에 위치하는 절연층(160nb)을 더 포함할 수 있다. 절연층(160nb)은 무기 절연 물질을 포함한다.
이에 따라 가요성 영역(FA)에서도 저가요성 영역(PA, PB)과 같이 트랜지스터(Qd) 바로 위에 무기 절연 물질로 이루어진 절연층(160nb)이 위치한다. 따라서 표시 장치의 제조 공정에서 가요성 영역(FA)과 저가요성 영역(PA, PB) 모두에서 트랜지스터(Qd)의 형성 후 바로 무기 절연 물질층을 적층하게 되므로, 무기 절연 물질층의 적층시 불순물이 반도체층(152)으로 도핑되는 양이나 무기 절연 물질층의 적층 후 무기 절연 물질층으로부터 반도체층(152)으로 확산되는 불순물의 양이 가요성 영역(FA)과 저가요성 영역(PA, PB) 모두에서 비슷할 수 있다. 또한 가요성 영역(FA)과 저가요성 영역(PA, PB) 모두에서 절연층(160nb) 및 층간 절연층(160n)의 적층 후 어닐링을 수행하기 용이하므로 어닐링을 통해 가요성 영역(FA)과 저가요성 영역(PA, PB)의 트랜지스터(Qd)의 특성을 동일하게 향상할 수 있다. 이에 따라 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성의 차이를 줄일 수 있고 트랜지스터(Qd)의 신뢰성을 높일 수 있다.
가요성 영역(FA)의 절연층(160nb)의 단면상 두께는 저가요성 영역(PA, PB)의 층간 절연층(160n)의 단면상 두께보다 작을 수 있다. 가요성 영역(FA)의 절연층(160nb)과 저가요성 영역(PA, PB)의 층간 절연층(160n)은 하나의 공정에서 하나의 광마스크를 이용하여 함께 형성될 수 있다. 예를 들어 기판(110) 위에 무기 절연 물질층을 도포한 후 가요성 영역(FA)과 저가요성 영역(PA, PB)에 대응하는 투과율이 서로 다른 광마스크를 무기 절연 물질층 위에 위치시키고 노광하여 가요성 영역(FA)의 절연층(160nb)과 저가요성 영역(PA, PB)의 층간 절연층(160n)을 형성할 수 있다.
이제, 앞에서 설명한 도면들과 함께 도 18 내지 도 23을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 평면상 구조에 대해 설명한다.
도 18 내지 도 23은 각각 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.
먼저 도 18을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1A)은 앞에서 설명한 실시예에 따른 표시 패널(1)과 대부분 동일하나 가요성 영역(FA)과 저가요성 영역(PA, PB)의 경계 부근에서의 구조가 다를 수 있다. 구체적으로 저가요성 영역(PA, PB)은 가요성 영역(FA) 부근에 위치하는 복수의 유기 섬형 영역(organic island region)(FAI)을 포함할 수 있다.
유기 섬형 영역(FAI)은 저가요성 영역(PA, PB)에 위치하지만 유기 섬형 영역(FAI)의 단면 구조는 가요성 영역(FA)의 단면 구조와 실질적으로 동일할 수 있다. 즉, 유기 섬형 영역(FAI)의 단면 구조는 앞에서 설명한 도 3 내지 도 5와 도 9 내지 도 17에 도시한 단면 구조 중 층간 절연층(160p)을 포함하는 가요성 영역(FA)에 대한 좌측 화소(PX)의 단면 구조와 동일할 수 있다.
각 유기 섬형 영역(FAI)은 하나 이상의 화소(PX)에 대응하는 영역일 수 있다. 도 18은 하나의 유기 섬형 영역(FAI)이 하나의 화소(PX)에 대응하는 영역인 예를 도시한다.
복수의 유기 섬형 영역(FAI)은 도 18에 도시한 바와 같이 서로 이격되어 있을 수도 있고 적어도 일부는 서로 접할 수도 있다. 또한 복수의 유기 섬형 영역(FAI)은 도 18에 도시한 바와 같이 규칙적으로 배열되어 있을 수도 있고 불규칙적으로 배열되어 있을 수도 있다.
가요성 영역(FA)에 가장 인접한 유기 섬형 영역(FAI)은 도 18에 도시한 바와 같이 가요성 영역(FA)의 가장자리 경계와 이격되어 있을 수도 있고 가요성 영역(FA)과 연결되어 있을 수도 있다.
복수의 유기 섬형 영역(FAI)의 분포는 도 18에 도시한 바와 같이 가요성 영역(FA)에서 멀어질수록 점차 소해져(sparse) 그 분포 밀도가 작아질 수 있다.
앞에서 설명한 바와 같이 층간 절연층(160p)을 포함하는 가요성 영역(FA)과 층간 절연층(160n)을 포함하는 저가요성 영역(PA, PB)에서 트랜지스터(Qd)의 특성 간에 차이가 생길 수 있으므로 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계에서 시인되는 영상의 휘도에 차이가 생길 가능성이 있다. 그러나 본 실시예와 같이 가요성 영역(FA)과 저가요성 영역(PA, PB)의 경계에 분포 밀도가 점차 변하는 복수의 유기 섬형 영역(FAI)을 배치함으로써 트랜지스터(Qd) 상부에 위치하는 층간 절연층(160n, 160p)의 재료 차이에 기인하여 영상의 휘도 차이가 시인되는 것을 방지할 수 있다.
다음 도 19를 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1B)은 앞에서 설명한 실시예에 따른 도 18에 도시한 표시 패널(1A)과 대부분 동일하나 유기 섬형 영역(FAI)의 분포 형태가 다를 수 있다. 가요성 영역(FA)에 가장 인접한 유기 섬형 영역(FAI)은 가요성 영역(FA)과 연결되어 있을 수 있다. 또한 제2 방향(D2)으로 배열된 복수의 유기 섬형 영역(FAI)은 하나의 열을 이루고, 인접한 유기 섬형 영역(FAI)의 두 열의 인접한 가장자리는 실질적으로 일치할 수도 있고 이격되어 있을 수도 있다.
도 18 및 도 19에 도시한 실시예에서 가요성 영역(FA)을 중심으로 양쪽에 위치하는 복수의 유기 섬형 영역(FAI)의 배치 형태는 가상의 중심선(CL)을 기준으로 서로 대칭일 수 있다.
다음 도 20을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1C)은 앞에서 설명한 실시예에 따른 표시 패널(1)과 대부분 동일하나 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계가 평면상 구조로 볼 때 직선을 이루지 않고 구불구불한 곡선을 이룰 수 있다.
다음 도 21을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1D)은 앞에서 설명한 도 20에 도시한 실시예에 따른 표시 패널(1C)과 대부분 동일하나 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계가 평면상 지그재그 형태로 뻗을 수 있다. 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계는 제1 방향(D1) 및 제2 방향(D2)에 비스듬한 방향으로 뻗을 수 있다.
다음 도 22 및 도 23을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1E)은 앞에서 설명한 도 21에 도시한 실시예에 따른 표시 패널(1D)과 대부분 동일하나 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계가 평면상 요철 형태를 이룰 수 있다. 즉, 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계선은 번갈아 위치하는 제1 방향(D1)에 나란하게 뻗는 부분과 제2 방향(D2)에 나란하게 뻗는 부분을 포함할 수 있다. 가요성 영역(FA)의 마주하는 두 가장자리 경계는 도 22에 도시한 바와 같이 서로 동일한 형태를 가질 수도 있고 도 23에 도시한 바와 같이 가상의 중심선(CL)을 기준으로 서로 대칭일 수도 있다.
도 20 내지 도 23에 도시한 실시예에서 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계의 형태가 제2 방향(D2)을 따라 바뀌는 공간적 주기는 대략 하나 이상의 화소(PX)의 제2 방향(D2)의 길이와 같을 수 있으나 이에 한정되는 것은 아니다.
도 20 내지 도 23에 도시한 실시예에 따르면 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계를 직선으로 하는 경우에 비해 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이의 경계에서 영상의 휘도 차이가 시인되는 것을 줄일 수 있다.
다음, 도 24 내지 도 28을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대해 설명한다.
도 24는 본 발명의 한 실시예에 따른 표시 장치의 평면도이고, 도 25 내지 도 27은 각각 도 24에 도시한 표시 장치를 B-BII 선을 따라 잘라 도시한 단면도의 예이고, 도 28은 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.
먼저 도 24 내지 도 27을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1G)은 앞에서 설명한 실시예에 따른 표시 패널(1)과 대부분 동일하나 가요성 영역(FA)의 구조가 다를 수 있다. 구체적으로, 가요성 영역(FA)은 복수의 무기 섬형 영역(inorganic island region)(PBA)을 포함할 수 있다.
도 25 내지 도 27을 참조하면 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1G)은 앞에서 설명한 도 15 내지 도 17에 도시한 실시예와 대부분 동일하나, 가요성 영역(FA)에서 층간 절연층(160p)과 트랜지스터(Qd) 사이에 무기 절연 물질을 포함하는 절연층(160na)이 더 위치할 수 있고, 절연층(160na)이 형성된 영역은 평면상 무기 섬형 영역(PBA)에 대응한다.
절연층(160na)은 가요성 영역(FA)의 전면에 형성되어 있지는 않고 트랜지스터(Qd)가 형성되어 있는 영역에만 제한되어 형성되어 있는 복수의 섬형 부분을 포함한다. 즉, 절연층(160na)이 형성된 각 영역은 섬형으로서 무기 섬형 영역(PBA)의 영역과 실질적으로 동일할 수 있다. 따라서 층간 절연층(160p)은 버퍼층(111) 또는 게이트 절연층(140)과 직접 접촉하는 부분을 포함할 수 있다.
이와 같이 가요성 영역(FA)에 위치하는 트랜지스터(Qd) 위에 바로 유기 물질 절연층인 층간 절연층(160p)을 위치시키지 않고 무기 절연 물질을 포함하는 절연층(160na)을 위치시킴으로써 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성을 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)와 같은 수준으로 향상시킬 수 있다. 이에 따라 가요성 영역(FA)에 위치하는 트랜지스터(Qd)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(Qd)의 특성의 차이를 줄일 수 있고 트랜지스터(Qd)의 신뢰성을 높일 수 있다. 이와 동시에, 트랜지스터(Qd)가 형성된 영역을 제외한 가요성 영역(FA)의 대부분에서는 버퍼층(111) 또는 게이트 절연층(140, 140s)과 보호막(180) 사이에 유기 절연 물질로만 이루어진 층간 절연층(160p)이 위치하므로 가요성 영역(FA)이 구부러질 때 곡률 변경을 작게 하면서도 크랙과 같은 불량이 발생하는 것을 방지할 수 있다.
무기 섬형 영역(PBA)의 모양은 도시한 바와 같이 원형일 수 있으나 이에 한정되지 않는다.
다음 도 28을 참조하면, 본 실시예에 따른 표시 장치가 포함하는 표시 패널(1H)은 앞에서 설명한 도 24에 도시한 실시예에 따른 표시 패널(1G)과 대부분 동일하나 무기 섬형 영역(PBA)의 배치 형태가 다를 수 있다. 구체적으로, 무기 섬형 영역(PBA)의 배치 밀도는 저가요성 영역(PA, PB)로부터 멀어질수록 소하고 그 반대로 갈수록 밀해질 수 있다. 본 실시예에 따르면 가요성 영역(FA)에 위치하는 트랜지스터(Qd) 중 일부 위에는 절연층(160na)이 위치하고 나머지 위에는 절연층(160na)이 위치하지 않을 수 있다.
무기 섬형 영역(PBA)의 모양은 도시한 바와 같이 사각형일 수 있으나 이에 한정되지 않는다.
이제, 도 29 및 도 30을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대해 설명한다.
도 29 및 도 30은 각각 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.
먼저 도 29를 참조하면, 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널(1I)은 앞에서 설명한 도 1에 도시한 실시예에 따른 표시 패널(1)과 대부분 동일하나 서로 다른 방향으로 연장되어 있는 복수의 가요성 영역(FC, FD) 및 복수의 저가요성 영역(PD, PE, PF, PG)을 포함할 수 있다.
도 29는 표시 패널(1I)이 서로 다른 방향으로 연장되어 있는 두 개의 가요성 영역(FC, FD)을 포함하는 예를 도시한다. 하나의 가요성 영역(FC)은 대체로 제2 방향(D2)에 나란한 방향으로 연장되고 다른 하나의 가요성 영역(FD)은 대체로 제1 방향(D1)에 나란한 방향으로 연장되어 있으나 이에 한정되는 것은 아니다. 두 개의 가요성 영역(FC, FD)은 서로 교차할 수 있다. 표시 패널(1I)은 가요성 영역(FC, FD) 각각에서 구부러져 전체적으로는 2회 이상 접힐 수 있다.
본 실시예에 따른 표시 패널(1I)의 가요성 영역(FC, FD)의 단면 구조는 앞에서 설명한 여러 실시예에 따른 가요성 영역(FA)의 단면 구조와 동일할 수 있고, 저가요성 영역(PD, PE, PF, PG)의 단면 구조는 앞에서 설명한 여러 실시예에 따른 저가요성 영역(PA, PB)의 단면 구조와 동일할 수 있다.
다음 도 30을 참조하면, 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널(1J)은 앞에서 설명한 도 1에 도시한 실시예에 따른 표시 패널(1)과 대부분 동일하나 복수의 가요성 영역(FA, FB)을 포함할 수 있다. 복수의 가요성 영역(FA, FB)은 도시한 바와 같이 서로 나란하게 연장되어 있을 수 있으나 이에 한정되지 않는다. 이웃한 가요성 영역(FA, FB) 사이에는 저가요성 영역(PA, PB, PC)이 위치할 수 있다.
이제, 도 31 내지 도 34를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대해 설명한다.
도 31 내지 도 33은 각각 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 예이고, 도 34는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도의 한 예이다.
도 31 내지 도 33을 참조하면 본 실시예에 따른 표시 장치는 액정 표시 장치로서 앞에서 설명한 도 3 내지 도 5에 도시한 실시예와 대부분 동일한 구조를 가지나 화소 전극(191) 위에 위치하는 층의 구조가 다를 수 있다.
본 실시예에 따르면 화소 전극(191) 위에는 복수의 액정 분자를 포함하는 액정층(3)이 위치하고, 액정층(3) 위에는 화소 전극(191)과 대향하는 상부층(200)이 위치할 수 있다. 상부층(200)은 기판(110)과 다른 별도의 기판 또는 절연층을 포함할 수 있다. 또한 상부층(200)은 화소 전극(191)과 함께 액정층(3)에 전기장을 생성할 수 있는 공통 전극(도시하지 않음)을 포함할 수 있다. 이와 달리 공통 전극이 액정층(3)과 트랜지스터(Qd) 사이에 위치할 수도 있다.
도 31 내지 도 33의 각 화소(PX)에 대응하는 단면도는 도 34에 도시한 C-C' 선을 잘라 도시한 단면도에 대응하고, 도 31 내지 도 33에 도시한 A-AI-AII 선은 도 1에 도시한 A-II 선에 대응한다.
도 31 내지 도 33과 함께 도 34를 참조하면, 기판(110) 위에 게이트 신호를 전달하는 게이트선(121L), 데이터 신호를 전달하는 데이터선(171L) 등의 신호선이 더 위치할 수 있다.
채널 영역(154), 소스 영역(153) 및 드레인 영역(155)을 포함하는 반도체층(152)은 게이트 전극(124)과 함께 트랜지스터(QL)를 이룬다. 게이트 전극(124)은 게이트선(121L)과 연결되어 게이트 신호를 인가받을 수 있다. 게이트선(121L)은 게이트 전극(124)과 동일한 층에 위치할 수도 있고 다른 층에 위치할 수도 있다.
트랜지스터(QL)의 소스 영역(153)과 연결되어 있는 소스 전극(173)은 데이터선(171L)과 연결되어 데이터 신호를 인가받을 수 있다. 데이터선(171L)은 소스 전극(173)과 다른 층에 위치할 수도 있고 동일한 층에 위치할 수도 있다. 데이터선(171L)이 소스 전극(173)과 다른 층에 위치하는 경우 층간 절연층(160n, 160p)은 데이터선(171L)과 중첩하는 접촉 구멍(162)을 포함할 수 있다.
본 실시예에 따른 액정 표시 장치는, 게이트선(121L)의 게이트 신호에 따라 트랜지스터(QL)가 턴온/오프되고, 턴온된 트랜지스터(QL)를 통해 데이터선(171L)의 데이터 신호의 전압이 화소 전극(191)에 전달될 수 있다. 전압을 인가받은 화소 전극(191)은 액정층(3)에 전기장을 생성하고, 이에 따라 액정층(3)의 액정 분자의 배열이 제어되어 액정층(3)을 통과하는 광의 광학적 특성이 제어될 수 있다.
가요성 영역(FA)에 위치하는 트랜지스터(QL)의 채널 폭(W)/채널 길이(L)의 값은 저가요성 영역(PA, PB)에 위치하는 트랜지스터(QL)의 채널 폭(W)/채널 길이(L)의 값과 다를 수 있다. 이로써 가요성 영역(FA)에 위치하는 트랜지스터(QL)의 특성과 저가요성 영역(PA, PB)에 위치하는 트랜지스터(QL)의 특성을 서로 동일하게 맞출 수 있다. 이외에도 화소(PX)에 인가되는 데이터 신호를 조절하여 가요성 영역(FA)과 저가요성 영역(PA, PB) 사이에서 영상의 휘도 차이가 시인되는 것을 방지할 수도 있다.
도 35는 도 1에 도시한 표시 장치를 A-AII 선을 따라 잘라 도시한 단면도의 다른 예이다.
도 35를 참조하면, 본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 기판(110)은 가요성 영역(FA)에 대응하는 개구부(110A)를 포함할 수 있다. 특히 기판(110)이 비가요성인 경우 가요성 영역(FA)에서 기판(110)이 제거되어 있으므로 표시 패널이 가요성 영역(FA)에서 자유롭게 구부러질 수 있다.
다음, 도 35 및 도 36을 참조하여 본 발명의 한 실시예에 따른 표시 장치가 자동차에 사용되는 예에 대해 설명한다.
도 36은 본 발명의 한 실시예에 따른 표시 장치가 자동차 내부에 사용되는 예를 나타낸 도면이고, 도 37은 도 36에 도시한 표시 장치의 일부가 구부러진 상태에서 사용되는 예를 나타낸 도면이다.
도 35를 참조하면, 본 발명의 실시예에 따른 표시 장치의 표시 패널(1)은 앞에서 설명한 도 1 내지 도 17에 도시한 실시예 외에도 도 18 내지 도 34에 도시한 실시예들에 따른 표시 패널과 같을 수 있다.
표시 패널(1)은 자동차의 운전석과 조수석에서 모두 볼 수 있는 곳(예를 들어 대시 보드 위나 센터페시아 앞)에 설치될 수 있다. 표시 패널(1)이 제1 방향(D1)에 평행한 상태로 펴져 있을 때에는 도 35에 도시한 바와 같이 운전석 및 조수석에 앉은 사용자가 동일한 영상(ImC)을 관찰할 수 있다. 이 경우에는 운전석의 운전자가 운전하지 않는 상태일 수 있다. 이에 따르면 운전석과 조수석에 앉은 사용자가 함께 넓은 화면의 영상을 즐길 수 있다.
도 36을 참조하면, 표시 패널(1)은 가상의 중심선(CL)에서 구부러질 수 있다. 이때 별도의 구동 장치(PP)를 통해 표시 패널(1)의 형태가 바뀔 수 있다. 변형된 상태(1')의 화면은 복수의 부분으로 구분되어 별도의 영상을 표시할 수 있다. 이 경우에는 운전석의 운전자가 운전하는 상태일 수 있다.
도 36에 도시한 바와 같이 운전석을 향하는 화면은 운전자용 영상(ImA)을 표시하고 조수석을 향하는 화면은 조수용 영상(ImB)을 표시할 수 있다. 두 영상(ImA, ImB)은 서로 다를 수 있다. 예를 들어 운전자용 영상(ImA)은 네비게이션 영상과 같이 운전과 관련된 영상일 수 있고 조수용 영상(ImB)은 운전과 관련이 없는 영상일 수 있다.
이와 같이 접힐 수 있는 표시 장치를 자동차에 적용함으로써 차량용 표시 장치의 가치를 극대화할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 111: 버퍼층
121: 게이트선 124: 게이트 전극
140, 140s: 게이트 절연층 152: 반도체층
160n, 160p: 층간 절연층 162, 163, 165: 접촉 구멍
173: 소스 전극 175: 드레인 전극
180: 보호막 191: 화소 전극

Claims (20)

  1. 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고,
    상기 가요성 영역은,
    제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터,
    상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고
    상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고,
    상기 저가요성 영역은,
    제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터,
    상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고
    상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고,
    상기 제1 층간 절연층은 유기 절연 물질을 포함하고,
    상기 제2 층간 절연층은 무기 절연 물질을 포함하고,
    상기 제1 트랜지스터의 채널 폭/채널 길이의 비는 상기 제2 트랜지스터의 채널 폭/채널 길이의 비와 다른
    표시 장치.
  2. 제1항에서,
    상기 제1 트랜지스터의 채널 폭/채널 길이의 비가 상기 제2 트랜지스터의 채널 폭/채널 길이의 비보다 큰 표시 장치.
  3. 제2항에서,
    상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층의 측면과 상기 제2 층간 절연층의 측면이 접촉하는 표시 장치.
  4. 제3항에서,
    상기 제1 게이트 전극과 상기 제1 도전체 사이에는 상기 제1 층간 절연층만 위치하고, 상기 제2 게이트 전극과 상기 제2 도전체 사이에는 상기 제2 층간 절연층만 위치하는 표시 장치.
  5. 제3항에서,
    상기 제1 트랜지스터는 상기 제1 게이트 전극과 상기 제1 반도체층 사이에 위치하는 제1 게이트 절연층을 포함하고,
    상기 제2 트랜지스터는 상기 제2 게이트 전극과 상기 제2 반도체층 사이에 위치하는 제2 게이트 절연층을 포함하는
    표시 장치.
  6. 제5항에서,
    상기 제1 게이트 절연층은 유기 절연 물질을 포함하는 표시 장치.
  7. 제6항에서,
    상기 제1 게이트 절연층은 상기 제1 게이트 전극과 상기 제1 반도체층 사이에만 위치하고 상기 제1 반도체층의 일부와 중첩하지 않는 표시 장치.
  8. 제3항에서,
    상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이의 계면은 상기 제1 층간 절연층 또는 상기 제2 층간 절연층의 윗면의 연장 방향에 대해 기울어져 있는 표시 장치.
  9. 제3항에서,
    상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이의 계면은 계단형 또는 요철 형태를 이루는 표시 장치.
  10. 제3항에서,
    상기 가요성 영역은 상기 제1 층간 절연층과 상기 제1 트랜지스터 사이에 위치하는 제1 무기 절연층을 더 포함하는 표시 장치.
  11. 제10항에서,
    상기 제1 무기 절연층은 복수의 섬형 부분을 포함하고,
    상기 각 섬형 부분은 상기 제1 트랜지스터가 위치하는 영역에만 한정되어 위치하는
    표시 장치.
  12. 제11항에서,
    상기 제1 무기 절연층이 포함하는 상기 복수의 섬형 부분의 평면상 분포 밀도는 상기 저가요성 영역에 가까워질수록 밀해지는 표시 장치.
  13. 제1항에서,
    상기 저가요성 영역은 상기 가요성 영역과 인접하여 배치되어 있는 복수의 유기 섬형 영역을 포함하고,
    상기 유기 섬형 영역은,
    제3 반도체층 및 제3 게이트 전극을 포함하는 제3 트랜지스터,
    상기 제3 반도체층과 연결되어 있는 제3 도전체, 그리고
    상기 제3 트랜지스터와 상기 제3 도전체 사이에 위치하는 제3 층간 절연층을 포함하고,
    상기 제3 층간 절연층은 유기 절연 물질을 포함하는
    표시 장치.
  14. 제13항에서,
    상기 복수의 유기 섬형 영역의 평면상 분포 밀도는 상기 가요성 영역에서 멀어질수록 점차 작아지는 표시 장치.
  15. 제1항에서,
    평면상 구조로 볼 때 상기 가요성 영역과 상기 저가요성 영역 사이의 경계는 직선으로 뻗는 표시 장치.
  16. 제1항에서,
    평면상 구조로 볼 때 상기 가요성 영역과 상기 저가요성 영역 사이의 경계는 구불구불하거나 요철을 이루거나 지그재그로 뻗는 표시 장치.
  17. 제1항에서,
    상기 가요성 영역은 서로 이격된 복수의 무기 섬형 영역을 포함하고,
    상기 무기 섬형 영역은 상기 제1 트랜지스터와 상기 제1 층간 절연층 사이에 위치하는 제1 무기 절연층을 포함하는
    표시 장치.
  18. 제1항에서,
    상기 표시 장치는 유기 발광층을 포함하는 유기 발광 표시 장치인 표시 장치.
  19. 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고,
    상기 가요성 영역은,
    제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터,
    상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고
    상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고,
    상기 저가요성 영역은,
    제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터,
    상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고
    상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고,
    상기 제1 층간 절연층은 유기 절연 물질을 포함하고 상기 제1 게이트 전극과 접촉하고,
    상기 제2 층간 절연층은 무기 절연 물질을 포함하는
    표시 장치.
  20. 가요성 영역 및 상기 가요성 영역보다 낮은 유연성을 가지는 저가요성 영역을 포함하는 표시 패널을 포함하고,
    상기 가요성 영역은,
    제1 반도체층 및 제1 게이트 전극을 포함하는 제1 트랜지스터,
    상기 제1 반도체층과 연결되어 있는 제1 도전체, 그리고
    상기 제1 트랜지스터와 상기 제1 도전체 사이에 위치하는 제1 층간 절연층을 포함하고,
    상기 저가요성 영역은,
    제2 반도체층 및 제2 게이트 전극을 포함하는 제2 트랜지스터,
    상기 제2 반도체층과 연결되어 있는 제2 도전체, 그리고
    상기 제2 트랜지스터와 상기 제2 도전체 사이에 위치하는 제2 층간 절연층을 포함하고,
    상기 제1 층간 절연층은 유기 절연 물질을 포함하고,
    상기 제2 층간 절연층은 무기 절연 물질을 포함하고,
    상기 가요성 영역과 상기 저가요성 영역의 경계에서 상기 제1 층간 절연층의 측면과 상기 제2 층간 절연층의 측면이 접촉하는
    표시 장치.
KR1020160030279A 2016-03-14 2016-03-14 표시 장치 KR102509088B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160030279A KR102509088B1 (ko) 2016-03-14 2016-03-14 표시 장치
US15/442,283 US10957754B2 (en) 2016-03-14 2017-02-24 Display device
EP17160922.5A EP3220420B1 (en) 2016-03-14 2017-03-14 Display device
CN201710148354.4A CN107302007B (zh) 2016-03-14 2017-03-14 显示装置
TW106108342A TWI730064B (zh) 2016-03-14 2017-03-14 顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160030279A KR102509088B1 (ko) 2016-03-14 2016-03-14 표시 장치

Publications (2)

Publication Number Publication Date
KR20170107124A true KR20170107124A (ko) 2017-09-25
KR102509088B1 KR102509088B1 (ko) 2023-03-10

Family

ID=58360850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160030279A KR102509088B1 (ko) 2016-03-14 2016-03-14 표시 장치

Country Status (5)

Country Link
US (1) US10957754B2 (ko)
EP (1) EP3220420B1 (ko)
KR (1) KR102509088B1 (ko)
CN (1) CN107302007B (ko)
TW (1) TWI730064B (ko)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190036149A (ko) * 2017-09-27 2019-04-04 엘지디스플레이 주식회사 표시 장치
US11116098B2 (en) 2018-12-10 2021-09-07 Corning Incorporated Dynamically bendable automotive interior display systems
US11292343B2 (en) 2016-07-05 2022-04-05 Corning Incorporated Cold-formed glass article and assembly process thereof
US11332011B2 (en) 2017-07-18 2022-05-17 Corning Incorporated Cold forming of complexly curved glass articles
US11331886B2 (en) 2016-06-28 2022-05-17 Corning Incorporated Laminating thin strengthened glass to curved molded plastic surface for decorative and display cover application
US11384001B2 (en) 2016-10-25 2022-07-12 Corning Incorporated Cold-form glass lamination to a display
US11459268B2 (en) 2017-09-12 2022-10-04 Corning Incorporated Tactile elements for deadfronted glass and methods of making the same
US11518146B2 (en) 2018-07-16 2022-12-06 Corning Incorporated Method of forming a vehicle interior system
US11550148B2 (en) 2017-11-30 2023-01-10 Corning Incorporated Vacuum mold apparatus, systems, and methods for forming curved mirrors
US11586306B2 (en) 2017-01-03 2023-02-21 Corning Incorporated Vehicle interior systems having a curved cover glass and display or touch panel and methods for forming the same
US11597672B2 (en) 2016-03-09 2023-03-07 Corning Incorporated Cold forming of complexly curved glass articles
US11660963B2 (en) 2017-09-13 2023-05-30 Corning Incorporated Curved vehicle displays
US11685684B2 (en) 2017-05-15 2023-06-27 Corning Incorporated Contoured glass articles and methods of making the same
US11685685B2 (en) 2019-07-31 2023-06-27 Corning Incorporated Method and system for cold-forming glass
US11718071B2 (en) 2018-03-13 2023-08-08 Corning Incorporated Vehicle interior systems having a crack resistant curved cover glass and methods for forming the same
US11745588B2 (en) 2017-10-10 2023-09-05 Corning Incorporated Vehicle interior systems having a curved cover glass with improved reliability and methods for forming the same
US11767250B2 (en) 2017-11-30 2023-09-26 Corning Incorporated Systems and methods for vacuum-forming aspheric mirrors
US11768369B2 (en) 2017-11-21 2023-09-26 Corning Incorporated Aspheric mirror for head-up display system and methods for forming the same
US11772361B2 (en) 2020-04-02 2023-10-03 Corning Incorporated Curved glass constructions and methods for forming same
US11772491B2 (en) 2017-09-13 2023-10-03 Corning Incorporated Light guide-based deadfront for display, related methods and vehicle interior systems
US11899865B2 (en) 2017-01-03 2024-02-13 Corning Incorporated Vehicle interior systems having a curved cover glass and a display or touch panel and methods for forming the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641769B1 (ko) 2016-08-17 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
US10712850B2 (en) 2017-01-03 2020-07-14 Corning Incorporated Vehicle interior systems having a curved cover glass and a display or touch panel and methods for forming the same
CN107170758B (zh) * 2017-05-25 2020-08-14 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置
CN107437400B (zh) * 2017-09-04 2020-08-07 上海天马有机发光显示技术有限公司 显示面板和显示装置
KR102524340B1 (ko) * 2018-02-22 2023-04-25 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
CN108493213A (zh) * 2018-03-13 2018-09-04 武汉华星光电半导体显示技术有限公司 显示屏组件及终端设备
CN108461531B (zh) * 2018-04-09 2019-09-06 京东方科技集团股份有限公司 柔性阵列基板及其制备方法和柔性显示面板
CN109461742B (zh) * 2018-10-11 2020-11-24 武汉华星光电半导体显示技术有限公司 一种柔性显示面板
CN109686251B (zh) * 2018-12-25 2021-12-31 厦门天马微电子有限公司 一种柔性显示面板及显示装置
JP7245712B2 (ja) * 2019-05-23 2023-03-24 株式会社ジャパンディスプレイ 表示装置
US11495648B2 (en) * 2020-03-27 2022-11-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel structure and foldable display panel
CN111430377B (zh) * 2020-04-10 2022-12-06 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示方法、显示设备
KR20220000444A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20220083911A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120585A (ko) * 2013-04-03 2014-10-14 삼성디스플레이 주식회사 접이식 표시 장치
KR20160028610A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 플렉서블 표시패널

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2005317575A (ja) 2004-04-27 2005-11-10 Matsushita Electric Ind Co Ltd 半導体装置
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101182231B1 (ko) * 2010-06-04 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140014693A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102022700B1 (ko) * 2012-08-09 2019-11-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
KR102045244B1 (ko) * 2012-11-14 2019-11-15 엘지디스플레이 주식회사 연성 표시소자
JP2014154702A (ja) * 2013-02-08 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR102111562B1 (ko) 2013-04-25 2020-05-18 삼성디스플레이 주식회사 표시 장치
KR102051803B1 (ko) * 2013-07-29 2020-01-09 삼성디스플레이 주식회사 접이식 표시 장치
KR102090716B1 (ko) 2013-08-07 2020-04-16 삼성디스플레이 주식회사 폴더블 표시 장치 및 폴더블 표시 장치 제조 방법
KR102136392B1 (ko) * 2013-09-05 2020-07-22 삼성디스플레이 주식회사 플렉서블 표시장치 및 터치 스크린 패널의 제조 방법
KR102052686B1 (ko) 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR20150046963A (ko) 2013-10-23 2015-05-04 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN103713436B (zh) * 2013-12-11 2016-08-17 京东方科技集团股份有限公司 一种柔性基板和显示装置
KR102085961B1 (ko) 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150084257A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 플렉서블 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120585A (ko) * 2013-04-03 2014-10-14 삼성디스플레이 주식회사 접이식 표시 장치
KR20160028610A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 플렉서블 표시패널

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11597672B2 (en) 2016-03-09 2023-03-07 Corning Incorporated Cold forming of complexly curved glass articles
US11331886B2 (en) 2016-06-28 2022-05-17 Corning Incorporated Laminating thin strengthened glass to curved molded plastic surface for decorative and display cover application
US11338556B2 (en) 2016-06-28 2022-05-24 Corning Incorporated Laminating thin strengthened glass to curved molded plastic surface for decorative and display cover application
US11850942B2 (en) 2016-07-05 2023-12-26 Corning Incorporated Cold-formed glass article and assembly process thereof
US11292343B2 (en) 2016-07-05 2022-04-05 Corning Incorporated Cold-formed glass article and assembly process thereof
US11607958B2 (en) 2016-07-05 2023-03-21 Corning Incorporated Cold-formed glass article and assembly process thereof
US11384001B2 (en) 2016-10-25 2022-07-12 Corning Incorporated Cold-form glass lamination to a display
US11899865B2 (en) 2017-01-03 2024-02-13 Corning Incorporated Vehicle interior systems having a curved cover glass and a display or touch panel and methods for forming the same
US11586306B2 (en) 2017-01-03 2023-02-21 Corning Incorporated Vehicle interior systems having a curved cover glass and display or touch panel and methods for forming the same
US11685684B2 (en) 2017-05-15 2023-06-27 Corning Incorporated Contoured glass articles and methods of making the same
US11332011B2 (en) 2017-07-18 2022-05-17 Corning Incorporated Cold forming of complexly curved glass articles
US11459268B2 (en) 2017-09-12 2022-10-04 Corning Incorporated Tactile elements for deadfronted glass and methods of making the same
US11713276B2 (en) 2017-09-12 2023-08-01 Corning Incorporated Tactile elements for deadfronted glass and methods of making the same
US11919396B2 (en) 2017-09-13 2024-03-05 Corning Incorporated Curved vehicle displays
US11660963B2 (en) 2017-09-13 2023-05-30 Corning Incorporated Curved vehicle displays
US11772491B2 (en) 2017-09-13 2023-10-03 Corning Incorporated Light guide-based deadfront for display, related methods and vehicle interior systems
KR20190036149A (ko) * 2017-09-27 2019-04-04 엘지디스플레이 주식회사 표시 장치
US11745588B2 (en) 2017-10-10 2023-09-05 Corning Incorporated Vehicle interior systems having a curved cover glass with improved reliability and methods for forming the same
US11768369B2 (en) 2017-11-21 2023-09-26 Corning Incorporated Aspheric mirror for head-up display system and methods for forming the same
US11767250B2 (en) 2017-11-30 2023-09-26 Corning Incorporated Systems and methods for vacuum-forming aspheric mirrors
US11550148B2 (en) 2017-11-30 2023-01-10 Corning Incorporated Vacuum mold apparatus, systems, and methods for forming curved mirrors
US11718071B2 (en) 2018-03-13 2023-08-08 Corning Incorporated Vehicle interior systems having a crack resistant curved cover glass and methods for forming the same
US11518146B2 (en) 2018-07-16 2022-12-06 Corning Incorporated Method of forming a vehicle interior system
US11116098B2 (en) 2018-12-10 2021-09-07 Corning Incorporated Dynamically bendable automotive interior display systems
US11685685B2 (en) 2019-07-31 2023-06-27 Corning Incorporated Method and system for cold-forming glass
US11772361B2 (en) 2020-04-02 2023-10-03 Corning Incorporated Curved glass constructions and methods for forming same

Also Published As

Publication number Publication date
CN107302007A (zh) 2017-10-27
EP3220420A1 (en) 2017-09-20
EP3220420B1 (en) 2019-05-08
KR102509088B1 (ko) 2023-03-10
US20170263690A1 (en) 2017-09-14
TWI730064B (zh) 2021-06-11
TW201739044A (zh) 2017-11-01
US10957754B2 (en) 2021-03-23
CN107302007B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
KR102509088B1 (ko) 표시 장치
JP5128091B2 (ja) 表示装置及びその製造方法
US8203662B2 (en) Vertical channel thin-film transistor and method of manufacturing the same
KR102457204B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102465559B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US7800704B2 (en) Liquid crystal display comprising intersecting common lines
US20110263053A1 (en) Method for manufacturing pixel structure
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
KR20090127715A (ko) 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN110649101B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US7834397B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
JP2019040026A (ja) 表示装置
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
CN100559607C (zh) 有源矩阵型有机电致发光设备和用于制造该设备的方法
CN116169148A (zh) 阵列基板及其制作方法、显示装置
CN105575978A (zh) 薄膜晶体管阵列基板及其制造方法以及液晶显示装置
JP5079512B2 (ja) 薄膜素子を用いた表示装置及び表示装置の製造方法
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
JP4529170B2 (ja) 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置
US8525176B2 (en) Thin film transistor, display device using the same, and thin film transistor manufacturing method
KR20070038767A (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
TW200410416A (en) Thin film transistor substrate for liquid crystal display(LCD) and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant