KR102052686B1 - 플렉서블 표시장치 및 그 제조 방법 - Google Patents

플렉서블 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102052686B1
KR102052686B1 KR1020130116486A KR20130116486A KR102052686B1 KR 102052686 B1 KR102052686 B1 KR 102052686B1 KR 1020130116486 A KR1020130116486 A KR 1020130116486A KR 20130116486 A KR20130116486 A KR 20130116486A KR 102052686 B1 KR102052686 B1 KR 102052686B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
barrier layer
lower substrate
forming
Prior art date
Application number
KR1020130116486A
Other languages
English (en)
Other versions
KR20150037159A (ko
Inventor
박창범
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130116486A priority Critical patent/KR102052686B1/ko
Priority to US14/496,503 priority patent/US9177973B2/en
Priority to CN201410521189.9A priority patent/CN104518000B/zh
Publication of KR20150037159A publication Critical patent/KR20150037159A/ko
Priority to US14/876,261 priority patent/US9515097B2/en
Application granted granted Critical
Publication of KR102052686B1 publication Critical patent/KR102052686B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 플렉서블 표시장치 및 그 제조 방법을 개시한다. 개시된 본 발명의 플렉서블 표시장치는, 다수의 요부패턴이 형성된 하부기판, 상기 요부패턴 상에 형성된 베리어층 및 평탄화막을 포함하는 플렉서블 기판; 상기 플렉서블 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 데이터 라인; 및 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성된 보호층을 포함하는 것을 특징으로 한다.
따라서, 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은, 요부패턴이 형성된 하부기판 및 평탄화막으로 이루어진 플렉서블 기판을 형성함으로써, 플렉서블 기판 및 플렉서블 표시장치의 유연성을 향상하도록 형성한다. 또한, 하부기판의 요부패턴 상에 소자가 위치하도록 형성함으로써, 휨 응력(bending stress)으로 인한 소자의 특성 저하를 방지하고, 소자를 안정적으로 형성할 수 있다.

Description

플렉서블 표시장치 및 그 제조 방법{Flexible display device and manufacturing method thereof}
본 발명은 플렉서블 표시장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 플렉서블 기판 상에 소자를 안정적으로 형성하면서, 플렉서블 기판의 유연성을 향상하고, 신뢰성을 향상시키는 플렉서블 표시장치 및 그 제조 방법에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD,Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판표시패널을 필수적인 구성요소로 하는데, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다.
또한, 최근에는 표시장치 개발이 활발하게 이루어짐에 따라 기존 디자인과는 차별화된 다양성이 요구되며, 미적 기능을 강화할 수 있고, 사용상의 다기능을 부여할 수 있는 표시장치가 논의 중에 있다. 종래 표시장치는 일반적으로 유리 등의 기판을 사용한 평판형태의 패널을 포함하여, 디자인의 다양성 확보가 어렵다. 또한, 평판형태의 패널은 주 시청영역에서 중앙영역까지의 거리와 양측 영역까지의 거리가 서로 달라 거리감의 편차가 발생하는 문제점이 있다.
이러한 문제점을 해결하기 위해, 플라스틱 등과 같은 유연성 있는 재료를 사용하여 플렉서블(flexible) 표시장치가 개발되었고, 종래 평판표시장치와 비교하여 다양한 디자인 변형이 가능해졌다. 플렉서블 표시장치는 휴대용 컴퓨터나 전자신문 또는 스마트카드 그리고 책, 신문, 잡지 등의 인쇄매체를 대체하고 있는 차세대 표시장치로 기대되고 있다.
한편, 이러한 플렉서블 표시장치는 휨 발생 시에도 표시성능을 그대로 유지해야 하는데, 휨의 정도에 따라 표시성능의 불량이 발생하는 문제점이 발생한다. 보다 자세하게는, 플렉서블 표시장치는 플렉서블 기판 상에 다수의 박막층 및 전기적 소자들이 형성된다. 상기 박막층 및 전기적 소자들은 무기 물질이 적층되어 형성될 수 있다.
이때, 플렉서블 표시장치의 휨이 크게 발생할 경우, 휨에 의한 스트레스가 상기 박막층 및 전기적 소자들에 전달된다. 상기 박막층 및 전기적 소자에 휨에 의한 스트레스가 전달되면, 박막층에 크랙(crack)이 발생되거나 열화 현상이 발생하여 전기적 소자의 특성을 약화시킨다.
본 발명은 요부패턴이 형성된 하부기판 및 평탄화막으로 이루어진 플렉서블 기판을 형성함으로써, 플렉서블 기판의 유연성을 향상하고, 플렉서블 표시장치의 유연성을 향상하도록 형성하는 플렉서블 표시장치 및 그 제조 방법을 제공하는데 목적이 있다.
또한, 본 발명은 하부기판의 요부패턴 상에 소자가 위치하도록 형성함으로써, 휨응력(bending stress)으로 인한 소자의 특성 저하를 방지하고, 소자를 안정적으로 형성할 수 있는 플렉서블 표시장치 및 그 제조 방법을 제공하는데 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 플렉서블 표시장치는, 다수의 요부패턴이 형성된 하부기판, 상기 요부패턴 상에 형성된 베리어층 및 평탄화막을 포함하는 플렉서블 기판; 상기 플렉서블 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 데이터 라인; 및 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성된 보호층을 포함하는 것을 특징으로 한다.
또한, 본 발명의 플렉서블 표시장치 제조 방법은, 하부기판 상에 베리어층을 형성하는 단계; 상기 베리어층을 마스크로 하여 하부기판을 식각하여 요부패턴을 형성하는 단계; 상기 요부패턴이 형성된 하부기판 상에 평탄화막을 형성하여 플렉서블 표시장치를 형성하는 단계; 상기 플렉서블 표시장치 상에 게이트 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 반도체층, 데이터 라인, 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 형성하는 단계; 및 상기 박막 트랜지스터 상에 보호층을 형성하는 단계를 포함하고, 상기 게이트 라인과 상기 데이터 라인은 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 것을 특징으로 한다.
본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은, 요부패턴이 형성된 하부기판 및 평탄화막으로 이루어진 플렉서블 기판을 형성함으로써, 플렉서블 기판의 유연성을 향상하고, 플렉서블 표시장치의 유연성을 향상하도록 형성하는 제 1 효과가 있다.
또한, 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은, 하부기판의 요부패턴 상에 소자가 위치하도록 형성함으로써, 휨응력(bending stress)으로 인한 소자의 특성 저하를 방지하고, 소자를 안정적으로 형성할 수 있는 제 2 효과가 있다.
도 1은 본 발명에 따른 플렉서블 표시장치의 평면도를 도시한 도면이다.
도 2a 내지 도 2d는 본 발명에 따른 플렉서블 기판의 제조방법을 도시한 도면이다.
도 3a 및 도 3b는 본 발명에 따른 플렉서블 기판을 도시한 도면이다.
도 4는 본 발명의 제 1 실시예에 따른 플렉서블 표시장치의 단면도를 도시한 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 플렉서블 표시장치의 단면도를 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 플렉서블 표시장치의 평면도를 도시한 도면이다.
도 1을 참조하면, 본 발명은 표시영역과 비표시영역으로 구분되는 플렉서블 기판 상에 일방향으로 형성되는 게이트라인(111)과 데이터라인(141)이 수직 교차되어 형성되며 상기 플렉서블 기판의 표시영역에서 다수의 화소영역(A)을 정의한다. 상기 게이트라인(111)과 데이터라인(141)의 교차영역에 박막 트랜지스터가 형성된다. 또한, 상기 박막 트랜지스터와 콘택홀을 통해 연결되는 전극부(170)가 형성된다.
본 발명에 따른 플렉서블 표시장치가 액정표시장치인 경우, 상기 전극부(170)는 화소전극일 수 있다. 또한, 본 발명에 따른 플렉서블 표시장치가 유기전계발광 표시장치인 경우, 상기 전극부(170)는 유기발광다이오드의 제 1 전극일 수 있다. 다만, 이에 한정되지 않으며, 상기 전극부(170)는 본 발명에 따른 플렉서블 표시장치가 적용되는 표시장치에 따라 변경되어 적용될 수 있다.
상기 박막 트랜지스터는 상기 게이트라인(111)에서 연장된 게이트 전극(110) 상에 게이트 절연막 및 반도체층이 적층되어 형성된다. 또한, 상기 박막 트랜지스터는 상기 반도체층 상에 상기 데이터라인(141)으로부터 분기된 소스 전극(140) 및 상기 소스 전극(140)과 동일층에서 상기 소스 전극(140)과 이격되어 형성된 드레인 전극(150)을 포함하여 구성된다.
상기 플렉서블 기판은 박막 트랜지스터 하부 영역에서 베리어층 및 요부 패턴이 형성된다. 이에 대해 자세히 검토하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 따른 플렉서블 기판의 제조방법을 도시한 도면이다.
도 2a를 참조하면, 하부기판(10) 상에 베리어층(20)을 형성한다. 상기 하부기판(10)은 플라스틱 또는 금속 박막 등이 사용될 수 있으며, 이에 한정되지 않고, 유연한 특성을 갖는 재료로 형성될 수 있다.
상기 베리어층(20)은 무기막으로 형성될 수 있다. 바람직하게는, 상기 베리어층(20)은 SiO2, SiNx, SiNO 및 Ge로 이루어진 군에서 선택되는 어느 하나 또는 그 조합으로 형성될 수 있으나 이에 한정되지 않는다. 상기 베리어층(20)이 불투명한 무기막으로 형성되는 경우, 상기 베리어층(20)은 박막 트랜지스터로 유입되는 빛을 차단하는 역할을 할 수 있다. 특히, 상기 박막 트랜지스터의 반도체층의 채널 영역으로 유입되는 외부 광 등을 차단함으로써, 박막 트랜지스터의 누설 전류를 방지할 수 있다.
또한, 도면 상에는 상기 베리어층(20)이 단일층으로 표현되어 있으나, 상기 베리어층(20)은 2 이상의 층으로 형성된 다중층으로 형성될 수 있다. 바람직하게는, 상기 베리어층(20)은 단일층 내지 5중층으로 형성될 수 있다.
상기 베리어층(20)은 하부기판(10)의 일 방향으로 연장되는 패턴으로 형성될 수 있다. 또한, 상기 베리어층(20)은 섬 패턴(island pattern)으로 형성될 수 있다. 이때, 상기 베리어층(20)은 화소영역(도 1 참조, A)과 대응되는 영역에 형성될 수 있다. 바람직하게는, 추후 공정에서 형성되는 박막 트랜지스터 등 소자가 형성되는 영역에 형성될 수 있다.
도 2b를 참조하면, 베리어층(20)을 마스크로 하여 하부기판(10)을 식각한다. 상기 식각된 하부기판(10)은 요부패턴(11)을 포함하도록 형성된다. 상기 요부패턴(11)은 상기 베리어층(20)과 동일한 패턴으로 형성된다.
즉, 상기 요부패턴(11)은 하부기판(10)의 일 방향으로 연장되는 패턴으로 형성될 수 있다. 또한, 상기 요부패턴(11)은 섬 패턴(island pattern)으로 형성될 수 있다. 이때, 상기 요부패턴(11)은 화소영역(도 1 참조, A)과 대응되는 영역에 형성될 수 있다. 바람직하게는, 추후 공정에서 형성되는 박막 트랜지스터 등 소자가 형성되는 영역에 형성될 수 있다.
이로 인해, 소자가 형성되는 영역에서 베리어층(20) 및 요부패턴(11)이 형성된다. 플렉서블 기판에 휨 응력(bending stress)이 작용하더라도, 상기 요부패턴(11) 및 베리어층(20) 상에 형성되는 소자에는 물리적 손상이 가해지는 것을 방지할 수 있다.
또한, 소자가 형성되는 영역을 제외한 영역에서 하부기판(10)이 얇게 형성됨으로써, 하부기판(10)의 유연성을 향상시킬 수 있다. 플렉서블 표시장치는 유연성 확보가 필요하다. 이러한 플렉서블 표시장치의 유연성은 플렉서블 기판의 유연성에 의존된다. 소자가 형성되지 않는 영역에서 하부기판(10)의 두께를 얇게 형성하여 휨 응력에 높은 신뢰성을 가지면서 유연성이 향상되는 플렉서블 기판을 형성할 수 있다.
도 2c를 참조하면, 상기 베리어층(10)을 마스크로 하여 형성된 요부패턴(11)을 포함하는 하부기판(10) 상에 평탄화막(30)을 도포한다. 상기 평탄화막(30)은 요부패턴(11)이 형성된 하부기판(10)을 평탄화하여 플렉서블 기판을 형성하기 위해 도포된다.
상기 평탄화막(30)은 유기재료로 형성될 수 있다. 상기 유기재료는 cytop, olepin 등으로 형성될 수 있다. 다만, 이에 한정되지 않으며 상기 평탄화막(30)은 고연성을 가지는 재료로 형성되면 족하다.
도 2d를 참조하면, 평탄화막(30)을 다이싱(dicing)하는 공정을 통해 평탄화하며, 도포 과정에서 발생한 단차를 보상하여 플렉서블 기판(100)을 형성한다. 상기 플렉서블 기판(100)은 요부패턴(11)이 형성된 하부기판(10), 베리어층(20) 및 평탄화막(30)을 포함한다.
상기 평탄화막(30)은 상기 요부패턴(11)의 높이와 상기 베리어층(20)의 높이의 합과 동일한 높이로 형성될 수 있다. 즉, 상기 도포된 평탄화막(30)은 상기 베리어층(20)의 상면만 노출되도록 다이싱(dicing) 공정이 진행될 수 있다.
이로 인해, 박막 트랜지스터 등의 소자는 상기 베리어층(20) 상에 상기 베리어층(20)과 접하여 형성될 수 있다. 소자가 하부기판(10)의 요부패턴(11) 및 베리어층(20) 상에 형성됨으로써, 소자가 안정적으로 형성될 수 있다. 또한, 소자가 형성되지 않는 영역에서는 하부기판(10)과 평탄화막(30)만 형성되어 유연성을 향상할 수 있다. 플렉서블 기판(100)을 자세히 검토하면 다음과 같다.
도 3a 및 도 3b는 본 발명에 따른 플렉서블 기판을 도시한 도면이다.
도 3a는 본 발명에 따른 플렉서블 기판(100)의 제 1 실시예를 도시한 도면이다. 제 1 실시예에 따른 플렉서블 기판(100)은 상기 베리어층(20) 및 요부패턴(11)이 하부기판(10)의 일 방향으로 연장되는 패턴으로 형성된다. 상기 베리어층(20) 및 요부패턴(11)은 일 방향으로 연장되어 다수의 화소영역과 대응되는 영역에 형성될 수 있다. 또한, 일 방향으로 연장되어 형성되는 상기 베리어층(20) 및 요부패턴(11)은 화소영역의 수를 고려하여 다수개로 형성될 수 있다.
이때, 상기 베리어층(20) 및 요부패턴(11)은 데이터 라인과 대응되는 일 방향으로 형성될 수 있다. 또한, 상기 베리어층(20) 및 요부패턴(11)은 게이트 라인과 대응되는 일 방향으로 형성될 수 있다.
도 3b는 본 발명에 따른 플렉서블 기판(100)의 제 2 실시예를 도시한 도면이다. 제 2 실시예에 따른 플렉서블 기판(100)은 상기 베리어층(20) 및 요부패턴(11)이 섬 패턴(island pattern)으로 형성된다. 상기 베리어층(20) 및 요부패턴(11)이 섬 패턴으로 형성되는 경우, 상기 섬 패턴은 하나의 화소영역과 대응되는 영역에 형성될 수 있다. 즉, 하나의 화소영역에 하나의 섬 패턴이 대응되도록 형성될 수 있다. 상기 섬 패턴의 상기 베리어층(20) 및 요부패턴(11)은 화소영역의 수와 동일하게 다수개로 형성될 수 있다. 또한, 상기 섬 패턴은 화소영역에 형성되는 박막 트랜지스터가 형성되는 영역에만 형성될 수 있다. 상기 플렉서블 기판(100) 상에 소자들을 형성한다.
도 4는 본 발명의 제 1 실시예에 따른 플렉서블 표시장치의 단면도를 도시한 도면이다.
도 4를 참조하면, 플렉서블 기판(100) 상에 게이트 라인과 상기 게이트 라인으로부터 분기된 게이트 전극(110)을 형성한다. 상기 게이트 전극(101)이 형성된 플렉서블 기판(100) 전면에 게이트 절연막(120)을 형성한다.
상기 게이트 라인 및 게이트 전극(101)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다. 도면에서는 게이트 전극(110)이 단일 금속층으로 형성되어 있지만, 이것은 고정된 것이 아니므로 2개 이상의 금속층으로 적층하여 형성할 수 있다.
또한, 상기 게이트 절연막(120)은 SiOx, SiNx, SiNO, HfO2, Al2O3, Y2O3, Ta2O5 등과 같은 유전체 또는 고유전율 유전체 또는 이들의 조합으로 이루어질 수 있다. 상기 게이트 절연막(120)은 도면 상에는 단일층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다.
상기 게이트 절연막(120) 상에 상기 게이트 전극(110)과 적어도 일부 중첩되도록 반도체층(130)을 형성한다. 이후, 플렉서블 기판(100) 상에 데이터 라인과, 상기 데이터 라인으로부터 분기되고 상기 반도체층(130)의 일부와 중첩되는 소스 전극(140)과, 상기 소스 전극(140)과 이격되어 형성되고 상기 반도체층(130)의 일부와 중첩되는 드레인 전극(150)을 형성한다. 상기 소스 전극(140) 및 드레인 전극(150)이 형성된 플렉서블 기판(100) 상에 보호층(160)을 형성한다.
상기 반도체층(130)이 형성되는 공정 이후에, 상기 데이터 라인, 소스 전극(140) 및 드레인 전극(150)을 형성하는 공정을 진행할 수 있다. 또한, 반도체물질 및 금속층을 형성하고, 하프톤 마스크 또는 회절 마스크를 이용하여 하나의 공정으로 반도체층(130), 데이터 라인, 소스 전극(140) 및 드레인 전극(150)을 형성할 수 있다.
다만, 상기 게이트 전극(110), 반도체층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하는 박막 트랜지스터를 형성하는 방법은 이에 한정되지 않는다. 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능하며, 상기 박막 트랜지스터가 플렉서블 기판(100)의 하부기판(10)의 요부패턴(11) 및 베리어층(20) 상에 형성되면 족하다.
상기 반도체층(130)은 실리콘 반도체 또는 AxByCzO(x, y, z ≥0)의 산화물반도체로 선택될 수 있다. 이때, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 바람직하게는, 상기 액티브층(103)은 ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택될 수 있으나, 본 발명은 이에 국한되지 않는다.
상기 데이터 라인, 소스 전극(140) 및 드레인 전극(150)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용하여 형성할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.
상기 게이트 전극(110), 반도체층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하는 박막 트랜지스터는 플렉서블 기판(100)의 요부패턴(11) 및 베리어층(20) 상에 형성된다. 플렉서블 기판(100)의 요부패턴(11) 및 베리어층(20)은 하부기판(10)의 다른 영역에 비해 독립적으로 경화된 영역으로 소자가 안정적으로 형성될 수 있다.
또한, 소자가 형성되지 않는 영역은 유연성을 갖는 하부기판(10)과 평탄화막(30)만 형성되어 플렉서블 기판(100)의 유연성을 향상시킬 수 있다. 따라서, 소자는 안정적으로 형성함과 동시에 플렉서블 기판(100)의 유연성을 향상시키고 나아가 플렉서블 표시장치의 유연성도 확보할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 플렉서블 표시장치의 단면도를 도시한 도면이다.
도 5를 참조하면, 상기 제 1 실시예와 같이, 게이트 전극(110), 게이트 절연막, 반도체층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하는 박막 트랜지스터와 상기 박막 트랜지스터 상에 형성된 보호층을 포함하는 플렉서블 표시장치가 마련된다. 제 1 실시예와 중복되는 설명은 생략할 수 있다.
이후 박막 트랜지스터 등의 소자와 배선이 형성된 영역을 제외한 영역에서 상기 게이트 절연막과 보호층을 식각하여 게이트 절연막 패턴(220)과 보호층 패턴(260)을 형성할 수 있다. 바람직하게는, 상기 게이트 절연막 및 보호층은 화소영역의 경계영역에서 식각되어 형성될 수 있다.
즉, 게이트 절연막 패턴(220) 및 보호층 패턴(260)은 소자 및 배선이 형성된 영역에만 형성될 수 있다. 게이트 절연막 패턴(220) 및 보호층 패턴(260)은 박막 트랜지스터, 게이트 라인 및 데이터 라인이 형성되는 영역에 형성되도록 한다.
상기 게이트 절연막 및 보호층을 식각하여 게이트 절연막 패턴(220) 및 보호층 패턴(260)을 형성하면, 상기 박막 트랜지스터 등의 소자를 독립적으로 형성할 수 있어 신뢰성 확보에 유리하다. 또한, 화소영역의 경계에 홈이 형성됨으로써, 플렉서블 표시장치의 유연성을 보다 향상시킬 수 있다.
따라서, 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은, 요부패턴이 형성된 하부기판 및 평탄화막으로 이루어진 플렉서블 기판을 형성함으로써, 플렉서블 기판 및 플렉서블 표시장치의 유연성을 향상하도록 형성한다. 또한, 하부기판의 요부패턴 상에 소자가 위치하도록 형성함으로써, 휨 응력(bending stress)으로 인한 소자의 특성 저하를 방지하고, 소자를 안정적으로 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 하부기판 130: 반도체층
11: 요부패턴 140: 소스 전극
20: 베리어층 150: 드레인 전극
30: 평탄화막 160: 보호층
100: 플렉서블 기판 220: 게이트 절연막 패턴
110: 게이트 전극 260: 보호층 패턴
120: 게이트 절연막

Claims (20)

  1. 다수의 요부패턴이 형성된 하부기판, 상기 하부기판 상에 형성된 베리어층 및 평탄화막을 포함하는 플렉서블 기판;
    상기 플렉서블 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 데이터 라인; 및
    상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 형성된 보호층을 포함하고,
    상기 베리어층은 상기 요부패턴 상에 형성되며,
    상기 평탄화막은 상기 박막트랜지스터가 형성되지 않은 상기 하부기판 상에 형성된 것을 특징으로 하는 플렉서블 표시장치.
  2. 제 1 항에 있어서,
    상기 요부패턴은 상기 하부기판의 일 방향으로 연장되는 패턴으로 형성된 것을 특징으로 하는 플렉서블 표시장치.
  3. 제 1 항에 있어서,
    상기 요부패턴은 섬 패턴(island pattern)으로 형성된 것을 특징으로 하는 플렉서블 표시장치.
  4. 제 1 항에 있어서,
    상기 요부패턴은 상기 화소영역과 대응되는 영역에 형성된 것을 특징으로 하는 플렉서블 표시장치.
  5. 제 1 항에 있어서,
    상기 박막 트랜지스터는 상기 요부패턴 및 베리어층 상에 형성된 것을 특징으로 하는 플렉서블 표시장치.
  6. 제 1 항에 있어서,
    상기 베리어층은 무기막으로 형성된 것을 특징으로 하는 플렉서블 표시장치.
  7. 제 1 항에 있어서,
    상기 평탄화막은 유기재료로 형성된 것을 특징으로 하는 플렉서블 표시장치.
  8. 제 1 항에 있어서,
    상기 평탄화막의 높이는 상기 요부패턴의 높이와 상기 베리어층의 높이의 합과 동일한 높이로 형성된 것을 특징으로 하는 플렉서블 표시장치.
  9. 제 1 항에 있어서,
    상기 게이트 절연막은 패턴으로 형성되고,
    상기 게이트 절연막 패턴은 상기 박막 트랜지스터를 포함하는 소자 및 상기 게이트 라인을 포함하는 배선 상에만 형성되는 것을 특징으로 하는 플렉서블 표시장치.
  10. 제 1 항에 있어서,
    상기 보호층은 패턴으로 형성되고,
    상기 보호층 패턴은 상기 박막 트랜지스터를 포함하는 소자 및 상기 게이트 라인과 데이터 라인을 포함하는 배선 상에만 형성되는 것을 특징으로 하는 플렉서블 표시장치.

  11. 하부기판 상에 베리어층을 형성하는 단계;
    상기 베리어층을 마스크로 하여 하부기판을 식각하여 요부패턴을 형성하는 단계;
    상기 요부패턴이 형성된 하부기판 상에 평탄화막을 형성하여 플렉서블 표시장치를 형성하는 단계;
    상기 플렉서블 표시장치 상에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 반도체층, 데이터 라인, 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 형성하는 단계; 및
    상기 박막 트랜지스터 상에 보호층을 형성하는 단계를 포함하고,
    상기 게이트 라인과 상기 데이터 라인은 게이트 절연막을 사이에 두고 교차하여 화소영역을 정의하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  12. 제 11 항에 있어서,
    상기 하부기판 상에 베리어층을 형성하는 단계는,
    상기 베리어층을 상기 하부기판의 일 방향으로 연장되는 패턴으로 형성하고,
    상기 베리어층을 마스크로 하여 하부기판을 식각하여 형성된 요부패턴은 상기 하부기판의 일 방향으로 연장되는 패턴으로 형성된 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  13. 제 11 항에 있어서,
    상기 하부기판 상에 베리어층을 형성하는 단계는,
    상기 베리어층을 섬 패턴(island pattern)으로 형성하고,
    상기 베리어층을 마스크로 하여 하부기판을 식각하여 형성된 요부패턴은 섬 패턴(island pattern)으로 형성된 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  14. 제 11 항에 있어서,
    상기 요부패턴은 상기 화소영역과 대응되는 영역에 형성된 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  15. 제 11 항에 있어서,
    상기 박막 트랜지스터는 상기 요부패턴 및 베리어층 상에 형성하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  16. 제 11 항에 있어서,
    상기 베리어층은 무기막으로 형성하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  17. 제 11 항에 있어서,
    상기 평탄화막은 유기재료로 형성하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  18. 제 11 항에 있어서,
    상기 평탄화막을 형성하는 단계는,
    상기 요부패턴 및 베리어층 상에 평탄화막을 도포하는 단계; 및
    상기 평탄화막을 다이싱(dicing)하여 단차를 제거하고, 베리어층의 상면만 노출되도록 형성하는 단계를 포함하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
  19. 제 11 항에 있어서,
    상기 보호층을 형성하는 단계 이후에,
    상기 화소영역의 경계영역에서 상기 게이트 절연막 및 보호층을 식각하여 게이트 절연막 패턴 및 보호층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.

  20. 제1항에 있어서,
    상기 평탄화막은 상기 베리어층이 형성되지 않은 상기 하부 기판 상에 형성된 플렉서블 표시장치.
KR1020130116486A 2013-09-30 2013-09-30 플렉서블 표시장치 및 그 제조 방법 KR102052686B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130116486A KR102052686B1 (ko) 2013-09-30 2013-09-30 플렉서블 표시장치 및 그 제조 방법
US14/496,503 US9177973B2 (en) 2013-09-30 2014-09-25 Flexible display device and manufacturing method thereof
CN201410521189.9A CN104518000B (zh) 2013-09-30 2014-09-30 柔性显示设备及其制造方法
US14/876,261 US9515097B2 (en) 2013-09-30 2015-10-06 Flexible display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116486A KR102052686B1 (ko) 2013-09-30 2013-09-30 플렉서블 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150037159A KR20150037159A (ko) 2015-04-08
KR102052686B1 true KR102052686B1 (ko) 2019-12-05

Family

ID=52739213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116486A KR102052686B1 (ko) 2013-09-30 2013-09-30 플렉서블 표시장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US9177973B2 (ko)
KR (1) KR102052686B1 (ko)
CN (1) CN104518000B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052686B1 (ko) * 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR102343656B1 (ko) 2015-01-15 2021-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102440114B1 (ko) 2015-10-27 2022-09-05 삼성디스플레이 주식회사 표시 장치
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
JP6624917B2 (ja) * 2015-12-14 2019-12-25 株式会社ジャパンディスプレイ 表示装置
KR102446889B1 (ko) 2015-12-28 2022-09-26 삼성디스플레이 주식회사 플렉서블 기판 및 이를 포함하는 플렉서블 표시 장치
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
KR102509088B1 (ko) 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
JP6719941B2 (ja) * 2016-03-27 2020-07-08 日本電産コパル株式会社 電子部品搭載部材、及び撮像装置
KR102572722B1 (ko) 2016-05-11 2023-09-01 삼성디스플레이 주식회사 디스플레이 장치
KR20180018966A (ko) 2016-08-12 2018-02-22 삼성디스플레이 주식회사 디스플레이 장치
KR20180078860A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 안테나 일체형 편광판 및 이를 이용한 플렉서블 표시 장치
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
KR102471464B1 (ko) * 2017-10-31 2022-11-25 엘지디스플레이 주식회사 디스플레이 장치
CN108461630B (zh) * 2018-03-03 2022-08-16 昆山国显光电有限公司 柔性显示基板、显示面板、显示装置及其制造方法
CN108389888B (zh) 2018-04-28 2020-11-17 京东方科技集团股份有限公司 柔性显示面板及其制造方法、显示装置
KR101995177B1 (ko) 2018-11-29 2019-07-01 연세대학교 산학협력단 크랙 가이딩 구조체를 갖는 박막 트랜지스터
CN110911437A (zh) * 2019-12-06 2020-03-24 业成科技（成都）有限公司 微发光二极管驱动背板和显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001046A1 (en) 1999-02-05 2002-01-03 Jacobsen Jeffrey Jay Apparatuses and methods for forming assemblies
CN1460299A (zh) 2001-04-03 2003-12-03 皇家菲利浦电子有限公司 具有柔性衬底的矩阵阵列器件
CN101133434A (zh) 2005-02-22 2008-02-27 富士胶片株式会社 抑制塑性变形的挠性基材及挠性图像显示装置
CN101241915A (zh) 2007-02-05 2008-08-13 Lg.菲利浦Lcd株式会社 显示基板、显示器件及其制造方法
CN102496684A (zh) 2011-12-27 2012-06-13 昆山龙腾光电有限公司 柔性显示器
WO2012164882A1 (ja) 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置
CN203013725U (zh) 2012-12-10 2013-06-19 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置
US20140167038A1 (en) 2012-04-02 2014-06-19 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052686B1 (ko) * 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001046A1 (en) 1999-02-05 2002-01-03 Jacobsen Jeffrey Jay Apparatuses and methods for forming assemblies
CN1460299A (zh) 2001-04-03 2003-12-03 皇家菲利浦电子有限公司 具有柔性衬底的矩阵阵列器件
CN101133434A (zh) 2005-02-22 2008-02-27 富士胶片株式会社 抑制塑性变形的挠性基材及挠性图像显示装置
CN101241915A (zh) 2007-02-05 2008-08-13 Lg.菲利浦Lcd株式会社 显示基板、显示器件及其制造方法
WO2012164882A1 (ja) 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置
CN102496684A (zh) 2011-12-27 2012-06-13 昆山龙腾光电有限公司 柔性显示器
US20140167038A1 (en) 2012-04-02 2014-06-19 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN203013725U (zh) 2012-12-10 2013-06-19 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置

Also Published As

Publication number Publication date
US9515097B2 (en) 2016-12-06
US9177973B2 (en) 2015-11-03
US20160027803A1 (en) 2016-01-28
CN104518000A (zh) 2015-04-15
CN104518000B (zh) 2017-07-11
KR20150037159A (ko) 2015-04-08
US20150091005A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
KR102052686B1 (ko) 플렉서블 표시장치 및 그 제조 방법
US10014491B2 (en) Organic light-emitting diode display and manufacturing method thereof
US10707278B2 (en) Backplane substrate and flexible display using the same
KR101862529B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
KR102236129B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20180259805A1 (en) Display device
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP6360718B2 (ja) 表示装置
US9470916B2 (en) Array substrate, method of manufacturing array substrate, and liquid crystal display
US9213208B2 (en) Liquid crystal display device comprising voltage fluctuations
WO2016021318A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
JP2010145457A (ja) 液晶表示装置および電子機器
US20200321356A1 (en) Array substrate and display device
US9285619B2 (en) Display panel, method of manufacturing the same, and liquid crystal display panel
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20170130660A (ko) 표시 장치
KR102278159B1 (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102061643B1 (ko) 액정표시장치
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR102141553B1 (ko) 액정표시장치용 어레이기판
CN110596975A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right