KR101995177B1 - 크랙 가이딩 구조체를 갖는 박막 트랜지스터 - Google Patents

크랙 가이딩 구조체를 갖는 박막 트랜지스터 Download PDF

Info

Publication number
KR101995177B1
KR101995177B1 KR1020180151240A KR20180151240A KR101995177B1 KR 101995177 B1 KR101995177 B1 KR 101995177B1 KR 1020180151240 A KR1020180151240 A KR 1020180151240A KR 20180151240 A KR20180151240 A KR 20180151240A KR 101995177 B1 KR101995177 B1 KR 101995177B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
guiding structure
flexible substrate
crack guiding
Prior art date
Application number
KR1020180151240A
Other languages
English (en)
Other versions
KR20180132009A (ko
Inventor
윤일구
이상명
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180151240A priority Critical patent/KR101995177B1/ko
Publication of KR20180132009A publication Critical patent/KR20180132009A/ko
Application granted granted Critical
Publication of KR101995177B1 publication Critical patent/KR101995177B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

크랙 유도 구조체를 갖는 박막트랜지스터를 개시한다. 실시예에 따른 박막 트랜지스터는 플렉시블 기판 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역, 플렉시블 기판 상에 박막 트랜지스터 영역과 구분되어 선정된 패턴을 포함하는 크랙 가이딩 구조체를 포함한다.

Description

크랙 가이딩 구조체를 갖는 박막 트랜지스터{THIN FILM TRANSISTOR USING CRACK GUIDING STRUCTURE}
본 발명은 크랙 가이딩 구조체를 갖는 박막 트랜지스터에 관한 것으로서, 더욱 상세하게는 박막 트랜지스터에 가해지는 반복적인 폴딩(folding) 또는 휨 현상과 같은 외부 스트레스에 대하여 소자의 성능이 저하되지 않도록 하는 크랙 가이딩 구조체를 갖는 박막 트랜지스터에 관한 것이다.
최근, 언제 어디서나 정보를 접할 수 있는 유비쿼터스(ubiquitous) 시대 및 정보화 시대로 접어들면서 컴퓨터, 통신, 정보가 전기전자와 융합되는 디지털 컨버전스(digital convergence)가 빠르게 진행되고 있다.
이에 따라, 전자 정보 기기와 인간의 인터페이스 역할을 하는 디스플레이(display)의 중요성이 커지면서, 최근에는 차세대 디스플레이인 폴더블 디스플레이(Foldable display) 또는 플렉시블 디스플레이(Flexible display)가 주목받고 있다.
폴더블 디스플레이 또는 플렉시블 디스플레이는 박막 트랜지스터와 같은 전기적 소자를 포함하며, 플라스틱 등과 같은 유연성 있는 재료를 사용하여 제작이 가능해졌다.
그러나, 이러한 폴더블 디스플레이 또는 플렉시블 디스플레이는 반복적인 폴딩(folding) 또는 휨 현상 발생 시에도 성능에 문제가 없어야 하는데, 폴딩(folding)의 횟수 또는 휨의 정도에 따라 전기적 소자의 변형(strain)이 발생하여, 폴더블 디스플레이 또는 플렉시블 디스플레이 성능에 불량이 발생하는 문제점이 있다.
특히, 폴딩(folding) 또는 휨 현상과 같은 외부 스트레스(stress)가 전기적 소자에 전달되어 전기적 소자의 변형(strain)이 크게 발생하게 되면 폴더블 디스플레이 및 플렉시블 디스플레이의 성능은 급격하게 저하될 수 있다.
이러한 외부 스트레스(stress)는 크랙(crack) 또는 열화 현상을 발생시켜 전기적 소자의 특성을 약화시키는 단점이 있다.
이에, 전기적 소자 근처의 소자 구동에 영향을 미치지 않는 영역에 크랙 가이딩 구조를 배치함으로서, 전기적 소자의 신뢰성을 향상시키는 기술이 요구된다.
대한민국 공개특허 제2016-0047132호(2016.05.02), "플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치" 대한민국 공개특허 제2015-0037159호(2003.09.19), "플렉서블 표시장치 및 그 제조 방법" 미국 등록특허 제8987733호(2015.03.24), "ARRAY SUBSTRATE FOR FLEXIBLE DISPLAY DEVICE"
본 발명의 실시예는 플렉시블(flexible) 기판 상의 박막 트랜지스터 영역의 외부에 배치되는 크랙 가이딩 구조체를 통해 박막 트랜지스터의 소자적 특성을 유지할 수 있도록 하는 크랙 가이딩 구조를 갖는 박막 트랜지스터를 제공하고자 한다.
또한, 본 발명은 외부 스트레스에 박막 트랜지스터 영역보다 약한 물성을 갖는 양각 또는 음각 패턴을 포함하는 크랙 가이딩 구조를 통해 외부 스트레스가 박막 트랜지스터로 전달되지 못하도록 하는 크랙 가이딩 구조를 갖는 박막 트랜지스터를 제공하고자 한다.
또한, 본 발명은 라인 패턴 및 섬(island) 패턴을 갖는 크랙 가이딩 구조를 통해 박막 트랜지스터의 소자적 특성을 유지할 수 있도록 하는 크랙 가이딩 구조를 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 실시예에 따른 크랙 가이딩 구조체를 갖는 박막 트랜지스터는 플렉시블(flexible) 기판; 상기 플렉시블 기판 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역; 상기 박막 트랜지스터 영역과 구분되고, 상기 플렉시블 기판의 상면에 배치되어, 선정된 패턴을 포함하는 크랙 가이딩 구조체를 포함한다.
또한, 상기 크랙 가이딩 구조체는 상기 박막 트랜지스터 영역보다 외부 스트레스에 약한 물성을 가질 수 있다.
또한, 상기 크랙 가이딩 구조체는 상기 박막 트랜지스터 영역보다 외부 스트레스에 약한 물성을 갖는 양각 또는 음각 패턴을 포함할 수 있다.
또한, 상기 크랙 가이딩 구조체는 상기 플렉시블 기판의 상면에 일측 방향으로 연장되는 라인 패턴을 포함할 수 있다.
또한, 상기 라인 패턴은 상기 박막 트랜지스터 영역보다 외부 스트레스에 약한 물질로 증착된 양각 패턴을 가질 수 있다.
또한, 상기 크랙 가이딩 구조체는 상기 플렉시블 기판의 상면에 섬(island) 패턴을 포함할 수 있다.
또한, 상기 섬 패턴은 상기 박막 트랜지스터 영역보다 외부 스트레스에 약한 물질로 증착된 양각 패턴을 가질 수 있다.
또한, 상기 크랙 가이딩 구조체는 상기 박막 트랜지스터 영역을 포위하는 위치에 형성되고, 적어도 일부와 평행한 형태로 배치될 수 있다.
본 발명의 실시예에 따르면, 크랙 가이딩 구조체를 갖는 박막 트랜지스터는 플렉시블(flexible)기판 상의 박막 트랜지스터 영역 외부에 배치되는 크랙 가이딩 구조체를 통해 외부 스트레스가 박막 트랜지스터로 전달되지 못하도록 하여 박막 트랜지스터의 소자적 특성을 유지할 수 있다.
도 1은 본 발명의 실시예에 따른 일측 방향으로 연장되는 음각 라인 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 일측 방향으로 연장되는 양각 라인 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 음각 섬(island) 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 양각 섬(island) 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 크랙 가이딩 구조체를 포함하는 박막 트랜지스터 및 크랙 가이딩 구조체를 포함하지 않는 박막 트랜지스터의 초기 특성 대비 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)에 따른 열화 현상을 나타내는 그래프를 도시한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 일측 방향으로 연장되는 음각 라인 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터(100)는 플렉시블 기판(110) 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역(120)과, 박막 트랜지스터 영역(120)과 구분되고 플렉시블 기판(110)의 일측에 배치되어 일측 방향으로 연장되는 음각 라인 패턴을 갖는 크랙 가이딩 구조체(130)를 포함한다.
박막 트랜지스터(100)는 oxide TFT, LTPS TFT 및 organic TFT 중 어느 하나일 수 있으며, 이에 한정되지 않는다.
박막 트랜지스터(100)는 특정 방향으로 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)가 발생될 수 있다.
박막 트랜지스터 영역(120)은 플렉시블 기판(110) 상면에 배치될 수 있다. 설명의 편의를 위해, 도 1에는 1개의 박막 트랜지스터 영역(120)만을 도시하였으나, 플렉시블 기판(110)에 배치될 수 있는 박막 트랜지스터 영역(120)의 수는 이에 한정되지 않는다.
박막 트랜지스터 영역(120)은 플렉시블 기판(110) 상에 형성되는 게이트 전극, 상기 게이트 전극 상에 형성되는 게이트 절연층, 상기 게이트 절연층 상에 형성되는 채널층 및 상기 채널층 상에 형성되는 소스/드레인 전극을 포함하는 하부 게이트(bottom gate)구조를 포함할 수 있다.
또한, 박막 트랜지스터 영역(120)은 플렉시블 기판(110) 상에 형성되는 소스/드레인 전극, 상기 소스/드레인 전극 상에 형성되는 채널층, 상기 채널층 상에 형성되는 게이트 절연층 및 상기 게이트 절연층 상에 형성되는 게이트 전극을 포함하는 상부 게이트(bottom gate)구조를 포함할 수 있다.
플렉시블 기판(110)은 플라스틱, 금속 박막, PET 및 PI 중 어느 하나가 사용될 수 있으나, 이에 한정되지 않고, 유연한 특성을 갖는 재료이면 제한없이 사용 가능하다.
플렉시블 기판(110)은 소자가 형성된 영역 즉, 박막 트랜지스터 영역(120)을 제외한 영역에서, 유연성을 위해 얇은 두께로 형성되어 휨 응력에 높은 신뢰성을 가지고, 유연성이 향상될 수 있다.
크랙 가이딩 구조체(130)는 플렉시블 기판(110)의 상면에 박막 트랜지스터 영역(120)과 구분되어 배치된다. 예를 들어, 크랙 가이딩 구조체(130)는 박막 트랜지스터 영역(120)과 사전에 설정된 일정 거리를 두고 배치될 수 있다.
크랙 가이딩 유도체(130)는 박막 트랜지스터(100)의 회로가 동작하는 데 있어 불필요한 영역에 배치될 수 있다. 예를 들어, 크랙 가이딩 유도체(130)는 박막 트랜지스터 영역(120)과 구분되는 플렉시블 기판(110) 상의 영역에 배치될 수 있다. 크랙 가이딩 유도체(130)에 의해 외부로부터 가해지는 폴딩으로 인해 발생되는 인장력이 박막 트랜지스터 영역(120) 에 전달되는 것을 차단하고, 폴딩으로 인해 발생되는 크랙이 박막 트랜지스터 영역(120)에 전파되는 것을 차단한다.
크랙 가이딩 구조체(130)는 외부 스트레스(stress)에 대해 박막 트랜지스터 영역(120)보다 약한 물성을 가진다.
또한, 크랙 가이딩 구조체(130)는 플렉시블 기판(110)의 상면에 배치되고, 일측 방향으로 연장되는 홈 형태로 식각되어 생성된 라인 패턴일 수 있다.
또한, 크랙 가이딩 구조체(130)는 플렉시블 기판(120)의 상면에 위치하는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성되고, 적어도 일부와 평행한 형태로 배치될 수 있다.
또한, 크랙 가이딩 구조체(130)는 박막 트랜지스터 영역(120)에 크랙이 생기는 것을 방지할 수 있다.
구체적으로는 크랙 가이딩 구조체(130)는 폴딩(folding) 또는 휨 현상과 같은 외부스트레스에 의해 박막 트랜지스터(100)에 가해지는 힘을 분산시키거나 외부스트레스에 의해 발생되는 열화 현상을 방지할 수 있다.
즉, 박막 트랜지스터(100)에 폴딩 또는 휨 현상과 같은 외부스트레스가 발생할 경우 크랙 가이딩 구조체(130)에 의해 폴딩 또는 휨 현상과 같은 외부스트레스로 인한 크랙 및 열화 현상은 줄어들 수 있다.
예를 들어, 크랙 가이딩 구조체(130)에 의해 박막 트랜지스터 영역(120)으로 전달되는 외부 스트레스에 의해 발생되는 크랙이 크랙 가이딩 구조체(130)로 전달되도록 하여 박막 트랜지스터 영역(120)으로는 크랙 현상이 차단되고, 폴딩(folding)시 발생되는 인장력이 완화될 수 있다.
본 발명의 실시예에 따르면, 박막 트랜지스터(100) 상에 크랙 발생 현상이 줄어듦에 따라, 박막 트랜지스터(100)의 열화 현상 또한 방지될 수 있다. 따라서, 박막 트랜지스터(100)의 수명은 길어질 수 있다.
또한, 크랙 가이딩 구조체(130)는 플렉시블 기판(110)의 상면에 위치하는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성될 경우, 플렉시블 기판(110)을 가로 방향, 세로 방향 또는 사선 방향을 포함하는 다양한 방향으로 폴딩(folding)하더라도, 박막 트랜지스터(100)의 열화 현상은 감소할 수 있다. 박막 트랜지스터 영역(120)을 포위하는 크랙 가이딩 구조체(130)는 박막 트랜지스터(100)에 가해지는 인장력의 크기를 감소시킬 수 있다. 따라서, 박막 트랜지스터(100)의 수명은 길어질 수 있다.
도 1에 도시된 바와 같이 본 발명의 실시예에 따른 크랙 가이딩 구조체(130)는 크랙의 형태(140)를 포함할 수 있다. 예를 들어, 크랙 가이딩 구조체(130)는 박막 트랜지스터(100)에 반복적인 폴딩 또는 휨 현상과 같은 외부스트레스에 의해 박막 트랜지스터 영역(120)에 전달되는 크랙 현상을 차단할 수 있다.
크랙 가이딩 구조체(130)에 외부 스트레스가 전달되고, 도 1에 도시된 바와 같은 크랙 가이딩 구조체(130)에 크랙의 형태(140)가 유도될 수 있다.
크랙의 형태(140)는 폴딩(folding)의 가로 방향, 세로 방향 및 사선 방향을 포함하는 다양한 방향에 따라, 크랙 가이딩 구조체(130)의 형태에 따라 다양한 형태를 나타낼 수 있으며 도 1에 나타난 형태만으로 제한되지 않는다.
도 2는 본 발명의 실시예에 따른 일측 방향으로 연장되는 양각 라인 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터(200)는 플렉시블 기판(110) 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역(120)과, 박막 트랜지스터 영역(120)과 구분되고 플렉시블 기판(110)의 일측에 배치되어 일측 방향으로 연장되는 양각 라인 패턴을 갖는 크랙 가이딩 구조체(210)를 포함한다.
이하, 도 1에 도시된 구성과 참조 부호 및 명칭이 동일한 구성 요소는 도 1에 도시된 구성과 동일한 동작을 수행하므로, 이에 대한 상세한 설명은 생략한다.
플렉시블 기판(110)은 플라스틱, 금속 박막, PET 및 PI 등이 사용될 수 있으며, 이에 한정되지 않고, 유연한 특성을 갖는 재료로 형성될 수 있다.
플렉시블 기판(110)은 소자가 형성되는 지역 즉, 박막 트랜지스터 영역(120)을 제외한 영역에서, 유연성을 위해 얇은 두께로 형성되어 휨 응력에 높은 신뢰성을 가지고, 유연성이 향상될 수 있다.
크랙 가이딩 구조체(210)는 외부 스트레스(stress)에 대해 박막 트랜지스터 영역(120)보다 약한 물성을 가진다.
크랙 가이딩 구조체(210)는 플렉시블 기판(110)의 상면에 박막 트랜지스터 영역(120)과 구분되어 배치된다. 예를 들어, 크랙 가이딩 구조체(210)는 박막 트랜지스터 영역(120)과 사전에 설정된 일정 거리를 두고 배치될 수 있다.
또한, 크랙 가이딩 구조체(210)는 플렉시블 기판(110)의 상면에 배치되고, 일측 방향으로 연장되는 양각 라인 패턴으로, 박막 트랜지스터(200)보다 외부 스트레스에 약한 물성을 갖는 물질이 증착되어 생성된 형태일 수 있다.
또한, 크랙 가이딩 구조체(210)에 증착되는 상기 물질이 박막 트랜지스터 영영역(120)의 높이보다 더 높게 증착되는 경우, 크랙 가이딩 구조체(210)에 상대적으로 더 많은 힘이 인가되어 박막 트랜지스터(200)의 신뢰성을 높일 수 있다.
또한, 크랙 가이딩 구조체(210)는 플렉시블 기판(110)의 상면에 위치하는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성되고, 적어도 일부와 평행한 형태로 배치될 수 있다.
크랙 가이딩 구조체(210)는 박막 트랜지스터 영역(120)에 크랙이 생기는 것을 방지할 수 있다.
구체적으로는 크랙 가이딩 구조체(210)는 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)에 의해 박막 트랜지스터(200)에 가해지는 힘을 분산시키거나 외부스트레스에 의해 발생되는 열화 현상을 방지할 수 있다.
즉, 박막 트랜지스터(200)에 폴딩 또는 휨 현상과 같은 외부스트레스가 발생할 경우 크랙 가이딩 구조체(210)에 의해 폴딩 또는 휨 현상과 같은 외부스트레스로 인한 크랙 및 열화 현상은 줄어들 수 있다.
예를 들어, 크랙 가이딩 구조체(210)에 의해 박막 트랜지스터 영역(120)으로 전달되는 외부 스트레스에 의해 발생되는 크랙이 크랙 가이딩 구조체(210)로 전달되도록 하여 박막 트랜지스터 영역(120)으로는 크랙 현상이 차단되고, 폴딩(folding)시 발생되는 인장력이 완화될 수 있다.
본 발명의 실시 예에 따르면, 박막 트랜지스터(200) 상에 크랙 발생 현상이 줄어듦에 따라, 박막 트랜지스터(200)의 열화 현상 또한 방지될 수 있다. 따라서, 박막 트랜지스터(200)의 수명은 길어질 수 있다.
또한, 크랙 가이딩 구조체(210)는 플렉시블 기판(110)의 상면에 위치하는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성될 경우, 플렉시블 기판(110)을 가로 방향, 세로 방향 또는 사선 방향을 포함하는 다양한 방향으로 폴딩(folding)하더라도, 박막 트랜지스터(200)의 열화 현상은 감소할 수 있다. 박막 트랜지스터 영역(120)을 포위하는 크랙 가이딩 구조체(210)는 박막 트랜지스터(200)에 가해지는 인장력의 크기를 감소시킬 수 있다. 따라서, 박막 트랜지스터(200)의 수명은 길어질 수 있다.
도 3은 본 발명의 실시예에 따른 음각 섬(island) 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 3을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터(300)는 플렉시블 기판(110)상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역(120)과, 박막 트랜지스터 영역(120)과 구분되고 플렉시블 기판(110)의 일측에 배치되어 간헐적으로 끊어진 형태의 음각 섬 패턴을 갖는 크랙 가이딩 구조체(310)를 포함한다.
이하, 도 1 내지 도 2에 도시된 구성과 참조 부호 및 명칭이 동일한 구성 요소는 도 1 내지 도 2에 도시된 구성과 동일한 동작을 수행하므로, 이에 대한 상세한 설명은 생략한다.
플렉시블 기판(110)은 플라스틱, 금속 박막, PET 및 PI 등이 사용될 수 있으며, 이에 한정되지 않고, 유연한 특성을 갖는 재료이면 제한없이 사용 가능하다.
플렉시블 기판(110)은 소자가 형성된 지역 즉, 박막 트랜지스터 영역(120)을제외한 영역에서, 유연성을 위해 얇은 두께로 형성되어 휨 응력에 높은 신뢰성을 가지고, 유연성이 향상될 수 있다.
크랙 가이딩 구조체(310)는 외부 스트레스(stress)에 대해 박막 트랜지스터(300)보다 약한 물성을 가진다.
크랙 가이딩 구조체(310)는 플렉시블 기판(110)의 상면에 박막 트랜지스터(120)영역과 구분되어 배치된다. 예를 들어, 크랙 가이딩 구조체(310)는 박막 트랜지스터 영역(120)을 제외한 플렉시블 기판(120)의 상면에 홈 형태로 식각되어 생성된 섬 패턴일 수 있다.
또한, 크랙 가이딩 구조체(310)가 포함하는 각각의 식각되어 생성된 섬 패턴은 박막 트랜지스터 영역(120) 및 크랙 가이딩 구조체(310)가 포함하는 홈 형태로 식각된 섬 패턴 각각과 사전에 설정된 일정 거리를 두고 배치될 수 있다.
또한, 크랙 가이딩 구조체(310)는 플렉시블 기판(110)의 상면에 배치되는 박막 트랜지스터(110)영역을 포위하는 위치에 형성되고, 적어도 일부와 평행한 형태로 배치될 수 있다.
또한, 섬 패턴 음각 크랙 가이딩 구조체(310)는 플렉시블 기판(110)의 상면에 간헐적으로 끊어져 점선 형태를 나타내는 섬 패턴을 포함하고, 크랙을 유도함으로서 박막 트랜지스터(300)의 손상을 줄일 수 있다.
크랙 가이딩 구조체(310)는 박막 트랜지스터 영역(120)에 크랙이 생기는 것을 방지할 수 있다.
구체적으로는 크랙 가이딩 구조체(310)는 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)에 의해 박막 트랜지스터(300)에 가해지는 힘을 분산시키거나 외부스트레스에 의해 발생되는 열화 현상을 방지할 수 있다.
즉, 박막 트랜지스터(300)에 폴딩 또는 휨 현상과 같은 외부스트레스가 발생할 경우 크랙 가이딩 구조체(310)에 의해 폴딩 또는 휨 현상과 같은 외부스트레스로 인한 크랙 및 열화 현상은 줄어들 수 있다.
예를 들어, 크랙 가이딩 구조체(310)에 의해 박막 트랜지스터 영역(120)으로 전달되는 외부 스트레스에 의해 발생되는 크랙이 크랙 가이딩 구조체(310)로 전달되도록 하여 박막 트랜지스터 영역(120)으로는 크랙 현상이 차단되고, 폴딩(folding)시 발생되는 인장력이 완화될 수 있다.
본 발명의 실시 예에 따르면, 박막 트랜지스터(300) 상에 크랙 발생 현상이 줄어듦에 따라, 박막 트랜지스터(300)의 열화 현상 또한 방지될 수 있다. 따라서, 박막 트랜지스터(300)의 수명은 길어질 수 있다.
또한, 크랙 가이딩 구조체(310)는 플렉시블 기판(110)의 상면에 위치하는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성될 경우, 플렉시블 기판(110)을 가로 방향, 세로 방향 또는 사선 방향을 포함하는 다양한 방향으로 폴딩(folding)하더라도, 박막 트랜지스터(300)의 열화 현상은 감소할 수 있다. 박막 트랜지스터 영역(120)을 포위하는 크랙 가이딩 구조체(310)는 박막 트랜지스터(300)에 가해지는 인장력의 크기를 감소시킬 수 있다. 따라서, 박막 트랜지스터(300)의 수명은 길어질 수 있다.
도 4는 본 발명의 실시예에 따른 양각 섬(island) 패턴을 갖는 크랙 가이딩 구조체를 포함하는 플렉시블 기판을 도시한 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터(400)는 플렉시블 기판(110) 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역(120)과, 박막 트랜지스터 영역(120)과 구분되고 플렉시블 기판(110)의 일측에 배치되어 양각 섬 패턴을 갖는 크랙 가이딩 구조체(410)를 포함한다.
이하, 도 1 내지 도 3에 도시된 구성과 참조 부호 및 명칭이 동일한 구성 요소는 도 1 내지 도 3에 도시된 구성과 동일한 동작을 수행하므로, 이에 대한 상세한 설명은 생략한다.
플렉시블 기판(110)은 플라스틱, 금속 박막, PET 및 PI 등이 사용될 수 있으며, 이에 한정되지 않고, 유연한 특성을 갖는 재료로 형성될 수 있다.
플렉시블 기판(110)은 소자가 형성된 지역 즉, 박막 트랜지스터 영역(120)을제외한 영역에서, 유연성을 위해 얇은 두께로 형성되어 휨 응력에 높은 신뢰성을 가지고, 유연성이 향상될 수 있다.
크랙 가이딩 구조체(410)는 외부 스트레스(stress)에 대해 박막 트랜지스터(400)보다 약한 물성을 가진다.
크랙 가이딩 구조체(410)는 플렉시블 기판(110)의 상면에 박막 트랜지스터 영역(120)과 구분되어 배치된다. 예를 들어, 크랙 가이딩 구조체(410)는 박막 트랜지스터 영역(120)을 제외한 플렉시블 기판(120)의 상면에 섬 패턴으로 증착되어 생성될 수 있다.
또한, 크랙 가이딩 구조체(410)가 포함하는 각각의 증착되어 생성된 섬 패턴은 박막 트랜지스터 영역(120) 및 크랙 가이딩 구조체(410)가 포함하는 섬 패턴으로 증착된 각각과 사전에 설정된 일정 거리를 두고 배치될 수 있다.
또한, 크랙 가이딩 구조체(410)에 증착되는 물질이 박막 트랜지스터 영역(120)의 높이보다 더 높게 증착되는 경우, 크랙 가이딩 구조체(410)에 상대적으로 더 많은 힘이 인가되어 박막 트랜지스터(400)의 신뢰성을 높일 수 있다.
또한, 크랙 가이딩 구조체(410)는 플렉시블 기판(110)의 상면에 배치되는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성되고, 적어도 일부와 평행한 형태로 배치될 수 있다.
또한, 크랙 가이딩 구조체(410)는 플렉시블 기판(110)의 상면에 간헐적으로 끊어져 점선 형태를 나타내는 섬 패턴을 포함하여 크랙을 유도함으로서, 박막 트랜지스터(400)의 손상을 줄일 수 있다.
크랙 가이딩 구조체(410)는 박막 트랜지스터 영역(120)에 크랙이 생기는 것을 방지할 수 있다.
구체적으로는 크랙 가이딩 구조체(410)는 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)에 의해 박막 트랜지스터(400)에 가해지는 힘을 분산시키거나 외부스트레스에 의해 발생되는 열화 현상을 방지할 수 있다.
즉, 박막 트랜지스터(400)에 폴딩 또는 휨 현상과 같은 외부스트레스가 발생할 경우 크랙 가이딩 구조체(410)에 의해 폴딩 또는 휨 현상과 같은 외부스트레스로 인한 크랙 및 열화 현상은 줄어들 수 있다.
예를 들어, 크랙 가이딩 구조체(410)에 의해 박막 트랜지스터 영역(120)으로 전달되는 외부 스트레스에 의해 발생되는 크랙이 크랙 가이딩 구조체(410)로 전달되도록 하여 박막 트랜지스터 영역(120)으로는 크랙 현상이 차단되고, 폴딩(folding)시 발생되는 인장력이 완화될 수 있다.
본 발명의 실시 예에 따르면, 박막 트랜지스터(400) 상에 크랙 발생 현상이 줄어듦에 따라, 박막 트랜지스터(400)의 열화 현상 또한 방지될 수 있다. 따라서, 박막 트랜지스터(400)의 수명은 길어질 수 있다.
또한, 크랙 가이딩 구조체(410)는 플렉시블 기판(110)의 상면에 배치되는 박막 트랜지스터 영역(120)을 포위하는 위치에 형성될 경우, 플렉시블 기판(110)을 가로 방향, 세로 방향 또는 사선 방향을 포함하는 다양한 방향으로 폴딩(folding)하더라도, 박막 트랜지스터(400)의 열화 현상은 감소할 수 있다. 박막 트랜지스터 영역(120)을 포위하는 크랙 가이딩 구조체(410)는 박막 트랜지스터(400)에 가해지는 인장력의 크기를 감소시킬 수 있다. 따라서, 박막 트랜지스터(400)의 수명은 길어질 수 있다.
도 5는 본 발명의 실시예에 따른 크랙 가이딩 구조체를 포함하는 박막 트랜지스터 및 크랙 가이딩 구조체를 포함하지 않는 박막 트랜지스터의 초기 특성 대비 폴딩(folding) 또는 휨 현상과 같은 외부스트레스(stress)에 따른 열화 현상을 설명하기 위한 그래프를 도시한 것이다.
보다 상세하게는, 도 5는 폴딩(foliding)횟수에 따라 크랙 가이딩 구조체를 포함하는 박막 트랜지스터에 전류가 흐르는 양을 정규화한 ION,WCG 및 크랙 가이딩 구조체를 포함하지 않는 박막 트랜지스터에 전류가 흐르는 양을 정규화한 ION,WOCG를 도시한 것이다.
도 5를 참조하면, 본 발명의 실시예에 따른 크랙 가이딩 구조체를 갖는 박막 트랜지스터의 경우, 반복적인 폴딩(folding)이 발생하더라도 상기 박막 트랜지스터에 발생하는 열화 현상은 거의 발생되지 않을 수 있다. 예를 들어, 상기 박막 트랜지스터에 흐르는 전류의 양을 측정하여 도 5의 ION,WCG와 같이 그래프로 나타냄으로서, 반복적인 폴딩(folding)이 발생하더라도 소자의 특성이 초기 특성 대비 저하되지 않은 것을 확인할 수 있다.
반면, 크랙 가이딩 구조체를 갖지 않는 박막 트랜지스터의 경우, 반복적인 폴딩(folding)에 의해 상기 박막 트랜지스터에 발생하는 열화 현상은 점점 증가할 수 있다. 예를 들어, 상기 박막 트랜지스터에 흐르는 전류의 양을 측정하여 도 5의 ION,WOCG와 같이 그래프로 나타냄으로서, 반복적인 폴딩이 발생할 경우 소자의 특성이 초기 특성 대비 점점 저하되는 것을 확인할 수 있다.
보다 상세하게는, 예를 들어, 25000번의 폴딩(foliding)을 한 경우 크랙 가이딩 구조체를 갖는 상기 박막 트랜지스터의 경우, 폴딩의 횟수가 0일 때와 비교하여, 전류가 흐르는 양을 나타내는 수치인 ION,WCG에 변화가 없다. 그러나, 크랙 가이딩 구조체를 갖지 않는 상기 박막 트랜지스터의 경우, 전류가 흐르는 양을 나타내는 수치인 ION,WOCG가 폴딩의 횟수가 0일 때보다 낮아진 형태를 나타낼 수 있다.
상기 박막 트랜지스터에 발생하는 열화 현상에 의해 전기적 소자로서의 신뢰성은 낮아질 수 있다. 따라서, 플렉시블 기판 상에 크랙 가이딩 구조체를 배치함으로서, 크랙 및 열화 현상으로 인한 소자의 특성 저하를 방지하고, 소자의 신뢰성을 유지할 수 있다.
상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 박막 트랜지스터
110: 플렉시블 기판
120: 박막 트랜지스터 영역
130: 크랙 가이딩 구조체
140: 크랙의 형태
200: 박막 트랜지스터
210: 크랙 가이딩 구조체
300: 박막 트랜지스터
310: 크랙 가이딩 구조체
400: 박막 트랜지스터
410: 크랙 가이딩 구조체

Claims (6)

  1. 플렉시블(flexible) 기판;
    상기 플렉시블 기판 상에 형성된 소스/드레인 전극 및 게이트 전극이 형성된 박막 트랜지스터 영역; 및
    상기 플렉시블 기판의 상면에 상기 박막 트랜지스터 영역과 구분되어 설정된 거리만큼 이격되어 배치되고, 상기 플렉시블 기판이 홈 형태로 식각되어 형성된 패턴을 포함하는 크랙 가이딩 구조체
    를 포함하고,
    상기 크랙 가이딩 구조체는 외부 스트레스에 의해 유도된 크랙의 형태를 포함하며, 상기 박막 트랜지스터 영역을 포위하도록 상기 박막 트랜지스터가 동작하는 데 있어 불필요한 영역에 배치되고, 상기 박막 트랜지스터 영역보다 외부 스트레스에 약한 물성을 가지며 상기 박막 트랜지스터 영역과 적어도 일부와 평행한 형태로 배치되어 외부로부터 가해지는 폴딩으로 인해 발생되는 인장력 및 크랙이 상기 박막 트랜지스터 영역에 전달되는 것을 차단하고, 상기 박막 트랜지스터 영역의 높이 대비 상기 크랙 가이딩 구조체의 높이가 더 높게 증착되어 형성되는 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 크랙 가이딩 구조체는
    상기 플렉시블 기판의 상면에 일측 방향으로 연장되는 라인 패턴
    을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 삭제
  5. 제1항에 있어서,
    상기 크랙 가이딩 구조체는
    상기 플렉시블 기판의 상면에 섬(island) 패턴
    을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  6. 삭제
KR1020180151240A 2018-11-29 2018-11-29 크랙 가이딩 구조체를 갖는 박막 트랜지스터 KR101995177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180151240A KR101995177B1 (ko) 2018-11-29 2018-11-29 크랙 가이딩 구조체를 갖는 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180151240A KR101995177B1 (ko) 2018-11-29 2018-11-29 크랙 가이딩 구조체를 갖는 박막 트랜지스터

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160119959A Division KR20180031397A (ko) 2016-09-20 2016-09-20 크랙 가이딩 구조체를 갖는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20180132009A KR20180132009A (ko) 2018-12-11
KR101995177B1 true KR101995177B1 (ko) 2019-07-01

Family

ID=64671772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151240A KR101995177B1 (ko) 2018-11-29 2018-11-29 크랙 가이딩 구조체를 갖는 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101995177B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139981A1 (en) 2001-04-03 2002-10-03 Koninklijke Philips Electronics N.V. Matrix array devices with flexible substrates
KR101199250B1 (ko) 2005-12-12 2012-11-09 삼성디스플레이 주식회사 연성회로필름 및 이를 갖는 표시패널 어셈블리

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US697497A (en) * 1901-06-29 1902-04-15 Gilman Clifford Knapp Sawing-machine.
KR101965260B1 (ko) * 2012-10-09 2019-04-04 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
KR102052686B1 (ko) 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR102366701B1 (ko) 2014-10-22 2022-02-22 엘지디스플레이 주식회사 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치
KR102525324B1 (ko) * 2016-05-04 2023-04-25 엘지디스플레이 주식회사 봉지막을 포함하는 표시 패널 및 이를 포함하는 플렉서블 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139981A1 (en) 2001-04-03 2002-10-03 Koninklijke Philips Electronics N.V. Matrix array devices with flexible substrates
KR101199250B1 (ko) 2005-12-12 2012-11-09 삼성디스플레이 주식회사 연성회로필름 및 이를 갖는 표시패널 어셈블리

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. M. Kim, et al., Atomic layer deposition ZnO: N flexible thin film transistors and the effects of bending on device properties.
M. Wang, et al., The instability of a-Si: H TFT under mecanical strain with high frequency ac bias stress.
Sang Myung Lee, et al., Crack-duided effect on dynamic mechanical stress for foldabel low temperaturre polycrystalline silicon thin film trnaisistors

Also Published As

Publication number Publication date
KR20180132009A (ko) 2018-12-11

Similar Documents

Publication Publication Date Title
CN106601133B (zh) 一种柔性显示面板、其制作方法及显示装置
US10381598B2 (en) Display device with micro cover layer and manufacturing method for the same
KR102634958B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이디바이스 및 이의 제조 방법
CN107706220B (zh) 柔性显示面板及其制作方法和显示装置
CN108054173B (zh) 显示基板及制备方法、显示装置
US10886307B2 (en) Flexible electronic device
CN105051908B (zh) 薄膜晶体管阵列
KR20180060710A (ko) 플렉서블 표시장치
KR20180036853A (ko) 유기발광 표시장치 및 그 제조방법
TWI549267B (zh) 主動元件陣列基板
KR102224457B1 (ko) 표시장치와 그 제조 방법
KR102380403B1 (ko) 연성 표시 패널 및 그 제조 방법
KR101995177B1 (ko) 크랙 가이딩 구조체를 갖는 박막 트랜지스터
JP7177660B2 (ja) 半導体装置
KR20180031397A (ko) 크랙 가이딩 구조체를 갖는 박막 트랜지스터
US20220209014A1 (en) Semiconductor device
KR20200009106A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant