TWI630590B - 畫素結構以及顯示面板 - Google Patents

畫素結構以及顯示面板 Download PDF

Info

Publication number
TWI630590B
TWI630590B TW106122484A TW106122484A TWI630590B TW I630590 B TWI630590 B TW I630590B TW 106122484 A TW106122484 A TW 106122484A TW 106122484 A TW106122484 A TW 106122484A TW I630590 B TWI630590 B TW I630590B
Authority
TW
Taiwan
Prior art keywords
layer
active element
shielding layer
substrate
opening
Prior art date
Application number
TW106122484A
Other languages
English (en)
Other versions
TW201907375A (zh
Inventor
Tai-Jui Wang
王泰瑞
Chieh-Wei Feng
馮捷威
Meng-Jung Yang
楊孟融
Wei-Han Chen
陳韋翰
Shao-An Yan
顏劭安
Tsu-Chiang Chang
張祖強
Original Assignee
Industrial Technology Research Institute
財團法人工業技術研究院
Intellectual Property Innovation Corporation
創智智權管理顧問股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute, 財團法人工業技術研究院, Intellectual Property Innovation Corporation, 創智智權管理顧問股份有限公司 filed Critical Industrial Technology Research Institute
Priority to TW106122484A priority Critical patent/TWI630590B/zh
Priority to US15/691,755 priority patent/US10418435B2/en
Application granted granted Critical
Publication of TWI630590B publication Critical patent/TWI630590B/zh
Publication of TW201907375A publication Critical patent/TW201907375A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素結構，包括基板、電源導線、平坦層、驅動線路以及傳導結構。基板具有佈局區以及位於佈局區以外的透光區。電源導線位於基板的佈局區上。電源導線包括遮蔽層。平坦層位於基板上以覆蓋電源導線。驅動線路配置於平坦層上且對應於佈局區。驅動線路包括第一主動元件。遮蔽層與第一主動元件重疊。傳導結構位於平坦層中且對應於佈局區分佈。電源導線藉由傳導結構與驅動線路電性連接。本發明還提供一種顯示面板。

Description

畫素結構以及顯示面板
本發明是有關於一種畫素結構，且特別是有關於一種具有遮蔽層的畫素結構及顯示面板。
隨著科技的進步，各種新型顯示裝置不斷湧現。在一些顯示裝置中，觀看者除了可以看到顯示面板上顯示的影像之外，還可以透過顯示面板而看到顯示面板背後的景象。這些顯示裝置因其透光的特性而越來越受到人們的關注。
然而，這種可以透光的顯示面板容易被外界環境干擾而影響其顯示品質，特別是外界的光線或靜電。在使用顯示裝置時，外界的光線照射到面板會導致顯示面板產生漏電，使顯示面板的顯示品質下降。此外，在使用顯示面板時，經由摩擦所產生的靜電也會使顯示面板的顯示品質下降。因此，目前亟需一種能解決上述問題的方法。
本發明一實施例提供一種畫素結構，可以減低外界的光線及/或靜電對驅動線路所產生的影響。
本發明一實施例提供一種顯示面板，可以減低外界的光線及/或靜電對驅動線路所產生的影響。
本發明一實施例的畫素結構，包括基板、電源導線、平坦層、驅動線路以及傳導結構。基板具有佈局區以及位於佈局區以外的透光區。電源導線位於基板的佈局區上。電源導線包括遮蔽層。平坦層位於基板上以覆蓋電源導線。驅動線路配置於平坦層上且對應於佈局區。驅動線路包括第一主動元件。遮蔽層與第一主動元件重疊。傳導結構位於平坦層中且對應於佈局區分佈。電源導線藉由傳導結構與驅動線路電性連接。
本發明一實施例的顯示面板，包括所述畫素結構以及顯示元件。顯示元件電性連接驅動線路。
本發明一實施例的遮蔽層位於驅動線路與部分基板之間，且遮蔽層可以用來傳遞訊號電壓（VDD）。基板上的透光區可以有比較大的面積，使顯示面板的透明度提升。此外，遮蔽層可與驅動線路重疊，藉以減低外界的光線及/或靜電對驅動線路所產生的影響。
為讓本發明能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A~圖1F是依照本發明的第一實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖2A~圖2F是沿著圖1A~圖1F的剖線AA’、BB’、CC’以及DD’的剖面示意圖。
請先參考圖1A以及圖2A，在顯示面板的畫素結構中，基板110具有佈局區LO以及位於佈局區LO以外的透光區。遮蔽層130形成於基板110的佈局區LO上，且為電源導線的一部分。形成遮蔽層130的方法例如包括微影光刻製程（Photo Engraving Process）。在一些實施例中，遮蔽層130的材料例如包括鈦、銅、鈷、鎳、鋁、鉬、鎢、金、銀或其他導電材料。在一些實施例中，基板110可為軟性基板，基板110的材料例如為聚乙烯對苯二甲酸酯（polyethylene terephthalate, PET）、聚二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚酯(polyester, PES)、聚甲基丙烯酸甲酯（polymethylmethacrylate, PMMA）、聚碳酸酯（polycarbonate, PC）、聚醯亞胺(polyimide, PI）或金屬軟板(Metal Foil)或其他可撓性材質。在一實施例中，基板110為透明基板。
在一些實施例中，遮蔽層130與基板110之間還可以配置有阻障層120，阻障層120例如是阻水阻氣層。在一些實施例中，阻障層120的材料例如包括氧化矽、氮化矽、氧化鋁或其組合。在一些實施例中，阻障層120的厚度例如為100奈米~1000奈米，在一實施例中，阻障層120的厚度例如為100奈米~600奈米，在一實施例中，阻障層120的厚度例如為300奈米。在一些實施例中，阻障層120可以包括多層結構。在一些實施例中，基板110可具有阻水阻氣的功能，因此不需要額外再多設置一層阻障層。
接著請參考圖1B以及圖2B，在基板110上形成平坦層150，平坦層150覆蓋了遮蔽層130。在一些實施例中，平坦層覆蓋了包括遮蔽層130的電源導線。在一些實施例中，平坦層150的材料例如是非感光介電材料或感光介電材料。在一些實施例中，平坦層150的材料可為非感光高分子材料或感光高分子材料，例如包括酚甲醛（phenol-formaldehyde）、聚亞醯胺（polyimide）、矽甲烷（siloxane）、聚甲基丙烯酸甲酯（polymethylmethacrylate）、聚醚醯亞胺（polyetherimide）、酚化合物（phenolics）、聚苯噁唑（polybenzoxazole）、苯並環丁烯（benzocyclobutene）或其他合適的材料或其組合。在一些實施例中，形成平坦層150的方法例如包括塗佈製程。在一些實施例中，平坦層150的厚度大於等於0.1微米。在一些實施例中，平坦層150的厚度為0.5微米~1.5微米。在一些實施例中，平坦層150的厚度為0.65微米。平坦層150可以將導電結構（例如是電源導線）造成的斷差平坦化，避免導電結構造成的斷差影響薄膜電晶體（TFT）電性。平坦層150的平坦性等於(1-形成平坦層後的表面高低差/形成平坦層前的表面高低差)*100%。在一些實施例中，平坦層150的平坦性大於等於50%。在一些實施例中，藉由平坦層150的設置，能減少寄生電容的增加以及後續形成之驅動線路的電性異常所造成的問題。
在一些實施例中，平坦層150以及遮蔽層130之間配置有中介層140。在一些實施例中，中介層140的材料例如包括氮化矽。在一些實施例中，中介層140的厚度例如為100奈米~600奈米，在一實施例中，中介層140的厚度例如為300奈米。在一些實施例中，由無機材料構成的遮蔽層130以及由有機材料構成的平坦層150能藉由中介層140而分開，可改善遮蔽層130在退火製程中可能產生之異常狀況。在一實施例中，中介層140的材料例如包括無機材料氧化矽（SiO x）、氮化矽（SiN x）、氮氧化矽（SiON）、氧化鋁（Al 2O 3）或其組合。
接著於基板110的佈局區LO上形成第一通道層SM1以及第二通道層SM2。在一些實施例中，會先在平坦層150上形成緩衝層160，接著才在緩衝層160上形成第一通道層SM1以及第二通道層SM2。換句話說，在一些實施例中，第一通道層SM1與平坦層150之間配置有緩衝層160，且第二通道層SM2也與平坦層150之間具有緩衝層160。形成第一通道層SM1以及第二通道層SM2的方法包括圖案化製程。在一些實施例中，形成第一通道層SM1以及第二通道層SM2的方法例如包括先沉積非晶矽，接著再利用雷射退火製程將非晶矽轉變為多晶矽。在一實施例中，第一通道層SM1以及第二通道層SM2的晶粒大小範圍介於0.1微米~1微米之間。
接著請參考圖1C以及圖2C，於第一通道層SM1以及第二通道層SM2上形成閘絕緣層170。閘絕緣層170覆蓋了第一通道層SM1以及第二通道層SM2。利用蝕刻製程形成開口O1，開口O1暴露出部分的遮蔽層130。在一些實施例中，開口O1貫穿了中介層140、平坦層150、緩衝層160以及閘絕緣層170。
接著請參考圖1D以及圖2D，於閘絕緣層170上形成掃描線SL、第一閘極G1以及第二閘極G2。掃描線SL、第一閘極G1以及第二閘極G2例如位於基板110的佈局區LO上。掃描線SL連接第一閘極G1。第一閘極G1以及掃描線SL都與第二閘極G2分離。第一閘極G1形成於第一通道層SM1上，且與第一通道層SM1之間配置有閘絕緣層170。第二閘極G2形成於第二通道層SM2上，且與第二通道層SM2之間配置有閘絕緣層170。在一實施例中，形成掃描線SL、第一閘極G1以及第二閘極G2的同時，還會於開口O1中形成傳導結構C1，傳導結構C1例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中。傳導結構C1、掃描線SL、第一閘極G1以及第二閘極G2屬於同一膜層。掃描線SL、第一閘極G1以及第二閘極G2都與傳導結構C1分離。傳導結構C1與電源導線的遮蔽層130電性連接。
請參考圖1E以及圖2E，於第一閘極G1以及第二閘極G2上形成介電層180。介電層180例如覆蓋了傳導結構C1、掃描線SL、第一閘極G1以及第二閘極G2。利用蝕刻製程於介電層180上形成開口H1、開口H2、開口H3、開口H4、開口H5以及開口H6。開口H1以及開口H2暴露出部分的第一通道層SM1，且開口H4以及開口H5暴露出部分的第二通道層SM2。在一些實施例中，開口H1、開口H2、開口H4以及開口H5位於介電層180以及閘絕緣層170中。開口H3暴露出部分的第二閘極G2，且開口H6暴露出部分的傳導結構C1。在一些實施例中，開口H3以及開口H6位於介電層180中。
接著請參考圖1F以及圖2F，於介電層180上形成資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2例如對應於基板110的佈局區LO。掃描線SL與資料線DL可交錯設置。在一實施例中，第一源極S1電性連接至資料線DL。第一源極S1以及第一汲極D1分別透過開口H1以及開口H2而與第一通道層SM1電性連接。第一汲極D1透過開口H3而與第二閘極G2電性連接。
第二汲極D2以及第二源極S2分別透過開口H4以及開口H5而與第二通道層SM2電性連接。第二汲極D2電性連接至顯示元件190。顯示元件190例如位於基板110的佈局區LO上。在一些實施例中，顯示元件190例如為有機發光元件。有機發光元件可由陽極、有機發光層以及陰極(未繪示)所構成。陽極與陰極可採用金屬或金屬氧化物等導電材質。倘若陽極與陰極兩者皆採用透明導電材質，那麼所形成的有機電致發光顯示裝置為雙面發光顯示裝置。倘若陽極與陰極其中之一採用透明導電材質，那麼所形成的有機電致發光顯示裝置為底部發光型或是頂部發光型顯示裝置。有機發光層可為小分子有機發光材料或是高分子有機發光材料。在一些實施例中，有機發光元件更可包括電子傳輸層、電子注入層、電洞傳輸層以及電洞注入層(未繪示)。此外，有機發光元件之表面可更覆蓋有一阻障層(未繪示)，阻障層可為有機材料或是無機材料。
傳導結構C2填入開口H6中，傳導結構C2例如位於介電層180中，第二源極S2透過傳導結構C2而電性連接至傳導結構C1。在本實施例中，第二源極S2透過傳導結構CT1而電性連接至遮蔽層130，其中傳導結構CT1是由傳導結構C1以及傳導結構C2所構成的多層結構，然而本發明不以此為限。在其他實施例中，第二源極S2可透過單層的傳導結構C2而電性連接至遮蔽層130。在本實施例中，部分第二閘極G2在基板110上的正投影可與部分第二源極S2在基板110上的正投影互相重疊，且第二閘極G2與第二源極S2之間具有儲存電容Cst。
在本實施例中，驅動線路包括掃描線SL、資料線DL、第一主動元件TFT1以及第二主動元件TFT2。第一主動元件TFT1包括第一通道層SM1、第一閘極G1、第一源極S1以及第一汲極D1，且第二主動元件TFT2包括第二通道層SM2、第二閘極G2、第二源極S2以及第二汲極D2。在一些實施例中，基板110上具有透光區TP及佈局區LO，驅動線路對應於佈局區LO，且驅動線路暴露出基板110的透光區TP。在一實施例中，透光區TP例如為基板110上沒有被驅動線路所遮蔽的區域，因此光線可以穿過透光區TP而不會被驅動線路反射。在一實施例中，透光區TP例如為基板110上無任何金屬或不透光之材料遮蔽之區域。
雖然在本實施例中，第一主動元件TFT1電性連接至第二主動元件TFT2，然而本發明不以此為限。在其他實施例中，第一主動元件TFT1可電性連接至顯示元件190。
遮蔽層130為電源導線的一部分，遮蔽層130通有訊號電壓（VDD），連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，傳遞訊號電壓的遮蔽層130可有部分位於第一主動元件TFT1及/或第二主動元件TFT2下方。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖3是依照本發明的第二實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖4是沿著圖3的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖3以及圖4的第二實施例沿用圖1A~圖1F以及圖2A~圖2F的第一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，畫素結構中的第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。傳導結構C2位於中介層140、平坦層150、緩衝層160、閘絕緣層170以及介電層180中。由於本實施例中的第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。因此，本實施例不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，遮蔽層130為電源導線的一部分，傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖5A~圖5G是依照本發明的第三實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖6是沿著圖5G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖5A~圖5G以及圖6的第三實施例沿用圖1A~圖1F以及圖2A~圖2F的第一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
請參考圖5A，在基板110（繪示於圖6中）的佈局區LO上形成資料線DL以及電容電極CE。在一實施例中，資料線DL以及電容電極CE互相分離。在本實施例中，資料線DL與電容電極CE屬於同一膜層。在本實施例中，資料線DL與基板110之間以及電容電極CE與基板110之間還配置有阻障層120（繪示於圖6中）。資料線DL與電容電極CE形成於阻障層120上，並與阻障層120接觸。
請參考圖5B，在資料線DL以及電容電極CE上形成介電層CSL（繪示於圖6中）。接著於介電層CSL上形成遮蔽層130。在本實施例中，資料線DL以及電容電極CE所在的膜層可位於遮蔽層130所在的膜層以及基板110之間。遮蔽層130具有對應於電容電極CE的開口U，開口U的容置空間重疊於部分的電容電極CE。在本實施例中，遮蔽層130的開口U為矩形，然而本發明不以此為限。在其他實施例中，開口U也可以是圓形、三角形或其他幾何形狀。
請參考圖5C，在遮蔽層130上形成第一通道層SM1以及第二通道層SM2。第一通道層SM1以及第二通道層SM2例如位於基板110的佈局層LO上。在一些實施例中，遮蔽層130與第一通道層SM1之間以及遮蔽層130與第二通道層SM2之間還可配置有中介層140、平坦層150以及緩衝層160（繪示於圖6中）。形成中介層140、平坦層150、緩衝層160、第一通道層SM1以及第二通道層SM2的方法可類似於前述實施例。在完成第一通道層SM1以及第二通道層SM2之後，形成覆蓋第一通道層SM1以及第二通道層SM2的閘絕緣層170（繪示於圖6中）。
請參考圖5D，利用蝕刻製程形成開口O1、開口O2以及開口O3。開口O1例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖6中）。開口O1暴露出部分的遮蔽層130。開口O2以及開口O3例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖6中）。開口O2暴露出部分的電容電極CE。開口O3暴露出部分資料線DL。
請參考圖5E，形成掃描線SL、第一閘極G1、第二閘極G2、傳導結構C1以及傳導結構C3。掃描線SL、第一閘極G1、第二閘極G2、傳導結構C1以及傳導結構C3例如位於基板110的佈局區LO上。第一閘極G1與掃描線SL連接，且位於第一通道層SM1上。第一閘極G1以及掃描線SL都與第二閘極G2分離。第二閘極G2位於第二通道層SM2上。在本實施例中，部分的第二閘極G2可延伸至遮蔽層130的開口U上方，且第二閘極G2透過開口O2而電性連接至電容電極CE。在一實施例中，第一汲極D1、第二閘極G2皆電性連接至電容電極CE。傳導結構C1填入開口O1並電性連接至遮蔽層130。傳導結構C3填入開口O3並電性連接至資料線DL。傳導結構C1例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中，且傳導結構C3例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中。
接著請參考圖5F，於第一閘極G1以及第二閘極G2上形成介電層180（繪示於圖6中）。介電層180例如覆蓋了傳導結構C1、傳導結構C3、掃描線SL、第一閘極G1以及第二閘極G2。利用蝕刻製程於介電層180上形成開口H1、開口H2、開口H3、開口H4、開口H5、開口H6以及開口H7。在一些實施例中，開口H1、開口H2、開口H4以及開口H5位於介電層180以及閘絕緣層170中。開口H1以及開口H2暴露出部分的第一通道層SM1，且開口H4以及開口H5暴露出部分的第二通道層SM2。在一些實施例中，開口H3、開口H6以及開口H7位於介電層180中。開口H3暴露出部分的第二閘極G2，開口H6暴露出部分的傳導結構C1，且開口H7暴露出部分的傳導結構C3。
請參考圖5G以及圖6，於介電層180上形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。
第一源極S1以及第一汲極D1分別透過開口H1以及開口H2而與第一通道層SM1電性連接。第一汲極D1透過開口H3而與第二閘極G2電性連接。
傳導結構C4對應於基板110的佈局區LO，且填入開口H7中，傳導結構C4例如位於介電層180中。第一源極S1透過傳導結構C4而電性連接至傳導結構C3。在本實施例中，第一源極S1透過傳導結構CT2而電性連接至資料線DL，其中傳導結構CT2是由傳導結構C3以及傳導結構C4所構成的多層結構，然而本發明不以此為限。在其他實施例中，第一源極S1可透過單層的傳導結構C4而電性連接至資料線DL。
第二汲極D2以及第二源極S2分別透過開口H4以及開口H5而與第二通道層SM2電性連接。第二汲極D2可電性連接至顯示元件190。
傳導結構C2對應於基板110的佈局區LO，且填入開口H6中，傳導結構C2例如位於介電層180中。第二源極S2透過傳導結構C2而電性連接至傳導結構C1。在本實施例中，第二源極S2透過傳導結構CT1而電性連接至遮蔽層130，其中傳導結構CT1是由傳導結構C1以及傳導結構C2所構成的多層結構，然而本發明不以此為限。在其他實施例中，第二源極S2可透過單層的傳導結構C2而電性連接至遮蔽層130。
在本實施例中，位於基板110的佈局區LO上的驅動線路包括掃描線SL、資料線DL、第一主動元件TFT1以及第二主動元件TFT2。第一主動元件TFT1包括第一通道層SM1、第一閘極G1、第一源極S1以及第一汲極D1，且第二主動元件TFT2包括第二通道層SM2、第二閘極G2、第二源極S2以及第二汲極D2。在本實施例中，部分電性連接至第二源極S2的遮蔽層130可與部分電性連接至第二閘極G2的電容電極CE重疊，且遮蔽層130與電容電極CE之間具有儲存電容Cst。在一些實施例中，儲存電容Cst可位在第一主動元件TFT1以及第二主動元件TFT2的下方。
連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖7是依照本發明的第四實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖8是沿著圖7的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖7以及圖8的第四實施例沿用圖5A~圖5G以及圖6的第三實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
本實施例的第一源極S1透過單層的傳導結構C4而電性連接至資料線DL，且第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。
傳導結構C2例如位於中介層140、平坦層150、緩衝層160、閘絕緣層170以及介電層180中，且傳導結構C4例如位於介電層CSL、中介層140、平坦層150、緩衝層160、閘絕緣層170以及介電層180中。由於本實施例中的第一源極S1透過單層的傳導結構C4而電性連接至資料線DL，且第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。因此，本實施例不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖9A~圖9G是依照本發明的第五實施例的一種顯示面板的製造方法的上視示意圖。圖10是沿著圖9G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖9A~圖9G以及圖10的第五實施例沿用圖5A~圖5G以及圖6的第三實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
請參考圖9A，在基板110（繪示於圖10中）的佈局區LO上形成遮蔽層130。在本實施例中，遮蔽層130與基板110之間還配置有阻障層120（繪示於圖10中）。遮蔽層130形成於阻障層120上，並與阻障層120接觸。
請參考圖9B，在遮蔽層130上形成介電層CSL（繪示於圖10中）。接著於介電層CSL上形成資料線DL以及電容電極CE。在一實施例中，資料線DL與電容電極CE互相分離。在本實施例中，遮蔽層130所在的膜層位於資料線DL以及電容電極CE所在的膜層以及基板110之間，且資料線DL以及電容電極CE例如位於基板110的佈局區LO上，資料線DL以及電容電極CE屬於同一膜層。
請參考圖9C，在電容電極CE上形成第一通道層SM1以及第二通道層SM2。第一通道層SM1以及第二通道層SM2例如位於基板110的佈局區LO上。在一些實施例中，電容電極CE與第一通道層SM1之間以及電容電極CE與第二通道層SM2之間還配置有中介層140、平坦層150、緩衝層160（繪示於圖10中）。形成中介層140、平坦層150、緩衝層160、第一通道層SM1以及第二通道層SM2的方法可類似於前述實施例。在完成第一通道層SM1以及第二通道層SM2之後，形成覆蓋第一通道層SM1以及第二通道層SM2的閘絕緣層170（繪示於圖10中）。
請參考圖9D，利用蝕刻製程形成開口O1、開口O2以及開口O3。開口O1例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖10中）。開口O1暴露出部分的遮蔽層130。開口O2以及開口O3例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖10中）。開口O2暴露出部分的電容電極CE。開口O3暴露出部分資料線DL。
請參考圖9E，形成掃描線SL、第一閘極G1、第二閘極G2、傳導結構C1以及傳導結構C3。掃描線SL、第一閘極G1、第二閘極G2、傳導結構C1以及傳導結構C3例如對應於基板110的佈局區LO。第一閘極G1與掃描線SL連接，且位於第一通道層SM1上。第一閘極G1以及掃描線SL都與第二閘極G2分離。第二閘極G2位於第二通道層SM2上。在本實施例中，第二閘極G2透過開口O2而電性連接至電容電極CE。傳導結構C1填入開口O1並電性連接至遮蔽層130，傳導結構C1例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中。傳導結構C3填入開口O3並電性連接至資料線DL，傳導結構C3例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中。
接著請參考圖9F，於第一閘極G1以及第二閘極G2上形成介電層180（繪示於圖10中）。介電層180例如覆蓋了傳導結構C1、傳導結構C3、掃描線SL、第一閘極G1以及第二閘極G2。利用蝕刻製程於介電層180上形成開口H1、開口H2、開口H3、開口H4、開口H5、開口H6以及開口H7。在一些實施例中，開口H1、開口H2、開口H4以及開口H5位於介電層180以及閘絕緣層170中。開口H1以及開口H2暴露出部分的第一通道層SM1，且開口H4以及開口H5暴露出部分的第二通道層SM2。在一些實施例中，開口H3、開口H6以及開口H7位於介電層180中。開口H3暴露出部分的第二閘極G2，開口H6暴露出部分的傳導結構C1，且開口H7暴露出部分的傳導結構C3。
請參考圖9G以及圖10，於介電層180上形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2例如對應於基板110的佈局區LO。
第一源極S1以及第一汲極D1分別透過開口H1以及開口H2而與第一通道層SM1電性連接。第一汲極D1透過開口H3而與第二閘極G2電性連接。
傳導結構C4對應於基板110的佈局區LO，且填入開口H7中，傳導結構C4例如位於介電層180中。第一源極S1透過傳導結構C4而電性連接至傳導結構C3。在本實施例中，第一源極S1透過傳導結構CT2而電性連接至資料線DL，其中傳導結構CT2是由傳導結構C3以及傳導結構C4所構成的多層結構，然而本發明不以此為限。在其他實施例中，第一源極S1可透過單層的傳導結構C4而電性連接至資料線DL。
第二汲極D2以及第二源極S2分別透過開口H4以及開口H5而與第二通道層SM2電性連接。第二汲極D2可電性連接至顯示元件190。
傳導結構C2對應於基板110的佈局區LO，且填入開口H6中，傳導結構C2例如位於介電層180中。第二源極S2透過傳導結構C2而電性連接至傳導結構C1。在本實施例中，第二源極S2透過傳導結構CT1而電性連接至遮蔽層130，其中傳導結構CT1是由傳導結構C1以及傳導結構C2所構成的多層結構，然而本發明不以此為限。在其他實施例中，第二源極S2可透過單層的傳導結構C2而電性連接至遮蔽層130。
在本實施例中，驅動線路包括掃描線SL、資料線DL、第一主動元件TFT1以及第二主動元件TFT2。第一主動元件TFT1包括第一通道層SM1、第一閘極G1、第一源極S1以及第一汲極D1，且第二主動元件TFT2包括第二通道層SM2、第二閘極G2、第二源極S2以及第二汲極D2。在本實施例中，部分電性連接至第二源極S2的遮蔽層130可與部分電性連接至第二閘極G2的電容電極CE重疊，且遮蔽層130與電容電極CE之間具有儲存電容Cst。
電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖11是依照本發明的第六實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖12是沿著圖11的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖11以及圖12的第六實施例沿用圖9A~圖9G以及圖10的第五實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。在本實施例中，第一源極S1透過單層的傳導結構C4而電性連接至資料線DL，且第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。傳導結構C2例如位於介電層CSL、中介層140、平坦層150、緩衝層160、閘絕緣層170以及介電層180中，且傳導結構C4例如位於中介層140、平坦層150、緩衝層160、閘絕緣層170以及介電層180中。由於本實施例中的第一源極S1透過單層的傳導結構C4而電性連接至資料線DL，且第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130。因此，本實施例不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE會與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。電容電極CE以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖13A~圖13G是依照本發明的第七實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖14是沿著圖13G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖13A~圖13G以及圖14的第七實施例沿用圖5A~圖5G以及圖6的第三實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
請參考圖13A，在基板110（繪示於圖14中）的佈局區LO上形成電容電極CE。在本實施例中，電容電極CE與基板110之間還配置有阻障層120（繪示於圖14中）。電容電極CE形成於阻障層120上，並與阻障層120接觸。
請參考圖13B，在電容電極CE上形成介電層CSL（繪示於圖14中）。接著於介電層CSL上形成遮蔽層130。在本實施例中，電容電極CE所在的膜層位於遮蔽層130所在的膜層以及基板110之間。遮蔽層130具有對應於電容電極CE的開口U，開口U的容置空間可重疊於部分的電容電極CE。在本實施例中，遮蔽層130的開口U為矩形，然而本發明不以此為限。在其他實施例中，開口U也可以是圓形、三角形或其他幾何形狀。
請參考圖13C，在遮蔽層130上形成第一通道層SM1以及第二通道層SM2。第一通道層SM1以及第二通道層SM2例如位於基板110的佈局區LO上。在一些實施例中，遮蔽層130與第一通道層SM1之間以及遮蔽層130與第二通道層SM2之間還配置有中介層140、平坦層150、緩衝層160（繪示於圖14中）。形成中介層140、平坦層150、緩衝層160、第一通道層SM1以及第二通道層SM2的方法可類似於前述實施例。在完成第一通道層SM1以及第二通道層SM2之後，形成覆蓋第一通道層SM1以及第二通道層SM2的閘絕緣層170（繪示於圖14中）。
請參考圖13D，利用蝕刻製程形成開口O1以及開口O2。開口O1例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖14中）。開口O1暴露出部分的遮蔽層130。開口O2例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖14中）。開口O2暴露出部分的電容電極CE。
請參考圖13E，形成掃描線SL、第一閘極G1、第二閘極G2以及傳導結構C1。掃描線SL、第一閘極G1、第二閘極G2以及傳導結構C1例如位於基板110的佈局區LO上。第一閘極G1與掃描線SL連接，且位於第一通道層SM1上。第一閘極G1以及掃描線SL都與第二閘極G2分離。第二閘極G2位於第二通道層SM2上。在本實施例中，部分的第二閘極G2可延伸至遮蔽層130的開口U上方，且第二閘極G2透過開口O2而電性連接至電容電極CE。傳導結構C1填入開口O1並電性連接至遮蔽層130。
接著請參考圖13F，於第一閘極G1以及第二閘極G2上形成介電層180（繪示於圖14中）。介電層180例如覆蓋了傳導結構C1、掃描線SL、第一閘極G1以及第二閘極G2。利用蝕刻製程於介電層180上形成開口H1、開口H2、開口H3、開口H4、開口H5以及開口H6。在一些實施例中，開口H1、開口H2、開口H4以及開口H5位於介電層180以及閘絕緣層170中。開口H1以及開口H2暴露出部分的第一通道層SM1，且開口H4以及開口H5暴露出部分的第二通道層SM2。在一些實施例中，開口H3以及開口H6位於介電層180中。開口H3暴露出部分的第二閘極G2，開口H6暴露出部分的傳導結構C1。
請參考圖13G以及圖14，於介電層180上形成資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2例如位於基板110的佈局區LO上。在本實施例中，第一源極S1與資料線DL連接。
第一源極S1以及第一汲極D1分別透過開口H1以及開口H2而與第一通道層SM1電性連接。第一汲極D1透過開口H3而與第二閘極G2電性連接。
第二汲極D2以及第二源極S2分別透過開口H4以及開口H5而與第二通道層SM2電性連接。第二汲極D2可電性連接至顯示元件190。
傳導結構C2填入開口H6中，第二源極S2透過傳導結構C2而電性連接至傳導結構C1。在本實施例中，第二源極S2透過傳導結構CT1而電性連接至遮蔽層130，其中傳導結構CT1是由傳導結構C1以及傳導結構C2所構成的多層結構，然而本發明不以此為限。在其他實施例中，第二源極S2可透過單層的傳導結構C2而電性連接至遮蔽層130。
在本實施例中，驅動線路包括掃描線SL、資料線DL、第一主動元件TFT1以及第二主動元件TFT2。第一主動元件TFT1包括第一通道層SM1、第一閘極G1、第一源極S1以及第一汲極D1，且第二主動元件TFT2包括第二通道層SM2、第二閘極G2、第二源極S2以及第二汲極D2。在本實施例中，部分電性連接至第二源極S2的遮蔽層130可與部分電性連接至第二閘極G2的電容電極CE重疊，且遮蔽層130與電容電極CE之間具有儲存電容Cst。
電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE會與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖15是依照本發明的第八實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖16是沿著圖15的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖15以及圖16的第八實施例沿用圖13A~圖13G以及圖14的第七實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
本實施例中的第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130，不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間以及第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE會與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖17是依照本發明的第九實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖18是沿著圖17的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖17以及圖18的第九實施例沿用圖13A~圖13G以及圖14的第七實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，電容電極CE的面積比較小，電容電極CE與第一主動元件TFT1的第一通道層SM1以及第二主動元件TFT2的第二通道層SM2皆未重疊。然而部分電容電極CE仍然會與遮蔽層130重疊而構成儲存電容Cst。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖19是依照本發明的第十實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖20是沿著圖19的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖19以及圖20的第十實施例沿用圖17以及圖18的第九實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
本實施例中的第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130，不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖21A~圖21G是依照本發明的第十一實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖22是沿著圖21G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖圖21A~圖21G以及圖22的第十一實施例沿用圖5A~圖5G以及圖6的第三實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
請參考圖21A，在基板110（繪示於圖22中）的佈局區LO上形成電容電極CE。在本實施例中，電容電極CE與基板110之間還配置有阻障層120（繪示於圖22中）。電容電極CE可形成於阻障層120上，並與阻障層120接觸。
請參考圖21B，在電容電極CE上形成介電層CSL（繪示於圖22中）。接著於介電層CSL上形成遮蔽層130。遮蔽層130例如位於明基板110佈局區LO上。在本實施例中，電容電極CE所在的膜層位於遮蔽層130所在的膜層以及基板110之間。遮蔽層130具有對應於電容電極CE的開口U，開口U的容置空間可重疊於部分的電容電極CE。在本實施例中，遮蔽層130的開口U為矩形，然而本發明不以此為限。在其他實施例中，開口U也可以是圓形、三角形或其他幾何形狀。
請參考圖21C，在遮蔽層130上形成第一通道層SM1以及第二通道層SM2。在一些實施例中，遮蔽層130與第一通道層SM1之間以及遮蔽層130與第二通道層SM2之間還配置有中介層140、平坦層150、緩衝層160（繪示於圖22中）。形成中介層140、平坦層150、緩衝層160、第一通道層SM1以及第二通道層SM2的方法可類似於前述實施例。在完成第一通道層SM1以及第二通道層SM2之後，形成覆蓋第一通道層SM1以及第二通道層SM2的閘絕緣層170（繪示於圖22中）。
請參考圖21D，利用蝕刻製程形成開口O1以及開口O2。開口O1例如位於中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖22中）。開口O1暴露出部分的遮蔽層130。開口O2例如位於介電層CSL、中介層140、平坦層150、緩衝層160以及閘絕緣層170中（繪示於圖22中）。開口O2暴露出部分的電容電極CE。
請參考圖21E，形成掃描線SL、第一閘極G1、第二閘極G2以及傳導結構C1。掃描線SL、第一閘極G1、第二閘極G2以及傳導結構C1例如位於基板110的佈局區LO上。第一閘極G1與掃描線SL連接，且位於第一通道層SM1上。第一閘極G1以及掃描線SL都與第二閘極G2分離。第二閘極G2位於第二通道層SM2上。在本實施例中，部分的第二閘極G2可延伸至遮蔽層130的開口U上方，且第二閘極G2透過開口O2而電性連接至電容電極CE。傳導結構C1填入開口O1並電性連接至遮蔽層130。
接著請參考圖21F，於第一閘極G1以及第二閘極G2上形成介電層180（繪示於圖22中）。介電層180例如覆蓋了傳導結構C1、掃描線SL、第一閘極G1以及第二閘極G2。利用蝕刻製程於介電層180上形成開口H1、開口H2、開口H3、開口H4、開口H5以及開口H6。在一些實施例中，開口H1、開口H2、開口H4以及開口H5位於介電層180以及閘絕緣層170中。開口H1以及開口H2暴露出部分的第一通道層SM1，且開口H4以及開口H5暴露出部分的第二通道層SM2。在一些實施例中，開口H3以及開口H6位於介電層180中。開口H3暴露出部分的第二閘極G2，開口H6暴露出部分的傳導結構C1。
請參考圖21G以及圖22，於介電層180上形成資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。資料線DL、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2例如位於基板110的佈局區LO上。在本實施例中，資料線DL位於遮蔽層130上方，且第一源極S1與資料線DL連接。在本實施例中，資料線DL與遮蔽層130在基板110上的正投影互相重疊，基板110上可以有更大面積的透光區TP。
第一源極S1以及第一汲極D1分別透過開口H1以及開口H2而與第一通道層SM1電性連接。第一汲極D1透過開口H3而與第二閘極G2電性連接。
第二汲極D2以及第二源極S2分別透過開口H4以及開口H5而與第二通道層SM2電性連接。第二汲極D2可電性連接至顯示元件190。
傳導結構C2填入開口H6中，第二源極S2透過傳導結構C2而電性連接至傳導結構C1。在本實施例中，第二源極S2透過傳導結構CT1而電性連接至遮蔽層130，其中傳導結構CT1是由傳導結構C1以及傳導結構C2所構成的多層結構，然而本發明不以此為限。在其他實施例中，第二源極S2可透過單層的傳導結構C2而電性連接至遮蔽層130。
在本實施例中，驅動線路包括掃描線SL、資料線DL、第一主動元件TFT1以及第二主動元件TFT2。第一主動元件TFT1包括第一通道層SM1、第一閘極G1、第一源極S1以及第一汲極D1，且第二主動元件TFT2包括第二通道層SM2、第二閘極G2、第二源極S2以及第二汲極D2。在本實施例中，部分電性連接至第二源極S2的遮蔽層130可與部分電性連接至第二閘極G2的電容電極CE重疊，且遮蔽層130與電容電極CE之間具有儲存電容Cst。
電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖23是依照本發明的第十二實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖24是沿著圖23的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖23以及圖24的第十二實施例沿用圖21A~圖21G以及圖22的第十一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
本實施例中的第二源極S2透過單層的傳導結構C2而電性連接至遮蔽層130，不容易出現傳導結構對位不準的問題，能使產品良率提高。在一些實施例中，藉由一段蝕刻形成的開口來設置傳導結構C2，因此可以讓出更多的線路佈局空間，使顯示面板的開口率提高。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE會與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖25是依照本發明的第十三實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖26是沿著圖25的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖25以及圖26的第十三實施例沿用圖21A~圖21G以及圖22的第十一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，電容電極CE的面積比較小，電容電極CE與第一主動元件TFT1的第一通道層SM1以及第二主動元件TFT2的第二通道層SM2皆未重疊。然而部分電容電極CE仍然會與遮蔽層130重疊而構成儲存電容Cst。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖27是依照本發明的第十四實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖28是沿著圖27的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖27以及圖28的第十四實施例沿用圖23以及圖24的第十二實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，電容電極CE的面積比較小，電容電極CE與第一主動元件TFT1的第一通道層SM1以及第二主動元件TFT2的第二通道層SM2皆未重疊。然而部分電容電極CE仍然會與遮蔽層130重疊而構成儲存電容Cst。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，遮蔽層130以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖29是依照本發明的第十五實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖30是沿著圖29的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖29以及圖30的第十五實施例沿用圖9A~圖9G以及圖10的五實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，資料線DL與第一源極S1屬於同一膜層並相連，且資料線DL位於遮蔽層130上方。資料線DL與遮蔽層130在基板110上的正投影互相重疊，基板110上可以有更大面積的透光區TP。
電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖31是依照本發明的第十六實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖32是沿著圖31的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖31以及圖32的第十六實施例沿用圖11以及圖12的六實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，資料線DL與第一源極S1屬於同一膜層並相連，且資料線DL位於遮蔽層130上方。由於資料線DL與遮蔽層130在基板110上的正投影互相重疊，因此基板110上可以有更大面積的透光區TP。
電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分電容電極CE與部分遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130以及電容電極CE在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130以及電容電極CE可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130以及電容電極CE可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖33是依照本發明的第十七實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖34是沿著圖33的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖33以及圖34的第十七實施例沿用圖29以及圖30的第十五實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，電容電極CE的面積比較小，電容電極CE與第一主動元件TFT1的第一通道層SM1以及第二主動元件TFT2的第二通道層SM2皆未重疊。然而部分電容電極CE仍然會與遮蔽層130重疊而構成儲存電容Cst。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
圖35是依照本發明的第十八實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。圖36是沿著圖35的剖線AA’、BB’、CC’以及DD’的剖面示意圖。在此必須說明的是，圖35以及圖36的第十八實施例沿用圖31以及圖32的第十六實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，電容電極CE的面積比較小，電容電極CE與第一主動元件TFT1的第一通道層SM1以及第二主動元件TFT2的第二通道層SM2皆未重疊。然而部分電容電極CE仍然會與遮蔽層130重疊而構成儲存電容Cst。
在本實施例中，電源導線包括遮蔽層130，連接至第二源極S2的遮蔽層130能夠提供訊號電壓（VDD）給第二主動元件TFT2。在本實施例中，部分傳遞訊號電壓的遮蔽層130位於第一主動元件TFT1與基板110之間及/或第二主動元件TFT2與基板110之間。傳遞訊號電壓（VDD）的遮蔽層130在基板110上的正投影有部分可與第一主動元件TFT1及/或第二主動元件TFT2在基板110上的正投影互相重疊。基板110上的透光區TP可以有比較大的面積，使顯示面板的透明度提升。遮蔽層130可與第一主動元件TFT1及/或第二主動元件TFT2重疊。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的距離範圍介於500奈米~2500奈米之間。在一實施例中，電容電極CE以及第一主動元件TFT1（以及第二主動元件TFT2）之間的電場強度小於0.3 MV/cm。遮蔽層130可以減低外界的光線及/或靜電對第一主動元件TFT1以及第二主動元件TFT2所產生的影響。
本發明一實施例之傳遞訊號電壓的遮蔽層可位於主動元件下方。傳遞訊號電壓（VDD）的遮蔽層在基板上的正投影有部分可與主動元件在基板上的正投影互相重疊，基板上的透光區可以有比較大的面積，使顯示面板的透明度提升。此外，遮蔽層可與主動元件重疊，藉以減低外界的光線及/或靜電對主動元件所產生的影響。在一些實施例中，儲存電極及遮蔽層都位於主動元件與基板之間，可進一步減低外界的光線及/或靜電對主動元件所產生的影響。在一些實施例中，資料線位於遮蔽層上方，其中資料線與遮蔽層在基板上的正投影互相重疊，基板上可以有更大面積的透光區。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍及其均等範圍所界定者為準。
110‧‧‧基板
120‧‧‧阻障層
130‧‧‧遮蔽層
140‧‧‧中介層
150‧‧‧平坦層
160‧‧‧緩衝層
170‧‧‧閘絕緣層
180、CSL‧‧‧介電層
190‧‧‧顯示元件
Cst‧‧‧儲存電容
SL‧‧‧掃描線
DL‧‧‧資料線
TFT1‧‧‧第一主動元件
TFT2‧‧‧第二主動元件
G1‧‧‧第一閘極
G2‧‧‧第二閘極
S1‧‧‧第一源極
S2‧‧‧第二源極
D1‧‧‧第一汲極
D2‧‧‧第二汲極
SM1‧‧‧第一通道層
SM2‧‧‧第二通道層
TP‧‧‧透光區
LO‧‧‧佈局區
O1、O2、O3、H1、H2、H3、H4、H5、H6、H7、U‧‧‧開口
C1、C2、C3、C4、CT1、CT2‧‧‧傳導結構
圖1A~圖1F是依照本發明的第一實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖2A~圖2F是沿著圖1A~圖1F的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖3是依照本發明的第二實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖4是沿著圖3的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖5A~圖5G是依照本發明的第三實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖6是沿著圖5G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖7是依照本發明的第四實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖8是沿著圖7的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖9A~圖9G是依照本發明的第五實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖10是沿著圖9G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖11是依照本發明的第六實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖12是沿著圖11的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖13A~圖13G是依照本發明的第七實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖14是沿著圖13G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖15是依照本發明的第八實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖16是沿著圖15的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖17是依照本發明的第九實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖18是沿著圖17的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖19是依照本發明的第十實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖20是沿著圖19的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖21A~圖21G是依照本發明的第十一實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖22是沿著圖21G的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖23是依照本發明的第十二實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖24是沿著圖23的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖25是依照本發明的第十三實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖26是沿著圖25的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖27是依照本發明的第十四實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖28是沿著圖27的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖29是依照本發明的第十五實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖30是沿著圖29的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖31是依照本發明的第十六實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖32是沿著圖31的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖33是依照本發明的第十七實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖34是沿著圖33的剖線AA’、BB’、CC’以及DD’的剖面示意圖。 圖35是依照本發明的第十八實施例的一種顯示面板的畫素結構的製造方法的上視示意圖。 圖36是沿著圖35的剖線AA’、BB’、CC’以及DD’的剖面示意圖。

Claims (20)

  1. 一種畫素結構，包括： 基板，具有佈局區以及位於所述佈局區以外的透光區； 電源導線，位於所述基板的所述佈局區上，所述電源導線包括遮蔽層； 平坦層，位於所述基板上以覆蓋所述電源導線；以及 驅動線路，配置於所述平坦層上且對應於所述佈局區，其中所述驅動線路包括第一主動元件，且所述遮蔽層與所述第一主動元件重疊；以及 傳導結構，位於所述平坦層中且對應於所述佈局區分佈，其中所述電源導線藉由所述傳導結構與所述驅動線路電性連接。
  2. 如申請專利範圍第1項所述的畫素結構，其中所述驅動線路包括： 資料線； 掃描線，與所述資料線交錯設置； 所述第一主動元件電性連接至所述資料線與所述掃描線，所述第一主動元件包括： 第一通道層，位於所述基板上； 第一閘極，電性連接至所述掃描線；以及 第一源極與第一汲極，電性連接至所述第一通道層； 第二主動元件，電性連接至所述第一汲極及所述遮蔽層，所述第二主動元件包括： 第二通道層，位於所述基板上； 第二閘極，電性連接至所述第一汲極；以及 第二源極與第二汲極，電性連接至所述第二通道層，且所述第二源極電性連接至所述遮蔽層。
  3. 如申請專利範圍第2項所述的畫素結構，其中部分所述第二閘極在所述基板上的正投影與部分所述第二源極在所述基板上的正投影互相重疊。
  4. 如申請專利範圍第2項所述的畫素結構，更包括電容電極，所述電容電極位於所述遮蔽層與所述基板之間，且所述電容電極與所述遮蔽層相互絕緣。
  5. 如申請專利範圍第2項所述的畫素結構，更包括電容電極，所述遮蔽層位於所述電容電極與所述基板之間，且所述電容電極與所述遮蔽層相互絕緣。
  6. 如申請專利範圍第2項所述的畫素結構，更包括電容電極，所述電容電極與所述資料線屬於同一膜層。
  7. 如申請專利範圍第2項所述的畫素結構，其中部分所述遮蔽層位於部分所述資料線與部分所述基板之間。
  8. 如申請專利範圍第2項所述的畫素結構，更包括電容電極，部分所述電容電極與部分所述遮蔽層位於所述第一主動元件與所述基板之間以及所述第二主動元件與所述基板之間。
  9. 如申請專利範圍第2項所述的畫素結構，其中所述傳導結構為單層結構。
  10. 如申請專利範圍第2項所述的畫素結構，其中所述傳導結構為多層結構。
  11. 如申請專利範圍第2項所述的畫素結構，其中所述第一通道層的晶粒大小範圍介於0.1微米~1微米之間。
  12. 如申請專利範圍第1項所述的畫素結構，其中所述平坦層的平坦性大於等於50%。
  13. 如申請專利範圍第1項所述的畫素結構，其中所述平坦層的材料包括酚甲醛、聚亞醯胺、矽甲烷、聚甲基丙烯酸甲酯、聚醚醯亞胺、酚化合物、聚苯噁唑、苯並環丁烯或其組合。
  14. 如申請專利範圍第1項所述的畫素結構，其中所述遮蔽層以及所述第一主動元件之間的電場強度小於0.3 MV/cm。
  15. 如申請專利範圍第1項所述的畫素結構，其中所述遮蔽層以及所述第一主動元件之間的距離範圍介於500奈米~2500奈米之間。
  16. 如申請專利範圍第1項所述的畫素結構，更包括中介層，配置於所述平坦層以及所述遮蔽層之間。
  17. 如申請專利範圍第1項所述的畫素結構，更包括阻障層，配置於所述遮蔽層與所述基板之間。
  18. 一種顯示面板，包括： 如申請專利範圍第1項至第17項中任一項所述的畫素結構；以及 顯示元件，電性連接所述驅動線路。
  19. 如申請專利範圍第18項所述的顯示面板，其中所述顯示元件配置於所述佈局區上。
  20. 如申請專利範圍第18項所述的顯示面板，其中所述顯示元件包括有機發光材料。
TW106122484A 2017-07-05 2017-07-05 畫素結構以及顯示面板 TWI630590B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106122484A TWI630590B (zh) 2017-07-05 2017-07-05 畫素結構以及顯示面板
US15/691,755 US10418435B2 (en) 2017-07-05 2017-08-31 Pixel structure and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106122484A TWI630590B (zh) 2017-07-05 2017-07-05 畫素結構以及顯示面板

Publications (2)

Publication Number Publication Date
TWI630590B true TWI630590B (zh) 2018-07-21
TW201907375A TW201907375A (zh) 2019-02-16

Family

ID=63640744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122484A TWI630590B (zh) 2017-07-05 2017-07-05 畫素結構以及顯示面板

Country Status (2)

Country Link
US (1) US10418435B2 (zh)
TW (1) TWI630590B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349279B1 (ko) 2017-09-08 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN113097263B (zh) * 2021-03-25 2024-05-24 京东方科技集团股份有限公司 显示基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521196A (zh) * 2013-09-20 2015-06-01 Toshiba Kk 顯示裝置之製造方法及系統
TW201533628A (zh) * 2014-02-18 2015-09-01 Japan Display Inc 顯示裝置
US20150357349A1 (en) * 2004-11-17 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US20150364505A1 (en) * 2012-08-24 2015-12-17 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
KR100845557B1 (ko) 2002-02-20 2008-07-10 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US7183582B2 (en) 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101138869B1 (ko) * 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법
KR100830981B1 (ko) 2007-04-13 2008-05-20 삼성에스디아이 주식회사 유기 발광 표시 장치
KR101710179B1 (ko) 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP5757083B2 (ja) 2010-12-01 2015-07-29 セイコーエプソン株式会社 薄膜トランジスタ形成用基板、半導体装置、電気装置
KR20140032155A (ko) 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI528563B (zh) 2013-04-08 2016-04-01 群創光電股份有限公司 顯示面板以及其包含之薄膜電晶體基板之製備方法
TWI482287B (zh) 2013-04-24 2015-04-21 Au Optronics Corp 電激發光顯示面板及其製造方法
JP2015022914A (ja) 2013-07-19 2015-02-02 ソニー株式会社 表示装置およびその製造方法、並びに電子機器
KR102067966B1 (ko) 2013-08-30 2020-01-20 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR102052686B1 (ko) 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
TWI549289B (zh) 2014-02-26 2016-09-11 友達光電股份有限公司 有機發光顯示面板及其製作方法
CN104157678B (zh) 2014-09-02 2017-10-13 深圳市华星光电技术有限公司 具有高开口率的像素结构及电路
CN105206568B (zh) 2015-10-16 2018-06-05 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制备方法及其阵列基板
CN106229297B (zh) 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150357349A1 (en) * 2004-11-17 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US20150364505A1 (en) * 2012-08-24 2015-12-17 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
TW201521196A (zh) * 2013-09-20 2015-06-01 Toshiba Kk 顯示裝置之製造方法及系統
TW201533628A (zh) * 2014-02-18 2015-09-01 Japan Display Inc 顯示裝置
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法

Also Published As

Publication number Publication date
US10418435B2 (en) 2019-09-17
US20190013378A1 (en) 2019-01-10
TW201907375A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
TWI696988B (zh) 顯示面板
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
US8487311B2 (en) Pixel structure
JP2018006254A (ja) 表示装置、表示装置の製造方法
TWI591829B (zh) 有機發光顯示器裝置及其製造方法
US20240290800A1 (en) Electronic device
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
TWI630590B (zh) 畫素結構以及顯示面板
CN111969132B (zh) 一种显示基板及其制作方法、显示面板及显示装置
JP2018022624A (ja) 表示装置、表示装置の製造方法
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN114023764A (zh) 显示面板及显示装置
JP2023501023A (ja) 表示基板及びその製造方法、表示装置
KR20190014230A (ko) 플렉서블 oled 패널
US9923039B2 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
TW202018992A (zh) 畫素結構
WO2013183495A1 (ja) 半導体装置およびその製造方法
CN113707703B (zh) 显示面板及其制备方法、显示装置
KR20170123949A (ko) 유기발광 표시장치 및 제조방법
US10916729B2 (en) Light-emitting display device including barrier film with organic material to suppress moisture
KR20190013082A (ko) 표시장치
KR102511354B1 (ko) 유기 발광 표시장치 및 그의 제조방법
KR20230137538A (ko) 표시 장치 및 그 제조 방법
WO2019102834A1 (ja) 表示装置、および表示装置の作製方法
JP2023064726A (ja) 表示パネル及びその製造方法