TWI528563B - 顯示面板以及其包含之薄膜電晶體基板之製備方法 - Google Patents
顯示面板以及其包含之薄膜電晶體基板之製備方法 Download PDFInfo
- Publication number
- TWI528563B TWI528563B TW102112309A TW102112309A TWI528563B TW I528563 B TWI528563 B TW I528563B TW 102112309 A TW102112309 A TW 102112309A TW 102112309 A TW102112309 A TW 102112309A TW I528563 B TWI528563 B TW I528563B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- thin film
- substrate
- display panel
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本發明係關於一種顯示面板以及其製備方法,尤指一種用於顯示面板之薄膜電晶體基板及其製備方法。
由於近年來顯示面板的普及化,成為目前市場上的主流商品,為了滿足消費者對於顯示面板的需求,半導體製程技術逐漸成熟,也伴隨著薄膜電晶體的製程技術朝著快速以及低成本的方向發展。現今顯示面板中的薄膜電晶體主要分為由非晶矽(Amorphous-Silicon;a-Si)、或由多晶矽(Poly-Silicon;p-Si)所製成,雖然目前薄膜電晶體尚以非晶矽之製程為主流,然而由於以多晶矽製備之薄膜電晶體具有高亮度、高解析度、質輕、低耗電量等優點,因此以多晶矽製備之薄膜電晶體的製程技術被視為重要的研究目標。
傳統的多晶矽薄膜電晶體之製備過程中,需要經過摻雜(doping)、摻雜活化(dopant activation)、氫化(hydrogenation)、以及去氫化(dehydrogenation)的步驟,以上步驟皆需經由熱或雷射能量處理,而為了使摻雜的不純物活
化,使多晶矽層之源極和汲極低電阻化,關閉電壓值提高,需經由熱處理或雷射使之活化,習知的熱處理溫度大約為550~600℃,如此的高溫將會限制薄膜電晶體基版的使用材料,例如無法使用塑膠基板或具可撓曲特性之基板等,而雷射活化的成本則相當高,為了因應現今顯示面板的發展趨勢,以及降低生產成本的目標,目前急需發展一種多晶矽薄膜電晶體之低溫製程,替代多晶矽之摻雜、以及摻雜活化的步驟,以節省成本,並且擴大包含多晶矽薄膜電晶體之顯示面板的應用範圍。
本發明之目的係在提供一種顯示面板,包括一種薄膜電晶體,以及該薄膜電晶體之製備方法。
本發明所提供之薄膜電晶體基板係包括:一基板;一第一金屬層,形成於基板上;一絕緣層,形成於基板以及第一金屬層上;一多晶矽層,形成於絕緣層上;一第二金屬層,形成於多晶矽層及絕緣層上;一金屬薄膜層,形成於第二金屬層與多晶矽層之間;以及一金屬矽化物,形成於多晶矽層與金屬薄膜層之間。
本發明之另一目的係在提供一種薄膜電晶體基板之製備方法,該方法至少包括:(A)提供一基板;其上方依序形成一第一金屬層、一絕緣層、以及一多晶矽層,其中,第一金屬層係設於基板上;絕緣層係設於基板及第一金屬層上;以及多晶矽層係設於絕緣層上;(B)於絕緣層及多晶矽係層上形成一金屬薄膜層;(C)形成一第二金屬層於金屬薄
膜層上;以及(D)對薄膜電晶體基板進行一退火製程,使金屬薄膜層與多晶矽層反應形成一金屬矽化物。
在一實施例中,金屬薄膜層係至少一選自鋁、鎵、銦、鉈、及其合金所組成的群組。
在一實施例中,金屬薄膜層厚度為1~500nm。
在一實施例中,金屬薄膜層厚度為5~10nm。
在一實施例中,第二金屬層包括一源極及一汲極,對應於源極之金屬矽化物與對應汲極之金屬矽化物之距離係介於1μm至20μm間。
在一實施例中,退火製程溫度為300~400℃。
100‧‧‧基板
101‧‧‧第一金屬層
102‧‧‧第一光阻層
1011、1012‧‧‧閘極
104‧‧‧絕緣層
105、1051、1052‧‧‧多晶矽層
106‧‧‧第二光阻層
107‧‧‧鋁金屬薄膜
1071‧‧‧鋁矽化物
108‧‧‧第二金屬層
109‧‧‧第三光阻層
11‧‧‧控制區
12‧‧‧畫素區
1081‧‧‧源極
1082‧‧‧汲極
1083‧‧‧畫素區金屬層
110‧‧‧保護層
111‧‧‧第四光阻層
112‧‧‧連接孔
113‧‧‧導電層
114‧‧‧第五光阻層
圖1A~1Q係本發明之低溫多晶矽薄膜電晶體的製作流程。
圖2A及圖2B係本發明中金屬矽化物之態樣。
本發明之薄膜電晶體基板之一較佳實施態樣係如圖1Q所示,該結構之一較佳製程係如圖1A~1Q所示。而該結構的製備方法則如下所述。
如圖1A所示,提供一基板100,於該基板100上形成一第一金屬層101,其中,本實施例之基板100為玻璃基板,而其他實施態樣則可為塑膠基板;以及該第一金屬層101為鉬金屬,其他實施態樣中則可為鋁、銅、鉬、鎢或其合金等金屬材料所製成。接著如圖1B所示,利用微影蝕刻製程,形成一第一光阻層102於第一金屬層101上,並於
蝕刻第一金屬層101後,再以化學溶劑去除第一光阻層102以形成如圖1C中所示之閘極1011及1012。
接著,如圖1D所示,形成一絕緣層104於閘極1011及1012、以及顯露之基板100上,其中,絕緣層為至少一選自氧化矽層、及氮化矽層所組成之群組,且絕緣層之厚度為30~100 nm。再於絕緣層104上形成一多晶矽層105,該多晶矽層105係由一非晶矽層(圖未示),經雷射退火後轉換為多晶矽層105,該多晶矽層的厚度為30~60 nm。接著如圖1E所示,利用微影蝕刻製程,形成第二光阻層106於該多晶矽層105上,並於蝕刻該多晶矽層105後,使用化學溶劑移除第二光阻層106,而形成圖案化之多晶矽層1051及1052,係如圖1F所示。
接著,如圖1G所示,形成一金屬薄膜層107於閘極絕緣層104以及圖案化之多晶矽層1051及1052上,其中,本實施例之金屬薄膜層107為鋁金屬薄膜層,且厚度為1~500 nm,較佳的厚度選擇可為5~10 nm,然而其他實施態樣中,金屬薄膜層可選自鋁、鎵、銦、鉈、及其合金所組成的群組。再如圖1H所示,於金屬薄膜層107上形成第二金屬層108,該第二金屬層係由鉬/鋁/鉬之多層金屬沉積而成,然而其他實施態樣中,第二金屬層可為鋁、銅、鉬、鉬/銅/鉬、鈦/銅/鈦、鉬/鋁/鉬、或鈦/鋁/鈦其中之一所組成。
接著,如圖1I所示,利用微影蝕刻製程,於第二金屬層108上形成一第三光阻層109,並同時蝕刻第二金屬層108以及金屬薄膜層107後,使用化學溶劑移除第三光
阻層109,形成如圖1J所示之圖案化第二金屬層108,圖案化第二金屬層108包括位於控制區11之源極1081以及汲極1082;以及位於畫素區12之畫素區金屬層1083,同時,金屬薄膜層107具有與第二金屬層108相對應之圖案。
如圖1K所示,於圖案化之第二金屬層108、顯露之多晶矽層1051、及1052上形成保護層110後,進行退火製程,退火溫度大約為350~400℃,退火時間大約為1~2小時,於退火製程後,再快速的降低溫度到環境溫度,然而其他實施態樣中,退火製程溫度可為300~400℃,此退火製程可利用金屬薄膜層107作為摻雜物質,對與金屬薄膜層107接觸之多晶矽層1051、1052進行摻雜,以形成鋁矽化物1071,並同時進行摻雜活化的程序,請參照圖2A,經退火製程後,與金屬薄膜層107接觸之多晶矽層1051會與鋁金屬反應形成鋁矽化物1071,又如圖2B所示,依退火製程參數的調整,反應所形成之鋁矽化物1071可於多晶矽層1051中擴散,而為了保持良好的電晶體性質,所形成之鋁矽化物1071之距離a為1μm至20μm間,應至少為1μm(含)以上,且若符合微型化的需求,鋁矽化物1071之間之距離a可為4μm(含)以下。
接著,參照圖1M,利用微影蝕刻法,於保護層110上形成第四光阻層111,並蝕刻保護層110後,使用化學溶劑移除第四光阻層111,如圖1N所示,於畫素區12之保護層110上形成連接孔112以顯露出畫素區金屬層1083。接著,如圖1O所示,形成導電層113於保護層110上,並填滿
連接孔112,本案之導電層113係為銦錫氧化物(ITO)所構成。如圖1P所示,再形成一第五光阻層114於畫素區12,並利用微影蝕刻製程蝕刻控制區11之導電層113,使用化學溶劑將第五光阻層114移除後,即形成如圖1Q所示之多晶矽薄膜電晶體基板。
如圖1Q所示,經上述製程所製備之多晶矽薄膜電晶體基板,包括:一基板100;一第一金屬層101,形成於基板100上;一絕緣層104,形成於基板100以及第一金屬層101上;一多晶矽層105,形成於絕緣層104上;一第二金屬層108,形成於多晶矽層105及絕緣層104上,且第二金屬層108包括一源極1081、以及一汲極1082;一金屬薄膜層107,係設於第二金屬層108與多晶矽層105及絕緣層104之間,其中,金屬薄膜層107與第二金屬層108相互對應,一鋁矽化物1071,形成於第二金屬層108與該多晶矽層105之間;一保護層110,形成於第二金屬層108以及顯露之多晶矽層105上;以及一導電層113,形成於畫素區12之保護層110上,以及連接孔112。
本發明之顯示面板之一較佳實施態樣係包括上述之薄膜電晶體基板(圖1Q)、對側基板(圖未示)可包含或不包含彩色濾光片、及/或觸控元件(圖未示)等本技術領域使用之顯示面板之各個元件。由於本技術領域者均了解顯示面板之各個元件組成及結構,故不再贅述。
本實施例之顯示面板之製作方法,可應用於各種顯示面板上,如顯示介質為液晶的液晶顯示面板(LCD)或顯
示介質為有機發光二極體的有機發光二極體顯示面板上(OLED);並可將所製得之顯示面板應用於各種電子元件上,如手機、筆記型電腦、攝影機、照相機、音樂播放器、行動導航裝置、電視等。
上述實施例之目的係在提供一種顯示面板,包括一種薄膜電晶體,以及該薄膜電晶體之製備方法。本發明之薄膜電晶體係為一種低溫多晶矽薄膜電晶體,而本發明之技術特徵在於不需對多晶矽層進行額外的摻雜以及摻雜活化的程序,而是在製備過程中,於退火程序時,透過形成於多晶矽層上之金屬薄膜與接觸之多晶矽層反應,同時進行摻雜及摻雜活化而形成金屬矽化物,如此一來,本發明之低溫多晶矽薄膜電晶體之製備溫度可控制於400℃以下,而製備過程溫度的降低除了可降低製備成本以外,亦可增加基板材料的選擇,並利用於更多種類的顯示面板上。
上述實施例僅係為了方便說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
100‧‧‧基板
104‧‧‧絕緣層
105‧‧‧多晶矽層
108‧‧‧第二金屬層
1081‧‧‧源極
1082‧‧‧汲極
107‧‧‧金屬薄膜層
1071‧‧‧鋁矽化物
110‧‧‧保護層
113‧‧‧導電層
112‧‧‧連接孔
Claims (10)
- 一種顯示面板,包括一薄膜電晶體基板,其中,該薄膜電晶體基板包括:一基板;一第一金屬層,形成於該基板上;一絕緣層,形成於該基板以及該第一金屬層上;一多晶矽層,形成於該絕緣層上;一第二金屬層,形成於該多晶矽層及該絕緣層上;一金屬薄膜層,形成於該第二金屬層與該多晶矽層之間,其中該金屬薄膜層直接接觸該第二金屬層;以及一金屬矽化物,形成於該多晶矽層與該金屬薄膜層之間。
- 如申請專利範圍第1項所述之顯示面板,其中該金屬薄膜層係至少一選自鋁、鎵、銦、鉈、及其合金所組成的群組。
- 如申請專利範圍第1項所述之顯示面板,其中該金屬薄膜層厚度為1~500nm。
- 如申請專利範圍第1項所述之顯示面板,其中該金屬薄膜層厚度為5~10nm。
- 如申請專利範圍第1項所述之顯示面板,其中該第二金屬層包括一源極及一汲極,對應於該源極之該金屬矽化物與對應該汲極之該金屬矽化物間之距離係介於1μm至20 μm之間。
- 一種薄膜電晶體基板之製備方法,該方法至少包括:(A)提供一基板;其上方依序形成一第一金屬層、一絕緣層、一多晶矽層、以及一第二金屬層,其中,該第一金屬層係設於該基板上;該絕緣層係設於該基板及該第一金屬層上;該多晶矽層係設於該絕緣層上;以及該第二金屬層係設於該多晶矽層及該絕緣層上;(B)於該絕緣層及該多晶矽層上形成一金屬薄膜層,其中該金屬薄膜層直接接觸該第二金屬層;以及(C)對該薄膜電晶體基板進行一退火製程,使該金屬薄膜層與該多晶矽層反應形成一金屬矽化物。
- 如申請專利範圍第6項所述之製備方法,其中該金屬薄膜層係至少一選自鋁、鎵、銦、鉈、及其合金所組成的群組。
- 如申請專利範圍第6項所述之製備方法,更包括形成一第二金屬層於該金屬薄膜層上。
- 如申請專利範圍第6項所述之製備方法,其中該金屬薄膜層厚度為1~500nm。
- 如申請專利範圍第6項所述之製備方法,其中該退火製程溫度為300~400℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102112309A TWI528563B (zh) | 2013-04-08 | 2013-04-08 | 顯示面板以及其包含之薄膜電晶體基板之製備方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102112309A TWI528563B (zh) | 2013-04-08 | 2013-04-08 | 顯示面板以及其包含之薄膜電晶體基板之製備方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201440225A TW201440225A (zh) | 2014-10-16 |
TWI528563B true TWI528563B (zh) | 2016-04-01 |
Family
ID=52113919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102112309A TWI528563B (zh) | 2013-04-08 | 2013-04-08 | 顯示面板以及其包含之薄膜電晶體基板之製備方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI528563B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10418435B2 (en) | 2017-07-05 | 2019-09-17 | Industrial Technology Research Institute | Pixel structure and display panel |
-
2013
- 2013-04-08 TW TW102112309A patent/TWI528563B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10418435B2 (en) | 2017-07-05 | 2019-09-17 | Industrial Technology Research Institute | Pixel structure and display panel |
Also Published As
Publication number | Publication date |
---|---|
TW201440225A (zh) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102055247B1 (ko) | Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스 | |
WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
US8883579B2 (en) | Array substrate for organic electroluminescent display device and method of fabricating the same | |
US9620646B2 (en) | Array substrate, manufacturing method thereof and display device | |
JP2019511831A5 (zh) | ||
US10096663B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
CN103489827B (zh) | 一种薄膜晶体管驱动背板及其制作方法、显示面板 | |
CN107170759B (zh) | 一种阵列基板及其制作方法、显示装置 | |
KR20180098621A (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
WO2015039381A1 (zh) | 阵列基板及其制备方法与显示装置 | |
WO2013139128A1 (zh) | 顶栅型n-tft、阵列基板及其制备方法和显示装置 | |
JP2017508275A (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
US8779429B2 (en) | Display substrate and method of manufacturing the same | |
EP3241239B1 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
CN108269856B (zh) | 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板 | |
US20190386143A1 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
CN103730364A (zh) | 低温多晶硅薄膜晶体管、其制备方法及显示设备 | |
TWI500163B (zh) | 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置 | |
TWI528563B (zh) | 顯示面板以及其包含之薄膜電晶體基板之製備方法 | |
WO2016106864A1 (zh) | 一种液晶面板基板及其制造方法 | |
GB2542094A (en) | Manufacturing method for coplanar oxide semiconductor TFT substrate | |
CN107342298B (zh) | 显示装置、阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |