JP6198434B2 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP6198434B2
JP6198434B2 JP2013083131A JP2013083131A JP6198434B2 JP 6198434 B2 JP6198434 B2 JP 6198434B2 JP 2013083131 A JP2013083131 A JP 2013083131A JP 2013083131 A JP2013083131 A JP 2013083131A JP 6198434 B2 JP6198434 B2 JP 6198434B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
display device
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013083131A
Other languages
English (en)
Other versions
JP2014207285A (ja
Inventor
純一 肥塚
純一 肥塚
片山　雅博
雅博 片山
行徳 島
行徳 島
岡崎　健一
健一 岡崎
拓哉 松尾
拓哉 松尾
森　重恭
重恭 森
庸輔 神崎
庸輔 神崎
広志 松木薗
広志 松木薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013083131A priority Critical patent/JP6198434B2/ja
Priority to US14/244,419 priority patent/US9659968B2/en
Priority to CN201410144456.5A priority patent/CN104103668B/zh
Publication of JP2014207285A publication Critical patent/JP2014207285A/ja
Application granted granted Critical
Publication of JP6198434B2 publication Critical patent/JP6198434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、表示装置及び電子機器に関する。
近年、液晶パネルを用いる表示装置や有機ＥＬパネルを用いる表示装置の開発が盛んである。この表示装置には、大別して画素制御用のトランジスタ（画素トランジスタ）のみを基板上に形成して走査回路（駆動回路）は周辺ＩＣで行うものと、画素トランジスタとともに走査回路を同一基板上に形成するものに分類される。
表示装置の狭額縁化または周辺ＩＣのコスト低減のため、駆動回路一体型の表示装置の方が、有利である。しかしながら、駆動回路に用いるトランジスタとしては、画素トランジスタに用いられる電気特性（例えば、電界効果移動度（μＦＥ）またはしきい値電圧等）よりも、高い電気特性が求められる。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば特許文献１，２）。例えば、トランジスタに用いる半導体薄膜として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが注目されている。
酸化物半導体を半導体層に用いるトランジスタは、シリコン系半導体材料である非晶質シリコンを半導体層に用いるトランジスタよりも電界効果移動度が大きいため、動作速度が速く、駆動回路一体型の表示装置には好適であり、且つ多結晶シリコンを半導体層に用いるトランジスタよりも製造工程が容易である。
しかし、酸化物半導体を半導体層に用いるトランジスタは、酸化物半導体に水素、水分等の不純物が入り込むことによってキャリアが形成され、該トランジスタの電気特性の一であるしきい値電圧が変動するという問題がある。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体層にチャネルが形成されるトランジスタは、その電気特性を十分に維持するためには、水素、水分等を該酸化物半導体層より極力排除することが重要である。
とくに、表示装置の画素部と、該画素部の外側に設けられる駆動回路部の双方に酸化物半導体層にチャネルが形成されるトランジスタを用いる場合、駆動方法にも依存するが、画素部よりも駆動回路部に用いるトランジスタの方が、電気的負荷が大きいため、駆動回路部に用いるトランジスタの電気特性が重要となる。
また、酸化物半導体層にチャネルが形成されるトランジスタを、画素部及び駆動回路部に用いる表示装置では、高温高湿環境下の信頼性試験において、駆動回路部に用いるトランジスタ（駆動トランジスタともいう）の劣化が問題になっている。該駆動トランジスタの劣化原因としては、トランジスタの凹凸の低減のために設けられる有機材料から放出されうる水分等が外部へ放出することができず、酸化物半導体層へ入り込み、該酸化物半導体層のキャリア密度が増加するためである。
また、上記駆動トランジスタの劣化原因の一つとして、表示装置外部から浸入する水分が、駆動トランジスタの酸化物半導体層に入り込み、該駆動トランジスタが劣化する。
そこで、本発明の一態様は、酸化物半導体層にチャネルが形成されるトランジスタを、画素部及び駆動回路部に用いる表示装置において、該トランジスタの電気特性の変動を抑制すると共に、信頼性を向上させることを課題の一とする。とくに、本発明の一態様は、駆動回路部のトランジスタに用いる酸化物半導体層への水素、水分の入り込みを抑制し、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の一とする。
水分等の不純物が放出されうる有機材料を有する絶縁層を駆動トランジスタ上に形成しない。
以下に、本発明の種々の態様について説明する。
本発明の一態様は、画素部と、前記画素部の外側に設けられる駆動回路部と、を有し、前記画素部は、画素トランジスタと、前記画素トランジスタを覆う無機材料で形成される第１の絶縁層と、前記第１の絶縁層上に設けられ、且つ有機材料で形成される第２の絶縁層と、前記第２の絶縁層上に設けられ、且つ無機材料で形成される第３の絶縁層と、を有し、前記駆動回路部は、前記画素トランジスタに信号を供給する駆動トランジスタと、前記駆動トランジスタを覆う前記第１の絶縁層と、を有し、前記駆動回路部において、前記第２の絶縁層は形成されていないことを特徴とする表示装置である。
また、上記の本発明の一態様において、前記駆動回路部は、前記第１の絶縁層上に形成される前記第３の絶縁層を有するとよい。
また、上記の本発明の一態様において、前記駆動回路部において、前記第１の絶縁層は前記第３の絶縁層と接するとよい。
また、上記の本発明の一態様において、前記駆動回路部の外側に設けられる非表示領域を有し、前記非表示領域は、前記第１の絶縁層を有し、前記非表示領域において、前記第２の絶縁層は形成されていないとよい。
また、上記の本発明の一態様において、前記画素トランジスタ及び前記駆動トランジスタそれぞれは、酸化物半導体層にチャネルが形成されるとよい。
また、上記の本発明の一態様において、前記画素トランジスタ及び前記駆動トランジスタそれぞれは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極上に形成された、前記ゲート絶縁層上に位置する酸化物半導体層と、前記酸化物半導体層上に形成されたソース電極及びドレイン電極と、を有するとよい。
また、上記の本発明の一態様において、前記画素部は、前記第１の絶縁層下に形成され、前記ゲート絶縁層上に形成された層を有し、当該層は、前記駆動回路部と前記画素部との境界近傍に沿って形成されているとよい。
また、上記の本発明の一態様において、前記層は、前記ソース電極と同一層によって形成されているとよい。
また、上記の本発明の一態様において、前記酸化物半導体層は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む層であるとよい。
また、上記の本発明の一態様において、前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体層であるとよい。
また、上記の本発明の一態様において、前記酸化物半導体層は、結晶部を含み、前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃うとよい。
また、上記の本発明の一態様において、前記第１の絶縁層は、酸素または窒素を含むシリコン膜であるとよい。
また、上記の本発明の一態様において、前記第１の絶縁層は、酸化シリコン膜と、窒化シリコン膜との積層構造であるとよい。
また、上記の本発明の一態様において、前記第１の絶縁層は、酸化窒化シリコン膜と、窒化シリコン膜との積層構造であるとよい。
また、上記の本発明の一態様において、前記窒化シリコン膜は、前記酸化窒化シリコン膜に形成された鬆を覆うとよい。
また、上記の本発明の一態様において、前記第２の絶縁層はアクリル系樹脂材料であるとよい。
また、上記の本発明の一態様において、前記第３の絶縁層は、窒素を含むシリコン膜であるとよい。
本発明の一態様は、画素部と、前記画素部の外側に設けられる駆動回路部と、を有し、前記画素部は、画素トランジスタと、前記画素トランジスタを覆う酸素を含むシリコン膜からなる第１の絶縁層と、前記第１の絶縁層上に設けられ、且つアクリル系樹脂材料からなる第２の絶縁層と、前記第２の絶縁層上に設けられ、且つ窒素を含むシリコン膜からなる第３の絶縁層と、を有し、前記駆動回路部は、前記画素トランジスタに信号を供給する駆動トランジスタと、前記駆動トランジスタを覆う前記第１の絶縁層と、を有し、前記駆動回路部において、前記第２の絶縁層は形成されていないことを特徴とする表示装置である。
また、上記の本発明の一態様において、前記画素部において、前記第２の絶縁層上に形成された第１の電極と、前記第１の電極上に形成された前記第３の絶縁層と、前記第３の絶縁層上に形成された第２の電極と、を有するとよい。
また、本発明の一態様は、上述した表示装置を有する電子機器である。
本発明の一態様を適用することで、酸化物半導体層にチャネルが形成されるトランジスタを、画素部及び駆動回路部に用いる表示装置において、該トランジスタの電気特性の変動を抑制すると共に、信頼性を向上させることができる。とくに、本発明の一態様を適用することで、駆動回路部のトランジスタに用いる酸化物半導体層への水素、水分の入り込みを抑制し、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
（Ａ）は表示装置の上面図、（Ｂ）は（Ａ）におけるＸ１−Ｙ１の断面図。 （Ａ），（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１の断面に相当する図。 （Ａ），（Ｂ）は、図１、図２に示す表示装置の画素部、及び駆動回路部に用いることのできるトランジスタの断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
［実施の形態１］
本実施の形態では、半導体装置の一形態を、図１を用いて説明する。
図１（Ａ）に表示装置の一形態として、表示装置の上面図を示す。図１（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１の断面図に相当する。
図１（Ａ）に示す表示装置において、第１の基板１０２上に設けられた画素部１０４と、画素部１０４の外側に隣接し、該画素部１０４に信号を供給する駆動回路であるゲートドライバ回路部１０６及びソースドライバ回路部１０８を囲むようにして、シール材（図示せず）が設けられ、第２の基板（図示せず）によって封止されている。よって画素部１０４と、ゲートドライバ回路部１０６と、ソースドライバ回路部１０８とは、第１の基板１０２とシール材と第２の基板によって、表示素子と共に封止されている。
また、図１（Ａ）においては、第１の基板１０２上のシール材によって囲まれている領域とは異なる領域に、画素部１０４、ゲートドライバ回路部１０６、ソースドライバ回路部１０８と電気的に接続されている図示せぬＦＰＣ端子部（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられている。また、ＦＰＣ端子部には、ＦＰＣ（図示せず）が接続され、画素部１０４、ゲートドライバ回路部１０６、及びソースドライバ回路部１０８に与えられる各種信号、及び電位がＦＰＣにより供給されている。
また、図１（Ａ）においては、ゲートドライバ回路部１０６及びソースドライバ回路部１０８を画素部１０４と同じ第１の基板１０２に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部１０６のみを第１の基板１０２に形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板１０２に実装する構成としても良い。
また、図１（Ａ）においては、ゲートドライバ回路部１０６は画素部１０４の両側に２列配置する構成について例示しているが、この構成に限定されない。例えば、画素部１０４の片側にのみゲートドライバ回路部１０６を配置する構成としても良い。
なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
このように、トランジスタを含む駆動回路の一部または全体を、画素部１０４と同じ第１の基板１０２上に一体形成し、システムオンパネルを形成することができる。
また、駆動回路であるゲートドライバ回路部１０６に、駆動トランジスタが形成されている。ゲートドライバ回路部１０６は、画素部１０４の各画素に含まれるトランジスタに信号を供給することができる。
なお、ゲートドライバ回路部１０６における駆動トランジスタは、各種信号の制御、及び昇圧等を行うために、高い電圧が必要となる。具体的には、１０Ｖ〜３０Ｖ程度の電圧が必要となる。
また、画素部１０４に、画素トランジスタが形成されている。
図１（Ａ）に示す表示装置の構成をより具体的に説明するため、図１（Ａ）におけるＸ１−Ｙ１の断面図に相当する図１（Ｂ）を用いて、ゲートドライバ回路部１０６、及び画素部１０４の構成について、以下説明を行う。
なお、図１（Ｂ）に示す表示装置においては、表示素子として液晶素子を用い、その駆動モードは、垂直配向（ＶＡ）モードを用いた一態様について説明する。
まず、ゲートドライバ回路部１０６と画素部１０４上に設けられる層構造について、説明を行う。
ゲートドライバ回路部１０６は、駆動トランジスタ上に第１の無機材料（例えばＳｉＯＮ）で形成される絶縁層１２０と、絶縁層１２０上に第２の無機材料で形成される第１の絶縁層（ＳｉＮ）１２２と、が設けられており、画素部１０４は、画素トランジスタ上に絶縁層１２０と、絶縁層１２０上に第１の絶縁層１２２と、第１の絶縁層１２２上に設けられ、有機材料（例えばアクリル系樹脂）で形成される第２の絶縁層１２４と、が設けられている。
すなわち、ゲートドライバ回路部１０６は、第２の絶縁層１２４が形成されない、または第２の絶縁層１２４が形成された後、第２の絶縁層１２４を除去し第１の絶縁層１２２が第２の絶縁層１２４より露出した構造である。
別言すれば、ゲートドライバ回路部１０６は、第１の絶縁層１２２上に第２の絶縁層１２４が形成されていない、または第１の絶縁層１２２が第２の絶縁層１２４によって覆われていない。
第２の絶縁層１２４は、表示装置を構成するトランジスタ等の凹凸を低減するために、平坦性の高い有機材料で形成される。トランジスタ等の凹凸を低減することにより、表示装置の画質を向上させることができる。しかしながら、当該有機材料は加熱等により、水素、水分、または有機成分をガスとして放出してしまう。
例えば、トランジスタに用いる半導体層に、シリコン系半導体材料であるシリコン膜を用いるトランジスタにおいては、上述の水素、水分、または有機成分のガスが大きな問題になる可能性が低い。しかし、本発明の一態様においては、半導体層に酸化物半導体層を用いるため、有機材料により形成される第２の絶縁層１２４から放出される水素、水分、または有機成分のガスによって駆動トランジスタが劣化する。
そこで、本実施の形態に示すように、高い平坦性が要求される画素部１０４に設けられる第１の絶縁層１２２の上方には、有機材料により形成される第２の絶縁層１２４が形成され、駆動トランジスタを有するゲートドライバ回路部１０６、ソースドライバ回路部１０８及び図１（Ａ）に示すパネル外周端（非表示領域）に設けられる第１の絶縁層１２２の上方には、有機材料により形成される第２の絶縁層１２４が形成されない、または第２の絶縁層１２４が形成された後、第２の絶縁層１２４を除去した構造とする。これにより、第２の絶縁層１２４から放出される水分等のガスが、ゲートドライバ回路部１０６及びソースドライバ回路部１０８の駆動トランジスタの内部に取り込まれるのを抑制することができる。
次に、図１（Ｂ）に示すゲートドライバ回路部１０６及び画素部１０４の詳細について、以下説明を行う。
ゲートドライバ回路部１０６において、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極層１１０と、ゲート電極層１１０上に形成されたゲート絶縁層１１２と、ゲート絶縁層１１２上に形成された半導体層１１４と、ゲート絶縁層１１２、及び半導体層１１４上に形成されたソース電極層１１６及びドレイン電極層１１８と、を含む駆動トランジスタが形成されている。
また、ゲートドライバ回路部１０６において、駆動トランジスタ上、より詳しくはゲート絶縁層１１２、半導体層１１４、ソース電極層１１６、及びドレイン電極層１１８上に絶縁層１２０と、絶縁層１２０上に第１の絶縁層１２２と、が形成されている。
絶縁層１２０または第１の絶縁層１２２は、駆動トランジスタの保護膜としての機能を有する。
また、第１の絶縁層１２２上には、無機材料（例えばＳｉＮ）で形成される第３の絶縁層１２８と、第３の絶縁層１２８上に設けられた第１の配向膜１３２と、第１の配向膜１３２上に設けられた液晶層１６４と、液晶層１６４上に設けられた第２の配向膜１６２と、第２の配向膜１６２上に設けられた有機絶縁層（ＯＣ）１５８と、有機絶縁層１５８上に設けられた第２の基板１５２が形成されている。
画素部１０４において、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極層１１０と、ゲート電極層１１０上に形成されたゲート絶縁層１１２と、ゲート絶縁層１１２上に形成された半導体層１１４と、ゲート絶縁層１１２、及び半導体層１１４上に形成されたソース電極層１１６及びドレイン電極層１１８と、を含む画素トランジスタが形成されている。
また、画素部１０４において、画素トランジスタ上、より詳しくはゲート絶縁層１１２、半導体層１１４、ソース電極層１１６、及びドレイン電極層１１８上に絶縁層１２０と、絶縁層１２０上に第１の絶縁層１２２と、第１の絶縁層１２２上に第２の絶縁層１２４と、が形成されている。
絶縁層１２０または第１の絶縁層１２２は、画素トランジスタの保護膜としての機能を有し、第２の絶縁層１２４は、画素トランジスタのソース電極層１１６、及びドレイン電極層１１８等の凹凸を低減するための平坦化膜としての機能を有する。
さらに、画素部１０４において、第２の絶縁層１２４上には、共通電極層１２６が形成されている。また、第２の絶縁層１２４及び共通電極層１２６上には、無機材料（例えばＳｉＮ）で形成される第３の絶縁層１２８が形成されている。また、絶縁層１２０、第１の絶縁層１２２、第２の絶縁層１２４及び第３の絶縁層１２８に、画素トランジスタのドレイン電極層１１８に達する開口部が設けられており、該開口部、及び第３の絶縁層１２８上に画素電極層１３０が形成されている。
なお、共通電極層１２６と、第３の絶縁層１２８と、画素電極層１３０により容量素子が形成されている。共通電極層１２６、第３の絶縁層１２８、及び画素電極層１３０を、それぞれ、可視光において、透光性を有する材料により形成することで、画素部の開口率を損ねることなく大きな容量を確保することができるので、好適である。
また、画素電極層１３０上には、第１の配向膜１３２と、第１の配向膜１３２上に設けられた液晶層１６４と、液晶層１６４上に設けられた第２の配向膜１６２と、第２の配向膜１６２上に設けられた対向電極層１６０と、対向電極層１６０上に設けられた有機絶縁層１５８と、有機絶縁層１５８上に設けられた有色層（ＣＦ）１５４及び遮光層（ＢＭ）１５６と、有色層１５４及び遮光層１５６上に設けられた第２の基板１５２が形成されている。
なお、画素電極層１３０と、第１の配向膜１３２と、液晶層１６４と、第２の配向膜１６２と、対向電極層１６０と、により表示素子である液晶素子が形成されている。
ここで、図１（Ａ），（Ｂ）に示す表示装置の他の構成要素について、以下詳細な説明を行う。
第１の基板１０２及び第２の基板１５２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、第１の基板１０２及び第２の基板１５２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
ゲート電極層１１０としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層１１０は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
ゲート絶縁層１１２としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、窒化酸化シリコン膜などを用いればよく、積層または単層で設ける。
また、ゲート絶縁層１１２を積層構造とし、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に酸化絶縁層を設けることで、ゲート絶縁層１１２として、欠陥が少なく、且つ水素及びアンモニアの放出量の少ないゲート絶縁層１１２を形成することができる。この結果、ゲート絶縁層１１２に含まれる水素及び窒素が、半導体層１１４への移動を抑制することが可能である。例えば、ゲート絶縁層１１２として、５０ｎｍの酸化シリコン膜と、３２５ｎｍの窒化シリコン膜との積層構造を用いることができる。
また、ゲート絶縁層１１２に窒化シリコン膜を用いることで、以下の効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
ゲート絶縁層１１２の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上４５０ｎｍ以下、より好ましくは５０ｎｍ以上４００ｎｍ以下とするとよい。
半導体層１１４は、酸化物半導体を用い、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
また、半導体層１１４として用いることのできる酸化物半導体層としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体層を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層１１４として用いる酸化物半導体層は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。なお、ＣＡＡＣ−ＯＳ膜中に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体層を構成する酸素の一部は窒素で置換されてもよい。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
半導体層１１４に用いる酸化物半導体層の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは３ｎｍ以上８５ｎｍ以下とすることが好ましい。
半導体層１１４に用いる酸化物半導体層において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
また、半導体層１１４に用いる酸化物半導体層において、二次イオン質量分析法により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
酸化物半導体層に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これらのため、酸化物半導体層の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体層の水素濃度を低減することが可能である。このため、水素をできるだけ除去された酸化物半導体層をチャネル領域とすることにより、しきい値電圧のマイナスシフトを抑制することができると共に、電気特性のばらつきを低減することができる。また、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流を低減することが可能である。
ソース電極層１１６及びドレイン電極層１１８としては、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、本実施の形態では、ソース電極層１１６及びドレイン電極層１１８を半導体層１１４上に設けたが、ゲート絶縁層１１２と半導体層１１４の間に設けても良い。
絶縁層１２０または第１の絶縁層１２２としては、半導体層１１４として用いる酸化物半導体層との界面特性を向上させるため、無機材料の酸化物絶縁層を用いることが好ましく、例えば酸素または窒素を含むシリコン膜を用いてもよい。絶縁層１２０または第１の絶縁層１２２としては、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。また、絶縁層１２０としては、酸化物絶縁層を用い、第１の絶縁層１２２としては窒化物絶縁層を用いてもよい。例えば、絶縁層１２０として、酸化窒化シリコン膜を用い、第１の絶縁層１２２として、窒化シリコン膜を用いることができる。より具体的には、絶縁層１２０として酸化窒化シリコン膜３００ｎｍを用い、第１の絶縁層１２２として窒化シリコン膜１５０ｎｍ用いる構造などである。このとき窒化シリコン膜は、トランジスタの半導体層１１４への水分浸入を防止するブロック層としての機能を有する。このブロック性を高めるため窒化シリコン膜は高温で成膜されることが好ましく、例えば基板温度３５０℃での成膜が考えられる。このサンプルの薄膜トランジスタ断面を走査型電子顕微鏡で観察すると、ソースドレイン電極の段差被覆部分について、下層の酸化窒化シリコン膜の部分に鬆があっても、その上層の窒化シリコン膜には第２の絶縁層まで通じるような鬆がなく良好に被覆されていることが観察できる。また高温で成膜する場合は、半導体層１１４として用いる酸化物半導体層から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度が上限となる。
第２の絶縁層１２４としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、第２の絶縁層１２４を形成してもよい。第２の絶縁層１２４を用いることにより、トランジスタ等の凹凸を平坦化させることが可能となる。
共通電極層１２６及び画素電極層１３０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
第３の絶縁層１２８としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などの無機材料を用いることができる。
第１の配向膜１３２及び第２の配向膜１６２としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。
液晶層１６４としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、本実施の形態においては、液晶素子は、垂直配向（ＶＡ）モードを用いた表示装置について例示したが、これに限定されない。例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、上述した垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いてもよい。
また、図１（Ａ），（Ｂ）においては、図示していないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けても良い。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部１０４における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、第２の基板１５２上には、スペーサ（図示せず）が形成されており、第１の基板１０２と第２の基板１５２との間隔（セルギャップともいう）を制御するために設けられている。なお、セルギャップにより、液晶層１６４の膜厚が決定される。なお、スペーサとしては、絶縁層を選択的にエッチングすることで得られる柱状のスペーサ、球状のスペーサ等の任意の形状のスペーサを用いればよい。
また、有色層１５４は、所謂カラーフィルタとして機能する。有色層１５４としては、特定波長帯域の光に対して透過性を示す材料を用いればよく、染料や顔料を含有した有機樹脂膜等を用いることができる。
また、遮光層１５６は、所謂ブラックマトリクスとして機能する。遮光層１５６としては、隣接する画素間の放射光を遮光できればよく、金属膜、及び黒色染料や黒色顔料を含有した有機樹脂膜等を用いることができる。
また、有機絶縁層１５８としては、有色層１５４に含まれるイオン性物質が液晶層１６４中に拡散しないように設ける。ただし、有機絶縁層１５８は、この構成に限定されず、設けない構成としても良い。
また、シール材としては、熱硬化型樹脂、または紫外線硬化型の樹脂等を用いることができる。なお、シール材の封止領域においては、第１の基板１０２と第２の基板１５２との間に、ゲート絶縁層１１２と、絶縁層１２０と、第１の絶縁層１２２を設ける構成を例示したがこれに限定されない。例えば、シール材の封止領域を、ゲート絶縁層１１２と、絶縁層１２０と、第１の絶縁層１２２と、第３の絶縁層１２８と、を設ける構成としてもよい。
以上が本発明の一態様における表示装置であり、該表示装置に用いる酸化物半導体層にチャネルが形成されるトランジスタの電気特性の変動を抑制すると共に、信頼性を向上させることができる。とくに、駆動回路部のトランジスタに用いる酸化物半導体層への水素、水分の入り込みを抑制し、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、本発明の一態様としては、上述した表示装置を有する電子機器に適用してもよい。
［実施の形態２］
本実施の形態では、表示装置の一形態を、図２（Ａ）を用いて説明する。
図２（Ａ）は、図１（Ａ）におけるＸ１−Ｙ１の断面に相当する図であり、図１（Ｂ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図２（Ａ）に示す表示装置は、図１（Ｂ）に示す画素部１０４における第２の絶縁層１２４上に形成された共通電極層１２６が形成されていない。
本実施の形態においても実施の形態１と同様の効果を得ることができる。
［実施の形態３］
本実施の形態では、表示装置の一形態を、図２（Ｂ）を用いて説明する。
図２（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１の断面に相当する図であり、図１（Ｂ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図２（Ｂ）に示す表示装置は、画素部１０４におけるゲート絶縁層１１２上に形成された層１１７を有し、この層１１７はゲートドライバ回路部１０６及びソースドライバ回路部それぞれと画素部１０４との境界近傍に沿って形成されている。
層１１７は、ソース電極層１１６及びドレイン電極層１１８と同一工程によって形成された同一層であるとよい。これにより、フォトリソグラフィ工程でのマスク枚数を増加させることなく、層１１７を形成することができる。
このように層１１７を、ゲートドライバ回路部１０６及びソースドライバ回路部それぞれと画素部１０４との境界近傍に形成することにより、ゲートドライバ回路部１０６及びソースドライバ回路部にトランジスタ等の凹凸を低減するための第２の絶縁層１２４を形成しないことに起因する当該境界近傍に生じる段差を抑制することができる。つまり、当該境界近傍で画素部１０４側の平坦性が悪くなるのを抑制することができる。
別言すれば、ゲートドライバ回路部１０６及びソースドライバ回路部に第２の絶縁層１２４を形成しないことによって当該境界近傍に与えられる平坦性への影響を小さくすることができる。それにより、当該境界近傍の画素部１０４の表示品質の低下を抑制できる。
本実施の形態においても実施の形態１と同様の効果を得ることができる。
［実施の形態１〜３の変形例］
本変形例による表示装置は、実施の形態１〜３における画素トランジスタ及び駆動トランジスタを図３（Ａ）、（Ｂ）に示すトランジスタに変更したものである。
図３（Ａ）、（Ｂ）は、図１、図２に示す表示装置の画素部、及び駆動回路部に用いることのできるトランジスタの断面図を示している。
図３（Ａ）に示すトランジスタは、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極層１１０と、ゲート電極層１１０上に形成されたゲート絶縁層１１２と、ゲート絶縁層１１２上に形成され、ゲート電極層１１０に重畳する位置に形成された半導体層１１４と、半導体層１１４上に形成され、少なくとも半導体層１１４のチャネルが形成される領域に形成されたチャネル保護層（例えばＳｉＯＮ層）１４０と、ゲート絶縁層１１２、半導体層１１４、及びチャネル保護層１４０上に形成されたソース電極層１１６、及びドレイン電極層１１８と、を有する。
また、図３（Ａ）に示すトランジスタ上、より詳しくは、ゲート絶縁層１１２、チャネル保護層１４０、ソース電極層１１６、及びドレイン電極層１１８上に形成された絶縁層１２０と、絶縁層１２０上に形成された第１の絶縁層１２２と、を設ける構成としてもよい。
図３（Ｂ）に示すトランジスタは、第１の基板１０２と、第２の基板１０２上に形成されたゲート電極層１１０と、ゲート電極層１１０上に形成されたゲート絶縁層１１２と、ゲート絶縁層１１２上に形成され、ゲート電極層１１０に重畳する位置に形成された半導体層１１４と、半導体層１１４上に形成され、少なくとも半導体層１１４のチャネルが形成される領域、及び半導体層１１４の外周部の領域に形成されたチャネル保護層（例えばＳｉＯＮ層）１４０ａ、１４０ｂ、１４０ｃと、ゲート絶縁層１１２、半導体層１１４、及びチャネル保護層１４０ａ、１４０ｂ、１４０ｃ上に形成されたソース電極層１１６、及びドレイン電極層１１８と、を有する。
また、図３（Ｂ）に示すトランジスタ上、より詳しくは、チャネル保護層１４０ａ、１４０ｂ、１４０ｃ、ソース電極層１１６、及びドレイン電極層１１８上に形成された絶縁層１２０と、絶縁層１２０上に形成された第１の絶縁層１２２と、を設ける構成としてもよい。
図３（Ａ）、（Ｂ）に示すように、半導体層上にチャネル保護層を設ける構成とすることで、ソース電極層、及びドレイン電極層を加工する際に半導体層に与えられるダメージを軽減することができる。また、図３（Ｂ）に示すように、チャネル保護層が半導体層１１４の外周部の領域を覆う構造とすることで、外部から浸入しうる不純物に対して、半導体層を保護することができるため、好適な構造である。
このように、図１、図２に示す表示装置の画素部、及び駆動回路部にチャネル保護層を有する構造のトランジスタを適用してもよい。
１０２ 第１の基板
１０４ 画素部
１０６ ゲートドライバ回路部
１０８ ソースドライバ回路部
１１０ ゲート電極層
１１２ ゲート絶縁層
１１４ 半導体層
１１６ ソース電極層
１１７ 層
１１８ ドレイン電極層
１２０ 絶縁層
１２２ 第１の絶縁層
１２４ 第２の絶縁層
１２６ 共通電極層
１２８ 第３の無機絶縁層
１３０ 画素電極層
１３２ 第１の配向膜
１４０ チャネル保護層
１５２ 第２の基板（対向基板）
１５４ 有色層（ＣＦ）
１５６ 遮光層（ＢＭ）
１５８ 有機絶縁層（ＯＣ）
１６０ 対向電極層
１６２ 第２の配向膜
１６４ 液晶層

Claims (18)

  1. 画素部と、前記画素部の外側に設けられる駆動回路部と、を有し、
    前記画素部は、
    画素トランジスタと、
    前記画素トランジスタを覆う無機材料で形成される第１の絶縁層と、
    前記第１の絶縁層上に設けられ、且つ有機材料で形成される第２の絶縁層と、
    前記第２の絶縁層上に設けられ、且つ無機材料で形成される第３の絶縁層と、
    を有し、
    前記駆動回路部は、
    前記画素トランジスタに信号を供給する駆動トランジスタと、
    前記駆動トランジスタを覆う前記第１の絶縁層と、
    を有し、
    前記駆動回路部において、
    前記第２の絶縁層は形成されていなく、
    前記画素トランジスタ及び前記駆動トランジスタそれぞれは、
    ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート電極上に形成された、前記ゲート絶縁層上に位置する酸化物半導体層と、
    前記酸化物半導体層上に形成されたソース電極及びドレイン電極と、を有し、
    前記画素部は、前記第１の絶縁層下に形成され、前記ゲート絶縁層上に形成された層を有し、当該層は、前記駆動回路部と前記画素部との境界近傍に沿って形成されている
    ことを特徴とする表示装置。
  2. 請求項１において、
    前記駆動回路部は、
    前記第１の絶縁層上に形成される前記第３の絶縁層を有する
    ことを特徴とする表示装置。
  3. 請求項２において、
    前記駆動回路部において、
    前記第１の絶縁層は前記第３の絶縁層と接する
    ことを特徴とする表示装置。
  4. 請求項１において、
    前記駆動回路部の外側に設けられる非表示領域を有し、
    前記非表示領域は、前記第１の絶縁層を有し、
    前記非表示領域において、
    前記第２の絶縁層は形成されていない
    ことを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記画素トランジスタ及び前記駆動トランジスタそれぞれは、酸化物半導体層にチャネルが形成される
    ことを特徴とする表示装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記層は、前記ソース電極と同一層によって形成されている
    ことを特徴とする表示装置。
  7. 請求項５または請求項６において、
    前記酸化物半導体層は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む層である
    ことを特徴とする表示装置。
  8. 請求項５乃至請求項７のいずれか一において、
    前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体層である
    ことを特徴とする表示装置。
  9. 請求項５乃至８のいずれか一において、
    前記酸化物半導体層は、結晶部を含み、
    前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃う
    ことを特徴とする表示装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第１の絶縁層は、酸素または窒素を含むシリコン膜である
    ことを特徴とする表示装置。
  11. 請求項１０において、
    前記第１の絶縁層は、
    酸化シリコン膜と、窒化シリコン膜との積層構造である
    ことを特徴とする表示装置。
  12. 請求項１０において、
    前記第１の絶縁層は、酸化窒化シリコン膜と、窒化シリコン膜との積層構造である
    ことを特徴とする表示装置。
  13. 請求項１２において、
    前記窒化シリコン膜は、前記酸化窒化シリコン膜に形成された鬆を覆う
    ことを特徴とする表示装置。
  14. 請求項１乃至請求項１３のいずれか一において、
    前記第２の絶縁層はアクリル系樹脂材料である
    ことを特徴とする表示装置。
  15. 請求項１乃至請求項１４のいずれか一において、
    前記第３の絶縁層は、窒素を含むシリコン膜である
    ことを特徴とする表示装置。
  16. 画素部と、前記画素部の外側に設けられる駆動回路部と、を有し、
    前記画素部は、
    画素トランジスタと、
    前記画素トランジスタを覆う酸素を含むシリコン膜からなる第１の絶縁層と、
    前記第１の絶縁層上に設けられ、且つアクリル系樹脂材料からなる第２の絶縁層と、
    前記第２の絶縁層上に設けられ、且つ窒素を含むシリコン膜からなる第３の絶縁層と、
    を有し、
    前記駆動回路部は、
    前記画素トランジスタに信号を供給する駆動トランジスタと、
    前記駆動トランジスタを覆う前記第１の絶縁層と、
    を有し、
    前記駆動回路部において、
    前記第２の絶縁層は形成されていなく、
    前記画素トランジスタ及び前記駆動トランジスタそれぞれは、
    ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート電極上に形成された、前記ゲート絶縁層上に位置する酸化物半導体層と、
    前記酸化物半導体層上に形成されたソース電極及びドレイン電極と、を有し、
    前記画素部は、前記第１の絶縁層下に形成され、前記ゲート絶縁層上に形成された層を有し、当該層は、前記駆動回路部と前記画素部との境界近傍に沿って形成されている
    ことを特徴とする表示装置。
  17. 請求項１乃至請求項１６のいずれか一において、
    前記画素部において、
    前記第２の絶縁層上に形成された第１の電極と、
    前記第１の電極上に形成された前記第３の絶縁層と、
    前記第３の絶縁層上に形成された第２の電極と、
    を有する
    ことを特徴とする表示装置。
  18. 請求項１乃至請求項１７のいずれか一に記載する表示装置を有する電子機器。
JP2013083131A 2013-04-11 2013-04-11 表示装置及び電子機器 Active JP6198434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013083131A JP6198434B2 (ja) 2013-04-11 2013-04-11 表示装置及び電子機器
US14/244,419 US9659968B2 (en) 2013-04-11 2014-04-03 Display device comprising a metal oxide semiconductor channel and a specified insulating layer arrangement
CN201410144456.5A CN104103668B (zh) 2013-04-11 2014-04-11 显示装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013083131A JP6198434B2 (ja) 2013-04-11 2013-04-11 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2014207285A JP2014207285A (ja) 2014-10-30
JP6198434B2 true JP6198434B2 (ja) 2017-09-20

Family

ID=51671661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013083131A Active JP6198434B2 (ja) 2013-04-11 2013-04-11 表示装置及び電子機器

Country Status (3)

Country Link
US (1) US9659968B2 (ja)
JP (1) JP6198434B2 (ja)
CN (1) CN104103668B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509088B1 (ko) * 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
US10274119B2 (en) * 2016-12-14 2019-04-30 Jeffrey Hartman Double cam levers and safety lock for cam lock fitting
CN109768053B (zh) * 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
CN113661574B (zh) * 2020-03-12 2024-04-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
US20230034080A1 (en) * 2021-07-27 2023-02-02 Hannstouch Solution Incorporated Light sensing unit of light sensing device

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060011356A1 (en) 2004-06-30 2006-01-19 Temple Gregory L Fire-resistant tent for building structures
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101927922B1 (ko) * 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR101519916B1 (ko) * 2011-04-07 2015-05-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR102259916B1 (ko) 2012-07-20 2021-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
DE112013003609B4 (de) 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet

Also Published As

Publication number Publication date
US9659968B2 (en) 2017-05-23
JP2014207285A (ja) 2014-10-30
US20140306218A1 (en) 2014-10-16
CN104103668B (zh) 2018-10-19
CN104103668A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
KR102472174B1 (ko) 반도체 장치
JP7329575B2 (ja) 半導体装置
TWI716941B (zh) 顯示裝置
JP6317059B2 (ja) 半導体装置及び表示装置
KR20160009646A (ko) 반도체 장치
JP6198434B2 (ja) 表示装置及び電子機器
JP6224338B2 (ja) 半導体装置、表示装置及び半導体装置の作製方法
JP6219562B2 (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170822

R150 Certificate of patent or registration of utility model

Ref document number: 6198434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250