CN104103668B - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN104103668B
CN104103668B CN201410144456.5A CN201410144456A CN104103668B CN 104103668 B CN104103668 B CN 104103668B CN 201410144456 A CN201410144456 A CN 201410144456A CN 104103668 B CN104103668 B CN 104103668B
Authority
CN
China
Prior art keywords
insulating layer
layer
display device
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410144456.5A
Other languages
English (en)
Other versions
CN104103668A (zh
Inventor
肥塚纯
肥塚纯一
片山雅博
岛行德
冈崎健
冈崎健一
松尾拓哉
森重恭
神崎庸辅
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104103668A publication Critical patent/CN104103668A/zh
Application granted granted Critical
Publication of CN104103668B publication Critical patent/CN104103668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的显示装置，包括：像素部（104）；以及设置在所述像素部（104）外侧的驱动电路部（106），其中，所述像素部包括像素晶体管、覆盖所述像素晶体管且包含无机材料的第一绝缘层（122）、设置在所述第一绝缘层上且包含有机材料的第二绝缘层（124）、设置在所述第二绝缘层上且包含无机材料的第三绝缘层（128），所述驱动电路部包括对所述像素晶体管供应信号的驱动晶体管、覆盖所述驱动晶体管的所述第一绝缘层，并且，在所述驱动电路部中没有形成所述第二绝缘层。从而在抑制晶体管的电特性变动的同时，提高其可靠性。

Description

显示装置及电子设备
技术领域
本发明涉及显示装置及电子设备。
背景技术
近年来，对使用液晶面板的显示装置或使用有机EL面板的显示装置的研究开发日益火热。这种显示装置大致分为如下两种：一是只将像素控制用晶体管（像素晶体管）形成在衬底上，而扫描电路（驱动电路）形成在外围IC上的显示装置；二是像素晶体管和扫描电路都形成在同一衬底上的显示装置。
为了实现显示装置的窄边框化或降低外围IC的成本，优选使用驱动电路整合型显示装置。但是，用于驱动电路的晶体管所需的电特性（如场效应迁移率（μFE）或阈值电压等）高于像素晶体管所需的电特性。
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知，但是作为其他材料，氧化物半导体受到关注（例如，专利文献1及2）。例如，作为用于晶体管的半导体薄膜使用电子载流子浓度低于1018/cm3的包含铟（In）、镓（Ga）及锌（Zn）的非晶氧化物的晶体管受到关注。
因为将氧化物半导体用于半导体层的晶体管的场效应迁移率高于将作为硅类半导体材料的非晶硅用于半导体层的晶体管，所以其工作速度快，适合用于驱动电路整合型显示装置，并且其制造工序比将多晶硅用于半导体层的晶体管更简单。
但是，将氧化物半导体用于半导体层的晶体管有如下问题：氢、水分等杂质侵入氧化物半导体而形成载流子，这使得该晶体管的电特性之一的阈值电压发生变动。
[专利文献1] 日本专利申请公开2007-123861号公报；
[专利文献2] 日本专利申请公开2007-096055号公报。
为了充分保持其沟道形成在氧化物半导体层中的晶体管的电特性，从该氧化物半导体层尽量排除氢、水分等是很重要的。
尤其是，在将其沟道形成在氧化物半导体层中的晶体管用于显示装置的像素部以及设置在该像素部外侧的驱动电路部的两者中的情况下，虽然根据驱动方法而不同，但是因为用于驱动电路部的晶体管的电负荷大于用于像素部的晶体管，所以用于驱动电路部的晶体管的电特性很重要。
另外，在将其沟道形成在氧化物半导体层中的晶体管用于像素部及驱动电路部的显示装置中，有如下问题：在高温高湿的环境下的可靠性试验中，用于驱动电路部的晶体管（也称为驱动晶体管）劣化。该驱动晶体管劣化的原因是：从为了减少晶体管的凹凸而设置的有机材料中有可能释放出的水分等无法释放到外部，而侵入到氧化物半导体层中，使得该氧化物半导体层的载流子密度增高。
另外，从显示装置外部侵入的水分进入驱动晶体管的氧化物半导体层而导致该驱动晶体管的劣化也是上述驱动晶体管的劣化原因之一。
发明内容
鉴于上述问题，本发明的一个方式的课题之一是：在将其沟道形成在氧化物半导体层中的晶体管用于像素部及驱动电路部的显示装置中，在抑制该晶体管的电特性变动的同时，提高其可靠性。尤其是，本发明的一个方式的课题之一是：在抑制氢或水分进入用于驱动电路部的晶体管的氧化物半导体层且抑制其电特性变动的同时，提高其可靠性。
在驱动晶体管上不形成包含有可能释放水分等杂质的有机材料的绝缘层。
以下说明本发明的各种方式。
本发明的一个方式是一种显示装置，包括：像素部；以及设置在所述像素部外侧的驱动电路部，其中，所述像素部包括像素晶体管、覆盖所述像素晶体管且包含无机材料的第一绝缘层、设置在所述第一绝缘层上且包含有机材料的第二绝缘层、设置在所述第二绝缘层上且包含无机材料的第三绝缘层，所述驱动电路部包括对所述像素晶体管供应信号的驱动晶体管、覆盖所述驱动晶体管的所述第一绝缘层，并且，在所述驱动电路部中没有形成所述第二绝缘层。
另外，在上述本发明的一个方式中，所述驱动电路部优选包括形成在所述第一绝缘层上的所述第三绝缘层。
另外，在上述本发明的一个方式中，在所述驱动电路部中，所述第一绝缘层优选与所述第三绝缘层接触。
另外，在上述本发明的一个方式中，优选包括设置在所述驱动电路部外侧的非显示区域，并且所述非显示区域包括所述第一绝缘层，在所述非显示区域中没有形成所述第二绝缘层。
另外，在上述本发明的一个方式中，所述像素晶体管及所述驱动晶体管优选都在氧化物半导体层中形成其沟道。
另外，在上述本发明的一个方式中，所述像素晶体管及所述驱动晶体管优选都包括：栅电极；形成在所述栅电极上的栅极绝缘层；形成在所述栅电极上且位于所述栅极绝缘层上的氧化物半导体层；以及形成在所述氧化物半导体层上的源电极及漏电极。
另外，在上述本发明的一个方式中，所述像素部优选包括形成在所述第一绝缘层下且形成在所述栅极绝缘层上的层，并且该层以沿着所述驱动电路部与所述像素部的边界附近的方式形成。
另外，在上述本发明的一个方式中，所述层优选与所述源电极由同一个层形成。
另外，在上述本发明的一个方式中，所述氧化物半导体层优选包含选自氧化铟、氧化锡及氧化锌之中的至少一种氧化物。
另外，在上述本发明的一个方式中，所述氧化物半导体层优选为In-Ga-Zn类氧化物半导体层。
另外，在上述本发明的一个方式中，所述氧化物半导体层优选包含结晶部，并且所述结晶部的c轴在平行于所述氧化物半导体层的被形成面的法线向量的方向上一致。
另外，在上述本发明的一个方式中，所述第一绝缘层优选为包含氧或氮的硅膜。
另外，在上述本发明的一个方式中，所述第一绝缘层优选为氧化硅膜与氮化硅膜的叠层结构。
另外，在上述本发明的一个方式中，所述第一绝缘层优选为氧氮化硅膜与氮化硅膜的叠层结构。
另外，在上述本发明的一个方式中，所述氮化硅膜优选覆盖形成在所述氧氮化硅膜中的空洞。
另外，在上述本发明的一个方式中，所述第二绝缘层优选为丙烯酸类树脂材料。
另外，在上述本发明的一个方式中，所述第三绝缘层优选为包含氮的硅膜。
本发明的一个方式是一种显示装置，包括：像素部；以及设置在所述像素部外侧的驱动电路部，其中，所述像素部包括像素晶体管、覆盖所述像素晶体管的由包含氧的硅膜形成的第一绝缘层、设置在所述第一绝缘层上且由丙烯酸类树脂材料形成的第二绝缘层、设置在所述第二绝缘层上且由包含氮的硅膜形成的第三绝缘层，所述驱动电路部包括对所述像素晶体管供应信号的驱动晶体管、覆盖所述驱动晶体管的所述第一绝缘层，并且，在所述驱动电路部中没有形成所述第二绝缘层。
另外，在上述本发明的一个方式中，所述像素部优选包括：形成在所述第二绝缘层上的第一电极；形成在所述第一电极上的所述第三绝缘层；以及形成在所述第三绝缘层上的第二电极。
另外，本发明的一个方式是包括上述显示装置的电子设备。
通过应用本发明的一个方式，可以在将其沟道形成在氧化物半导体层中的晶体管用于像素部及驱动电路部的显示装置中，在抑制该晶体管的电特性变动的同时，提高其可靠性。尤其是，通过应用本发明的一个方式，可以在抑制氢或水分进入用于驱动电路部的晶体管的氧化物半导体层且抑制其电特性的变动的同时，提高其可靠性。
附图说明
图1A是显示装置的俯视图，图1B是沿图1A中的X1-Y1的截面图；
图2A及图2B是相当于沿图1A中的X1-Y1的截面的图；
图3A及图3B是可以用于图1A、图1B、图2A及图2B所示的显示装置的像素部及驱动电路部的晶体管的截面图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1A及图1B说明半导体装置的一个方式。
图1A示出作为显示装置的一个方式的显示装置的俯视图。图1B相当于沿图1A中的X1-Y1的截面图。
在图1A所示的显示装置中，以包围设置在第一衬底102上的像素部104、与像素部104的外侧邻接且对该像素部104供应信号的作为驱动电路的栅极驱动电路部106以及源极驱动电路部108的方式设置有密封材料（未图示），并使用第二衬底（未图示）进行密封。由此，像素部104、栅极驱动电路部106以及源极驱动电路部108与显示元件一起被第一衬底102、密封材料以及第二衬底密封。
此外，在图1A中的与由第一衬底102上的密封材料包围的区域不同的区域中设置有与像素部104、栅极驱动电路部106以及源极驱动电路部108电连接的未图示的FPC端子部（FPC：Flexible printed circuit、柔性印刷电路）。另外，该FPC端子部与FPC（未图示）连接，并且从FPC向像素部104、栅极驱动电路部106以及源极驱动电路部108供应各种信号及电位。
虽然在图1A中示出栅极驱动电路部106、源极驱动电路部108以及像素部104都形成在第一衬底102上的例子，但是本发明的结构不局限于此。例如，也可以采用如下结构：只将栅极驱动电路部106形成在第一衬底102上，并将另外准备的形成有源极驱动电路的衬底（例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底）安装在第一衬底102上。
另外，虽然在图1A中示出将两排栅极驱动电路部106配置在像素部104的两侧的结构，但是本发明不局限于此。例如，也可以采用只在像素部104的一侧配置栅极驱动电路部106的结构。
对另外形成的驱动电路衬底的连接方法没有特别的限制，而可以采用COG（ChipOn Glass：玻璃覆晶封装）方法、引线接合方法或者TAB（Tape Automated Bonding：卷带式自动接合）方法等。
如此，通过将包括晶体管的驱动电路的一部分或全部及像素部104都形成在第一衬底102上，可以形成系统整合型面板（system-on-panel）。
另外，在作为驱动电路的栅极驱动电路部106中形成有驱动晶体管。栅极驱动电路部106能够将信号供应到包括在像素部104的各像素中的晶体管。
此外，栅极驱动电路部106中的驱动晶体管因进行各种信号的控制及升压等而需要相当高的电压。具体而言，需要10V至30V左右的电压。
另外，像素部104中形成有像素晶体管。
为了更具体而言明图1A所示的显示装置的结构，下面参照相当于沿图1A中的X1-Y1的截面图的图1B来说明栅极驱动电路部106及像素部104的结构。
另外，在图1B所示的显示装置中，说明作为显示元件使用液晶元件，并且作为其驱动模式使用垂直取向（VA）模式的一个方式。
首先，对设置在栅极驱动电路部106及像素部104上的层的结构进行说明。
在栅极驱动电路部106中设置有：在驱动晶体管上由第一无机材料（例如SiON）形成的绝缘层120；以及在绝缘层120上由第二无机材料形成的第一绝缘层（SiN）122，在像素部104中设置有：像素晶体管上的绝缘层120；绝缘层120上的第一绝缘层122；以及设置在第一绝缘层122上且由有机材料（例如丙烯酸类树脂）形成的第二绝缘层124。
也就是说，栅极驱动电路部106是通过不形成第二绝缘层124或者在形成第二绝缘层124之后将其去除以使第一绝缘层122从第二绝缘层124露出来的结构。换言之，在栅极驱动电路部106中，在第一绝缘层122上没有形成第二绝缘层124，或者第一绝缘层122没有被第二绝缘层124覆盖。
为了减少构成显示装置的晶体管等的凹凸，第二绝缘层124由平坦性高的有机材料形成。通过减少晶体管等的凹凸，可以提高显示装置的图像质量。然而，该有机材料因加热等而释放气体的氢、水分或有机成分。
例如，在将作为硅类半导体材料的硅膜用于其半导体层的晶体管中，上述气体的氢、水分或有机成分成为很大问题的可能性小。但是，在本发明的一个方式中，由于将氧化物半导体层用作半导体层，所以驱动晶体管因由有机材料形成的第二绝缘层124释放出的气体的氢、水分或有机成分而劣化。
于是，如本实施方式所示，采用如下结构：在设置于需要具有高平坦性的像素部104中的第一绝缘层122上方形成由有机材料形成的第二绝缘层124，并且在设置于包括驱动晶体管的栅极驱动电路部106、源极驱动电路部108以及图1A所示的面板外围端（非显示区域）中的第一绝缘层122上方不形成由有机材料形成的第二绝缘层124，或者在形成第二绝缘层124之后将其去除。由此，可以抑制从第二绝缘层124释放出的水分等的气体进入栅极驱动电路部106及源极驱动电路部108的驱动晶体管内部。
接着，以下对图1B所示的栅极驱动电路部106及像素部104进行详细说明。
在栅极驱动电路部106中形成有驱动晶体管，该驱动晶体管包括：第一衬底102；形成在第一衬底102上的栅电极层110；形成在栅电极层110上的栅极绝缘层112；形成在栅极绝缘层112上的半导体层114；以及形成在栅极绝缘层112及半导体层114上的源电极层116及漏电极层118。
另外，在栅极驱动电路部106中，在驱动晶体管上，更具体地是在栅极绝缘层112、半导体层114、源电极层116及漏电极层118上形成有绝缘层120，在绝缘层120上形成有第一绝缘层122。
绝缘层120或第一绝缘层122具有作为驱动晶体管的保护膜的功能。
另外，在第一绝缘层122上形成有：由无机材料（例如SiN）形成的第三绝缘层128；设置在第三绝缘层128上的第一取向膜132；设置在第一取向膜132上的液晶层164；设置在液晶层164上的第二取向膜162；设置在第二取向膜162上的有机绝缘层（OC）158；以及设置在有机绝缘层158上的第二衬底152。
在像素部104中形成有像素晶体管，该像素晶体管包括：第一衬底102；形成在第一衬底102上的栅极电极层110；形成在栅极电极层110上的栅极绝缘层112；形成在栅极绝缘层112上的半导体层114；以及形成在栅极绝缘层112及半导体层114上的源电极层116及漏电极层118。
另外，在像素部104中，在像素晶体管上，更具体地是在栅极绝缘层112、半导体层114、源电极层116及漏电极层118上形成有绝缘层120，在绝缘层120上形成有第一绝缘层122，在第一绝缘层122上形成有第二绝缘层124。
绝缘层120或第一绝缘层122具有作为像素晶体管的保护膜的功能，第二绝缘层124具有作为减少像素晶体管的源电极层116及漏电极层118等的凹凸的平坦化膜的功能。
并且，在像素部104中，在第二绝缘层124上形成有公共电极层126。另外，在第二绝缘层124及公共电极层126上形成有由无机材料（例如SiN）形成的第三绝缘层128。另外，在绝缘层120、第一绝缘层122、第二绝缘层124及第三绝缘层128中设置有达到像素晶体管的漏电极层118的开口部，在该开口部及第三绝缘层128上形成有像素电极层130。
注意，电容元件由公共电极层126、第三绝缘层128以及像素电极层130形成。通过使用透射可见光的材料形成公共电极层126、第三绝缘层128以及像素电极层130的每一个，可以确保高电容而不降低像素部的开口率，所以是优选的。
另外，在像素电极层130上形成有：第一取向膜132；设置在第一取向膜132上的液晶层164；设置在液晶层164上的第二取向膜162；设置在第二取向膜162上的对置电极层160；设置在对置电极层160上的有机绝缘层158；设置在有机绝缘层158上的有色层（CF）154及遮光层（BM）156；以及设置在有色层154及遮光层156上的第二衬底152。
另外，作为显示元件的液晶元件由像素电极层130、第一取向膜132、液晶层164、第二取向膜162以及对置电极层160形成。
这里，关于图1A及图1B所示的显示装置的其他构成要素，以下进行详细的说明。
作为第一衬底102及第二衬底152，使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等玻璃材料。从量产的观点来看，作为第一衬底102及第二衬底152优选使用第八代（2160mm×2460mm）、第九代（2400mm×2800mm或2450mm×3050mm）或第十代（2950mm×3400mm）等的母体玻璃。因为在处理温度高且处理时间长的情况下母体玻璃大幅度收缩，所以当使用母体玻璃进行量产时，优选的是，在600℃以下，优选为450℃以下，更优选为350℃以下的温度下进行制造工序的加热处理。
栅电极层110可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属元素、或者以上述金属元素为成分的合金或组合上述金属元素的合金等而形成。此外，栅电极层110可以具有单层结构或者两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、以及依次层叠钛膜、该钛膜上的铝膜和其上的钛膜的三层结构等。此外，还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的元素的膜、或者组合多种元素的合金膜或氮化膜。
栅极绝缘层112例如使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜或氮化硅膜等即可，并且以叠层或单层设置栅极绝缘层112。
此外，通过以叠层结构形成栅极绝缘层112，其中使用缺陷少的氮化硅膜作为第一氮化硅膜，在第一氮化硅膜上设置有氢释放量及氨释放量少的氮化硅膜作为第二氮化硅膜，并且在第二氮化硅膜上设置有氧化绝缘层，可以形成缺陷少且氢及氨的释放量少的栅极绝缘层112。其结果，可以抑制包含在栅极绝缘层112中的氢及氮移动到半导体层114。例如，作为栅极绝缘层112，可以使用50nm的氧化硅膜与325nm的氮化硅膜的叠层结构。
此外，通过将氮化硅膜用于栅极绝缘层112，可以得到如下效果。与氧化硅膜相比，氮化硅膜的相对介电常数高，并且为得到相等的静电容量所需的膜厚度较大，所以可以在物理上使栅极绝缘层厚膜化。因此，可以抑制晶体管的绝缘耐压的下降，并且通过提高绝缘耐压，可以抑制晶体管的静电破坏。
优选将栅极绝缘层112的厚度设定为5nm以上且400nm以下，优选设定为10nm以上且450nm以下，更优选设定为50nm以上且400nm以下。
半导体层114优选使用氧化物半导体，并且其中至少包含铟（In）或锌（Zn）。或者，优选包含In和Zn的两者。此外，为了减少使用该氧化物半导体的晶体管的电特性偏差，除了上述元素以外，优选还具有一种或多种稳定剂（stabilizer）。
作为稳定剂，可以举出镓（Ga）、锡（Sn）、铪（Hf）、铝（Al）或锆（Zr）等。
例如，作为氧化物半导体，可以使用：氧化铟；氧化锡；氧化锌；In-Zn类金属氧化物；Sn-Zn类金属氧化物；Al-Zn类金属氧化物；In-Ga类金属氧化物；In-Ga-Zn类金属氧化物（也称为IGZO）；In-Al-Zn类金属氧化物；In-Sn-Zn类金属氧化物；Sn-Ga-Zn类金属氧化物；Al-Ga-Zn类金属氧化物；Sn-Al-Zn类金属氧化物；In-Hf-Zn类金属氧化物；In-Sn-Ga-Zn类金属氧化物；In-Hf-Ga-Zn类金属氧化物；In-Al-Ga-Zn类金属氧化物；In-Sn-Al-Zn类金属氧化物；In-Sn-Hf-Zn类金属氧化物；In-Hf-Al-Zn类金属氧化物。
注意，在此，例如“In-Ga-Zn类金属氧化物”是指作为主要成分具有In、Ga和Zn的氧化物，对于In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
此外，作为氧化物半导体，还可以使用表示为InMO3（ZnO）m（m＞0且m不是整数）的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。此外，作为氧化物半导体，还可以使用表示为In2SnO5（ZnO）n（n＞0且n是整数）的材料。
此外，可以用作半导体层114的氧化物半导体层的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。像这样，通过使用能隙宽的氧化物半导体层，可以减少晶体管的截止电流。、
另外，用于半导体层114的氧化物半导体层例如可以处于非单晶状态。非单晶状态例如有c轴取向结晶（CAAC：c-axis aligned crystal）、多晶、微晶和非晶部。注意，将包括CAAC的氧化物半导体称为CAAC-OS（c-axis aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体）。
例如，氧化物半导体膜可以包括CAAC-OS。在CAAC-OS中，有时例如c轴取向且a轴及/或b轴在宏观上不一致。
例如，氧化物半导体膜可以包括微晶。注意，将包括微晶的氧化物半导体称为微晶氧化物半导体。微晶氧化物半导体膜例如包括1nm以上且小于10nm的尺寸的微晶（也称为纳米晶）。
例如，氧化物半导体膜可以包括非晶部。注意，将包括非晶部的氧化物半导体称为非晶氧化物半导体。非晶氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶氧化物半导体膜例如是完全的非晶，并且不具有结晶部。
另外，氧化物半导体膜可以是CAAC-OS、微晶氧化物半导体和非晶氧化物半导体的混合膜。混合膜例如包括非晶氧化物半导体的区域、微晶氧化物半导体的区域和CAAC-OS的区域。并且，混合膜例如可以具有非晶氧化物半导体的区域、微晶氧化物半导体的区域和CAAC-OS的区域的叠层结构。
另外，氧化物半导体膜例如可以处于单晶状态。
氧化物半导体膜优选包括多个结晶部。在结晶部的每一个中，c轴优选在平行于形成有氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上一致。注意，在不同结晶部之间，一个结晶部的a轴和b轴的方向可以与另一个结晶部的a轴和b轴的方向不同。这种氧化物半导体膜的一个例子是CAAC-OS膜。
CAAC-OS膜不是完全的非晶。另外，在大多情况下，包含在CAAC-OS中的结晶部为能够容纳在一个边长为小于100nm的立方体内的尺寸。此外，在利用透射电子显微镜（TEM：Transmission Electron Microscope）所得到的图像中，不能明确地观察到CAAC-OS膜中包含的结晶部与结晶部之间的边界。另外，利用TEM，不能确认CAAC-OS膜中的晶界（grainboundary）。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
在包括在CAAC-OS膜中的结晶部中，c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致。并且，在结晶部中，当从垂直于ab面的方向看时金属原子排列为三角形或六角形的结构，且当从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。注意，在不同结晶部之间，一个结晶部的a轴和b轴的方向可以与另一个结晶部的a轴和b轴的方向不同。在本说明书中，“垂直”的用语包括从80°到100°的范围，优选包括从85°到95°的范围。并且，“平行”的用语包括从-10°到10°的范围，优选包括从-5°到5°的范围。另外，也可以用氮取代构成氧化物半导体层的氧的一部分。
在CAAC-OS膜中，结晶部的分布不一定是均匀的。例如，在CAAC-OS膜的形成工序中，在从氧化物半导体层的表面一侧产生结晶生长的情况下，有时氧化物半导体层的表面附近的结晶部的比例高于形成有氧化物半导体层的表面附近的结晶部的比例。另外，当将杂质添加到CAAC-OS膜时，有时添加有杂质的区域中的结晶部成为非晶。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状（形成有CAAC-OS膜的表面的截面形状或CAAC-OS膜的表面的截面形状）c轴的方向可以彼此不同。另外，伴随结晶部的形成或在通过诸如加热处理等晶化处理的结晶部的形成之后，实现成膜。因此，结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致。
在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。因此，该晶体管的可靠性高。
此外，为了形成CAAC-OS膜，优选采用如下条件。
通过降低成膜时的杂质的混入，可以抑制因杂质导致的结晶状态的破坏。例如，只要降低存在于成膜室内的杂质（氢、水、二氧化碳及氮等）的浓度即可。此外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
优选的是，通过增高成膜气体中的氧比例并对电力进行最优化来减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol.%以上，优选为100vol.%。
用于半导体层114的氧化物半导体层的厚度优选为1nm以上且100nm以下，更优选为3nm以上且85nm以下。
在用于半导体层114的氧化物半导体层中，通过二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测得的碱金属或碱土金属的浓度优选为1×1018atoms/cm3以下，更优选为2×1016atoms/cm3以下。这是因为如下缘故：碱金属及碱土金属当与氧化物半导体键合时有时生成载流子，这成为晶体管的截止电流的上升的原因。
此外，在用于半导体层114的氧化物半导体层中，通过二次离子质谱分析法测得的氢浓度优选为低于5×1018atoms/cm3，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下，更进一步优选为1×1016atoms/cm3以下。
包含在氧化物半导体层中的氢与键合到金属原子的氧起反应而成为水，同时在氧脱离的晶格（或氧脱离的部分）中形成空位。此外，氢的一部分与氧键合而产生作为载流子的电子。因此，在形成氧化物半导体层的工序中，通过极力降低包含氢的杂质，可以降低氧化物半导体层的氢浓度。由此，通过将极力去除了氢的氧化物半导体层用于沟道形成区，可以在抑制阈值电压的负漂移的同时，降低电特性的偏差。此外，可以降低晶体管的源极及漏极中的泄漏电流，典型为截止电流。
作为源电极层116及漏电极层118，可以使用由铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等导电材料构成的单个金属或以这些元素为主要成分的合金的单层结构或叠层结构。例如，可以举出如下结构：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；在钨膜上层叠钛膜的两层结构；在铜-镁-铝合金膜上层叠铜膜的两层结构；在钛膜或氮化钛膜上层叠铝膜或铜膜，在其上还形成钛膜或氮化钛膜的三层结构；以及在钼膜或氮化钼膜上层叠铝膜或铜膜，在其上还形成钼膜或氮化钼膜的三层结构等。此外，还可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
注意，虽然在本实施方式中将源电极层116及漏电极层118设置在半导体层114上，但是也可以将源电极层116及漏电极层118设置在栅极绝缘层112与半导体层114之间。
作为绝缘层120或第一绝缘层122，优选使用无机材料的氧化物绝缘层以提高其与用作半导体层114的氧化物半导体层之间的界面特性，例如可以使用包含氧或氮的硅膜。作为绝缘层120或第一绝缘层122，可以使用厚度为150nm以上且400nm以下的氧化硅膜、氧氮化硅膜或氧化铝膜等。此外，作为绝缘层120还可以采用氧化物绝缘层，作为第一绝缘层122还可以使用氮化物绝缘层。例如，作为绝缘层120可以使用氧氮化硅膜，作为第一绝缘层122可以使用氮化硅膜。具体而言，有作为绝缘层120使用300nm的氧氮化硅膜，并且作为第一绝缘层122使用150nm的氮化硅膜的结构等。此时，氮化硅膜具有作为防止水分侵入到晶体管的半导体层114的阻挡层的功能。为了提高该阻挡性，氮化硅膜优选在高温下形成，例如可以举出在衬底温度350℃下的成膜。当利用扫描电子显微镜对该样品的薄膜晶体管截面进行观察时，可以观察到：在源电极与漏电极的台阶覆盖的部分中，即使在下层的氧氮化硅膜的部分中有空洞，在上层的氮化硅膜中也没有通到第二绝缘层的空洞，而被良好地覆盖。另外，在高温下成膜的情况下，有时发生氧从用于半导体层114的氧化物半导体层脱离且载流子浓度上升的现象，因此将温度限制为不发生这种现象的温度。
作为第二绝缘层124，可以使用具有耐热性的有机材料如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂、环氧类树脂等。此外，也可以通过层叠多个由上述材料形成的绝缘层来形成第二绝缘层124。通过使用第二绝缘层124，可以使晶体管等的凹凸平坦化。
作为公共电极层126及像素电极层130，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物（以下称为ITO）、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料。
作为第三绝缘层128，可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜等无机材料。
作为第一取向膜132及第二取向膜162，可以使用具有耐热性的有机绝缘材料如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂、环氧类树脂等。
作为液晶层164，可以使用如下液晶材料：热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，在本发明的方式中，虽然示出了液晶元件为使用垂直取向（VA）模式的显示元件的例子，但是并不局限于此。例如，可以使用TN（Twisted Nematic，扭曲向列）模式、IPS（In-Plane-Switching，平面内转换）模式、FFS（Fringe Field Switching，边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell，轴对称排列微单元）模式、OCB（Optical Compensated Birefringence，光学补偿弯曲）模式、FLC（Ferroelectric LiquidCrystal，铁电性液晶）模式、以及AFLC（Anti Ferroelectric Liquid Crystal，反铁电性液晶）模式等。
另外，作为上述垂直取向模式，可以举出几个例子，例如可以使用MVA（Multi-Domain Vertical Alignment：多象限垂直取向）模式、PVA（Patterned VerticalAlignment：图案垂直取向）模式等。此外，也可以使用将像素（pixel）分成几个区域（子像素）且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
虽然在图1A及图1B中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振光。此外，作为光源，可以使用背光灯、侧光灯等。
此外，作为像素部104中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色因素不局限于RGB（R表示红色，G表示绿色，B表示蓝色）的三种颜色。例如，也可以采用RGBW（W表示白色）、或者对RGB追加黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种颜色以上的颜色。注意，也可以按每个颜色因素的点使其显示区域的大小不同。所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
此外，在第二衬底152上形成有间隔物（未图示），该间隔物是为了控制第一衬底102和第二衬底152之间的距离（单元间隙）而设置的。由单元间隙决定液晶层164的厚度。作为间隔物，可以使用通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物或球状间隔物等任意形状的间隔物。
此外，有色层154用作所谓的滤色片。作为有色层154，只要使用透射特定波长区的光的材料即可，而可以使用包含染料或颜料的有机树脂膜等。
此外，遮光层156用作所谓的黑矩阵。作为遮光层156，只要能够对彼此相邻的像素之间的放射光进行遮光即可，可以使用金属膜及包含黑色染料或黑色颜料的有机树脂膜等。
此外，有机绝缘层158是为了不使包含在有色层154中的离子性物质扩散到液晶层164中而设置的。注意，有机绝缘层158的结构不局限于此，也可以不设置有机绝缘层158。
此外，作为密封材料，可以使用热固化性树脂、或紫外线固化性树脂等。注意，在密封材料的密封区域中，虽然在第一衬底102与第二衬底152之间设置有栅极绝缘层112、绝缘层120及第一绝缘层122，但是本发明不局限于此。例如，也可以采用在密封材料的密封区域中设置有栅极绝缘层112、绝缘层120、第一绝缘层122及第三绝缘层128的结构。
以上是本发明的一个方式的显示装置，其中用于该显示装置的将其沟道形成在氧化物半导体层中的晶体管的电特性变动能够得到抑制，与此同时，提高其可靠性。尤其是，在抑制氢或水分进入用于驱动电路部的晶体管的氧化物半导体层且抑制其电特性的变动的同时，提高其可靠性。
另外，作为本发明的一个方式还可以应用包括上述显示装置的电子设备。
实施方式2
在本实施方式中，参照图2A说明显示装置的一个方式。图2A相当于沿图1A中的X1-Y1的截面的图，与图1B中相同的部分使用相同的符号，并仅对与图1B中不同的部分进行说明。
在图2A所示的显示装置中，没有形成图1B所示的像素部104中的形成在第二绝缘层124上的公共电极层126。
在本实施方式中也可以得到与实施方式1同样的效果。
实施方式3
在本实施方式中，参照图2B说明显示装置的一个方式。图2B相当于沿图1A中的X1-Y1的截面的图，与图1B中相同的部分使用相同的符号，并仅对与图1B中不同的部分进行说明。
图2B所示的显示装置包括在像素部104中的形成在栅极绝缘层112上的层117，该层117是沿着栅极驱动电路部106及源极驱动电路部108的每一个与像素部104的边界附近形成的。
层117优选为与源电极层116及漏电极层118在同一个工序中形成的同一个层。由此，可以形成层117而不增加光刻工序中的掩模的个数。
通过如此将层117形成在沿着栅极驱动电路部106及源极驱动电路部108的每一个与像素部104的边界附近，可以抑制在该边界附近产生的台阶，该台阶是由于在栅极驱动电路部106及源极驱动电路部108中没有形成用来减少晶体管等的凹凸的第二绝缘层124而产生的。也就是说，可以抑制在该边界附近的像素部104一侧的平坦性的变差。
换言之，可以减少由于在栅极驱动电路部106及源极驱动电路部108中没有形成第二绝缘层124而导致的对该边界附近的平坦性的影响。由此可以抑制该边界附近的像素部104的显示质量下降。
在本实施方式中也可以得到与实施方式1同样的效果。
实施方式1至3的变形例子
本变形例子的显示装置是将实施方式1至3中的像素晶体管及驱动晶体管改变为图3A及图3B所示的晶体管的显示装置。
图3A及图3B示出可以用于图1A、图1B、图2A及图2B所示的显示装置的像素部以及驱动电路部的晶体管的截面图。
图3A所示的晶体管包括：第一衬底102；形成在第一衬底102上的栅电极层110；形成在栅电极层110上的栅极绝缘层112；形成在栅极绝缘层112上的与栅电极层110重叠的位置的半导体层114；形成在半导体层114上且至少形成在半导体层114的沟道形成区的沟道保护层（例如SiON层）140；以及形成在栅极绝缘层112、半导体层114及沟道保护层140上的源电极层116及漏电极层118。
另外，也可以设置：在图3A所示的晶体管上，更具体地是在栅极绝缘层112、沟道保护层140、源电极层116及漏电极层118上形成的绝缘层120；以及形成在绝缘层120上的第一绝缘层122。
图3B所示的晶体管包括：第一衬底102；形成在第一衬底102上的栅电极层110；形成在栅电极层110上的栅极绝缘层112；形成在栅极绝缘层112上的与栅电极层110重叠的位置的半导体层114；形成在半导体层114上且至少形成在半导体层114的沟道形成区及半导体层114的外周部的区域的沟道保护层（例如SiON层）140a、140b、140c；以及形成在栅极绝缘层112、半导体层114及沟道保护层140a、140b、140c上的源电极层116及漏电极层118。
另外，也可以设置：在图3B所示的晶体管上，更具体地是在沟道保护层140a、140b、140c、源电极层116及漏电极层118上形成的绝缘层120；以及形成在绝缘层120上的第一绝缘层122。
如图3A及图3B所示，通过在半导体层上设置沟道保护层，可以减轻对源电极层及漏电极层进行加工时给半导体层带来的损伤。另外，如图3B所示，通过以沟道保护层覆盖半导体层114的外周部的区域，可以保护半导体层，避免杂质从外部侵入，所以是优选的。
如此，可以将包括沟道保护层的结构的晶体管应用于图1A、图1B、图2A及图2B所示的显示装置的像素部以及驱动电路部。
符号说明
102第一衬底；104像素部；106栅极驱动电路部；108源极驱动电路部；110栅电极层；112栅极绝缘层；114半导体层；116源电极层；117层；118漏电极层；120绝缘层；122第一绝缘层；124第二绝缘层；126公共电极层；128第三无机绝缘层；130像素电极层；132第一取向膜；140沟道保护层；152第二衬底（对置衬底）；154有色层（CF）；156遮光层（BM）；158有机绝缘层（OC）；160对置电极层；162第二取向膜；164液晶层。

Claims (20)

1.一种显示装置，包括像素部以及所述像素部外侧的驱动电路部，
所述像素部包括：
像素晶体管；
覆盖所述像素晶体管且包含无机材料的第一绝缘层；
在所述第一绝缘层上且包含有机材料的第二绝缘层；以及
在所述第二绝缘层上且包含无机材料的第三绝缘层，
所述驱动电路部包括：
对所述像素晶体管供应信号的驱动晶体管；以及
覆盖所述驱动晶体管的所述第一绝缘层，
其中，在所述驱动电路部中没有形成所述第二绝缘层，
所述像素晶体管及所述驱动晶体管中的每一个都包括栅电极、所述栅电极上的栅极绝缘层、以其间夹着所述栅极绝缘层的方式在所述栅电极上的氧化物半导体层以及所述氧化物半导体层上的源电极及漏电极，
所述像素部还包括所述第一绝缘层下且所述栅极绝缘层上的层，
并且该层形成在所述驱动电路部与所述像素部之间的边界附近。
2.根据权利要求1所述的显示装置，
其中所述驱动电路部包括所述第一绝缘层上的所述第三绝缘层。
3.根据权利要求2所述的显示装置，
其中在所述驱动电路部中，所述第一绝缘层与所述第三绝缘层接触。
4.根据权利要求1所述的显示装置，还包括所述驱动电路部外侧的非显示区域，
其中所述非显示区域包括所述第一绝缘层且不包括所述第二绝缘层。
5.根据权利要求1所述的显示装置，
其中所述像素晶体管及所述驱动晶体管中的每一个的沟道都形成在所述氧化物半导体层中。
6.根据权利要求1所述的显示装置，
其中所述层与所述源电极在同一个层中形成。
7.根据权利要求1所述的显示装置，
其中所述氧化物半导体层包含选自氧化铟、氧化锡及氧化锌之中的至少一种氧化物。
8.根据权利要求1所述的显示装置，
其中所述氧化物半导体层为In-Ga-Zn类氧化物半导体层。
9.根据权利要求1所述的显示装置，
其中所述氧化物半导体层包括结晶部，
并且所述结晶部的c轴平行于该氧化物半导体层的被形成面的法线向量。
10.根据权利要求1所述的显示装置，
其中所述第一绝缘层为包含氧和氮中的至少一个的硅膜。
11.根据权利要求1所述的显示装置，
其中所述第一绝缘层包括氧化硅膜与氮化硅膜的叠层结构。
12.根据权利要求1所述的显示装置，
其中所述第一绝缘层包括氧氮化硅膜与氮化硅膜的叠层结构。
13.根据权利要求12所述的显示装置，
其中所述氮化硅膜覆盖所述氧氮化硅膜中的空洞。
14.根据权利要求1所述的显示装置，
其中所述第二绝缘层包含丙烯酸类树脂材料。
15.根据权利要求1所述的显示装置，
其中所述第三绝缘层为包含氮的硅膜。
16.根据权利要求1所述的显示装置，
其中所述像素部还包括第一电极及第二电极，
所述第一电极在所述第二绝缘层上，
所述第三绝缘层在所述第一电极上，
并且所述第二电极在所述第三绝缘层上。
17.一种电子设备，包括根据权利要求1所述的显示装置。
18.一种显示装置，包括像素部以及所述像素部外侧的驱动电路部，
所述像素部包括：
像素晶体管；
覆盖所述像素晶体管且包含含有氧的硅膜的第一绝缘层；
在所述第一绝缘层上且包含丙烯酸类树脂材料的第二绝缘层；以及
在所述第二绝缘层上且包含含有氮的硅膜的第三绝缘层，
所述驱动电路部包括：
对所述像素晶体管供应信号的驱动晶体管；以及
覆盖所述驱动晶体管的所述第一绝缘层，
其中，在所述驱动电路部中没有形成所述第二绝缘层，
所述像素晶体管及所述驱动晶体管中的每一个都包括栅电极、所述栅电极上的栅极绝缘层、以其间夹着所述栅极绝缘层的方式在所述栅电极上的氧化物半导体层以及所述氧化物半导体层上的源电极及漏电极，
所述像素部还包括所述第一绝缘层下且所述栅极绝缘层上的层，
并且该层形成在所述驱动电路部与所述像素部之间的边界附近。
19.根据权利要求18所述的显示装置，
其中所述像素部还包括第一电极及第二电极，
所述第一电极在所述第二绝缘层上，
所述第三绝缘层在所述第一电极上，
并且所述第二电极在所述第三绝缘层上。
20.一种电子设备，包括根据权利要求18所述的显示装置。
CN201410144456.5A 2013-04-11 2014-04-11 显示装置及电子设备 Active CN104103668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-083131 2013-04-11
JP2013083131A JP6198434B2 (ja) 2013-04-11 2013-04-11 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
CN104103668A CN104103668A (zh) 2014-10-15
CN104103668B true CN104103668B (zh) 2018-10-19

Family

ID=51671661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410144456.5A Active CN104103668B (zh) 2013-04-11 2014-04-11 显示装置及电子设备

Country Status (3)

Country Link
US (1) US9659968B2 (zh)
JP (1) JP6198434B2 (zh)
CN (1) CN104103668B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509088B1 (ko) 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
US10274119B2 (en) * 2016-12-14 2019-04-30 Jeffrey Hartman Double cam levers and safety lock for cam lock fitting
CN109768053B (zh) * 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
WO2021179271A1 (zh) * 2020-03-12 2021-09-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
US20230034080A1 (en) * 2021-07-27 2023-02-02 Hannstouch Solution Incorporated Light sensing unit of light sensing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060011356A1 (en) 2004-06-30 2006-01-19 Temple Gregory L Fire-resistant tent for building structures
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102113064B1 (ko) * 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
JP2012248743A (ja) 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
DE112013007837B3 (de) 2012-07-20 2023-08-17 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法

Also Published As

Publication number Publication date
JP6198434B2 (ja) 2017-09-20
JP2014207285A (ja) 2014-10-30
US20140306218A1 (en) 2014-10-16
CN104103668A (zh) 2014-10-15
US9659968B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
JP7039742B2 (ja) トランジスタ
US9601602B2 (en) Semiconductor device and manufacturing method thereof
US9449991B2 (en) Semiconductor device having circular light-blocking layer
TWI716941B (zh) 顯示裝置
TWI809225B (zh) 半導體裝置
US10236303B2 (en) Semiconductor device having oxide semiconductor layer
CN104488016B (zh) 显示装置及具有该显示装置的电子设备
EP2172804B1 (en) Display device
EP2327070B1 (en) Display device
JP5947629B2 (ja) 半導体装置
TWI740552B (zh) 半導體裝置
CN104103668B (zh) 显示装置及电子设备
US9349750B2 (en) Semiconductor device and display device
EP2327069A1 (en) Display device
US8766253B2 (en) Semiconductor device
US9275875B2 (en) Method for manufacturing semiconductor device
CN103794511B (zh) 显示装置以及电子设备
US9748399B2 (en) Semiconductor device and display device comprising an oxide semiconductor channel region having a different crystal orientation than source/drain regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant