CN103794511B - 显示装置以及电子设备 - Google Patents

显示装置以及电子设备 Download PDF

Info

Publication number
CN103794511B
CN103794511B CN201310526469.4A CN201310526469A CN103794511B CN 103794511 B CN103794511 B CN 103794511B CN 201310526469 A CN201310526469 A CN 201310526469A CN 103794511 B CN103794511 B CN 103794511B
Authority
CN
China
Prior art keywords
insulating film
transistor
display device
film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310526469.4A
Other languages
English (en)
Other versions
CN103794511A (zh
Inventor
肥塚纯
肥塚纯一
岛行德
保坂泰靖
冈崎健
冈崎健一
松尾拓哉
森重恭
神崎庸辅
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103794511A publication Critical patent/CN103794511A/zh
Application granted granted Critical
Publication of CN103794511B publication Critical patent/CN103794511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开涉及显示装置以及电子设备，本发明的目的之一是抑制晶体管的电特性的变动并提高可靠性。本发明的一个方式的显示装置包括：像素部104；以及设置在所述像素部的外侧的驱动电路部106，其中所述像素部包括：像素晶体管252；覆盖所述像素晶体管的包括无机材料的第一绝缘膜124；设置在所述第一绝缘膜上且包括有机材料的第二绝缘膜126；以及设置在所述第二绝缘膜上且包括无机材料的第三绝缘膜130，所述驱动电路部包括：对所述像素晶体管供应信号的驱动晶体管250；覆盖所述驱动晶体管的所述第一绝缘膜；以及形成在所述第一绝缘膜上的所述第二绝缘膜，并且，所述驱动电路部包括在所述第二绝缘膜上没有形成所述第三绝缘膜的区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的区域。

Description

显示装置以及电子设备
技术领域
本发明涉及一种显示装置以及一种电子设备。
背景技术
近年来，对使用液晶面板的显示装置或使用有机EL面板的显示装置的研究开发日益火热。这种显示装置被粗分为如下两种：一是，只将像素控制用晶体管(像素晶体管)形成在衬底上，而扫描电路(驱动电路)被包括在外围IC中的显示装置；二是，将像素晶体管和扫描电路都形成在同一衬底上的显示装置。
为了实现显示装置的窄边框化或外围IC的成本降低，使用驱动电路整合型显示装置是较有效的。但是，用于驱动电路的晶体管的电特性需要高于用于像素晶体管的晶体管的电特性(例如，场效应迁移率(μFE)或阈值电压等)。
作为能够应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。此外，作为其他材料，氧化物半导体引人注目(例如，专利文献1、2)。例如，作为用于晶体管的半导体薄膜，使用其电子载流子浓度低于1018/cm3且包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物的晶体管引人注目。
因为将氧化物半导体用于半导体层的晶体管的场效应迁移率高于将作为硅类半导体材料的非晶硅用于半导体层的晶体管，所以其工作速度快，适合用于驱动电路整合型显示装置，并且其制造工序比将多晶硅用于半导体层的晶体管更容易。
但是，将氧化物半导体用于半导体层的晶体管有如下问题：氢、水分等杂质侵入氧化物半导体而导致载流子的产生，使得该晶体管的电特性中之一的阈值电压变动。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
为了充分地保持在氧化物半导体层形成沟道的晶体管的电特性，重要的是：从该氧化物半导体层尽量去除氢、水分等。
特别是，当将在氧化物半导体层形成沟道的晶体管用于显示装置的像素部和设置在该像素部的外侧的驱动电路部的双方时，虽然根据驱动方法而不同，但是因为用于驱动电路部的晶体管的电负荷大于用于像素部的晶体管，所以用于驱动电路部的晶体管的电特性很重要。
此外，在将在氧化物半导体层形成沟道的晶体管用于像素部及驱动电路部的显示装置中，当进行高温高湿环境下的可靠性测试时产生的用于驱动电路部的晶体管(也称为驱动晶体管)的劣化成为问题。该驱动晶体管劣化的原因是：可能从为了减少晶体管的凹凸设置的有机材料释放出的水分等不能释放到外部而进入氧化物半导体层，使得该氧化物半导体层的载流子密度增高。
此外，上述驱动晶体管劣化的其他原因之一是因为从显示装置外部侵入的水分进入驱动晶体管的氧化物半导体层。
发明内容
于是，本发明的一个方式的课题之一是：在将在氧化物半导体层形成沟道的晶体管用于像素部及驱动电路部的显示装置中，抑制该晶体管的电特性的变动并提高可靠性。特别是，本发明的一个方式的课题之一是：防止氢、水分进入用于驱动电路部的晶体管的氧化物半导体层来抑制电特性的变动并提高可靠性。
优选使可能从设置在驱动晶体管上的有机材料释放出的水分等杂质扩散到外部。更具体而言，在有机材料及设置在该有机材料上的无机材料中设置开口部，经由该开口部使包含在有机材料中的水分等杂质扩散到外部。此外，在该开口部的整体中，平衡可能从显示装置外部侵入到有机材料中的水分和可能从该有机材料释放出的水分来抑制进入驱动晶体管的氧化物半导体层的水分。
下面说明本发明的各种方式。本发明的一个方式是一种显示装置，包括：像素部；以及设置在所述像素部的外侧的驱动电路部，其中，所述像素部包括：像素晶体管；覆盖所述像素晶体管的包括无机材料的第一绝缘膜；设置在所述第一绝缘膜上且包括有机材料的第二绝缘膜；以及设置在所述第二绝缘膜上且包括无机材料的第三绝缘膜，所述驱动电路部包括：对所述像素晶体管供应信号的驱动晶体管；覆盖所述驱动晶体管的所述第一绝缘膜；以及形成在所述第一绝缘膜上的所述第二绝缘膜，并且，所述驱动电路部包括在所述第二绝缘膜上没有形成所述第三绝缘膜的第一区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的第二区域。
在上述本发明的一个方式中，优选的是：所述驱动电路部包括：形成在所述第二绝缘膜上的所述第三绝缘膜；以及形成在所述第三绝缘膜中的开口部，并且所述第一区域或所述第二区域位于所述开口部之下。
在上述本发明的一个方式中，优选的是：所述驱动电路部中的所述开口部形成在所述驱动晶体管上。
在上述本发明的一个方式中，优选的是：上述本发明的一个方式还包括设置在所述驱动电路部的外侧的非显示区域，其中所述非显示区域包括形成在所述第一绝缘膜上的所述第二绝缘膜，并且所述非显示区域包括在所述第二绝缘膜上没有形成所述第三绝缘膜的第三区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的第四区域。
在上述本发明的一个方式中，优选的是：所述驱动电路部包括：形成在所述第二绝缘膜上的覆盖所述驱动晶体管的所述第三绝缘膜；以及形成在所述第三绝缘膜中的开口部，并且在离所述驱动晶体管的沟道形成区域的中心200μm以内的范围形成所述开口部的端部。
在上述本发明的一个方式中，优选的是：所述驱动电路部包括：形成在所述第二绝缘膜上的覆盖所述驱动晶体管的所述第三绝缘膜；以及形成在离所述驱动晶体管的沟道形成区域的中心200μm以内的区域范围的所述第三绝缘膜的端部。
在上述本发明的一个方式中，优选的是：所述像素晶体管和所述驱动晶体管都在氧化物半导体层中形成沟道。
在上述本发明的一个方式中，优选的是：所述像素晶体管和所述驱动晶体管都包括：栅电极；形成在所述栅电极上的氧化物半导体层；以及形成在所述氧化物半导体层上的源电极及漏电极。
在上述本发明的一个方式中，优选的是：所述氧化物半导体层是包含选自氧化铟、氧化锡和氧化锌中的至少一种氧化物的层。
在上述本发明的一个方式中，优选的是：所述氧化物半导体层是In-Ga-Zn类氧化物半导体层。
在上述本发明的一个方式中，优选的是：所述氧化物半导体层包括结晶部，并且所述结晶部的c轴在平行于所述氧化物半导体层的被形成面的法线向量的方向上一致。
在上述本发明的一个方式中，优选的是：所述第一绝缘膜是包含氧或氮的硅膜。
在上述本发明的一个方式中，优选的是：所述第一绝缘膜是氧化硅膜和氮化硅膜的叠层结构。
在上述本发明的一个方式中，优选的是：所述第一绝缘膜是氧氮化硅膜和氮化硅膜的叠层结构。
在上述本发明的一个方式中，优选的是：所述氮化硅膜在高温下形成。
在上述本发明的一个方式中，优选的是：所述第二绝缘膜是丙烯酸类树脂材料。
在上述本发明的一个方式中，优选的是：所述第三绝缘膜是包含氮的硅膜。
本发明的一个方式是一种显示装置，包括：像素部；以及设置在所述像素部的外侧的驱动电路部，其中，所述像素部包括：像素晶体管；覆盖所述像素晶体管的包括包含氧的硅膜的第一绝缘膜；设置在所述第一绝缘膜上且包括丙烯酸类树脂材料的第二绝缘膜；以及设置在所述第二绝缘膜上且包括包含氮的硅膜的第三绝缘膜，所述驱动电路部包括：对所述像素晶体管供应信号的驱动晶体管；覆盖所述驱动晶体管的所述第一绝缘膜；以及形成在所述第一绝缘膜上的所述第二绝缘膜，并且，所述驱动电路部包括在所述第二绝缘膜上没有形成所述第三绝缘膜的区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的区域。
在上述本发明的一个方式中，优选的是：所述像素部包括：形成在所述第二绝缘膜上的第一电极；形成在所述第一电极上的所述第三绝缘膜；以及形成在所述第三绝缘膜上的第二电极。
本发明的一个方式是一种包括上述显示装置的电子设备。
通过应用本发明的一个方式，在将在氧化物半导体层形成沟道的晶体管用于像素部及驱动电路部中的显示装置中，可以抑制该晶体管的电特性的变动并提高可靠性。特别是，通过应用本发明的一个方式，可以防止氢、水分进入用于驱动电路部的晶体管的氧化物半导体层来抑制电特性的变动并提高可靠性。
附图说明
图1A是示出显示装置整体的俯视图，图1B是示出显示装置的驱动电路部的一部分的俯视图，并且图1C是示出显示装置的像素部的一部分的俯视图；
图2是沿着图1A、图1B及图1C中的X1-Y1的截面图；
图3A是示出用来评价从第二绝缘膜释放出的水分等的气体所带来的影响的半导体装置的俯视图，并且图3B是沿着图3A中的X2-Y2的截面图；
图4A至图4D是示出晶体管的电测量结果的图；
图5A至图5D是用来说明第三绝缘膜中的开口部的显示装置的俯视图。
本发明的选择图为图2。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
在本实施方式中，参照图1A至图1C以及图2说明半导体装置的一个方式。
作为显示装置的一个方式，图1A、图1B、图1C是示出显示装置的俯视图。另外，图1A示出显示装置整体，图1B示出显示装置的驱动电路部的一部分，图1C示出显示装置的像素部的一部分。此外，图2相当于沿着图1A、图1B以及图1C中的X1-Y1的截面图。
在图1A所示的显示装置中，以围绕第一衬底102上的像素部104、栅极驱动电路部106及源极驱动电路部108的方式设置密封材料112，并且由第二衬底110密封，其中该栅极驱动电路部106及源极驱动电路部108是与像素部104的外侧相邻并对该像素部104供应信号的驱动电路。因此，像素部104、栅极驱动电路部106及源极驱动电路部108与显示元件一起由第一衬底102、密封材料112及第二衬底110密封。
此外，在图1A中，在与第一衬底102上的由密封材料112围绕的区域不同的区域设置有与像素部104、栅极驱动电路部106及源极驱动电路部108电连接的FPC(FlexiblePrinted Circuit：柔性印刷电路)端子部113。另外，FPC端子部113与FPC114连接，并且通过FPC114对像素部104、栅极驱动电路部106及源极驱动电路部108供应各种信号及电位。
此外，虽然图1A示出将栅极驱动电路部106及源极驱动电路部108与像素部104形成在第一衬底102上的例子，但是不局限于该结构。例如，也可以仅将栅极驱动电路部106形成在第一衬底102上并将另外准备的形成有源极驱动电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)安装在第一衬底102上。
此外，虽然图1A示出将栅极驱动电路部106分别配置在像素部104的两侧的结构，但是不局限于此。例如，也可以仅在像素部104的一侧配置栅极驱动电路部106。
另外，对于另外形成的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法或者TAB(Tape Automated Bonding：卷带式自动接合)方法等。
像这样，可以将包括晶体管的驱动电路的一部分或整个部分与像素部104一体形成在第一衬底102上而形成整合型面板。
此外，在图1B中，驱动电路的栅极驱动电路部106中形成有驱动晶体管250。在驱动晶体管250中，栅电极116、源电极120及漏电极122分别电连接到半导体层118。此外，在栅极驱动电路部106中，包括栅电极116的栅极线在左右方向上延伸，包括源电极120的源极线在上下方向上延伸，且包括漏电极122的漏极线与源极线相离地在上下方向上延伸。
包括驱动晶体管250的栅极驱动电路部106可以对像素部104中的各像素所包括的晶体管供应信号。
此外，栅极驱动电路部106中的驱动晶体管250需要高电压以进行各种信号的控制及升压等。具体而言，需要10V至30V左右的电压。
另外，在图1C中，像素部104中形成有像素晶体管252。在像素晶体管252中，栅电极116、源电极120及漏电极122分别电连接到半导体层118。
此外，像素晶体管252与像素电极132电连接。与像素电极132相对地形成有公共电极128。
下面，为了更具体地说明图1A、图1B、图1C所示的显示装置的结构，参照相当于沿着图1A、图1B、图1C中的X1-Y1的截面图的图2说明栅极驱动电路部106及像素部104的结构。
另外，参照图2所示的显示装置说明如下一个方式：作为显示元件使用液晶元件，并且作为其驱动模式使用垂直取向(VA)模式。
首先，说明设置在栅极驱动电路部106及像素部104上的层结构。
栅极驱动电路部106包括在驱动晶体管250上由无机材料形成的第一绝缘膜124以及在第一绝缘膜124上由有机材料形成的第二绝缘膜126。像素部104包括像素晶体管252上的第一绝缘膜124、第一绝缘膜124上的第二绝缘膜126以及在第二绝缘膜126上由无机材料形成的第三绝缘膜130。
也就是说，在栅极驱动电路部106中没有形成第三绝缘膜130。或者，在形成第三绝缘膜130之后去除第三绝缘膜130，而第二绝缘膜126从第三绝缘膜130露出。换言之，栅极驱动电路部106包括在第二绝缘膜126上没有形成第三绝缘膜130的区域或第二绝缘膜126不被第三绝缘膜130覆盖的区域。
使用平坦性高的有机材料形成第二绝缘膜126，以减少构成显示装置的晶体管等的凹凸。通过减少晶体管等的凹凸，可以提高显示装置的图像质量。然而，该有机材料因加热等释放氢、水分或有机成分作为气体。
例如，在作为用于晶体管的半导体层使用硅类半导体材料的硅膜的晶体管中，上述氢、水分或有机成分的气体成为大问题的可能性低。但是，因为在本发明的一个方式中，作为半导体层使用氧化物半导体层，所以需要将氢、水分或有机成分的气体从由有机材料形成的第二绝缘膜126适当地释放到外部。
此外，例如当在栅极驱动电路部106的整个表面上形成第三绝缘膜130时，即当没有开口部时，水分通过可能产生在第三绝缘膜130上的针孔等集中地进入特定区域中，因此该特定区域的晶体管劣化而使栅极驱动电路部整体不能工作。
于是，如本实施方式所示，通过采用设置在栅极驱动电路部106的第二绝缘膜126的上方没有形成由无机材料形成的第三绝缘膜130的结构或在形成第三绝缘膜130之后去除第三绝缘膜130而使第二绝缘膜126从第三绝缘膜130露出的结构，可以从栅极驱动电路部106的上方释放从第二绝缘膜126释放的水分等气体。由此，可以抑制驱动晶体管250及像素晶体管252的内部引入水分等气体。
此外，通过在栅极驱动电路部106中的第三绝缘膜130中设置开口部，在开口部整体平衡从第二绝缘膜126释放出的水分(来自显示装置内部的水分)和从显示装置外部侵入的水分(例如，高温高湿环境下的可靠性测试中的气氛)，因此特定区域的晶体管不被破坏，而提高栅极驱动电路部整体的可靠性。
在此，参照图5A至图5D说明设置在第三绝缘膜130中的开口部的形状的一个例子。图5A至图5D是示出显示装置的俯视图。
图5A所示的显示装置包括第一衬底102、设置在第一衬底102上的像素部104、栅极驱动电路部106及源极驱动电路部108。另外，不一定需要设置源极驱动电路部108而也可以将另外准备的形成有源极驱动电路的衬底安装在第一衬底102上。
另外，在图5A至图5D所示的俯视图中的由阴影表示的区域形成第三绝缘膜130，而在没有阴影的区域不形成第三绝缘膜130。
在图5A所示的显示装置中，仅在像素部104的区域中设置第三绝缘膜130，即开口部形成在栅极驱动电路部106或形成到面板的外围端部(非显示区域)。在图5B所示的显示装置中，仅在栅极驱动电路部106及源极驱动电路部108的区域上设置开口部。在图5C所示的显示装置中，在栅极驱动电路部106及源极驱动电路部108的一部分(例如，驱动晶体管的上部)设置开口部。在图5D所示的显示装置中，在显示装置的整个表面上设置第三绝缘膜130，而图5D是与本发明的一个方式不同的参考图。
在此，使用具有图3A和图3B所示的结构的半导体装置对从图2所示的第二绝缘膜126释放出的水分等的气体给晶体管带来的影响进行评价。
另外，图3A示出半导体装置的俯视图，而图3B相当于沿着图3A所示的X2-Y2的截面图。
图3A和图3B所示的半导体装置中形成有衬底202和晶体管260，该晶体管260包括：形成在衬底202上的栅电极216；形成在栅电极216上的栅极绝缘膜217；形成在栅极绝缘膜217上的氧化物半导体层218；以及形成在氧化物半导体层218上的源电极220及漏电极222。晶体管260对应于图2所示的驱动晶体管250。
此外，在晶体管260上，详细地说，在栅极绝缘膜217、氧化物半导体层218、源电极220及漏电极222上形成有第一绝缘膜224、第一绝缘膜224上的第二绝缘膜226及第二绝缘膜226上的第三绝缘膜228。第一绝缘膜224对应于图2所示的第一绝缘膜124，第二绝缘膜226对应于图2所示的第二绝缘膜126，而第三绝缘膜228对应于图2所示的第三绝缘膜130。
此外，在与晶体管260相邻的区域中形成有开口部262，并且开口部262的区域包括：衬底202；形成在衬底202上的栅极绝缘膜217；形成在栅极绝缘膜217上的第一绝缘膜224；以及形成在第一绝缘膜224上的第二绝缘膜226。也就是说，在开口部262中没有设置形成在晶体管260上的第三绝缘膜228，而第二绝缘膜226露出在表面上。
另外，晶体管260的形成条件为如下：作为衬底202使用0.7mm厚的玻璃衬底，作为栅电极216使用100nm厚的钨膜，作为栅极绝缘膜217使用400nm厚的氧氮化硅膜，作为氧化物半导体层218使用35nm厚的IGZO膜(In∶Ga∶Zn＝1∶1∶1)，作为源电极220及漏电极222使用50nm厚的钨膜、400nm厚的铝膜和100nm厚的钛膜的叠层结构。
此外，作为形成在晶体管260上的第一绝缘膜224使用450nm厚的氧氮化硅膜和200nm厚的氮化硅膜的叠层膜。作为第二绝缘膜226使用1.5μm厚的丙烯酸树脂膜。作为第三绝缘膜228使用50nm厚的氮化硅膜。
注意，至于晶体管260，从图3A所示的晶体管260的沟道形成区域的中心到开口部262的端部的距离为L1，且作为L1的距离设定四种条件而在该四种条件下分别制造晶体管并对其进行评价。
图4A至图4D示出四种条件的晶体管的电特性结果。
图4A所示的晶体管的电特性结果是在L1＝200μm时得到的结果。图4B所示的晶体管的电特性结果是在L1＝400μm时得到的结果。图4C所示的晶体管的电特性结果是在L1＝700μm时得到的结果。图4D所示的晶体管的电特性结果是在L1＝1200μm时得到的结果。
注意，图4A至图4D所示的晶体管的条件是：沟道长度为3μm，沟道宽度为50μm。此外，该晶体管的电特性的测量条件是：源电极和漏电极之间的电压(Vd)为1V。在图4A至图4D中，纵轴表示漏电极(Id)，而横轴表示栅电压(Vg)。另外，图4A至图4D分别示出使栅电压(Vg)从-15V到+15V每次增加0.25V时的漏电流(Id)。
根据图4A至图4D可以知道除了图4A所示的电特性结果之外，晶体管没有导通/关闭。由此可知，需要在晶体管260附近(L1＝200μm以内)设置开口部262。
如上所述，确认到从晶体管260到开口部262的端部的距离影响到晶体管的电特性。
根据图4A至图4D所示的评价结果可以知道如下事实：可以采用具有图2所示的栅极驱动电路部106中的驱动晶体管250及第三绝缘膜130的如下布局的本发明的各种方式。
在本发明的一个方式中，栅极驱动电路部106包括形成在第二绝缘膜126上的第三绝缘膜130，该第三绝缘膜130覆盖驱动晶体管250，在第三绝缘膜130中形成有开口部，并且该开口部的端部形成在离驱动晶体管250的沟道形成区域的中心200μm以内的范围。
换言之，在本发明的一个方式中，栅极驱动电路部106包括形成在第二绝缘膜126上的第三绝缘膜130，该第三绝缘膜130覆盖驱动晶体管250，并且第三绝缘膜130的端部形成在离驱动晶体管250的沟道形成区域的中心200μm以内的范围。
此外，在本发明的一个方式中，栅极驱动电路部106包括形成在第二绝缘膜126上的第三绝缘膜130以及形成在该第三绝缘膜130的开口部，并且该开口部形成在驱动晶体管250上。
接着，下面说明图2所示的栅极驱动电路部106及像素部104的详细内容。
在栅极驱动电路部106中形成有驱动第一衬底102和晶体管250，该驱动晶体管250包括：形成在第一衬底102上的栅电极116；形成在栅电极116上的栅极绝缘膜117；形成在栅极绝缘膜117上的半导体层118；形成在栅极绝缘膜117及半导体层118上的源电极120及漏电极122。
此外，在栅极驱动电路部106中，在驱动晶体管250上，更详细地说，在栅极绝缘膜117、半导体层118、源电极120及漏电极122上形成有第一绝缘膜124，且在第一绝缘膜124上形成有第二绝缘膜126。另外，在栅极驱动电路部106中，也可以在第二绝缘膜126上的一部分设置第三绝缘膜130。但是，当在栅极驱动电路部106设置第三绝缘膜130时，包括开口部并使第二绝缘膜126的至少一部分露出。
第一绝缘膜124具有驱动晶体管250的保护膜的功能，而第二绝缘膜126具有用来减少驱动晶体管250的源电极120及漏电极122等的凹凸的平坦化膜的功能。
此外，在第二绝缘膜126上形成有：第一取向膜134；第一取向膜134上的液晶层136；液晶层136上的第二取向膜138；第二取向膜138上的有机保护绝缘膜142；以及有机保护绝缘膜142上的第二衬底110。
像素部104中形成有第一衬底102和像素晶体管252，该像素晶体管252包括：形成在第一衬底102上的栅电极116；形成在栅电极116上的栅极绝缘膜117；形成在栅极绝缘膜117上的半导体层118；以及形成在栅极绝缘膜117及半导体层118上的源电极120及漏电极122。
此外，在像素部104中，在像素晶体管252上，更详细地说，在栅极绝缘膜117、半导体层118、源电极120及漏电极122上形成有第一绝缘膜124，且在第一绝缘膜124上形成有第二绝缘膜126。
第一绝缘膜124具有像素晶体管252的保护膜的功能，而第二绝缘膜126具有用来减少像素晶体管252的源电极120及漏电极122等的凹凸的平坦化膜的功能。
再者，在像素部104中，在第二绝缘膜126上形成有电容电极128。此外，在第二绝缘膜126及电容电极128上形成有由无机材料形成的第三绝缘膜130。另外，在第一绝缘膜124、第二绝缘膜126及第三绝缘膜130中设置有到达像素晶体管252的漏电极122的开口部，且在该开口部及第三绝缘膜130上形成有像素电极132。
注意，电容元件254由电容电极128、第三绝缘膜130以及像素电极132形成。通过使用透射可见光的材料形成电容电极128、第三绝缘膜130以及像素电极132，可以确保高电容而不降低像素部的开口率，所以是优选的。
此外，在像素电极132上形成有：第一取向膜134；第一取向膜134上的液晶层136；液晶层136上的第二取向膜138；第二取向膜138上的对置电极140；对置电极140上的有机保护绝缘膜142；有机保护绝缘膜142上的彩色膜144及遮光膜146；以及彩色膜144及遮光膜146上的第二衬底110。
另外，作为显示元件的液晶元件148由像素电极132、第一取向膜134、液晶层136、第二取向膜138以及对置电极140形成。
在此，下面详细地说明图1A至图1C以及图2所示的显示装置的其他构成要素。
作为第一衬底102及第二衬底110，使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等玻璃材料。从量产的观点来看，作为第一衬底102及第二衬底110优选使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等的母体玻璃。因为在处理温度高且处理时间长的情况下母体玻璃大幅度收缩，所以当使用母体玻璃进行量产时，优选的是，在600℃以下，优选为450℃以下，更优选为350℃以下的温度下进行制造工序的加热处理。
栅电极116可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等而形成。此外，栅电极116可以具有单层结构或者两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构以及依次层叠钛膜、该钛膜上的铝膜和其上的钛膜的三层结构等。此外，还可以使用：组合铝与选自钛、钽、钨、钼、铬、钕、钪中的元素的膜、组合铝与多种元素的合金膜或氮化膜。
作为栅极绝缘膜117，例如可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氮化硅膜、氮氧化硅膜等，并以叠层或单层结构形成。
此外，通过以叠层结构形成栅极绝缘膜117，其中使用缺陷少的氮化硅膜作为第一氮化硅膜，在第一氮化硅膜上设置氢释放量及氨释放量少的氮化硅膜作为第二氮化硅膜，并且在第二氮化硅膜上设置氧化绝缘膜，可以形成缺陷少且氢及氨的释放量少的栅极绝缘膜117。其结果是，可以抑制包含在栅极绝缘膜117中的氢及氮移动到半导体层118。例如，作为栅极绝缘膜117使用50nm的氧化硅膜和325nm的氮化硅膜的叠层结构。
另外，通过将氮化硅膜用于栅极绝缘膜117，可以得到如下效果。与氧化硅膜相比，氮化硅膜的相对介电常数较高，为得到相等的静电电容所需的厚度也较大，所以可以在物理上使栅极绝缘膜厚膜化。因此，可以抑制晶体管的绝缘耐压的下降。再者，通过提高绝缘耐压，可以抑制晶体管的静电破坏。
优选将栅极绝缘膜117的厚度设定为5nm以上且400nm以下，优选设定为10nm以上且450nm以下，更优选设定为50nm以上且400nm以下。
半导体层118优选使用氧化物半导体，其中至少包含铟(In)或锌(Zn)。或者，优选包含In和Zn的双方。为了减少使用该氧化物半导体的晶体管的电特性偏差，除了上述元素以外，优选还具有一种或多种稳定剂(stabilizer)。
作为稳定剂，可以举出镓(Ga)、锡(Sn)、铪(Hf)、铝(Al)或锆(Zr)等。
例如，作为氧化物半导体，可以使用：氧化铟；氧化锡；氧化锌；In-Zn类金属氧化物；Sn-Zn类金属氧化物；Al-Zn类金属氧化物；In-Ga类金属氧化物；In-Ga-Zn类金属氧化物(也称为IGZO)；In-Al-Zn类金属氧化物；In-Sn-Zn类金属氧化物；Sn-Ga-Zn类金属氧化物；Al-Ga-Zn类金属氧化物；Sn-Al-Zn类金属氧化物；In-Hf-Zn类金属氧化物；In-Sn-Ga-Zn类金属氧化物；In-Hf-Ga-Zn类金属氧化物；In-Al-Ga-Zn类金属氧化物；In-Sn-Al-Zn类金属氧化物；In-Sn-Hf-Zn类金属氧化物；或者In-Hf-Al-Zn类金属氧化物。
注意，在此，例如In-Ga-Zn类金属氧化物是指作为主要成分具有In、Ga和Zn的氧化物，对于In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
此外，作为氧化物半导体，还可以使用表示为InMO3(ZnO)m(m＞0且m不是整数)的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。此外，作为氧化物半导体，还可以使用表示为In2SnO5(ZnO)n(n＞0且n是整数)的材料。
此外，可以用作半导体层118的氧化物半导体层的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。像这样，通过使用能隙宽的氧化物半导体层，可以减少晶体管的关态电流(off-state current)。
另外，用作半导体层118的氧化物半导体层也可以采用非晶结构、单晶结构或多晶结构。
此外，作为用作半导体层118的氧化物半导体层可以使用具有结晶化部分的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体层。另外，在大多情况下，该结晶部可以容纳于一边小于100nm的立方体内。在利用透射电子显微镜(TEM：TransmissionElectron Microscope)所得到的观察图像中，包括于CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，利用TEM，在CAAC-OS膜中确认不到晶界(grain boundary)。因此，在CAAC-OS膜中，因晶界导致的电子迁移率的降低得到抑制。
在包括于CAAC-OS膜中的结晶部中，c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，具有当从垂直于ab面的方向看时成为三角形或六角形的原子排列，并且当从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。注意，不同的结晶部的a轴和b轴的方向可以不同。在本说明书中，当仅记载为“垂直”时，也包括85°以上且95°以下的范围。并且，当仅记载为“平行”时，也包括-5°以上且5°以下的范围。另外，也可以用氮取代构成氧化物半导体层的氧的一部分。
另外，在CAAC-OS膜中，结晶部的分布不一定是均匀的。例如，在CAAC-OS膜的形成过程中，当从氧化物半导体层的表面一侧进行结晶成长时，有时氧化物半导体膜的表面附近的结晶部的比例高于形成有氧化物半导体膜的表面附近的结晶部的比例。另外，当将杂质添加到CAAC-OS膜时，有时在该杂质添加区中结晶部变成非晶。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状(形成有CAAC-OS膜的表面的截面形状或CAAC-OS膜的表面的截面形状)c轴的方向可以彼此不同。另外，结晶部的c轴方向是平行于形成有CAAC-OS膜的表面的法线向量或表面的法线向量的方向。结晶部是通过进行成膜或者是在成膜后进行加热处理等的晶化处理时形成的。
在使用CAAC-OS膜的晶体管中，因可见光或紫外光的照射导致的电特性变动小。因此，该晶体管具有高可靠性。
另外，为了形成CAAC-OS膜，优选应用如下条件。
通过降低成膜时的杂质混入，可以抑制因杂质导致的结晶状态的破坏。例如，可以降低存在于成膜室内的杂质(氢、水、二氧化碳及氮等)的浓度。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol％以上，优选为100vol％。
用于半导体层118的氧化物半导体层的厚度优选为1nm以上且100nm以下，更优选为3nm以上且85nm以下。
优选的是，在用于半导体层118的氧化物半导体层中，利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)得到的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，更优选为2×1016atoms/cm3以下。这是因为如下缘故：碱金属及碱土金属当与氧化物半导体键合时可能生成载流子，这成为晶体管的关态电流上升的原因。
此外，在用于半导体层118的氧化物半导体层中，通过二次离子质谱分析法测得的氢浓度优选为低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
包含在氧化物半导体层中的氢与键合到金属原子的氧起反应而成为水，同时在氧脱离的晶格(或氧脱离的部分)中形成缺陷。此外，氢的一部分与氧键合而产生作为载流子的电子。因此，在形成氧化物半导体层的工序中，通过极力降低包含氢的杂质，可以降低氧化物半导体层的氢浓度。由此，通过将极力去除了氢的氧化物半导体层用于沟道形成区域，可以在抑制阈值电压的负漂移的同时，降低电特性的偏差。此外，可以降低晶体管的源极及漏极中的泄漏电流，典型为关态电流。
作为源电极120及漏电极122，可以使用由铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等导电材料构成的金属或以这些金属为主要成分的合金的单层结构或叠层结构。例如，可以举出如下结构：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；在钨膜上层叠钛膜的两层结构；在铜-镁-铝合金膜上层叠铜膜的两层结构；在钛膜或氮化钛膜上层叠铝膜或铜膜，在其上还形成钛膜或氮化钛膜的三层结构；以及在钼膜或氮化钼膜上层叠铝膜或铜膜，在其上还形成钼膜或氮化钼膜的三层结构等。此外，还可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
注意，虽然在本实施方式中将源电极120及漏电极122设置在半导体层118上，但是也可以将源电极120及漏电极122设置在栅极绝缘膜117与半导体层118之间。
作为第一绝缘膜124，优选使用无机材料的氧化物绝缘膜以提高与用作半导体层118的氧化物半导体层之间的界面特性，例如也可以使用包含氧或氮的硅膜。作为第一绝缘膜124，可以使用厚度为150nm以上且400nm以下的氧化硅膜、氧氮化硅膜、氧化铝膜等。此外，作为第一绝缘膜124，还可以采用氧化物绝缘膜与氮化物绝缘膜的叠层结构。例如，作为第一绝缘膜124，可以采用氧氮化硅膜与氮化硅膜的叠层结构。更具体地，采用在300nm的氧氮化硅膜上层叠150nm的氮化硅膜的结构等。此时，氮化硅膜用作防止水分侵入晶体管的半导体层118中的阻挡层。为了提高这种阻挡性，优选在高温下形成氮化硅膜，例如可以考虑在衬底温度为350℃的情况下进行成膜。当使用扫描型电子显微镜对这种样品的薄膜晶体管的截面进行观察时，即使在源电极及漏电极的台阶覆盖部分中的下层的氧氮化硅膜的部分有空洞，其上层的氮化硅膜也没有到达第二绝缘膜的空洞，从而良好地将源电极及漏电极覆盖。此外，由于当在高温下进行成膜时，有时发生氧从用作半导体层118的氧化物半导体层脱离使得载流子浓度上升的现象，因此以不发生这种现象的温度为成膜温度的上限。
第二绝缘膜126可以使用具有耐热性的有机材料如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂、环氧类树脂等。此外，也可以通过层叠多个由上述材料形成的绝缘膜来形成第二绝缘膜126。通过使用第二绝缘膜126，可以使晶体管等的凹凸平坦化。
作为电容电极128及像素电极132，可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料。
作为第三绝缘膜130，可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜等无机材料。
作为第一取向膜134及第二取向膜138，可以使用具有耐热性的有机材料如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂、环氧类树脂等。
作为液晶层136，可以使用如下液晶材料：热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
虽然本实施方式例示了液晶元件148采用垂直取向(VA)模式的显示装置，但是不局限于此。例如可以采用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(AxiallySymmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical CompensatedBirefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反铁电性液晶)模式等。
作为上述垂直取向模式可以举出几个例子，例如可以使用MVA(Multi-DomainVertical Alignment：多象限垂直取向)模式或PVA(Patterned Vertical Alignment：垂直取向构型)模式等。此外，也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
虽然在图1A至图1C及图2中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
作为像素部104中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时由像素控制的颜色因素不局限于RGB(R显示红色，G显示绿色，B显示蓝色)的三种颜色。例如，也可以采用RGBW(W显示白色)、或者对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意，也可以按每个颜色因素的点使其显示区的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
在第二衬底110的一侧形成有间隔物160，该间隔物是为了控制第一衬底102和第二衬底110之间的距离(单元间隙)而提供的。由单元间隙决定液晶层136的厚度。作为间隔物160，可以使用通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物或球状间隔物等任意形状的间隔物。
彩色膜144用作所谓的滤色片。作为彩色膜144，只要使用透射特性波长区的光的材料即可，而可以使用包含染料或颜料的有机树脂膜等。
遮光膜146用作所谓的黑矩阵。作为遮光膜146，只要对相邻的像素之间的放射光进行遮光即可，可以使用金属膜及包含黑色染料或黑色颜料的有机树脂膜等。
有机保护绝缘膜142是为了不使包含在彩色膜144中的离子性物质扩散到液晶层136中而提供的。注意，有机保护绝缘膜142的结构不局限于此，也可以不设置有机保护绝缘膜142。
作为密封材料112，可以使用热固化性树脂或紫外线固化性树脂等。注意，在图2所示的密封材料112的密封区域中，在第一衬底102与第二衬底110之间设置栅极绝缘膜117以及第一绝缘膜124，但是本发明不局限于此。例如，也可以在密封材料112的密封区域设置栅极绝缘膜117、第一绝缘膜124以及第三绝缘膜130。此外，如图2所示，在密封材料112的密封区域中，可以通过去除有机材料的第二绝缘膜126抑制来自外部的水分等侵入，所以是较优选的。
以上是本发明的一个方式的显示装置，可以抑制用于该显示装置的在氧化物半导体层形成沟道的晶体管的电特性的变动并提高可靠性。特别是，可以防止氢、水分进入用于驱动电路部的晶体管的氧化物半导体层中，来抑制电特性的变动并提高可靠性。
此外，也可以将本发明的一个方式应用于具有上述显示装置的电子设备。
实施例
在本实施例中，其中像素部及驱动电路部形成在同一衬底上的液晶显示面板是作为显示装置的一个例子，并且分别对第三绝缘膜具有开口部或没有开口部的显示面板进行可靠性测试。下面示出可靠性测试的结果。
在本实施例的液晶显示面板的像素部及驱动电路部中使用上述实施方式所示的晶体管。另外，作为该晶体管的半导体层使用In-Ga-Zn类氧化物半导体层(下面称为IGZO膜)。另外，通过使用In∶Ga∶Zn=1∶1∶1的组成的靶材并采用溅射法形成该IGZO膜，并且该IGZO膜的厚度为70nm。
此外，作为上述晶体管的第一绝缘膜，使用300nm厚的氧氮化硅膜和形成在该氧氮化硅膜上的150nm厚的氮化硅膜的叠层结构。另外，用作第一绝缘膜的氮化硅膜采用衬底温度为350℃的条件。此外，作为第二绝缘膜使用2.5μm厚的丙烯酸树脂。另外，作为第三绝缘膜使用180nm厚的氮化硅膜。
在此，进行具有上述结构的晶体管的可靠性测试。注意，作为可靠性测试进行高温高湿工作时效测试，该高温高湿工作时效测试的条件为如下：温度为70℃，湿度为95％，并且时间为200小时。
此外，本实施例所示的液晶显示面板采用实施方式中的图5A所示的结构。另外，作为比较例的液晶显示面板采用实施方式中的图5D所示的结构。也就是说，在比较例的液晶显示面板中，在第三绝缘膜没有设置开口部。此外，作为本实施例及比较例的液晶显示面板分别制造四种样品，并进行上述可靠性测试。
表1示出可靠性测试的评价结果。
[表1]
实施例 比较例
样品1 ○ ×
样品2 ○ ×
样品3 ○ ○
样品4 ○ ○
注意，在表1中，“○”表示在可靠性测试时没有发生异常的样品，而“×”表示在可靠性测试时，在驱动电路的晶体管中发生该晶体管的特性劣化所导致的异常的样品。
如表1所示，在本实施例的液晶显示面板中，通过在第三绝缘膜设置开口部，在4/4的样品中没有发生可靠性测试时的异常。也就是说，可以知道成品率为100％。另一方面，因为在比较例的液晶显示面板中的第三绝缘膜没有设置开口部，所以在2/4的样品中发生可靠性测试时的异常。也就是说，可以知道成品率为50％。像这样，确认到通过如本实施例所示那样地在第三绝缘膜设置开口部，大幅度地提高液晶显示面板的可靠性。
本实施例可以与本说明书所记载的其他实施方式适当地组合而实施。

Claims (16)

1.一种显示装置，包括：
像素部，该像素部包括：
像素晶体管；
包括无机材料且覆盖所述像素晶体管的第一绝缘膜；
所述第一绝缘膜上的包括有机材料的第二绝缘膜；以及
所述第二绝缘膜上的包括无机材料的第三绝缘膜；以及
所述像素部的外部的驱动电路部，该驱动电路部包括：
配置成对所述像素晶体管供应信号的驱动晶体管；
覆盖所述驱动晶体管的所述第一绝缘膜；以及
所述第一绝缘膜上的所述第二绝缘膜，
其中，所述驱动晶体管上的所述第三绝缘膜包括开口部，
其中，所述第三绝缘膜不与所述驱动晶体管的半导体层重叠，
其中，所述像素部和所述驱动电路部在衬底上，
其中，所述衬底包括第五区域，
其中，所述第五区域的整个区域与所述像素部的整个区域彼此重叠，以及
其中，所述第三绝缘膜不与所述衬底的任何区域重叠，除了所述第五区域。
2.根据权利要求1所述的显示装置，包括所述驱动电路部的外部的非显示区域，
所述非显示区域包括：
所述第一绝缘膜上的所述第二绝缘膜，以及
所述第三绝缘膜不形成在所述第二绝缘膜上的第三区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的第四区域。
3.根据权利要求1所述的显示装置，其中所述像素晶体管和所述驱动晶体管的沟道都形成在氧化物半导体层中。
4.根据权利要求1所述的显示装置，其中所述像素晶体管和所述驱动晶体管都包括栅电极、所述栅电极上的氧化物半导体层以及所述氧化物半导体层上的源电极及漏电极。
5.根据权利要求3所述的显示装置，其中所述氧化物半导体层包含选自由氧化铟、氧化锡和氧化锌构成的组中的至少一种氧化物。
6.根据权利要求3所述的显示装置，其中所述氧化物半导体层是In-Ga-Zn类氧化物半导体层。
7.根据权利要求3所述的显示装置，其中所述氧化物半导体层包括结晶部，并且所述结晶部的c轴平行于形成有所述氧化物半导体层的表面的法线向量。
8.根据权利要求1所述的显示装置，其中所述第一绝缘膜是包含氧和氮中的至少一个的硅膜。
9.根据权利要求8所述的显示装置，其中所述第一绝缘膜具有氧氮化硅膜和氮化硅膜的叠层结构。
10.根据权利要求1所述的显示装置，其中所述第二绝缘膜是丙烯酸类树脂材料。
11.根据权利要求1所述的显示装置，其中所述第三绝缘膜是包含氮的硅膜。
12.根据权利要求1所述的显示装置，
所述像素部包括：
所述第二绝缘膜上的第一电极；
所述第一电极上的所述第三绝缘膜；以及
所述第三绝缘膜上的第二电极。
13.一种包括根据权利要求1所述的显示装置的电子设备。
14.一种显示装置，包括：
像素部，包括：
像素晶体管；
包括包含氧的硅膜的第一绝缘膜，该第一绝缘膜覆盖所述像素晶体管；
所述第一绝缘膜上的包括丙烯酸类树脂材料的第二绝缘膜；以及
所述第二绝缘膜上的包括包含氮的硅膜的第三绝缘膜；以及
所述像素部的外部的驱动电路部，该驱动电路部包括：
配置成对所述像素晶体管供应信号的驱动晶体管；
覆盖所述驱动晶体管的所述第一绝缘膜；以及
所述第一绝缘膜上的所述第二绝缘膜，
其中，所述驱动晶体管上的所述第三绝缘膜包括开口部，
其中，所述第三绝缘膜不与所述驱动晶体管的半导体层重叠，
其中，所述像素部和所述驱动电路部在衬底上，
其中，所述衬底包括第一区域，
其中，所述第一区域的整个区域与所述像素部的整个区域彼此重叠，以及
其中，所述第三绝缘膜不与所述衬底的任何区域重叠，除了所述第一区域。
15.根据权利要求14所述的显示装置，
所述像素部包括：
所述第二绝缘膜上的第一电极；
所述第一电极上的所述第三绝缘膜；以及
所述第三绝缘膜上的第二电极。
16.一种包括根据权利要求14所述的显示装置的电子设备。
CN201310526469.4A 2012-10-30 2013-10-30 显示装置以及电子设备 Active CN103794511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-238918 2012-10-30
JP2012238918A JP6219562B2 (ja) 2012-10-30 2012-10-30 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
CN103794511A CN103794511A (zh) 2014-05-14
CN103794511B true CN103794511B (zh) 2018-08-03

Family

ID=50546196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310526469.4A Active CN103794511B (zh) 2012-10-30 2013-10-30 显示装置以及电子设备

Country Status (3)

Country Link
US (1) US9312278B2 (zh)
JP (1) JP6219562B2 (zh)
CN (1) CN103794511B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780619A (zh) * 2016-03-04 2018-11-09 夏普株式会社 薄膜晶体管基板和显示面板
US11128044B2 (en) 2016-07-15 2021-09-21 Sharp Kabushiki Kaisha Scanning antenna and method of producing scanning antenna
CN109478727B (zh) * 2016-07-26 2021-03-09 夏普株式会社 扫描天线及扫描天线的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349055C (zh) * 2001-11-21 2007-11-14 精工爱普生株式会社 电光学装置
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3584928B2 (ja) * 2002-01-16 2004-11-04 セイコーエプソン株式会社 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US8842229B2 (en) * 2010-04-16 2014-09-23 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing same, and display device
JP5582051B2 (ja) * 2011-02-03 2014-09-03 セイコーエプソン株式会社 脈波計測装置、およびプログラム
DE112013007837B3 (de) 2012-07-20 2023-08-17 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102505680B1 (ko) 2012-07-20 2023-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349055C (zh) * 2001-11-21 2007-11-14 精工爱普生株式会社 电光学装置
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法

Also Published As

Publication number Publication date
CN103794511A (zh) 2014-05-14
JP2014090068A (ja) 2014-05-15
JP6219562B2 (ja) 2017-10-25
US9312278B2 (en) 2016-04-12
US20140117350A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
KR102292702B1 (ko) 반도체 장치
US11106101B2 (en) Display device
JP7329575B2 (ja) 半導体装置
CN104488016B (zh) 显示装置及具有该显示装置的电子设备
JP6317059B2 (ja) 半導体装置及び表示装置
TW201432824A (zh) 包括電晶體的顯示裝置和其製造方法
CN104103668B (zh) 显示装置及电子设备
WO2014034617A1 (ja) 回路基板及び表示装置
JP2013055080A (ja) 表示装置および表示装置の製造方法
CN110246900B (zh) 半导体装置及其制造方法
CN103794511B (zh) 显示装置以及电子设备
JP6224338B2 (ja) 半導体装置、表示装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant