CN1917221A - 显示基板及其制造方法以及具有该显示基板的显示装置 - Google Patents

显示基板及其制造方法以及具有该显示基板的显示装置 Download PDF

Info

Publication number
CN1917221A
CN1917221A CNA2006101422881A CN200610142288A CN1917221A CN 1917221 A CN1917221 A CN 1917221A CN A2006101422881 A CNA2006101422881 A CN A2006101422881A CN 200610142288 A CN200610142288 A CN 200610142288A CN 1917221 A CN1917221 A CN 1917221A
Authority
CN
China
Prior art keywords
electrode
insulating barrier
contact hole
lateral erosion
compensation member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101422881A
Other languages
English (en)
Other versions
CN1917221B (zh
Inventor
姜信宅
奇桐贤
金圣万
李相勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1917221A publication Critical patent/CN1917221A/zh
Application granted granted Critical
Publication of CN1917221B publication Critical patent/CN1917221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示基板，包括基板、第一绝缘层、侧蚀补偿构件、第一电极、第二绝缘层和第一导电图案。该第一绝缘层形成在该基板上。该侧蚀补偿构件形成在该第一绝缘层上。该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率。该第一电极形成在该侧蚀补偿构件的一部分上。该第二绝缘层形成在该第一绝缘层上。该第二绝缘层具有接触孔，该第一电极的一部分和该侧蚀补偿构件的剩余部分通过该接触孔。该第一导电图案通过该接触孔电连接到该第一电极上。

Description

显示基板及其制造方法以及具有该显示基板的显示装置
技术领域
本发明涉及一种显示基板及其制造方法以及具有该显示基板的显示装置。特别是，本发明涉及一种能够改善接触特性的显示基板及其制造方法以及具有改善图象显示质量的显示基板的显示装置。
背景技术
液晶显示(LCD)装置通常利用液晶的光、电特性显示图像。液晶排列响应施与其上的电场强度而变化，而且具有液晶的液晶层的光透射率发生变化，从而显示图像。
阵列基板经过多重工艺制造出来，例如多个薄膜沉积工艺、多个光学工艺、多个蚀刻工艺等。
为了在板上形成图案，金属层或绝缘层在板上沉积，以形成薄膜层。也就是说，薄膜层是金属层或绝缘层。光致抗蚀剂膜形成在薄膜层上。紫外光照射在光致抗蚀剂膜上，使光致抗蚀剂膜曝光。曝光的光致抗蚀剂膜被显影，在薄膜层上形成光致抗蚀剂图案。薄膜层利用光致抗蚀剂图案作为蚀刻掩模被部分地蚀刻，以在板上形成图案。
当薄膜层在蚀刻工艺中被过-蚀刻时，在薄膜层中形成侧蚀或称下切(undercut)，使阵列基板的电接触特性恶化，从而降低了阵列基板的生产率。特别是，由于阵列基板的集成度提高，因此阵列基板的生产率被降低。
另外，用于制造阵列基板的掩模数量增大，使阵列基板的制造成本提高。
发明内容
一个示范性实施例提供了一种能够改善接触特性的显示基板。
另一个示范性实施例提供了一种制造上述显示基板的方法。
另一个示范性实施例提供了一种具有上述显示基板以改善图像显示质量的显示装置。
显示基板的一个示范性实施例包括基板、第一绝缘层、侧蚀补偿构件、第一电极、第二绝缘层和第一导电图案。该第一绝缘层形成在该基板上。该侧蚀补偿构件形成在该第一绝缘层上。该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率。该第一电极形成在该侧蚀补偿构件的一部分上。该第二绝缘层形成在该第一绝缘层上。该第二绝缘层具有接触孔，该第一电极的一部分和该侧蚀补偿构件的剩余部分通过该接触孔。该第一导电图案通过该接触孔电连接到该第一电极上。
另一个示范性实施例是一种制造上述显示基板的方法，如下所述。底部电极形成在基板上。第一绝缘层沉积在具有该底部电极的基板上。侧蚀补偿构件形成在该第一绝缘层上。该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率。第一电极形成在该侧蚀补偿构件的一部分上。第二绝缘层沉积在具有该第一电极的该第一绝缘层上。该第二绝缘层首先被蚀刻，使该第一绝缘层对应于该底部电极部分地被暴露。然后该第一和第二绝缘层被蚀刻，以形成第一接触孔和第二接触孔，该第一电极的一部分和邻近该第一电极的该侧蚀补偿构件的剩余部分通过该第一接触孔被暴露，并且该底部电极通过第二接触孔被部分地暴露。形成第一导电图案，其通过该第一接触孔电连接到该第一电极上，并且形成第二导电图案，其通过该第二接触孔电连接到该底部电极上。
显示装置的另一个示范性实施例包括阵列基板、相对基板和液晶层。该阵列基板包括底部基板、栅极、第一绝缘层、半导体层图案、侧蚀补偿构件、第一电极、第二电极、第二绝缘层和像素电极。该栅极形成在该底部基板上。该第一绝缘层形成在具有该栅极的该底部基板上。该半导体层图案对应于该栅极形成在该第一绝缘层上。该侧蚀补偿构件形成在该第一绝缘层上。该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率。该第一电极形成在该第一绝缘层上和该侧蚀补偿构件的一部分上。该第二电极形成在该半导体图案上。该第二电极与该第一电极分隔。该第二绝缘层形成在该第一绝缘层上。该第二绝缘层具有接触孔，该第一电极和该侧蚀补偿构件的剩余部分通过该接触孔被暴露出来。该像素电极通过该接触孔电连接到该第一电极上。该相对基板对应于该阵列基板。该液晶层介于该阵列基板和该相对基板之间。
在示范性实施例中，该阵列基板可用于液晶显示(LCD)装置、有机发光显示(OLED)装置、等离子显示板(PDP)装置等。
在另一个示范性实施例中，该侧蚀补偿部分形成在该栅绝缘层上，而钝化层的接触孔形成在该导电图案上，该导电图案形成在该栅绝缘层和该侧蚀补偿部分上，以改善该接触孔的接触特性。另外，该侧蚀补偿部分可形成在该栅绝缘层中。
在另一个示范性实施例中，多个接触孔通过多个蚀刻工艺而形成，以减少该接触孔中的侧蚀。该接触孔利用一个掩模形成，以降低制造该显示基板的成本。
在另一个示范性实施例中，用于形成该接触孔的该掩模包括基本彼此平行排列的狭缝，以便使该钝化层和/或该栅绝缘层均匀蚀刻。
附图说明
通过参照附图详细描述其中的示例性实施例，本发明的上述和其它优点会变得更加显明，其中：
图1是展示根据本发明的显示基板示范性实施例的平面图；
图2是沿图1中的I-I’线剖取的截面图；
图3至图7和图11至图17是展示制造图1所示显示基板的方法的示范性实施例的截面图；
图8是展示图7所示第四掩模的示范性实施例的平面图；
图9是展示根据本发明第四掩模的另一个示范性实施例的平面图；
图10是展示根据本发明第四掩模的另一个示范性实施例的平面图；
图18是展示根据本发明显示基板的另一个示范性实施例的平面图；
图19是沿图18中的II-II’线剖取的截面图；
图20至图30是展示制造图18所示显示基板的方法的示范性实施例的截面图；
图31是展示根据本发明的显示装置的示范性实施例的截面图。
具体实施方式
下面参照附图更全面地描述本发明，其中展示了本发明的实施例。然而本发明可以以许多不同形式予以实施，而不应限于这里提出的实施例。而且，提供这些实施例使本公开更全面和完整，并向本领域的技术人员充分传达本发明的范围。在附图中，为清楚起见，层和区的尺寸和相对尺寸被放大。
可以理解，当元件或层被称为“在……上(on)”或“连接到(connect to)”另一个元件或层时，它可以直接在另一个元件或层上或连接到另一个元件或层上，也可存在中间元件或层。相反，当元件被称为“直接在……上(directlyon)”或“直接连接到(directly connect to)”另一个元件或层时，则不存在中间元件或层。相同的附图标记在全文中代表相同元件。如这里所使用的，这里所用的术语“和/或(and/or)”包括一个或多个相关所列项的任一和所有组合。
可以理解的是，尽管术语第一、第二、第三等等在这里可用于描述各种元件、成分、区、层和/或分区，但这些元件、成分、区域、层和/或分区不应被这些术语限定。这些术语仅用于将一个元件、成分、区域、层和/或分区与另一个区域、层或分区彼此区分开来。这样，下面讨论的第一元件、成分、区域、层和/或分区可称为第二元件、成分、区域、层和/或分区而不偏离本发明的教导。
空间上的相对术语，例如“底部(lower)”、“上部(upper)”以及类似术语，为了便于描述，在这里可用于描述如附图所示的一个元件或特征与另一个元件或特征的关系。可以理解的是，除了附图所示的方向，空间上的相对术语还意味着包含使用或操作中的装置的不同方向。例如，如果图中的装置被颠倒，则相对于其它元件或特征描述为“底部”的元件会相对于其它元件或特征变为“上部”。这样，示范性术语“底部”可包含上方和下方。另外，该装置可被定向(旋转90度或其它方向)，从而解释在这里使用的空间上相对的标记。
这里所使用的术语仅是为了描述特定实施例而不限制本发明。如这里所使用的，单数形式“某个(a，an)”和“该(the)”也意味着包括复数形式，除非上下文清楚地展示其它含义。还可以理解的是，本说明书所使用的术语“包括(comprise)”和/或“包括的(comprising)”规定了所述特征、整体、步骤、操作元件和/或成分的存在，但不排除一个或多个其它特征、整体、步骤、操作元件、成分和/或其组的存在或补充。
这里参照截面图所描述的本发明的实施例展示本发明的理想实施例(以及中间结构)的示意性图解。同样，例如制造技术和/或公差导致的所述形状的变化是预料中的。这样，本发明的实施例不应限于这里所述的区域的特殊形状，而是包括例如制造引起的形状偏差。例如，矩形所示的注入区域在其边缘典型地具有圆形或弧形特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，由注入区域形成的埋入区域可导致注入区域和发生注入的表面之间的区域中的某种注入。这样，图中所示的区域实质上是示意性的，它们的形状并不展示装置的区域的实际形状，也不对本发明的范围构成限制。
除非另外限定，这里使用的所有术语(包括技术术语和科学术语)的含义与本领域普通技术人员通常所理解的含义相同。还可以理解的是，术语，例如通常所使用的词典中定义的术语，应解释为其含义与它们在相关技术上下文中的含义一致，而不应以理想的或过度形式化的意思来解释，除非在这里明确地这样定义。
下面参照附图详细描述本发明。
图1是展示根据本发明的显示基板示范性实施例的平面图。图2是沿图1中的I-I’线剖取的截面图。在图1和图2中，显示基板是用于显示装置的阵列基板。
参照图1和图2，阵列基板180包括底部基板120、薄膜晶体管119、数据线127a、数据焊盘(data pad)137a、栅极线127b、栅极焊盘137b、存储电容器(未示出)、栅绝缘层126、半导体层图案117、像素电极112、第一信号传输图案132a和第二信号传输图案132b。在示范性实施例中，阵列基板180可进一步包括多个薄膜晶体管119、多条数据线127a、多个数据焊盘137a、多条栅极线127b、多个栅极焊盘137b、多个存储电容器、多个半导体层图案117、多个像素电极112、多个第一信号传输图案132a和多个第二信号传输图案132b。数据线127a和栅极线127b定义一个像素。
底部基板120可包括透明材料，例如透明玻璃、透明石英等。光可通过底部基板120。在一个示范性实施例中，底部基板120不包括碱性离子。当底部基板120包括碱性离子时，碱性离子可溶解在液晶层(未示出)中，会降低液晶层(未示出)的电阻系数，从而降低图像显示质量以及密封剂(未示出)与底部基板120之间的粘合力。此外，当底部基板120包括碱性离子时，薄膜晶体管119的特性会恶化。
在选择性的示范性实施例中，底部基板120可进一步包括光学透明的高分子聚合体。可用于底部基板120的光学透明的高分子聚合体包括但不限于三醋酸纤维素(TAC)、聚碳酸酯(PC)、聚醚砜(PES)、聚乙二醇对苯二甲酸酯(PET)，聚四溴萘酯(PEN)，聚乙烯醇(PVA)，聚甲基丙烯酸甲酯(PMMA)，烯环聚合体(COP)以及任何适于所述目的的材料。用于底部基板的这些材料可单独使用或将其组合使用。
在另一个示范性实施例中，底部基板120可以是光学各向同性的。在选择性的示范性实施例中，底部基板120可以是光学各向异性的。
薄膜晶体管119形成在底部基板120上并包括源极118a、栅极118b、漏极118c和半导体层图案117。
栅极118b形成在底部基板120上并电连接到栅极线127b上。栅极线127b形成在底部基板120上。栅极焊盘137b形成在底部基板120上并电连接到栅极线127b上。选择性实施例包括将栅极线127b的末端用作栅极焊盘137b的结构。
栅绝缘层126形成在底部基板120(具有栅极118b、栅极线127b及栅极焊盘137b)上，以便使栅极118b、栅极线127b及栅极焊盘137b与源极118a、漏极118c、半导体层图案117、数据线127a及数据焊盘137a电绝缘。栅绝缘层126可包括绝缘材料。可用于栅绝缘层126的绝缘材料可包括但不限于氮化硅和氧化硅。这些可单独使用或将其组合使用。
栅绝缘层126包括第三接触孔136b、第一侧蚀补偿部分133和第二侧蚀补偿部分134。栅极焊盘137b通过第三接触孔136b被部分地暴露。第一侧蚀补偿部分133通过钝化层116的第一接触孔113被暴露出来。第二侧蚀补偿部分134通过钝化层116的第二接触孔136a被暴露出来。在图1和图2中，第一侧蚀补偿部分133和第二侧蚀补偿部分134通过钝化层116的第一接触孔113和第二接触孔136a中的每一个被暴露出来。
第一侧蚀补偿部分133和第二侧蚀补偿部分134中的每一个在基本垂直于底部基板120的方向上具有一定厚度，该厚度比栅绝缘层126的剩余部分薄。也就是说，形成栅绝缘层126的绝缘材料的一部分保留以用于形成第一侧蚀补偿部分133和第二侧蚀补偿部分134。
在选择性的示范性实施例中，当第一侧蚀补偿部分133和第二侧蚀补偿部分134中的每一个不在底部基板120上形成时，底部基板120的一部分可通过第一接触孔113和第二接触孔136a中的每一个被暴露出来，从而在漏极118c和数据焊盘137a中的每一个的下方形成侧蚀。当侧蚀在漏极118c和数据焊盘137a中的每一个下方形成时，漏极118c和数据焊盘137a可分别与像素电极112和第一信号传输图案132a脱离电连接。在图1和图2中，第一侧蚀补偿部分133和第二侧蚀补偿部分134阻止侧蚀，从而改善漏极118c和像素电极112之间以及数据焊盘137a和第一信号传输图案132a之间的电特性。
半导体层117(在位置上、尺寸上和/或形状上)对应于栅极118b形成在栅绝缘层126上。半导体层图案117包括无定形硅图案117a和N+无定形硅图案117b。无定形硅图案117a形成在栅绝缘层126上。N+无定形硅图案117b形成在无定形硅图案117a上。N+无定形硅图案117b包括两个相互分开并分别对应于源极118a和漏极118c的N+无定形硅部分。
源极118a形成在栅绝缘层126(具有半导体层图案117)上，从而电连接到数据线127a上。在图1和图2中，源极118a包括第一源极金属图案128a”和第二源极金属图案128a’。第一源极金属图案128a”形成在半导体层图案117上。第二源极金属图案128a’形成在第一源极金属图案128a”上。第一源极金属图案128a”包括第一金属。可用于第一源极金属图案128a”的第一金属包括但不限于铬、钼、钕。这些材料可单独使用或将其组合使用。
第二源极金属图案128a’包括第二金属。可用于第二源极金属图案128a’的第二金属包括但不限于铝和铜。这些材料可单独使用或将其组合使用。在一个示范性实施例中，第一源极金属图案128a”和第二源极金属图案128a’分别包括铬和铝。在选择性的示范性实施例中，源极118a可具有单层结构或多层结构，例如多于三层。
漏极118c形成在栅绝缘层126(具有半导体层图案117)上，从而通过第一接触孔113电连接到像素电极112上。在图1和图2中，漏极118c包括第一漏极金属图案128c”和第二漏极金属图案128c’。第一漏极金属图案128c”形成在半导体层图案117上。第二漏极金属图案128c’形成在第一漏极金属图案128c”上。第一漏极金属图案128c”和第二漏极金属图案128c’中的每一个可包括与上述第一源极金属图案128a”和第二源极金属图案128a’基本相同的材料。在一个示范性实施例中，第一漏极金属图案128c”的尺寸大于第二漏极金属图案128c’的尺寸，以便使第一漏极金属图案128c”的一部分通过第一接触孔113被暴露出来。也就是说，第一接触孔113中的第二漏极金属图案128c’被部分地移除，以便使第一漏极金属图案128c”的尺寸大于(或进一步大于)第二漏极金属图案128c’的尺寸。
数据焊盘137a形成在栅绝缘层126上，从而通过第二接触孔136a电连接到第一信号传输图案132a上。在图1和图2中，数据焊盘137a包括第一数据焊盘金属图案137a”和第二数据焊盘金属图案137a’。第一数据焊盘金属图案137a”形成在栅绝缘层126上。第二数据焊盘金属图案137a’形成在第一数据焊盘金属图案137a”上。第一数据焊盘金属图案137a”和第二数据焊盘金属图案137a’中的每一个可包括与上述第一源极金属图案128a”和第二源极金属图案128a’基本相同的材料。在一个示范性实施例中，第一数据焊盘金属图案137c”的尺寸可以大于第二数据焊盘金属图案137c’的尺寸，以便使第一数据焊盘金属图案137c”的一部分通过第二接触孔136a被暴露出来。第二接触孔136a中的第二数据焊盘金属图案137c’可以部分地移除，以便使第一数据焊盘金属图案137c”的尺寸可以大于第二数据焊盘金属图案137c’的尺寸。
当栅极信号施与栅极118b时，在源极118a和漏极118c之间的无定形硅图案117a中形成沟道，以便施与源极118a的数据电压通过沟道被传输到漏极118c。
钝化层116形成在栅绝缘层126上，栅绝缘层126具有薄膜晶体管119、栅极线127b、栅极焊盘137b、数据线127a和数据焊盘137a。钝化层116具有第一接触孔113、第二接触孔136a和第三接触孔136b。漏极118c的第一漏极金属图案128c”的一部分和第一侧蚀补偿部分133通过第一接触孔113被暴露出来。数据焊盘137a的第一数据焊盘金属图案137a”的一部分和第二侧蚀补偿部分134通过第二接触孔136a被暴露出来。第三接触孔136b形成为通过栅绝缘层126和钝化层116，栅极焊盘137b通过第三接触孔136b被部分地暴露。
钝化层116可包括绝缘材料。可用于形成钝化层116的绝缘材料可包括但不限于氮化硅和氧化硅。这些绝缘材料可单独使用或将其组合使用。作为选择，钝化层116可包括透明有机材料。
像素电极112对应于像素形成在钝化层116(具有第一接触孔113)上，以通过第一接触孔113电连接到漏极118c上。像素电极112可包括透明导电材料。可用于像素电极112的透明导电材料可包括但不限于氧化铟锡(ITO)，氧化锡(TO)，氧化铟锌(IZO)，氧化锌(ZO)，氧化铟锡锌(ITZO)，无定形氧化铟锡(a-ITO)以及包括前述其中一种的任意组合。这些材料可单独使用或将其组合使用。选择性的实施例可包括这样的结构，其中像素电极112可进一步包括具有高反射材料的反射电极。
在示范性实施例中，存储电容器(未示出)保持在一帧中对应于显示基板的滤色基板(未示出)的像素电极112和公共电极(未示出)之间的电压差。在图1和图2中，像素电极112与栅极线127b部分地交迭以形成存储电容器(未示出)。阵列基板180可进一步包括存储电容线(未示出)。
在另一个示范性实施例中，取向层(未示出)可形成在阵列基板180上，使液晶层(未示出)的液晶定向。
在另一个示范性实施例中，阵列基板180可进一步包括栅极驱动件(未示出)，数据驱动件(未示出)和数据信号选择件(未示出)。栅极驱动件(未示出)，数据驱动件(未示出)和数据信号选择件(未示出)可直接形成在基板180上。栅极驱动件(未示出)通过第二信号传输图案132b、栅极焊盘137b和栅极线127b向栅极118b施加栅极信号。数据驱动件(未示出)通过第一信号传输图案132a、数据焊盘137a和数据线127a向源极118a施加数据信号。在选择性的示范性实施例中，数据信号选择件(未示出)可介于数据驱动部分(未示出)和将数据信号分割为多个数据电压的多个第一信号传输图案之间，并可向第一信号传输图案施加数据电压。
再次参照图1和图2，栅绝缘层126包括第一和第二侧蚀补偿部分133和134。第一接触孔113形成在漏极118c和第一接触孔补偿部分133上，以改善第一接触孔113的接触特性。此外，第二接触孔136a形成在数据焊盘137a和第二接触孔补偿部分134上，以改善第二接触孔136a的接触特性。
图3至图7和图11至图17是展示制造图1所示显示基板的方法的示范性实施例的截面图。
参照图3，导电层(未示出)设置在底部基板120上。可用于导电层(未示出)的导电材料可包括但不限于钼、铬和铜。这些材料可单独使用或将其组合使用。导电层(未示出)被部分地蚀刻以形成栅极118b、栅极线127b和栅极焊盘137b。在图3中，导电层(未示出)可利用第一掩模(未示出)通过光刻工艺被部分地蚀刻。栅绝缘层126沉积在具有栅极118b、栅极线127b和栅极焊盘137b的底部基板120上。
参照图4，基础无定形硅层(base amorphous lilicon layer)(未示出)设置在栅绝缘层126上。N+离子被注入在基础无定形硅层(未示出)的上部，从而在栅绝缘层126上形成无定形硅层(未示出)，并且在无定形硅层(未示出)上形成N+无定形硅层(未示出)。无定形硅层(未示出)和N+无定形硅层(未示出)被部分地蚀刻，以形成主无定形硅层117a’和主N+无定形硅层117b’。主无定形硅层117a’和主N+无定形硅层117b’利用第二掩模(未示出)通过光刻工艺被部分地蚀刻。主无定形硅层117a’和主N+无定形硅层对应于栅极118b。
参照图5，第一金属层(未示出)沉积在具有主无定形硅层117a’和主N+无定形硅层117b’的栅绝缘层126上。
第二金属层(未示出)设置在第一金属层(未示出)上。第一金属层(未示出)可包括铬，并且第二金属层(未示出)可包括铝。
第一和第二金属层(未示出)被部分地蚀刻以形成源极118a、漏极118c、数据线127a和数据焊盘137a。
源极118a的第一源极金属图案128a”、漏极118c的第一漏极金属图案128c”、数据线127a的第一数据线金属图案及数据焊盘137a的第一数据金属图案137a”由第一金属层(未示出)形成。此外，源极118a的第二源极金属图案128a’、漏极118c的第二漏极金属图案128c’、数据线127a的第二数据线金属图案及数据焊盘137a的第二数据金属图案137a’由第二金属层(未示出)形成。
在图5中，第一和第二金属层(未示出)利用第三掩模(未示出)通过光刻工艺被部分地蚀刻。介于源极118a和漏极118c之间的N+无定形硅层117b’的一部分利用源极118a和漏极118c作为蚀刻掩模通过蚀刻工艺被去除，以形成具有无定形硅层117a和N+无定形硅层117b的半导体层图案117。
参照图6，钝化层116形成在具有半导体层图案117、源极118a、漏极118c、数据线127a及数据焊盘137a的栅绝缘层126上。钝化层116可通过沉积工艺形成。栅极焊盘137b和栅极线127b设置在栅绝缘层126和钝化层116下方。源极118a、漏极118c、数据线127a及数据焊盘137a位于栅绝缘层126和钝化层116之间。光致抗蚀剂膜141形成在钝化层116上。在一个示范性实施例中，光致抗蚀剂膜141可涂敷在钝化层116上。
图8是展示图7所示的第四掩模的平面图。
参照图7和图8，光致抗蚀剂膜141通过第四掩模143曝光。第四掩模143包括第一半透明部分143a、第二半透明部分143b、透明部分143c及不透明部分143d。
第一半透明部分143a对应于第一接触孔113(如图2所示)。也就是说，第一半透明部分143a对应于漏极118c的末端部分和栅绝缘层126上与漏极118c的末端部分邻接的部分。
第二半透明部分143b对应于第二接触孔136a(如图2所示)。也就是说，第二半透明部分143b对应于数据焊盘137a的末端部分和栅绝缘层126上与数据焊盘137a的末端部分邻接的部分。
第一半透明部分143a包括多个基本上彼此平行排列的第一狭缝144a。第二半透明部分143b包括多个基本上彼此平行排列的第二狭缝144b。在图7和图8中，第一狭缝144a和第二狭缝144b基本平行于数据线127a。
光致抗蚀剂膜141通过第四掩模143例如通过线扫描方法被曝光。在线扫描方法中，照射到第四掩模143上的光基本是直线形的。当第一狭缝与第二狭缝在不同方向上排列时，已通过第一狭缝的光与已通过第二狭缝的光具有不同的强度，从而钝化层116和栅绝缘层不能被均匀地蚀刻。如示范性实施例所图解，第一狭缝144a的排列方向与第二狭缝144b基本相同。已通过第一狭缝144a的光与已通过第二狭缝144b的光具有基本相同的强度，从而钝化层116和栅绝缘层126可被均匀地蚀刻。选择性的实施例包括这样的结构，其中第一半透明部分143a和第二半透明部分143b中的每一个可具有半透明材料。在图7和图8中，第一半透明部分143a和第二半透明部分143b对应于第一接触孔113和第二接触孔136a，导电图案通过第一接触孔113和第二接触孔136a分别形成在栅绝缘层126和钝化层116之间。
透明部分143c对应于栅极焊盘137b。已通过透明部分143c的光具有比已通过第一半透明部分143a和第二半透明部分143b的光更高的强度。
不透明部分143d位于第一半透明部分143a、第二半透明部分143b及透明部分143c之中。
图9是展示根据本发明的第四掩模的另一个示范性实施例的平面图。
参照图9，第四掩模143包括第一半透明部分143a’、第二半透明部分143b，、透明部分143c及不透明部分143d。第一半透明部分143a’和第二半透明部分143b’包括多个第一狭缝144a’和多个第二狭缝144b’。第一狭缝144a’和第二狭缝144b’基本平行于栅极线127b(如图1所示)。
图10是展示根据本发明的第四掩模的另一个示范性实施例的平面图。
参照图10，第四掩模143包括第一半透明部分143a”、第二半透明部分143b”，、透明部分143c及不透明部分143d。第一半透明部分143a”和第二半透明部分143b”包括多个第一狭缝144a”和多个第二狭缝144b”。第一狭缝144a”和第二狭缝144b”基本平行于像素电极112(如图1所示)的对角线方向。
参照图11，曝光的光致抗蚀剂膜141(如图7所示)被显影。显影的光致抗蚀剂膜142具有各种厚度。对应于第一半透明部分143a和第二半透明部分143b(如图8所示)的显影的光致抗蚀剂膜142的厚度d2小于对应于不透明部分143d(如图8所示)的显影的光致抗蚀剂膜142的厚度d1。对应于透明部分143c(如图8所示)的显影的光致抗蚀剂膜142的一部分被移除，以便使钝化层116被部分地暴露。
参照图12，钝化层116首先利用作为蚀刻掩模的显影的光致抗蚀剂膜142被蚀刻，以便使对应于透明部分143c(如图8所示)的钝化层116被移除。
参照图13，显影的光致抗蚀剂膜142的整个表面被移除，以减小显影的光致抗蚀剂膜142的厚度，以便使对应于第一半透明部分143a和第二半透明部分143b(如图12所示)的钝化层116被暴露出来。在一个示范性实施例中，几乎显影的光致抗蚀剂膜142的整个表面被灰化，从而以固定比率减小光致抗蚀剂膜142的厚度。在图13中，显影的光致抗蚀剂膜142(如图12所示)的厚度通过灰化工艺被减小。对应于不透明部分143d(如图7所示)的被灰化的光致抗蚀剂膜145的厚度d3小于对应于不透明部分143d(如图10所示)的显影的光致抗蚀剂膜142的厚度d1(如图12所示)。
参照图14，然后，将对应于第一接触孔113和第二接触孔136a的钝化层116以及对应于第三接触孔136b的栅绝缘层126利用灰化光致抗蚀剂膜145(如图13所示)作为蚀刻掩模第二次被蚀刻，以形成第一接触孔113、第二接触孔136a和第三接触孔136b。
将对应于栅极焊盘137b的栅极绝缘层126和钝化层116通过第一和第二蚀刻工艺被部分地移除，以形成第三接触孔136b。栅极焊盘137b通过第三接触孔136b被部分地暴露。也就是说，第三接触孔136b通过第一和第二蚀刻工艺而形成。
对应于漏极118c和数据焊盘137a的钝化层116通过第二蚀刻工艺被部分地移除，以形成第一接触孔113和第二接触孔136a，漏极118c和数据焊盘137a分别通过第一接触孔113和第二接触孔136a被部分地暴露。也就是说，第一接触孔113和第二接触孔136a通过第二蚀刻工艺而形成。在示范性实施例中，第一接触孔113和第二接触孔136a可仅通过第二蚀刻工艺而形成。
在示范性实施例中，当第一、第二和第三接触孔通过单个蚀刻工艺同时形成时，可能在第一和第二接触孔中形成侧蚀。在图8至图15所示的实施例中，第一接触孔113、第二接触孔136a和第三接触孔136b通过第一和第二蚀刻工艺而形成，以减小第一接触孔113和第二接触孔136a中侧蚀的尺寸。在其他选择性的示范性实施例中，可调整第二蚀刻工艺的时间周期以减小侧蚀。
参照图16，第一接触孔113中的第二漏极金属图案128c’和第二接触孔136a中的第二数据焊盘金属图案137a’被部分地蚀刻，以避免像素电极112(如图2所示)的透明导电材料和第二漏极金属图案128c’的铝之间的电蚀(Galvanic corrosion)，以及第一信号传输图案132a(如图2所示)的透明导电材料和第二数据焊盘金属图案137a’的铝之间的电蚀。剩余的光致抗蚀剂膜145(如图14所示)从钝化层116中剥离。
参照图17，将导电透明层(未示出)设置在具有第一接触孔113、第二接触孔136a和第三接触孔136b的钝化层116上。导电透明层(未示出)利用第五掩模通过光刻工艺被部分地蚀刻，以形成像素电极112、第一信号传输图案132a及第二信号传输图案132b。
如图3至图17所示，在制造阵列基板的方法的图解实施例中，第一接触孔113、第二接触孔136a和第三接触孔136b通过第一和第二蚀刻工艺而形成，以减小第一接触孔113和第二接触孔136a中侧蚀尺寸。
此外，对应于第一接触孔113的第四掩模143的第一狭缝144a与对应于第二接触孔136a的第四掩模143的第二狭缝144b基本平行排列，以便使钝化层116和栅绝缘层126被均匀地蚀刻。
图18是展示根据本发明的显示基板的另一个示范性实施例的平面图。图19是沿图18中的II-II’线剖取的截面图。图18和图19的显示基板除了侧蚀补偿构件与图1和图2的显示基板相同。因此，用相同的参考标号代表与图1和图2所示的相同或相似的部分，关于上述元件的进一步解释被省略。在图18和图19中，显示基板是用于显示装置的阵列基板。
参照图18和图19，阵列基板180包括底部基板120、薄膜晶体管119、数据线127a、数据焊盘137a、栅极线127b、栅极焊盘137b、存储电容器(未示出)、栅绝缘层126、半导体层图案117、像素电极112、第一信号传输图案132a、第二信号传输图案132b、第一侧蚀补偿构件148及第二侧蚀补偿构件147。数据线127a和栅极线127b形成一个像素。
薄膜晶体管119形成在底部基板120上，并包括源极118a、栅极118b、漏极118c及半导体层图案117。
栅绝缘层126包括第三接触孔136b，栅极焊盘137b通过第三接触孔136b部分暴露。
半导体层图案117对应于栅极118b形成在栅绝缘层126上。半导体层图案117包括无定形硅图案117a和N+无定形硅图案117b。无定形硅图案117a形成在栅绝缘层126上。N+无定形硅图案117b形成在无定形硅图案117a上，并包括两个彼此分开并分别对应于源极118a和漏极118c的N+无定形硅部分。
第一侧蚀补偿构件148对应于钝化层116的第一接触孔113形成在栅绝缘层126上。第一侧蚀补偿构件148包括第一底部侧蚀补偿图案148a和第一上侧蚀补偿图案148b。第一底部侧蚀补偿图案148a形成在栅绝缘层126上。第一上侧蚀补偿图案148b介于第一底部侧蚀补偿图案148a和漏极118c之间。第一底部侧蚀补偿图案148a通过第一接触孔113部分暴露。第一侧蚀补偿构件148的蚀刻率小于栅绝缘层126的蚀刻率，以减小漏极118c下方的侧蚀。
第二侧蚀补偿构件147对应于钝化层116的第二接触孔136a形成在栅绝缘层126上。第二侧蚀补偿构件147包括第二底部侧蚀补偿图案147a和第一上侧蚀补偿图案147b。第二底部侧蚀补偿图案147a形成在栅绝缘层126上。第二上侧蚀补偿图案147b介于第二底部侧蚀补偿图案147a和数据焊盘137a之间。第二底部侧蚀补偿图案147a通过第二接触孔136a部分暴露。第二侧蚀补偿构件147的蚀刻率小于栅绝缘层126的蚀刻率，以减小数据焊盘137a下方的侧蚀。
漏极118c形成在具有半导体层图案117和第一侧蚀补偿构件148的栅绝缘层126上，从而通过第一接触孔113电连接到像素电极112上。在图18和图19中，漏极118c包括第一漏极金属图案128c”和第二漏极金属图案128c’。第一漏极金属图案128c”形成在半导体层图案117和第一侧蚀补偿构件148上。第二漏极金属图案128c’形成在第一漏极金属图案128c”上。
第一漏极金属图案128c”包括第一金属。可用于第一漏极金属图案128c”的第一金属包括但不限于铬、钼和钕。这些材料可单独使用或将其组合使用。第二漏极金属图案128c’包括第二金属。可用于第二漏极金属图案128c’的第二金属包括但不限于铝和铜。这些材料可单独使用或将其组合使用。在图18和图19所示的实施例中，第一漏极金属图案128c”和第二漏极金属图案128c’分别包括铬和铝。
在选择性的示范性实施例中，漏极118c可具有单层结构或不少于三层的多层结构。第一漏极金属图案128c”的尺寸(例如某个区域)大于第二漏极金属图案128c’的尺寸，以便使第一漏极金属图案128c”的一部分通过第一接触孔113暴露出来。也就是说，第一接触孔113中的第二漏极金属图案128c’部分移除，以便第一漏极金属图案128c”的尺寸大于第二漏极金属图案128c’的尺寸。
数据焊盘137a形成在栅绝缘层126和第二侧蚀补偿构件147上以通过第二接触孔136a电连接到第一信号传输图案132a上。在图18和图19中，数据焊盘137a包括第一数据焊盘金属图案137a”和第二数据焊盘金属图案137a’。第一数据焊盘金属图案137a”形成在栅绝缘层126和第二侧蚀补偿构件147上。第二数据焊盘金属图案137a’形成在第一数据焊盘金属图案137a”上。第一数据焊盘金属图案137a”和第二数据焊盘金属图案137a’中的每一个可包括与上述第一数据金属图案128c”和第二数据金属图案128c’基本相同的材料。第一数据焊盘金属图案137c”的尺寸大于第二数据焊盘金属图案137c’的尺寸，以便第一数据焊盘金属图案137c”的一部分通过第二接触孔136a暴露出来。也就是说，第二接触孔136a中的第二数据焊盘金属图案137c’部分移除，以便第一数据焊盘金属图案137c”的尺寸大于第二数据焊盘金属图案137c’的尺寸。
钝化层116形成在栅绝缘层126上，栅绝缘层126具有薄膜晶体管119、栅极线127b、栅极焊盘137b、数据线127a、数据焊盘137a、第一侧蚀补偿构件148及第二侧蚀补偿构件147。钝化层116具有第一接触孔113、第二接触孔136a及第三接触孔136b。漏极118c的第一漏极金属图案128c”的一部分和第一侧蚀补偿构件148通过第一接触孔113暴露出来。数据焊盘137a的第一数据焊盘金属图案137a”的一部分和第二侧蚀补偿构件147通过第二接触孔136a暴露出来。第三接触孔136b形成为通过栅绝缘层126和钝化层116，并且栅极焊盘137b通过第三接触孔136b部分暴露。
像素电极112形成在钝化层116上，钝化层116具有第一接触孔113对应于该像素，以通过接触孔113电连接到漏极118c上。
在图18和图19所示的实施例中，第一侧蚀补偿构件148和第二侧蚀补偿构件147形成在栅绝缘层126上，以改善第二接触孔136a的接触特性。
图20至图30是展示制造图18所示显示基板的方法的示范性实施例的截面图。
参照图20，栅极118b、栅极线127b和栅极焊盘137b形成在底部基板120上。栅绝缘层126设置在具有栅极118b、栅极线127b和栅极焊盘137b的底部基板120上。
基础无定形硅层(未示出)设置在栅绝缘层126上。N+离子被注入在基础无定形硅层(未示出)的上部，从而在栅绝缘层126上形成无定形硅层(未示出)，并且在无定形硅层(未示出)上形成N+无定形硅层(未示出)。无定形硅层(未示出)和N+无定形硅层(未示出)被部分蚀刻，形成主无定形硅层117a’、主N+无定形硅层117b’、第一侧蚀补偿构件148及第二侧蚀补偿构件147。主无定形硅层117a’和主N+无定形硅层对应于栅极118b。第一侧蚀补偿构件148对应于第一接触孔113。第二侧蚀补偿构件147对应于第二接触孔136a。
参照图21，第一金属层(未示出)设置在具有主无定形硅层117a’、主N+无定形硅层117b’、第一侧蚀补偿构件148及第二侧蚀补偿构件147的栅绝缘层126上。第二金属层(未示出)设置在第一金属层(未示出)上。在图21中，第一金属层(未示出)包括铬，第二金属层(未示出)包括铝。
第一和第二金属层(未示出)被部分移除，以形成源极118a、漏极118c、数据线127a和数据焊盘137a。在一个示范性实施例中，第一和第二金属层(未示出)可通过蚀刻工艺部分移除。源极118a的第一源极金属图案128a”、漏极118c的第一漏极金属图案128c”、数据线127a的第一数据线金属图案及数据焊盘137a的第一数据金属图案137a”由第一金属层(未示出)形成。此外，源极118a的第二源极金属图案128a’、漏极118c的第二漏极金属图案128c’、数据线127a的第二数据线金属图案及数据焊盘137a的第二数据金属图案137a’由第二金属层(未示出)形成。
位于源极118a和漏极118c之间的主N+无定形硅层117b’的一部分被移除，以形成具有无定形硅层117a和N+无定形硅层117b的半导体图案117。在图21中，位于源极118a和漏极118c之间的主N+无定形硅层117b’的一部分可利用源极118a和漏极118c作为蚀刻掩模蚀刻，从而形成具有无定形硅层117a和N+无定形硅层117b的半导体层图案117。
参照图22，钝化层116设置在栅绝缘层126上，栅绝缘层126具有半导体层图案117、源极118a、漏极118c、数据线127a、数据焊盘137a、第一侧蚀补偿构件148及第二侧蚀补偿构件147。栅极焊盘137b和栅极线127b在栅绝缘层126和钝化层116的下方。源极118a、漏极118c、数据线127a、数据焊盘137a、第一侧蚀补偿构件148及第二侧蚀补偿构件147位于栅绝缘层126和钝化层116之间。光致抗蚀剂膜141形成在钝化层116上。在一个示范性实施例中，光致抗蚀剂膜141可涂敷在钝化层116上。
参照图23，光致抗蚀剂膜141通过第四掩模143暴露出来。第四掩模143包括第一半透明部分143a、第二半透明部分143b、透明部分143c及不透明部分143d。
第一半透明部分143a对应于第一接触孔113(如图19所示)。也就是说，第一半透明部分143a对应于漏极118c的末端部分和第一侧蚀补偿构件148与漏极118c的末端部分邻接的部分。
第二半透明部分143b对应于第二接触孔136a(如图19所示)。也就是说，第二半透明部分143b对应于数据焊盘137a的末端部分和第二侧蚀补偿构件147与数据焊盘137a的末端部分邻接的部分。
第一半透明部分143a包括多个基本上彼此平行排列的第一狭缝144a。第二半透明部分143b包括多个基本上彼此平行排列的第二狭缝144b。在图23所示的实施例中，第一狭缝144a和第二狭缝144b基本上彼此平行。光致抗蚀剂膜141通过第四掩模143例如通过线扫描方法暴露出来。在线扫描方法中，通过第四掩模143照射到光致抗蚀剂膜141上的光的剖面形状基本上是直线形的。在选择性的示范性实施例中，具有延伸的椭圆剖面形状的光可通过第四掩模143照射到光致抗蚀剂膜141上。第一狭缝144a的排列方向与第二狭缝144b基本上相同，从而使已通过第一狭缝144a的光与已通过第二狭缝144b的光具有基本相同的强度，以便使钝化层116和栅绝缘层126可被均匀蚀刻。
透明部分143c对应于栅极焊盘137b。已通过透明部分143c的光的强度大于已通过第一半透明部分143a和第二半透明部分143b的光的强度。
不透明部分143d位于第一半透明部分143a、第二半透明部分143b及透明部分143c之中。
参照图24，暴露的光致抗蚀剂膜141被显影。显影的光致抗蚀剂膜142具有各种厚度。对应于第一半透明部分143a和第二半透明部分143b(如图23所示)的显影的光致抗蚀剂膜142的厚度d2小于对应于不透明部分143d(如图23所示)的显影的光致抗蚀剂膜142的厚度d1。对应于透明部分143c(如图23所示)的显影的光致抗蚀剂膜142的一部分被移除，以便使钝化层116部分暴露。
参照图25，钝化层116首先利用显影的光致抗蚀剂膜142作为蚀刻掩模蚀刻，以便使对应于透明部分143c(如图23所示)的钝化层116被移除。
参照图26，显影的光致抗蚀剂膜142的整个表面被移除，以减小显影的光致抗蚀剂膜142的厚度，以便使对应于第一半透明部分143a和第二半透明部分143b(如图23所示)的钝化层116暴露出来。在图26所示的实施例中，显影的光致抗蚀剂膜142(如图23所示)的厚度通过灰化工艺被减小。对应于不透明部分143d的被灰化的光致抗蚀剂膜145的厚度d3小于对应于不透明部分143d的显影的光致抗蚀剂膜142的厚度d1。
参照图27和图28，将对应于第一接触孔113和第二接触孔136a的钝化层116和对应于第三接触孔136b的栅绝缘层126利用灰化光致抗蚀剂膜145(如图13所示)作为蚀刻掩模第二次被蚀刻，形成第一接触孔113、第二接触孔136a和第三接触孔136b。对应于第一接触孔113的第一侧蚀补偿构件148的上部和对应于第二接触孔136a的第二侧蚀补偿构件147的上部也可通过第二蚀刻工艺部分移除。
参照图29，第一接触孔113中的第二漏极金属图案128c’和第二接触孔136a中的第二数据焊盘金属图案137a’被部分蚀刻，以避免像素电极112(如图19所示)的透明导电材料和第二漏极金属图案128c’的铝之间的电蚀，以及第一信号传输图案132a的透明导电材料和第二数据焊盘金属图案137a’的铝之间的电蚀。剩余的光致抗蚀剂膜145(如图27所示)从钝化层116上剥离。
参照图30，像素电极112、第一信号传输图案132a和第二信号传输图案132b形成在具有第一接触孔113、第二接触孔136a和第三接触孔136b的钝化层116上。
在图20至图30所示的实施例中，第一侧蚀补偿构件148介于栅绝缘层126和漏极118c之间，以减小第一接触孔113中的侧蚀。此外，第二侧蚀补偿构件147介于栅绝缘层126和数据焊盘137a之间，以减小第二接触孔136a中的侧蚀。
图31是展示根据本发明的显示装置的示范性实施例的截面图。图31的阵列基板与图1、图2、图18和图19的阵列基板相同。因此，相同的参考标号用于代表与图1、图2、图18和图19相同或相似的部件，关于上述元件的进一步解释被省略。
参照图31，显示装置包括阵列基板180、液晶层108和滤色基板170。
滤色基板170包括上基板100、黑矩阵102、滤色片104及公共电极106。
上基板100可包括透明材料例如透明玻璃或透明石英。在图31中，上基板100包括与底部基板120基板相同的材料。
黑矩阵102形成在上基板100上，以阻挡通过液晶层108的液晶而不受控制的区域的光，从而改善图像显示质量。
在示范性实施例中，包括光致抗蚀剂的不透明有机材料形成在上基板100上，以通过光学工艺形成黑矩阵102。在一个示范性实施例中，可将包括光致抗蚀剂的不透明有机材料形成在上基板100上。不透明有机材料可包括但不限于碳黑、颜料混合物和着色剂混合物。这些材料可单独使用或将其组合使用。在一个示范性实施例中，颜料混合物可包括红颜料、绿颜料和/或蓝颜料，着色剂混合物可包括红着色剂、绿着色剂和/或蓝着色剂。在选择性的示范性实施例中，可将金属材料设置在上基板100上将其部分地蚀刻，以形成黑矩阵102。黑矩阵102的金属材料可包括但不限于铬(Cr)，氧化铬(CrOx)和氮化铬(CrNx)。这些材料可单独使用或将其组合使用。
滤色片104对应于阵列基板180的像素形成在上基板100上，以传输具有预定波长的光。滤色片104可包括具有任意颜色的部分。在一个示范性实施例中，滤色片104包括红滤色片部分，绿滤色片部分及蓝滤色片部分。滤色片104也可包括其它材料，例如光激发剂，单体，粘合剂，颜料，分散剂，溶剂和/或光致抗蚀剂。选择性的实施例包括这样的结构，其中滤色片104可在底部基板120或阵列基板180的钝化层116上。
公共电极106形成在具有黑矩阵102和滤色片104的上基板100上。公共电极106可包括透明导电材料。可用于公共电极106的透明导电材料可包括但不限于氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)、氧化锌(ZO)、氧化铟锡锌(ITZO)及无定形氧化铟锡(a-ITO)。这些材料可单独使用或将其组合使用。选择性的实施例可包括这样的结构，其中公共电极106可在底部基板120上，基本上平行于阵列基板180的像素电极112。
滤色基板170与阵列基板180由分隔物(未示出)分隔。分隔物可包括任意适于这里所述目的的形状。在一个示范性实施例中，该分隔物可以基本呈柱形和/或球形。选择性的实施例包括这样的结构，其中分隔物110可包括柱形分隔物和球形分隔物的混合。
液晶层108设置在滤色基板170和阵列基板180之间，并由密封剂(未示出)密封。液晶层108可包括垂直定向(VA)型、扭转向列型、混和扭转向列型、均匀定向型以及包括上述至少一种的任意组合。
在图1至图31所示的实施例中，薄膜晶体管119具有反向交错结构。在反向交错结构中，半导体层图案117在栅极118b上。选择性的实施例包括这样的结构，其中薄膜晶体管119可具有交错结构。在交错结构中，栅极118b在半导体层图案117上。
在示范性实施例中，侧蚀补偿部分形成在栅绝缘层上，并且钝化层的接触孔形成在导电图案上，导电图案形成在栅绝缘层和侧蚀补偿部分上，以改善接触孔的接触特性。此外，侧蚀补偿部分可形成在栅绝缘层中。
在另一个示范性实施例中，多个接触孔通过多个蚀刻工艺形成，以减小接触孔中的侧蚀。接触孔利用一个掩模形成，以降低制造显示基板的成本。
在另一个示范性实施例中，形成接触孔的掩模包括基本上彼此平行排列的狭缝，以便使钝化层和/或栅绝缘层被均匀蚀刻。
有利的是，显示装置的图像显示质量得以改善。
已参照示范性实施例描述了本发明。然而，根据前面的描述许多选择性的修改和变化对本领域普通技术人员来说是显而易见的。因此，本发明旨在覆盖落入所附权利要求的精神和范围内的所有这样的选择性的修改和变化。

Claims (17)

1、一种显示基板，包括：
基板；
第一绝缘层，形成在该基板上；
侧蚀补偿构件，形成在该第一绝缘层上，该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率；
第一电极，形成在该侧蚀补偿构件的一部分上；
第二绝缘层，形成在该第一绝缘层上，该第二绝缘层包括接触孔，该第一电极的一部分和该侧蚀补偿构件的剩余部分自该接触孔暴露；和
第一导电图案，通过该接触孔电连接到该第一电极上。
2、如权利要求1所述的显示基板，还包括设置在该第一绝缘层和该第一电极之间的半导体层图案，其中该侧蚀补偿构件包括与该半导体层图案基本上相同的材料。
3、如权利要求1所述的显示基板，其中该第一电极是薄膜晶体管的漏极，并且该第一导电图案包括像素电极。
4、如权利要求1所述的显示基板，还包括：
数据焊盘，形成在该第一绝缘层上，以通过数据线电连接到第二电极上，该第二电极与该第一电极分隔；和
第二导电图案，通过辅助接触孔电连接到该数据焊盘上，该数据焊盘和邻接该数据焊盘的该第一绝缘层通过该辅助接触孔部分暴露。
5、如权利要求4所述的显示基板，还包括辅助侧蚀补偿构件，形成在邻接该数据焊盘的该第一绝缘层上，该辅助侧蚀补偿构件通过该辅助接触孔部分暴露，并具有与该侧蚀补偿构件基本相同的厚度。
6、如权利要求1所述的显示基板，其中该第一电极包括：
第一金属图案，形成在该第一绝缘层上；和
第二金属图案，形成在该第一金属图案上。
7、如权利要求6所述的显示基板，其中该第一金属图案包括铬，而该第二金属图案包括铝。
8、如权利要求1所述的显示基板，其中该第一电极是数据焊盘，而该第一导电图案电连接到数据驱动电路上。
9、如权利要求1所述的显示基板，还包括设置在该基板和该第一绝缘层之间的栅极，其中该第一绝缘层是栅绝缘层。
10、一种制造显示基板的方法，该方法包括：
在基板上形成底部电极；
在具有该底部电极的该基板上形成第一绝缘层；
在该第一绝缘层上形成侧蚀补偿构件，该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率；
在该侧蚀补偿构件的一部分上形成第一电极；
在该第一绝缘层上形成第二绝缘层；
在该第二绝缘层上执行第一蚀刻工艺，该执行第一蚀刻工艺包括部分暴露对应于该底部电极的该第一绝缘层；
在该第一和第二绝缘层上执行第二蚀刻工艺，该执行第二蚀刻工艺包括：
形成第一接触孔，该第一电极的一部分和邻近该第一电极的该侧蚀补偿构件的剩余部分通过其暴露出来；并且
形成第二接触孔，该底部电极通过其部分暴露；并且
形成第一导电图案和第二导电图案，该第一导电图案通过该第一接触孔电连接到该第一电极上，而该第二导电图案通过该第二接触孔电连接到该底部电极上。
11、如权利要求10所述的方法，还包括：
在该第二绝缘层上形成光致抗蚀剂膜；并且
利用掩模曝光该光致抗蚀剂膜，并显影该曝光的光致抗蚀剂膜，以便对应于该底部电极的该第二绝缘层部分暴露，
其中该掩模包括：
透明部分，对应于该底部电极；
半透明部分，相邻该第一电极；和
不透明部分，设置在该透明和半透明部分之间。
12、如权利要求10所述的方法，还包括：
在该第一绝缘层上形成辅助侧蚀补偿构件，该辅助侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率；
在该辅助侧蚀补偿构件的一部分上形成第二电极，该第二电极与该第一电极分隔；并且
在该第一绝缘层上形成电连接到该第二电极上的数据线和电连接到该数据线上的数据焊盘，
其中该执行该第二蚀刻工艺还包括形成第三接触孔，该数据焊盘和相邻该数据焊盘的该辅助侧蚀补偿构件的剩余部分通过其暴露出来，并且
其中该形成该第一和第二导电图案包括形成通过该第三接触孔电连接到该数据焊盘上的第三导电图案。
13、如权利要求12所述的方法，还包括：
在该第二绝缘层上形成光致抗蚀剂膜；并且
利用掩模曝光该光致抗蚀剂膜，并显影该曝光的光致抗蚀剂膜，以便对应于该底部电极的该第二绝缘层部分暴露，
其中该掩模包括：
第一半透明部分，具有多个基本上彼此平行排列的第一狭缝，相邻该第一电极的末端部分；
第二半透明部分，具有多个基本上平行排列的第二狭缝，相邻该数据焊盘的末端部分；
透明部分，对应于该底部电极；和
不透明部分，设置在该透明和半透明部分之间。
14、如权利要求13所述的方法，其中先行的该执行第二蚀刻工艺，还包括灰化该显影的光致抗蚀剂，部分暴露对应于该第一电极的该末端部分和该数据焊盘的该末端部分的该第二绝缘层。
15、一种显示装置，包括：
阵列基板，包括：
底部基板；
栅极，形成在该底部基板上；
第一绝缘层，形成在具有该栅极的该底部基板上；
半导体层图案，形成在对应于该栅极的该第一绝缘层上；
侧蚀补偿构件，形成在该第一绝缘层上，该侧蚀补偿构件的蚀刻率小于该第一绝缘层的蚀刻率；
第一电极，形成在该第一绝缘层和该侧蚀补偿构件的一部分上；
第二电极，形成在该半导体图案上，该第二电极与该第一电极分隔；
第二绝缘层，形成在该第一绝缘层上，该第二绝缘层具有接触孔，
该第一电极的一部分和该侧蚀补偿构件的剩余部分通过其暴露出来；和
像素电极，通过该接触孔电连接到该第一电极上；
相对基板，对应于该阵列基板；和
液晶层，设置在该阵列基板和该相对基板之间。
16、如权利要求15所述的显示装置，其中该侧蚀补偿构件包括与该半导体层图案基本相同的材料。
17、如权利要求15所述的显示装置，还包括：
辅助侧蚀补偿构件，形成在该第一绝缘层上，该辅助侧蚀补偿构件的蚀刻率与该侧蚀补偿构件的蚀刻率基本相同；
数据焊盘，形成在该第一绝缘层和该辅助侧蚀补偿构件的一部分上，以通过数据线电连接到该第二电极上；和
第二导电图案，通过第二接触孔电连接到该数据焊盘上，该数据焊盘的一部分和该辅助侧蚀补偿构件的剩余部分通过该第二接触孔部分暴露。
CN2006101422881A 2005-08-05 2006-08-07 显示基板及其制造方法以及具有该显示基板的显示装置 Active CN1917221B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR71591/05 2005-08-05
KR1020050071591A KR101158903B1 (ko) 2005-08-05 2005-08-05 표시장치용 기판, 그 제조방법 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
CN1917221A true CN1917221A (zh) 2007-02-21
CN1917221B CN1917221B (zh) 2010-12-29

Family

ID=37738162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101422881A Active CN1917221B (zh) 2005-08-05 2006-08-07 显示基板及其制造方法以及具有该显示基板的显示装置

Country Status (3)

Country Link
US (1) US7851835B2 (zh)
KR (1) KR101158903B1 (zh)
CN (1) CN1917221B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014146370A1 (zh) * 2013-03-19 2014-09-25 北京京东方光电科技有限公司 阵列基板、显示面板和显示装置
CN105575978A (zh) * 2016-02-25 2016-05-11 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制造方法以及液晶显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150645A1 (ja) * 2009-06-26 2010-12-29 シャープ株式会社 液晶表示装置
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101278353B1 (ko) * 2010-05-11 2013-06-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시패널
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
KR100315209B1 (ko) * 1999-12-17 2001-11-29 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
KR100870660B1 (ko) * 2001-12-31 2008-11-26 엘지디스플레이 주식회사 패널의 합착력이 향상된 액정표시소자 및 제조방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20050019278A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014146370A1 (zh) * 2013-03-19 2014-09-25 北京京东方光电科技有限公司 阵列基板、显示面板和显示装置
US9841639B2 (en) 2013-03-19 2017-12-12 Boe Technology Group Co., Ltd. Touch display panel and fabrication method thereof, and display device
CN105575978A (zh) * 2016-02-25 2016-05-11 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制造方法以及液晶显示装置

Also Published As

Publication number Publication date
KR101158903B1 (ko) 2012-06-25
US20070045636A1 (en) 2007-03-01
US7851835B2 (en) 2010-12-14
CN1917221B (zh) 2010-12-29
KR20070016709A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
CN1272663C (zh) 液晶显示装置
CN1294622C (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN1229677C (zh) 半透射型显示器件的制造方法和半透射型显示器件
CN1917221A (zh) 显示基板及其制造方法以及具有该显示基板的显示装置
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1896821A (zh) 半透射型液晶显示装置及其制造方法
CN1875312A (zh) 具有触摸屏功能的液晶显示装置及其构造方法
CN1637503A (zh) 滤色镜基板、设置有该滤色镜的液晶显示装置及滤色镜基板的制造方法
CN1385743A (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN101055388A (zh) 共平面开关模式液晶显示器件及其制造方法
CN1743935A (zh) 显示器件的基板和具有其的液晶显示器件及其制造方法
CN1870278A (zh) 透射反射型液晶显示板及其制造方法
US11189606B2 (en) Light emitting diode panel and method for manufacturing the light emitting diode panel
CN1577015A (zh) 共平面开关型液晶显示装置及其制造方法
CN1790750A (zh) 薄膜晶体管、其制造方法、显示设备及其制造方法
CN1619396A (zh) 液晶显示器、薄膜二极管面板及其制造方法
CN1282021C (zh) 液晶显示装置及其制造方法
CN1893090A (zh) 显示基板、其制造方法和具有其的显示装置
CN1565010A (zh) 布线结构、显示器件及主动元件基板
CN1967863A (zh) 发光装置和电子仪器
CN1862331A (zh) 用于显示装置的多象限构件
CN1892267A (zh) 偏振膜、包括偏振膜的液晶显示器及其制造方法
CN1991508A (zh) 液晶显示器件及其制造方法
CN1215361C (zh) 液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.