CN107302030B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN107302030B
CN107302030B CN201610421390.9A CN201610421390A CN107302030B CN 107302030 B CN107302030 B CN 107302030B CN 201610421390 A CN201610421390 A CN 201610421390A CN 107302030 B CN107302030 B CN 107302030B
Authority
CN
China
Prior art keywords
insulating layer
layer
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610421390.9A
Other languages
English (en)
Other versions
CN107302030A (zh
Inventor
李冠锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN202011093173.4A priority Critical patent/CN112133710A/zh
Publication of CN107302030A publication Critical patent/CN107302030A/zh
Application granted granted Critical
Publication of CN107302030B publication Critical patent/CN107302030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明是关于一种显示设备，包括：一基板；一栅极绝缘层，设于基板上；一第一有源层，设于栅极绝缘层上，其中第一有源层为一多晶硅层；一第一绝缘层，设于第一有源层与栅极绝缘层上；第二有源层，设于第一绝缘层上，其中第二有源层为一金属氧化物层；一第一源极、一第一漏极、一第二源极及一第二漏极，其中，第一源极及第一漏极设于第一绝缘层上且通过多个通孔以与第一有源层电性连接，而第二源极及第二漏极设于第二有源层上并与第二有源层电性连接；以及一显示介质，位于基板上。

Description

显示设备
技术领域
本发明的主要目的在提供一种显示设备，尤指一种同时包含有低温多晶硅薄膜晶体管单元及金属氧化物薄膜晶体管单元的显示设备。
背景技术
随着显示器技术不断进步，所有的显示面板均朝体积小、厚度薄、重量轻等趋势发展，故目前市面上主流的显示器装置已由以往的阴极射线管发展成薄型显示器，如液晶显示面板、有机发光二极管显示面板或无机发光二极管显示面板等。其中，薄型显示器可应用的领域相当多，举凡日常生活中使用的手机、笔记本电脑、摄影机、照相机、音乐播放器、移动导航装置、电视等显示面板，大多数均使用该些显示面板。
虽然液晶显示设备或有机发光二极管显示设备已为市面上常见的显示设备，特别是液晶显示设备的技术更是相当成熟，但随着显示设备不断发展且消费者对显示设备的显示质量要求日趋提高，各家厂商无不极力发展出具有更高显示质量的显示设备。其中，除了显示区上的薄膜晶体管结构外，非显示区中的栅极驱动电路区域所使用的薄膜晶体管组件结构，也为影响显示设备整体效率的因素的一。
若显示区与栅极驱动电路区域均使用薄膜晶体管组件，两者若为不同薄膜晶体管组件时，两者的工艺会相互影响，也会造成显示设备整体的工艺复杂化(例如：需更多次化学气相沉积工艺)。有鉴于此，目前仍需针对显示区与栅极驱动电路区域的薄膜晶体管组件结构进行改良，以在具有良好薄膜晶体管组件特性下，简化两者的工艺及结构。
发明内容
本发明的主要目的在提供一种显示设备，其同时包含有低温多晶硅薄膜晶体管单元及金属氧化物薄膜晶体管单元。
于本发明的一实施例中，显示设备可包括：一基板；一第一栅极及一第二栅极，设于该基板上；一栅极绝缘层，设于该基板、该第一栅极及该第二栅极上；一第一有源层，设于该栅极绝缘层上且与该第一栅极对应，其中该第一有源层包含一多晶硅层；一第一绝缘层，设于该第一有源层及该栅极绝缘层上；一第二有源层，设于该第一绝缘层上且与该第二栅极对应，其中该第二有源层包含一金属氧化物层；一第一源极、一第一漏极、一第二源极及一第二漏极，其中，该第一源极及该第一漏极设于该第一绝缘层上且通过多个通孔以与该第一有源层电性连接，而该第二源极及该第二漏极设于该第二有源层上并与该第二有源层电性连接；其中，该第一栅极、该栅极绝缘层、该第一有源层、该第一绝缘层、该第一源极及该第一漏极构成一第一薄膜晶体管单元，而该第二栅极、该栅极绝缘层、该第一绝缘层、该第二有源层、该第二源极及该第二漏极构成一第二薄膜晶体管单元；以及一显示介质，位于该基板上。
于本发明的另一实施例中，显示设备可一基板；一第一栅极，设于该基板上；一栅极绝缘层，设于该基板及该第一栅极上；一第一有源层，设于该栅极绝缘层上且与该第一栅极对应，其中该第一有源层包含一多晶硅层；一第二栅极，设于该栅极绝缘层上；一第一绝缘层，设于该第一有源层及该第二栅极上；一第二有源层，设于该第一绝缘层上且与该第二栅极对应，其中该第二有源层包含一金属氧化物层；一第一源极、一第一漏极、一第二源极及一第二漏极，其中，该第一源极及该第一漏极设于该第一绝缘层上且通过多个通孔以与该第一有源层电性连接，而该第二源极及该第二漏极设于该第二有源层上并与该第二有源层电性连接；其中，该第一栅极、该栅极绝缘层、该第一有源层、该第一绝缘层、该第一源极及该第一漏极构成一第一薄膜晶体管单元，而该第二栅极、该第一绝缘层、该第二有源层、该第二源极及该第二漏极构成一第二薄膜晶体管单元；以及一显示介质，位于该基板上。
由前述可知，本发明的显示设备同时包括第一有源层为多晶硅层的第一薄膜晶体管单元及第二有源层为金属氧化物层的第二薄膜晶体管单元。特别是，通过调整第一及第二有源层与栅极绝缘层及第一绝缘层的层与层间的关系，可使得基板上组件结构更加简化，并可简化形成第一及第二薄膜晶体管单元的工艺；同时，所制得的第一及第二薄膜晶体管单元，仍能保有良好的薄膜晶体管单元特性。
附图说明
图1A是本发明实施例1的显示设备的上视图；
图1B是本发明实施例1的显示设备的剖面示意图；
图2A至图2G是本发明实施例1的显示设备的基板上组件的制作流程剖面示意图；
图3A至图3E是本发明实施例2的显示设备的基板上组件的制作流程剖面示意图；
图4是本发明实施例2的显示设备的剖面示意图；
图5A至图5H是本发明实施例3的显示设备的基板上组件的制作流程剖面示意图；
图6A是本发明实施例4的显示设备的剖面示意图；
图6B是本发明实施例4的显示设备的第二薄膜晶体管单元中的部分层别上视图；
图7A至图7G是本发明实施例5的显示设备的基板上组件的制作流程剖面示意图；
图8A是本发明实施例6的显示设备的剖面示意图；
图8B是本发明实施例6的显示设备的第二薄膜晶体管单元中的部分层别上视图；
图9是本发明实施例7的显示设备的剖面示意图；
图10是本发明实施例8的显示设备的剖面示意图；
图11是本发明实施例9的显示设备的剖面示意图；
【符号说明】
1 第一基板 11 基板
121 第一栅极 122，122’ 第二栅极
123 第一导电层 124 第二导电层
125 扫描线 125a 通孔
13 栅极绝缘层 131 底栅极绝缘层
132 顶栅极绝缘层 14 非晶硅层
14’ 多晶硅层 141 源极区
142 漏极区 143 沟道区
145 非晶硅层 146 经掺杂的非晶硅层
15 第一绝缘层 151 第一底绝缘层
152 第一顶绝缘层 16 第二有源层
171 第一源极 171a，172a 通孔
172 第一漏极 173 第二源极
174 第二漏极 175 第四导电层
18 第二绝缘层 19 像素电极
19a 接触孔 2 第二基板
21，21’，22 掩模 3 显示介质层
AA 显示区 B 外围区
H1，H2 距离 TFT1 第一薄膜晶体管单元
TFT2 第二薄膜晶体管单元 SL 扫描线
具体实施方式
以下是通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用，本说明书中的各顶细节也可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
再者，说明书与权利要求中所使用的序数例如”第一”、”第二”等的用词，以修饰权利要求的组件，其本身并不意含及代表该请求组件有任何之前的序数，也不代表某一请求组件与另一请求组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。
实施例1
图1A及图1B分别为本实施例的显示设备上视图及剖面示意图。其中，本实施例的显示设备包括：一第一基板1；一第二基板2，与第一基板1相对设置；以及一显示介质层3，设置于第一基板1与第二基板2间。其中，显示设备可包括：一显示区AA；以及一外围区B，围绕显示区AA设置。在此，所谓的外围区B即走线分布的区域，例如：栅极驱动电路区域；而所谓的显示区AA则为像素单元所分布的区域。
图2A至图2G是本实施例的显示设备的基板上组件的制作流程剖面示意图，例如是第一基板1上的组件制作流程。首先，如图2A所示，提供一基板11，并于基板11上形成一第一栅极121及一第二栅极122。在此，基板11使用例如玻璃、塑料、可挠性材质等基材材料所制成；而第一栅极121及第二栅极122可使用如Cu或Al等金属材料所制成。而后，于基板11、第一栅极121及第二栅极122形成一栅极绝缘层13。于本实施例中，栅极绝缘层13包括一底栅极绝缘层131及一顶栅极绝缘层132，底栅极绝缘层131设于基板11与顶栅极绝缘层132间，且底栅极绝缘层131的材料为氮化硅，而顶栅极绝缘层132的材料为氧化硅。接着，再于栅极绝缘层13上形成一非晶硅层14。
如图2B所示，通过一激光烧结工艺及一沟道掺杂工艺，而可将非晶硅层14转换成多晶硅层14’。接着，如图2C所示，利用以光刻胶制成的掩模21图案化多晶硅层14’，且所形成的多晶硅层14’对应第一栅极121。而后，如图2D所示，再另用掩模21′，进行n+或p+掺杂工艺，而可使图2C的多晶硅层14’转换成包括掺杂的源极区141、漏极区142及一沟道区143；其中，沟道区143位于源极区141、漏极区142间。
移除掩模21后，如图2E所示，于第一有源层(多晶硅层14′(参照图2C)，包括源极区141、漏极区142及沟道区143)与栅极绝缘层13上形成一第一绝缘层15。于本实施例中，第一绝缘层15包括一第一底绝缘层151及一第一顶绝缘层152，第一底绝缘层151设于栅极绝缘层13与第一顶绝缘层152间；其中，第一底绝缘层151的材料为氮化硅，而第一顶绝缘层152的材料为氧化硅。而后，再于第一绝缘层15上且对应第二栅极122的区域形成一图案化后的第二有源层16；其中，第二有源层16为一氧化金属层，如IGZO层。
如图2F所示，再于第一有源层(多晶硅层14′(参照图2C)，包括源极区141，漏极区142及沟道区143)、第一绝缘层15及第二有源层16上形成一第一源极171、一第一漏极172、一第二源极173及一第二漏极174，且第一源极171、第一漏极172、第二源极173及第二漏极174的材料可例如为Cu或Al。其中，第一源极171及第一漏极172设于第一绝缘层15上且分别通过通孔171a，172a以与多晶硅层14′(参照图2C)的源极区141及漏极区142电性连接，而第二源极173及第二漏极174设于第二有源层16上并与第二有源层16电性连接。
接着，如图2G所示，于第一源极171、第一漏极172、第二源极173及第二漏极174上形成一第二绝缘层18，再于第二绝缘层18上形成一像素电极19，且像素电极19通过一接触孔19a以与第二漏极174电性连接。在此，第二绝缘层18可具有由氧化硅所组成的单层结构、或具有下层为氧化硅而上层为氮化硅的双层结构、或具有前述双层结构外还层迭一有机材料层的多层结构。此外，像素电极19的材料可使用如ITO、IZO等透明导电氧化物。
经由前述工艺，则完成基板11上的组件制作。如图2G所示，本实施例的显示设备包括：一基板11；一第一栅极121及一第二栅极122，设于基板11上；一栅极绝缘层13，设于基板11、第一栅极121及第二栅极122上；一第一有源层(多晶硅层14′(参照图2C)，包括源极区141、漏极区142及沟道区143)，设于栅极绝缘层13上且与第一栅极121对应；一第一绝缘层15，设于第一有源层与栅极绝缘层13上；一第二有源层16，设于第一绝缘层15上且与第二栅极122对应，其中第二有源层16为一金属氧化物层(于本实施例中，为IGZO层)；以及一第一源极171、一第一漏极172、一第二源极173及一第二漏极174，其中，第一源极171及第一漏极172设于第一绝缘层15上且通过通孔171a，172a以与第一有源层的源极区141及漏极区142电性连接，而第二源极173及第二漏极174设于第二有源层16上并与第二有源层16电性连接；其中，第一栅极121、栅极绝缘层13、第一有源层14′、第一绝缘层15、第一源极171及第一漏极172构成一第一薄膜晶体管单元TFT1，而第二栅极122、栅极绝缘层13、第一绝缘层15、第二有源层16、第二源极173及第二漏极174构成一第二薄膜晶体管单元TFT2。
于本实施例中，显示设备同时包括第一有源层为多晶硅层的第一薄膜晶体管单元TFT1及第二有源层16为金属氧化物层的第二薄膜晶体管单元TFT2。特别是，于本实施例中，通过调整第一有源层及第二有源层16与栅极绝缘层13及第一绝缘层15的层与层间的关系，可减少工艺步骤，并避免形成低温多晶硅薄膜晶体管单元(即第一薄膜晶体管单元TFT1)与氧化金属(如：IGZO)薄膜晶体管单元(即第二薄膜晶体管单元TFT2)两者工艺相互影响。同时，于所得到的显示设备中，基板11上的组件结构可更加简化。
进一步来说，氧化金属薄膜晶体管单元TFT2的第二栅极122与第二有源层16间有较厚的绝缘层厚度，也就是说第一薄膜晶体管单元TFT1的第一栅极与第一有源层(多晶硅层14′，参照图2C)之间的距离H1小于第二薄膜晶体管单元TFT2的第二栅极122与该第二有源层16之间的距离H2。
此外，由于第一薄膜晶体管单元TFT1及第二薄膜晶体管单元TFT2均为底栅极结构的薄膜晶体管单元，故于基板11上可无须额外设置遮光层，而可减少工艺步骤并简化组件结构。
特别是，于本实施例的显示设备中，如图2G所示，栅极绝缘层13包括一底栅极绝缘层131及一顶栅极绝缘层132，底栅极绝缘层131设于基板11与顶栅极绝缘层132间，且底栅极绝缘层131的材料为氮化硅，而顶栅极绝缘层132的材料为氧化硅。此外，第一绝缘层15包括一第一底绝缘层151及一第一顶绝缘层152，第一底绝缘层151设于栅极绝缘层13与第一顶绝缘层152间，且第一底绝缘层151的材料为氮化硅，而第一顶绝缘层152的材料为氧化硅。因此，于本实施例的显示设备中，由多晶硅材料所形成的第一有源层(多晶硅层14′(参照图2C)，包括源极区141、漏极区142及沟道区143)其上方由氮化硅所形成的第一底绝缘层151所覆盖，故能维持低温多晶硅薄膜晶体管单元的组件特性；而由氧化金属(如：IGZO)层所形成的第二有源层16则设于由氧化硅所形成的第一顶绝缘层152上，故能维持氧化金属薄膜晶体管单元的组件特性。
此外，如图1A、图1B及图2G所示，于本实施例的显示设备中，第一薄膜晶体管单元TFT1设于外围区B中，以作为线路开关用；而第二薄膜晶体管单元TFT2设于显示区AA中，以作为像素电极19开关用。
实施例2
于实施例1中，如图2G所示，第一栅极121及第二栅极122的材料相同，可为Cu或Al。本实施例的显示设备的结构与实施例1相似，除了第一栅极121及第二栅极122的结构与材料不同。
图3A至3E是本实施例的显示设备的基板上第一栅极、第二栅极的制作流程剖面示意图。首先，如图3A所示，提供一基板11，其上方依次形成有一第一导电层123及一第二导电层124。而后，利用例如半色调掩模(half tone mask)于预定形成第一薄膜晶体管单元TFT1的区域形成由光刻胶制成的第一掩模21，并于预定形成第二薄膜晶体管单元TFT2的区域形成由光刻胶制成的第二掩模22。接着，如图3B所示，蚀刻第一导电层123及第二导电层124；再灰化(ash)掩模21，22，如图3C所示；并以蚀刻方式移除预定形成第一薄膜晶体管单元TFT1的区域的第二导电层124，如图3D所示。最后，移除掩模22，则完成本实施例的第一栅极121及第二栅极122。
于形成第一栅极121及第二栅极122后，薄膜晶体管单元的工艺均与实施例1相似(如图2A至图2G所示)，故在此不再赘述。
经由前述工艺后，则可得到本实施例的显示设备。如图4所示，本实施例的显示设备与实施例1的不同点在于，于本实施例中，第一栅极121由一第一导电层123所形成，第二栅极122由第一导电层123及一第二导电层124依次层迭于基板11上所形成，且第二导电层124完全覆盖第一导电层123。于本实施例中，第一导电层123的材料较佳选用如Ti、Cr、Mo等高耐热性金属材料或如ITO、IZO等透明导电氧化物；如此可避免后续形成多晶硅的激光工艺破坏到第一栅极121；而第二导电层124除了可选用如Ti、Cr、Mo等高耐热性金属材料或透明导电氧化物外，也可选用如Cu或Al等金属材料。
因此，于本实施例中，由于第一栅极121仅由第一导电层123所制成，故可减少第一栅极121的厚度，使得第一栅极121的厚度小于第二栅极122的厚度。同时，因第一导电层123是选用高耐热性金属材料或透明导电氧化物，故可避免第一栅极121因后续激光工艺受到损坏。
实施例3
本实施例的显示设备的结构与实施例1差异的处在于基板11上方的组件不同。图5A至图5H是本实施例的显示设备的基板上组件的制作流程剖面示意图。首先，如图5A所示，提供一基板11，并于基板11上形成一第一栅极121。在此，基板11使用例如玻璃、塑料、可挠性材质等基材材料所制成；而第一栅极121可选用如Ti、Cr、Mo等高耐热性金属材料或透明导电氧化物所制成。
如图5B所示，于基板11及第一栅极121形成一栅极绝缘层13。于本实施例中，栅极绝缘层13包括一底栅极绝缘层131及一顶栅极绝缘层132，底栅极绝缘层131设于基板11与顶栅极绝缘层132间，且底栅极绝缘层131的材料为氮化硅，而顶栅极绝缘层132的材料为氧化硅。而后，再于栅极绝缘层13上形成一非晶硅层14。
如图5C所示，通过一激光烧结工艺及一沟道掺杂工艺，而可将非晶硅层14转换成多晶硅层14’。接着，如图5D所示，利用以光刻胶制成的掩模21图案化多晶硅层14’，令多晶硅层14’是对应第一栅极121设置，并再利用掩模21(可以跟图案化多晶硅层14′时的掩模相同，或是另外形成的掩模21)，进行n+或p+掺杂工艺，而可使多晶硅层14’包括源极区141、漏极区142及一沟道区143，如图5D所示。
移除掩模21后，如图5E所示，于栅极绝缘层13上形成一第二栅极122，其可使用如Cu或Al等金属材料所制成。接着，再于多晶硅层14′(包括源极区141、漏极区142及沟道区143)(参照图5C)及第二栅极122形成一第一绝缘层15。于本实施例中，第一绝缘层15包括一第一底绝缘层151及一第一顶绝缘层152，第一底绝缘层151设于栅极绝缘层13与第一顶绝缘层152间；其中，第一底绝缘层151的材料为氮化硅，而第一顶绝缘层152的材料为氧化硅。而后，再于第一绝缘层15上且对应第二栅极122的区域形成一第二有源层16；其中，第二有源层16为一氧化金属层，如IGZO层。
如图5G及图5H所示，后续形成第一源极171、第一漏极172、第二源极173、第二漏极174、一第二绝缘层18及一像素电极19的工艺均与实施例1相似，故在此不再最述。
经由前述工艺，则完成基板11上的组件制作。如图5H所示，本实施例的显示设备包括：一基板11；一第一栅极121，设于基板11上；一栅极绝缘层13，设于基板11及第一栅极121上；一第一有源层(多晶硅层，包括源极区141、漏极区142及沟道区143)，设于栅极绝缘层13上且与第一栅极121对应，其中第一有源层为一多晶硅层；一第二栅极122，设于栅极绝缘层13上；一第一绝缘层15，设于第一有源层及第二栅极122上；一第二有源层16，设于第一绝缘层15上且与第二栅极122对应，其中第二有源层16为一金属氧化物层(于本实施例中，为IGZO层)；以及一第一源极171、一第一漏极172、一第二源极173及一第二漏极174，其中，第一源极171及第一漏极172设于第一绝缘层15上且通过通孔171a，172a以与第一有源层的源极区141及漏极区142电性连接，而第二源极173及第二漏极174设于第二有源层16上并与第二有源层16电性连接；其中，第一栅极121、栅极绝缘层13、第一有源层(多晶硅层14′，参照图5C)、第一绝缘层15、第一源极171及第一漏极172构成一第一薄膜晶体管单元TFT1，而第二栅极122、第一绝缘层15、第二有源层16、第二源极173及第二漏极174构成一第二薄膜晶体管单元TFT2。
与实施例1的显示设备相同，于本实施例中，显示设备同时包括第一有源层为多晶硅层的第一薄膜晶体管单元TFT1及第二有源层16为金属氧化物层的第二薄膜晶体管单元TFT2。本实施例及实施例1的显示设备结构最大的不同点在于，于本实施例中，第二栅极122形成于栅极绝缘层13上，如图5H所示；而于实施例1中，第二栅极122形成于栅极绝缘层13下方，如图2G所示。此外，本实施例及实施例1的显示设备结构另一的不同点在于，于本实施例中，第一栅极121采用如Ti、Cr、Mo等高耐热性金属材料或透明导电氧化物所制成，而可避免第一栅极121受到激光工艺而损坏，并可减少第一栅极121的厚度。
实施例4
图6A是本实施例的显示设备的剖面示意图；而图6B是第二薄膜晶体管单元中的部分层别上视图，其显示第二栅极122’、扫描线125、第二有源层16、第二源极173及第二漏极174间的关系。本实施例的显示设备的结构与实施例3相似，除了下述不同点。
于实施例3中，第二栅极122可使用如Cu或Al等金属材料所制成，如图5H所示。然而，于本实施例中，第二栅极122’的材料为多晶硅。更具体而言，于形成第一有源层(多晶硅层，包括源极区141、漏极区142及沟道区143)时，多晶硅还形成于预定形成第二薄膜晶体管单元TFT2的区域上；而形成在第二薄膜晶体管单元TFT2区域上的多晶硅还进行n+重掺杂，以形成本实施例的第二栅极122’。
此外，于本实施例中，于形成第一源极171、第一漏极172、第二源极173及第二漏极174的同时，还于第一绝缘层15上形成扫描线125，且扫描线125通过一通孔125a以与第二栅极122’电性连接。
实施例5
本实施例的显示设备的结构与实施例1相似，除了第二栅极122的结构与材料不同。
图7A至7G是本实施例的显示设备的基板上组件的制作流程剖面示意图。首先，如图7A所示，提供一基板11，其上方依次形成有一第一导电层123及一第二导电层124。而后，利用半色调掩模于预定形成第一薄膜晶体管单元TFT1的区域形成由光刻胶制成的第一掩模21，并于预定形成第二薄膜晶体管单元TFT2及扫描线SL的区域形成第一掩模22。接着，如图7B所示，蚀刻第一导电层123及第二导电层124；再灰化掩模21，22，并以蚀刻方式移除预定形成第一薄膜晶体管单元TFT1及第二薄膜晶体管单元TFT2的区域的第二导电层124，如图7C所示。最后，移除掩模22，则完成本实施例的第一栅极121及第二栅极(位于第二薄膜晶体管单元TFT2的区域的第一导电层123及第二导电层124)，如图7D所示。
于本实施例中，第一栅极121是由第一导电层123所形成，第二栅极由第一导电层123及第二导电层124依序层迭于基板11上所形成，且第二导电层124部分覆盖第一导电层123。其中，第二薄膜晶体管单元TFT2区域的第二栅极由第一导电层123所组成，而扫描线SL区域的第二栅极由第一导电层123及第二导电层124所组成。第一导电层123的材料包括Ti、Cr、Mo或透明导电氧化物，而第二导电层124的材料包括Cu、Al、Ti、Cr、Mo或透明导电氧化物。
于形成第一栅极121及第二栅极后，使用与实施例1相似的工艺，依次形成第一有源层(多晶硅层，包括源极区141、漏极区142及沟道区143)、第一绝缘层15及第二有源层16，如图7D及图7E所示。其中，第二导电层124部分覆盖第一导电层123，且未覆盖第二导电层124的第一导电层123的区域与第二有源层16对应。
而后，如图7F所示，使用与实施例1相似的工艺，形成第一源极171、第一漏极172、第二源极173及第二漏极174；除了材料及结构有所差异。于本实施例中，第一源极171及第一漏极172、第二源极173及第二漏极174由一如Ti、Cr、Mo或透明导电氧化物的第三导电层所形成；且一如Cu或Al的第四导电层175部分覆盖第二源极173及第二漏极174的至少一者。于本实施例中，第四导电层175形成于第二源极173上，以作为一资料线。
最后，如图7G所示，使用与实施例1相似的工艺，形成第二绝缘层18及像素电极19，则完成本实施例基板11上各组件的制作。
实施例6
图8A是本实施例的显示设备的剖面示意图；而图8B是第二薄膜晶体管单元中的部分层别上视图，其显示第二栅极的第二导电层124、第二有源层16、第二源极173、第二漏极174及第四导电层175间的关系。本实施例与实施例5工艺及结构相似，除了下述不同点。
首先，于第二薄膜晶体管单元TFT2的区域中，第二导电层124完全覆盖第一导电层123；而此部分则可采用如实施例2的图3A至图3E的工艺所形成。此外，于第二薄膜晶体管单元TFT2的区域中，一如Cu或Al的第四导电层175除了如实施例5部分覆盖于第二源极173上外，更部分覆盖第二漏极174。
实施例7
图9是本实施例的显示设备的剖面示意图。本实施例与实施例6工艺及结构相似，除了第四导电层175仅形成于第二源极173上，而未形成于第二漏极174上。
实施例8
图10是本实施例的显示设备的剖面示意图。本实施例与实施例1工艺及结构相似，除了下述不同点。
于本实施例的显示设备中，在第一薄膜晶体管单元TFT1上，第一有源层可还包括一非晶硅层145及一经掺杂的非晶硅层146，其中非晶硅层145及经掺杂的非晶硅层146是依次设于多晶硅层的源极区141、漏极区142上。藉此，可降低低温多晶硅薄膜晶体管单元的漏电流。
实施例9
图11是本实施例的显示设备的剖面示意图。本实施例与实施例9工艺及结构相似，除了非晶硅层145更设于多晶硅层的沟道区143上。
前述实施例8及9的非晶硅层145及经掺杂的非晶硅层146，除了可设置于实施例1的显示设备上，也可设置于实施例1至7的显示设备上。
于本发明中，前述实施例所制得的显示设备，可与触控面板合并使用，而做为一触控显示设备。同时，本发明前述实施例所制得的显示设备或触控显示设备，可应用于本技术领域已知的任何需要显示屏幕的电子装置上，如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、移动导航装置、电视等需要显示影像的电子装置上。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求所述为准，而非仅限于上述实施例。

Claims (17)

1.一种显示设备，其特征在于，包括：
一基板；
一第一栅极及一第二栅极，设于该基板上；
一栅极绝缘层，设于该基板、该第一栅极及该第二栅极上；
一第一有源层，设于该栅极绝缘层上且与该第一栅极对应，其中该第一有源层包含一多晶硅层；
一第一绝缘层，设于该第一有源层及该栅极绝缘层上，其中该第一绝缘层包括一第一底绝缘层及一第一顶绝缘层，该第一底绝缘层设于该栅极绝缘层与该第一顶绝缘层间，且该第一底绝缘层的材料为氮化硅，而该第一顶绝缘层的材料为氧化硅；
一第二有源层，设于该第一绝缘层上且与该第二栅极对应，其中该第二有源层包含一金属氧化物层；
一第一源极、一第一漏极、一第二源极及一第二漏极，其中，该第一源极及该第一漏极设于该第一绝缘层上且通过多个通孔以与该第一有源层电性连接，而该第二源极及该第二漏极设于该第二有源层上并与该第二有源层电性连接；
一导电层，其中该导电层覆盖该第二源极和该第二漏极；
其中，该第一栅极、该栅极绝缘层、该第一有源层、该第一绝缘层、该第一源极及该第一漏极构成一第一薄膜晶体管单元，而该第二栅极、该栅极绝缘层、该第一绝缘层、该第二有源层、该第二源极及该第二漏极构成一第二薄膜晶体管单元；以及
一显示介质，位于该基板上；
其中该显示设备包括一显示区及一外围区，该外围区是围绕该显示区设置，该第一薄膜晶体管单元设于该外围区中，而该第二薄膜晶体管单元设于该显示区中。
2.如权利要求1所述的显示设备，其特征在于，其中该第一栅极与该第一有源层之间的距离小于该第二栅极与该第二有源层之间的距离。
3.如权利要求1所述的显示设备，其特征在于，该外围区包括一栅极驱动电路区域。
4.如权利要求1所述的显示设备，其特征在于，其中该栅极绝缘层包括一底栅极绝缘层及一顶栅极绝缘层，该底栅极绝缘层设于该基板与该顶栅极绝缘层间，且该底栅极绝缘层的材料为氮化硅，而该顶栅极绝缘层的材料为氧化硅。
5.如权利要求1所述的显示设备，其特征在于，其中该第一栅极由一第一导电层所形成，该第二栅极是由该第一导电层及一第二导电层层迭于该基板上所形成。
6.如权利要求1所述的显示设备，其特征在于，其中该第一栅极的厚度小于该第二栅极的厚度。
7.如权利要求5所述的显示设备，其特征在于，其中该第二导电层部分覆盖该第一导电层，且未覆盖该第二导电层的该第一导电层的区域与该第二有源层对应。
8.如权利要求1所述的显示设备，其特征在于，其中该多晶硅层包括一源极区、一漏极区及一沟道区，该沟道区位于该源极区、该漏极区之间，该源极区、该漏极区分别与该第一源极及该第一漏极电性连接；且该第一有源层还包括一非晶硅层设于该多晶硅层上。
9.如权利要求1所述的显示设备，其特征在于，该第一源极、该第一漏极、该第二源极及该第二漏极包括Ti。
10.如权利要求1所述的显示设备，其特征在于，该导电层包括Al。
11.一种显示设备，其特征在于，包括：
一基板；
一第一栅极，设于该基板上；
一栅极绝缘层，设于该基板及该第一栅极上；
一第一有源层，设于该栅极绝缘层上且与该第一栅极对应，其中该第一有源层包含一多晶硅层；
一第二栅极，设于该栅极绝缘层上；
一第一绝缘层，设于该第一有源层及该第二栅极上，其中该第一绝缘层包括一第一底绝缘层及一第一顶绝缘层，该第一底绝缘层设于该栅极绝缘层与该第一顶绝缘层间，且该第一底绝缘层的材料为氮化硅，而该第一顶绝缘层的材料为氧化硅；
一第二有源层，设于该第一绝缘层上且与该第二栅极对应，其中该第二有源层包含一金属氧化物层；
一第一源极、一第一漏极、一第二源极及一第二漏极，其中，该第一源极及该第一漏极设于该第一绝缘层上且通过多个通孔以与该第一有源层电性连接，而该第二源极及该第二漏极设于该第二有源层上并与该第二有源层电性连接；
一导电层，其中该导电层覆盖该第二源极和该第二漏极；
其中，该第一栅极、该栅极绝缘层、该第一有源层、该第一绝缘层、该第一源极及该第一漏极构成一第一薄膜晶体管单元，而该第二栅极、该第一绝缘层、该第二有源层、该第二源极及该第二漏极构成一第二薄膜晶体管单元；以及
一显示介质，位于该基板上；
其中该显示设备包括一显示区及一外围区，该外围区是围绕该显示区设置，该第一薄膜晶体管单元设于该外围区中，而该第二薄膜晶体管单元设于该显示区中。
12.如权利要求11所述的显示设备，其特征在于，该外围区包括一栅极驱动电路区域。
13.如权利要求11所述的显示设备，其特征在于，其中该栅极绝缘层包括一底栅极绝缘层及一顶栅极绝缘层，该底栅极绝缘层设于该基板与该顶栅极绝缘层间，且该底栅极绝缘层的材料为氮化硅，而该顶栅极绝缘层的材料为氧化硅。
14.如权利要求11所述的显示设备，其特征在于，其中该多晶硅层包括一源极区、一漏极区及一沟道区，该沟道区位于该源极区、该漏极区的间，该源极区、该漏极区分别与该第一源极及该第一漏极电性连接；且该第一有源层还包括一非晶硅层，其中该非晶硅层设于该多晶硅层上。
15.如权利要求11所述的显示设备，其特征在于，其中该第一栅极的厚度小于该第二栅极的厚度。
16.如权利要求11所述的显示设备，其特征在于，该第一源极、该第一漏极、该第二源极及该第二漏极包括Ti。
17.如权利要求11所述的显示设备，其特征在于，该导电层包括Al。
CN201610421390.9A 2016-04-08 2016-06-15 显示设备 Active CN107302030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011093173.4A CN112133710A (zh) 2016-04-08 2016-06-15 显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662319965P 2016-04-08 2016-04-08
US62/319,965 2016-04-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011093173.4A Division CN112133710A (zh) 2016-04-08 2016-06-15 显示设备

Publications (2)

Publication Number Publication Date
CN107302030A CN107302030A (zh) 2017-10-27
CN107302030B true CN107302030B (zh) 2020-11-03

Family

ID=60052665

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202011093173.4A Pending CN112133710A (zh) 2016-04-08 2016-06-15 显示设备
CN201610421390.9A Active CN107302030B (zh) 2016-04-08 2016-06-15 显示设备
CN201610878503.8A Pending CN107275334A (zh) 2016-04-08 2016-10-09 显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011093173.4A Pending CN112133710A (zh) 2016-04-08 2016-06-15 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610878503.8A Pending CN107275334A (zh) 2016-04-08 2016-10-09 显示设备

Country Status (2)

Country Link
CN (3) CN112133710A (zh)
TW (1) TWI606283B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
CN109671720B (zh) 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109920855B (zh) * 2019-02-13 2020-11-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN110534531A (zh) * 2019-08-30 2019-12-03 京东方科技集团股份有限公司 一种驱动背板及其制备方法、显示面板
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN111668236A (zh) 2020-06-08 2020-09-15 Tcl华星光电技术有限公司 阵列基板及其制备方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395141A (zh) * 2001-06-22 2003-02-05 Lg.菲利浦Lcd株式会社 电发光屏板
CN101022121A (zh) * 2006-02-14 2007-08-22 三星电子株式会社 有机发光装置及其制造方法
CN101681931A (zh) * 2007-08-09 2010-03-24 夏普株式会社 电路基板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957942B2 (ja) * 2005-08-05 2012-06-20 Ｎｌｔテクノロジー株式会社 薄膜トランジスタを備えた半導体装置の製造方法
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101651224B1 (ko) * 2008-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9691799B2 (en) * 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104952885A (zh) * 2015-05-18 2015-09-30 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395141A (zh) * 2001-06-22 2003-02-05 Lg.菲利浦Lcd株式会社 电发光屏板
CN101022121A (zh) * 2006-02-14 2007-08-22 三星电子株式会社 有机发光装置及其制造方法
CN101681931A (zh) * 2007-08-09 2010-03-24 夏普株式会社 电路基板和显示装置

Also Published As

Publication number Publication date
CN112133710A (zh) 2020-12-25
TW201809818A (zh) 2018-03-16
TWI606283B (zh) 2017-11-21
CN107302030A (zh) 2017-10-27
CN107275334A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN107302030B (zh) 显示设备
US10254876B2 (en) Array substrate, fabricating method thereof and display device
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US10586815B2 (en) Display device having different types of transistors
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
US7498210B2 (en) LTPS-LCD structure and method for manufacturing the same
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US20070222936A1 (en) Method for fabricating pixel array substrate
CN108598089B (zh) Tft基板的制作方法及tft基板
US11195863B2 (en) Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
US9129868B2 (en) Mask level reduction for MOFET
US20220238614A1 (en) Display substrates and manufacturing methods thereof, and display devices
JP2009246352A (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
CN113270427A (zh) 一种显示基板及其制备方法、显示面板
CN215896392U (zh) 一种显示基板、显示面板
CN105810693A (zh) 阵列基板及其制作方法、显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN111769138B (zh) 阵列基板及其制造方法
CN111554721B (zh) 一种显示基板及制作方法、显示装置
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant