JP4957942B2 - 薄膜トランジスタを備えた半導体装置の製造方法 - Google Patents
薄膜トランジスタを備えた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4957942B2 JP4957942B2 JP2005228586A JP2005228586A JP4957942B2 JP 4957942 B2 JP4957942 B2 JP 4957942B2 JP 2005228586 A JP2005228586 A JP 2005228586A JP 2005228586 A JP2005228586 A JP 2005228586A JP 4957942 B2 JP4957942 B2 JP 4957942B2
- Authority
- JP
- Japan
- Prior art keywords
- regions
- film
- impurity implantation
- mask
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 258
- 238000004519 manufacturing process Methods 0.000 title claims description 122
- 239000010409 thin film Substances 0.000 title description 4
- 239000012535 impurity Substances 0.000 claims description 350
- 238000002513 implantation Methods 0.000 claims description 182
- 238000000034 method Methods 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 44
- 238000002425 crystallisation Methods 0.000 claims description 18
- 230000008025 crystallization Effects 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 14
- 239000010408 film Substances 0.000 description 374
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 142
- 229920005591 polysilicon Polymers 0.000 description 140
- 229910021417 amorphous silicon Inorganic materials 0.000 description 90
- 239000011229 interlayer Substances 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 28
- 230000008569 process Effects 0.000 description 25
- 229910001385 heavy metal Inorganic materials 0.000 description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 18
- 230000000694 effects Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000008901 benefit Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 238000005224 laser annealing Methods 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 230000004913 activation Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052771 Terbium Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
基板と、
前記基板上に直接または下地膜を介してアイランド状に形成された、活性層として機能する半導体膜と、
前記半導体膜内に形成された一対のS/D領域とを備え、
前記一対のS/D領域が、前記半導体膜の前記一対のS/D領域以外の部分よりも薄くされており、その厚さの差が10オングストローム〜100オングストロームの範囲内に設定されていることを特徴とするものである。
基板上に直接または下地膜を介して非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の上に、S/D領域用パターン及び第1アライメントマーク用パターンを持つ第1マスクを形成する工程と、
前記第1マスクを用いて前記非晶質半導体膜に不純物を選択的に注入し、もって前記S/D領域用パターンによって第1不純物注入領域を形成すると共に、前記第1アライメントマーク用パターンによって一対の第2不純物注入領域を形成する工程と、
前記第1マスクを用いて、前記第1不純物注入領域の表面部分と、一対の前記第2不純物注入領域の表面部分とを選択的にエッチングする工程と、
エッチングされた前記第1不純物注入領域及び前記第2不純物注入領域を含む前記非晶質半導体膜にレーザ光を照射することにより、前記非晶質半導体膜を結晶化して多結晶半導体膜を形成すると共に、前記第1不純物注入領域及び前記第2不純物注入領域の内部の前記不純物を活性化する工程と、
前記多結晶半導体膜の上に、アイランド用パターンを持つ第2マスクを形成する工程と、
前記第2マスクを用いて前記多結晶半導体膜を選択的にエッチングし、もって前記アイランド用パターンによって半導体アイランドを形成する工程とを備え、
前記非晶質半導体膜にレーザ光を照射する前記工程において、前記多結晶半導体膜の内部には、前記第1不純物注入領域によって一対のS/D領域が形成されると共に、前記第2不純物注入領域によって第1アライメントマークが形成され、
前記多結晶半導体膜をエッチングする前記工程において、一対の前記S/D領域が前記半導体アイランドの内部に包含されるように形成されることを特徴とするものである。
基板上に直接または下地膜を介して非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の上に、前記第1導電型のTFTのソース・ドレイン領域用パターン及び前記第1導電型のTFTの第1アライメントマーク用パターンを持つ第1マスクを形成する工程と、
前記第1マスクを用いて前記非晶質半導体膜に前記第1導電型の不純物を選択的に注入し、もって前記第1導電型のTFTの前記S/D領域用パターンによって第1不純物注入領域を形成すると共に、前記第1導電型のTFTの前記第1アライメントマーク用パターンによって一対の第2不純物注入領域を形成する工程と、
前記第1マスクを用いて、前記第1不純物注入領域の表面部分と、一対の前記第2不純物注入領域の表面部分とを選択的にエッチングする工程と、
前記非晶質半導体膜の上に、前記第2導電型のTFTのS/D領域用パターンを持つ第2マスクを形成する工程と、
前記第2マスクを用いて前記非晶質半導体膜に前記第2導電型の不純物を選択的に注入し、もって前記第2導電型のTFTの前記S/D領域用パターンによって第3不純物注入領域を形成する工程と、
エッチングされた前記第1不純物注入領域及び前記第2不純物注入領域と、前記第3不純物注入領域とを含む前記非晶質半導体膜に、レーザ光を照射することにより、前記非晶質半導体膜を結晶化して多結晶半導体膜を形成すると共に、前記第1不純物注入領域、前記第2不純物注入領域及び前記第3不純物注入領域の内部の前記不純物を活性化する工程と、
前記多結晶半導体膜の上に、アイランド用パターンを持つ第3マスクを形成する工程と、
前記第3マスクを用いて前記多結晶半導体膜を選択的にエッチングし、もって前記アイランド用パターンによって前記第1導電型のTFT用の半導体アイランド及び前記第2導電型のTFT用の半導体アイランドを形成する工程とを備え、
前記非晶質半導体膜にレーザ光を照射する前記工程において、前記多結晶半導体膜の内部には、前記第1不純物注入領域によって前記第1導電型のTFTの一対のS/D領域が形成されると共に、前記第2不純物注入領域によって第1アライメントマークが形成され、さらに、前記第3不純物注入領域によって前記第2導電型のTFTの一対のS/D領域が形成され、
前記多結晶半導体膜をエッチングする前記工程において、前記第1導電型のTFTの一対の前記S/D領域が前記第1導電型のTFT用の半導体アイランドの内部に包含されるように形成されると共に、前記第2導電型のTFTの一対の前記S/D領域が前記第2導電型のTFT用の半導体アイランドの内部に包含されるように形成されることを特徴とするものである。
図1(a)は、本発明の第1実施形態に係る半導体装置の概略構成を示す断面図である。図1(b)は、当該半導体装置のアイランド(島)状にパターン化されたポリシリコン膜(ポリシリコン・アイランド)と第2アライメントマークの概略レイアウトを示す平面図である。
10オングストローム≦ΔTa≦100オングストローム
10オングストローム≦ΔTb≦100オングストローム
ΔTa=ΔTb
である。
次に、図2(a)〜図5(m)を参照しながら、上記構成を持つ本発明の第1実施形態に係る半導体装置の製造方法について説明する。
次に、図6(a)〜図7(i)を参照しながら、本発明の第2実施形態に係る半導体装置の製造方法について説明する。第2実施形態の製造方法は、TFTの閾値制御のための不純物注入をチャネル領域に対して行う工程を、第1実施形態の製造方法に追加したものに相当する。したがって、この製造方法で得られる半導体装置1aは、第1実施形態の半導体装置1において、TFTのチャネル領域に閾値制御用の不純物注入部分を追加したものに相当する。
次に、図8(a)〜図11(m)を参照しながら、本発明の第3実施形態に係る半導体装置の製造方法について説明する。第3実施形態の製造方法は、一方の導電型(nチャネルまたはpチャネル)のTFTのみを形成する第1実施形態の製造方法において、双方の導電型(nチャネル及びpチャネル)のTFTを形成するようにしたものに相当する。したがって、この製造方法で得られる半導体装置1bは、第1実施形態の半導体装置1を相補型に構成したものに相当する。
次に、図12(a)〜図14(l)を参照しながら、本発明の第4実施形態に係る半導体装置の製造方法について説明する。第4実施形態の製造方法は、nチャネルTFT及びpチャネルTFTの閾値制御のための不純物注入をチャネル領域に対して行う工程を、第3実施形態の製造方法に追加したものに相当する。したがって、この製造方法で得られる半導体装置1cは、第3実施形態の半導体装置1bにおいて、nチャネルTFT及びpチャネルTFTのチャネル領域にそれぞれ閾値制御用の不純物注入部分を追加したものに相当する。
次に、図15(a)〜図16(i)を参照しながら、本発明の第5実施形態に係る半導体装置の製造方法について説明する。第5実施形態の製造方法は、第4実施形態と同様に、nチャネルTFT及びpチャネルTFTの閾値制御のための不純物注入をチャネル領域に対して行う工程を、第3実施形態の製造方法に追加したものに相当するが、閾値制御のための不純物注入が基板全面にわたって行われる点で、第4実施形態とは異なる。
次に、図17(a)〜図19(j)を参照しながら、本発明の第6実施形態に係る半導体装置の製造方法について説明する。第6実施形態の製造方法は、第1実施形態の製造方法において、TFTのLDD(Lightly Doped Drain)領域を形成する工程を追加したものに相当する。したがって、この製造方法で得られる半導体装置1eは、第1実施形態の半導体装置1においてTFTをLDD構造を持つように構成したものに相当する。
上述した第1〜第6実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
10 ガラス基板
12 下地膜
14 非晶質シリコン膜
14a、14b1、14b2 非晶質シリコン膜の不純物注入領域
16 マスク
16a、16b、16c、16d マスクの透孔
17A マスク
17Aa、17Ab、17Ac、17Ad マスクの透孔
17B マスク
17Ba、17Bb マスクの透孔
18a、18b 第1アライメントマーク
18a’、18b’ 不純物注入領域
18a”、18b”、18aa”、18bb” 表面部分がエッチング除去された不純物注入領域
19Aa、19Ab 第1アライメントマーク
19Aa’、19Ab’ 不純物注入領域
19Aa”、19Ab” 表面部分がエッチング除去された不純物注入領域
20a’、20b 不純物注入領域
20a”、20b”、20aa”、20bb” 表面部分がエッチング除去された不純物注入領域
20a、20aa、20b、20bb ソース・ドレイン(S/D)領域
20c、20cc チャネル領域
21Aa、21Ab ソース・ドレイン(S/D)領域
21Aa’、21Ab’ 不純物注入領域
21Aa”、21Ab” 表面部分がエッチング除去された不純物注入領域
21Ac チャネル領域
21Ba、21Bb ソース・ドレイン(S/D)領域
21Ba’、21Bb’ 不純物注入領域
21Bc チャネル領域
26 マスク
26a マスクの透孔
28 マスク
28a マスクの透孔
35、35a、35b、35c1、35c2 ポリシリコン膜
35aa ポリシリコン膜の不純物注入領域
39、39a マスク
40、40a マスクのポリシリコン・アイランド形成用部分
42a、42aa、42b、42bb マスクの第2アライメントマーク形成用部分
45、45a、45b、45A、45B、45A’、45B’、45A“、45B” ポリシリコン・アイランド(島状のポリシリコン膜)
47a、47aa、47b、47bb 第2アライメントマーク
50 ゲート絶縁膜50
55、55a、55b ゲート電極・配線
60 層間絶縁膜
65a、65b、65c、65d コンタクトホール
70a、70b、70c、70d ソース・ドレイン(S/D)配線
B レーザ光
Claims (9)
- 基板上にTFTを配置してなる半導体装置の製造方法であって、
基板上に直接または下地膜を介して非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の上に、ソース・ドレイン領域用パターン及び第1アライメントマーク用パターンを持つ第1マスクを形成する工程と、
前記第1マスクを用いて前記非晶質半導体膜に不純物を選択的に注入し、もって前記ソース・ドレイン領域用パターンによって第1不純物注入領域を形成すると共に、前記第1アライメントマーク用パターンによって一対の第2不純物注入領域を形成する工程と、
前記第1マスクを用いて、前記第1不純物注入領域の表面部分と、一対の前記第2不純物注入領域の表面部分とを選択的にエッチングする工程と、
エッチングされた前記第1不純物注入領域及び前記第2不純物注入領域を含む前記非晶質半導体膜にレーザ光を照射することにより、前記非晶質半導体膜を結晶化して多結晶半導体膜を形成すると共に、前記第1不純物注入領域及び前記第2不純物注入領域の内部の前記不純物を活性化する工程と、
前記多結晶半導体膜の上に、アイランド用パターンを持つ第2マスクを形成する工程と、
前記第2マスクを用いて前記多結晶半導体膜を選択的にエッチングし、もって前記アイランド用パターンによって半導体アイランドを形成する工程とを備え、
前記非晶質半導体膜にレーザ光を照射する前記工程において、前記多結晶半導体膜の内部には、前記第1不純物注入領域によって一対のソース・ドレイン領域が形成されると共に、前記第2不純物注入領域によって第1アライメントマークが形成され、
前記多結晶半導体膜をエッチングする前記工程において、一対の前記ソース・ドレイン領域が前記半導体アイランドの内部に包含されるように形成されることを特徴とする半導体装置の製造方法。 - 前記第2マスクを用いて前記多結晶半導体膜を選択的にエッチングする際に、前記第1アライメントマークを利用してアライメントが実行される請求項1に記載の半導体装置の製造方法。
- 前記第2マスクが、前記アイランド用パターンに加えて第2アライメントマーク用パターンを持っており、前記第2マスクを用いて前記多結晶半導体膜を選択的にエッチングして前記半導体アイランドを形成する際に、前記第2アライメントマーク用パターンによって、第2アライメントマークが前記半導体アイランドの外側に形成される請求項1または2に記載の半導体装置の製造方法。
- 前記非晶質半導体膜にレーザ光を照射する工程の前に実行される、前記非晶質半導体膜の表面部分に閾値制御のための不純物を注入する工程を含む請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記非晶質半導体膜にレーザ光を照射する工程の前に実行される、前記非晶質半導体膜の表面部分にLDD構造形成のための不純物を注入する工程を含む請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 基板上に第1導電型のTFTと第2導電型のTFTを配置してなる半導体装置の製造方法であって、
基板上に直接または下地膜を介して非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の上に、前記第1導電型のTFTのソース・ドレイン領域用パターン及び前記第1導電型のTFTの第1アライメントマーク用パターンを持つ第1マスクを形成する工程と、
前記第1マスクを用いて前記非晶質半導体膜に前記第1導電型の不純物を選択的に注入し、もって前記第1導電型のTFTの前記ソース・ドレイン領域用パターンによって第1不純物注入領域を形成すると共に、前記第1導電型のTFTの前記第1アライメントマーク用パターンによって一対の第2不純物注入領域を形成する工程と、
前記第1マスクを用いて、前記第1不純物注入領域の表面部分と、一対の前記第2不純物注入領域の表面部分とを選択的にエッチングする工程と、
前記非晶質半導体膜の上に、前記第2導電型のTFTのソース・ドレイン領域用パターンを持つ第2マスクを形成する工程と、
前記第2マスクを用いて前記非晶質半導体膜に前記第2導電型の不純物を選択的に注入し、もって前記第2導電型のTFTの前記ソース・ドレイン領域用パターンによって第3不純物注入領域を形成する工程と、
エッチングされた前記第1不純物注入領域及び前記第2不純物注入領域と、前記第3不純物注入領域とを含む前記非晶質半導体膜に、レーザ光を照射することにより、前記非晶質半導体膜を結晶化して多結晶半導体膜を形成すると共に、前記第1不純物注入領域、前記第2不純物注入領域及び前記第3不純物注入領域の内部の前記不純物を活性化する工程と、
前記多結晶半導体膜の上に、アイランド用パターンを持つ第3マスクを形成する工程と、
前記第3マスクを用いて前記多結晶半導体膜を選択的にエッチングし、もって前記アイランド用パターンによって前記第1導電型のTFT用の半導体アイランド及び前記第2導電型のTFT用の半導体アイランドを形成する工程とを備え、
前記非晶質半導体膜にレーザ光を照射する前記工程において、前記多結晶半導体膜の内部には、前記第1不純物注入領域によって前記第1導電型のTFTの一対のソース・ドレイン領域が形成されると共に、前記第2不純物注入領域によって第1アライメントマークが形成され、さらに、前記第3不純物注入領域によって前記第2導電型のTFTの一対のソース・ドレイン領域が形成され、
前記多結晶半導体膜をエッチングする前記工程において、前記第1導電型のTFTの一対の前記ソース・ドレイン領域が前記第1導電型のTFT用の半導体アイランドの内部に包含されるように形成されると共に、前記第2導電型のTFTの一対の前記ソース・ドレイン領域が前記第2導電型のTFT用の半導体アイランドの内部に包含されるように形成されることを特徴とする半導体装置の製造方法。 - 前記第3マスクを用いて前記多結晶半導体膜を選択的にエッチングする際に、前記第1アライメントマークを利用してアライメントが実行される請求項6に記載の半導体装置の製造方法。
- 前記第3マスクが、前記アイランド用パターンに加えて第2アライメントマーク用パターンを持っており、前記第3マスクを用いて前記多結晶半導体膜を選択的にエッチングして前記第1導電型のTFT用の半導体アイランド及び前記第2導電型のTFT用の半導体アイランドを形成する際に、前記第2アライメントマーク用パターンによって、第2アライメントマークが前記第1導電型のTFT用の半導体アイランド及び前記第2導電型のTFT用の半導体アイランドの外側に形成される請求項6または7に記載の半導体装置の製造方法。
- 前記非晶質半導体膜にレーザ光を照射する工程の前に実行される、前記非晶質半導体膜の表面部分に閾値制御のための不純物を注入する工程を含む請求項6〜8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228586A JP4957942B2 (ja) | 2005-08-05 | 2005-08-05 | 薄膜トランジスタを備えた半導体装置の製造方法 |
TW095124464A TWI338372B (en) | 2005-08-05 | 2006-07-05 | Semiconductor device with thin-film transistors and method of fabricating the same |
US11/481,042 US7714387B2 (en) | 2005-08-05 | 2006-07-06 | Semiconductor device with thin-film transistors and method of fabricating the same |
CN2006101101382A CN1909249B (zh) | 2005-08-05 | 2006-08-07 | 具有薄膜晶体管的半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228586A JP4957942B2 (ja) | 2005-08-05 | 2005-08-05 | 薄膜トランジスタを備えた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007048777A JP2007048777A (ja) | 2007-02-22 |
JP4957942B2 true JP4957942B2 (ja) | 2012-06-20 |
Family
ID=37700285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005228586A Active JP4957942B2 (ja) | 2005-08-05 | 2005-08-05 | 薄膜トランジスタを備えた半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7714387B2 (ja) |
JP (1) | JP4957942B2 (ja) |
CN (1) | CN1909249B (ja) |
TW (1) | TWI338372B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7547608B2 (en) * | 2006-05-10 | 2009-06-16 | International Business Machines Corporation | Polysilicon hard mask for enhanced alignment signal |
KR100788551B1 (ko) * | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
KR20100023151A (ko) * | 2008-08-21 | 2010-03-04 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그 제조방법 |
US8816437B2 (en) * | 2010-06-15 | 2014-08-26 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
CN102054874B (zh) * | 2010-11-01 | 2012-01-04 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
WO2012132613A1 (ja) * | 2011-03-25 | 2012-10-04 | 三洋電機株式会社 | 光電変換素子の製造方法 |
CN103081078A (zh) * | 2011-07-05 | 2013-05-01 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法以及显示装置 |
TWI464869B (zh) * | 2011-07-14 | 2014-12-11 | Au Optronics Corp | 半導體元件及電致發光元件及其製作方法 |
CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
CN104299961B (zh) * | 2014-10-11 | 2017-02-15 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
KR102442615B1 (ko) * | 2015-07-09 | 2022-09-14 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
CN105097841B (zh) * | 2015-08-04 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
TWI606283B (zh) * | 2016-04-08 | 2017-11-21 | 群創光電股份有限公司 | 顯示裝置 |
KR102510397B1 (ko) * | 2017-09-01 | 2023-03-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 |
KR102546780B1 (ko) | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3211340B2 (ja) | 1992-02-19 | 2001-09-25 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
JP3318384B2 (ja) * | 1993-02-05 | 2002-08-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその作製方法 |
EP0635890B1 (en) * | 1993-02-10 | 2002-05-29 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
JPH07106576A (ja) * | 1993-10-05 | 1995-04-21 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
JP3048829B2 (ja) * | 1994-03-31 | 2000-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
JP3585534B2 (ja) * | 1994-07-29 | 2004-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3873811B2 (ja) | 2002-05-15 | 2007-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2004228196A (ja) * | 2003-01-21 | 2004-08-12 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置 |
TW200616232A (en) * | 2004-08-09 | 2006-05-16 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film |
-
2005
- 2005-08-05 JP JP2005228586A patent/JP4957942B2/ja active Active
-
2006
- 2006-07-05 TW TW095124464A patent/TWI338372B/zh not_active IP Right Cessation
- 2006-07-06 US US11/481,042 patent/US7714387B2/en active Active
- 2006-08-07 CN CN2006101101382A patent/CN1909249B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20070029614A1 (en) | 2007-02-08 |
US7714387B2 (en) | 2010-05-11 |
JP2007048777A (ja) | 2007-02-22 |
CN1909249A (zh) | 2007-02-07 |
TW200707756A (en) | 2007-02-16 |
TWI338372B (en) | 2011-03-01 |
CN1909249B (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4957942B2 (ja) | 薄膜トランジスタを備えた半導体装置の製造方法 | |
JP6294488B2 (ja) | アレイ基板及びその製造方法とディスプレイ装置 | |
KR101383705B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
KR100503581B1 (ko) | 박막 트랜지스터 및 액티브 매트릭스형 표시 장치 및이들의 제조 방법 | |
US7344931B2 (en) | Semiconductor device, method of manufacturing the same, and electro-optical device | |
KR101427585B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
JP2002313810A (ja) | 表示装置およびその製造方法 | |
JP2010003910A (ja) | 表示素子 | |
US20080296583A1 (en) | Display Device And Manufacturing Method of The Same | |
US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
KR100703467B1 (ko) | 박막트랜지스터 | |
KR100838752B1 (ko) | 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
JP2005311037A (ja) | 半導体装置およびその製造方法 | |
KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
KR20060127645A (ko) | Cmos-tft 어레이 기판 및 그 제조방법 | |
KR20070003228A (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
KR100864494B1 (ko) | 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
US20060164566A1 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
KR101447998B1 (ko) | 표시 장치의 제조 방법 | |
JP2005252021A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
JPH0997908A (ja) | 非晶質硅素薄膜トランジスタおよび該薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4957942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |