CN107369694A - 一种阵列基板及其制备方法、驱动方法、显示装置 - Google Patents

一种阵列基板及其制备方法、驱动方法、显示装置 Download PDF

Info

Publication number
CN107369694A
CN107369694A CN201710765829.4A CN201710765829A CN107369694A CN 107369694 A CN107369694 A CN 107369694A CN 201710765829 A CN201710765829 A CN 201710765829A CN 107369694 A CN107369694 A CN 107369694A
Authority
CN
China
Prior art keywords
transistor
grid line
line
grid
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710765829.4A
Other languages
English (en)
Other versions
CN107369694B (zh
Inventor
陈虞龙
王念念
熊永
张祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710765829.4A priority Critical patent/CN107369694B/zh
Publication of CN107369694A publication Critical patent/CN107369694A/zh
Priority to US16/333,163 priority patent/US10629135B2/en
Priority to PCT/CN2018/094614 priority patent/WO2019042011A1/zh
Application granted granted Critical
Publication of CN107369694B publication Critical patent/CN107369694B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Abstract

本发明实施例提供一种阵列基板及其制备方法、驱动方法、显示装置，涉及显示技术领域，解决了在晶体管损坏时，像素处于常暗或常亮状态的问题。包括栅线和数据线、以及由栅线和数据线限定的像素单元；还包括与栅线交替排列的辅助电极线；每个像素单元包括：第一晶体管、第二晶体管和像素电极；第一晶体管的栅极与驱动像素单元所在行的栅线电连接，第一极与数据线电连接，第二极与像素电极电连接；第二晶体管的栅极与驱动像素单元所在行的辅助电极线电连接，第一极与数据线电连接，第二极与像素电极电连接；在栅线和与其相邻的一条辅助电极线之间设置有第三晶体管，第三晶体管的栅极与数据线电连接，第一极与栅线电连接，第二极与辅助电极线电连接。

Description

一种阵列基板及其制备方法、驱动方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、驱动方法、显示装置。
背景技术
传统的薄膜晶体管(Thin Film Transistor，简称TFT)阵列基板如图1所示，包括多个像素区域(也可以称为亚像素区域)，每个像素区域包括一个晶体管20和一个像素电极10，晶体管20用于控制向像素电极10输入信号，以将像素点亮。
然而，在晶体管20损坏的情况下，与该晶体管20相连的像素电极10就会失去控制，使该晶体管20控制的像素处于常暗或常亮状态，成为肉眼可见的暗点，从而严重影响产品品质。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、驱动方法、显示装置，解决了在晶体管损坏的情况下，该晶体管所控制的像素处于常暗或常亮状态的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括相互交叉的多条栅线和多条数据线、以及由所述多条栅线和所述多条数据线限定的多个像素单元；其特征在于，还包括与所述栅线交替排列的多条辅助电极线；每个像素单元包括：第一晶体管、第二晶体管和像素电极；所述第一晶体管的栅极与驱动所述像素单元所在行的所述栅线电连接，第一极与所述数据线电连接，第二极与所述像素电极电连接；所述第二晶体管的栅极与驱动所述像素单元所在行的所述辅助电极线电连接，第一极与所述数据线电连接，第二极与所述像素电极电连接；其中，在所述栅线和与其相邻的一条所述辅助电极线之间设置有第三晶体管，所述第三晶体管的栅极与所述数据线电连接，第一极与所述栅线电连接，第二极与所述辅助电极线电连接。
优选的，每条所述栅线和每条所述数据线的交叉位置处均设置有所述第三晶体管。
优选的，所述第三晶体管的第一极与驱动所述像素单元所在行的所述辅助电极线电连接，第二极与驱动相邻行像素单元的所述栅线电连接。
优选的，所述第三晶体管的第一极与驱动所述像素单元所在行的所述辅助电极线电连接，第二极与驱动所述像素单元所在行的所述栅线电连接。
优选的，所述晶体管的半导体图案由非晶硅层和N型掺杂层构成。
优选的，所述辅助电极线为公共电极线。
第二方面，提供一种显示装置，包括上述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成第一导电层和第二半导体层；其中，所述第一导电层包括交替排列的多条栅线和多条辅助电极线；所述第二半导体层包括多个第三半导体图案，在所述栅线和与其相邻的一条所述辅助电极线之间形成所述第三半导体图案，且所述第三半导体图案与所述栅线和所述辅助电极线均接触；在衬底基板上形成绝缘层；在衬底基板上形成第一半导体层和第二导电层；其中，所述第一半导体层包括多个第一半导体图案和多个第二半导体图案，所述第一半导体图案位于所述栅线上方，所述第二半导体图案位于所述辅助电极线上方；所述第二导电层包括第一源极、第一漏极、第二源极、第二漏极以及与所述栅线交叉的多条数据线，所述第一源极和所述第一漏极均与所述第一半导体图案接触，所述第二源极和所述第二漏极均与所述第二半导体图案接触，所述数据线位于所述第三半导体图案上方。
优选的，所述在衬底基板上形成第一导电层和第二半导体层之前，所述制备方法还包括：在所述衬底基板上形成第三导电层，所述第三导电层包括多个像素电极；其中，所述像素电极与待形成的第一漏极和第二漏极均电连接；或者，在衬底基板上形成第一半导体层和第二导电层之后，所述制备方法还包括：形成所述第三导电层，所述第三导电层包括多个像素电极；其中，所述像素电极均与所述第一漏极和所述第二漏极电连接。
优选的，在所述栅线和与其相连的一条所述辅助电极线之间形成所述第三半导体图案包括：在驱动同一行像素单元的栅线和驱动相邻行像素单元的辅助电极线之间形成多个所述第三半导体图案。
第四方面，提供一种阵列基板的驱动方法，包括：通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号。
优选的，栅线逐行扫描，通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号包括：通过所述第一晶体管或所述第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号；栅线和与所述栅线相邻的另一栅线同时扫描，通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号包括：通过第一晶体管和第二晶体管给与所述第一晶体管和所述第二晶体管相连的同一像素电极输入数据信号；其中，所述栅线电压信号大于与该栅线相邻的另一栅线的电压信号，所述栅线的电压信号用于使与该栅线相连的第一晶体管导通，所述与该栅线相邻的另一栅线的电压信号通过第三晶体管用于使第二晶体管导通。
本发明实施例提供一种阵列基板及其制备方法、驱动方法、显示装置，由于阵列基板的每个像素单元的像素电极分别与第一晶体管和第二晶体管均相连，因而当第一晶体管和第二晶体管的一个处于损坏状态时，可以通过另一个晶体管将像素点亮，避免了像素处于常暗或常亮状态的问题，从而有效减少点类不良，提升产品品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供一种阵列基板的结构示意图；
图2(a)为本发明实施例提供的一种阵列基板的结构示意图一；
图2(b)为本发明实施例提供的一种阵列基板的结构示意图二；
图3(a)为本发明实施例提供的一种阵列基板的结构示意图三；
图3(b)为本发明实施例提供的一种阵列基板的结构示意图四；
图4为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图5为本发明实施例提供的一种在衬底基板上形成第一导电层和第二半导体层的结构示意图；
图6为本发明实施例提供的一种在衬底基板上形成第一导电层、第二半导体层、第一半导体层和第二导电层的结构示意图；
图7(a)为图6中AA向剖视示意图；
图7(b)为图6中BB向剖视示意图；
图8为本发明实施例提供的一种在衬底基板上形成第一导电层、第二半导体层和第一半导体层的结构示意图。
附图标记:
10(101、102)-像素电极；20-晶体管；30-栅线；40-辅助电极线；50-第三半导体图案；60-第一半导体图案；70-第二半导体图案；801-第一源极；802-第一漏极；901-第二源极；902-第二漏极；100-数据线；110-衬底基板；120-绝缘层；T1-第一晶体管；T2-第二晶体管；T3-第三晶体管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2(a)、图2(b)、图3(a)和图3(b)所示，包括相互交叉的多条栅线(G1、G2……Gn)和多条数据线(D1、D2……Dn)、以及由多条栅线和多条数据线限定的多个像素单元；还包括与栅线交替排列的多条辅助电极线(C1、C2……Cn)。
每个像素单元包括：第一晶体管T1、第二晶体管T2和像素电极10；第一晶体管T1的栅极与驱动像素单元所在行的栅线电连接，第一极与数据线电连接，第二极与像素电极10电连接；第二晶体管T2的栅极与驱动像素单元所在行的辅助电极线电连接，第一极与数据线电连接，第二极与像素电极电连接；其中，在栅线和与其相邻的一条辅助电极线之间设置有第三晶体管T3，第三晶体管T3的栅极与数据线电连接，第一极与栅线电连接，第二极与辅助电极线电连接。
需要说明的是，第一，栅线与辅助电极线交替排列，除设置在最外侧的栅线和辅助电极线外，每条栅线都有两条相邻的辅助电极线，每条辅助电极线都有两条相邻的栅线。示例的，参考图2(a)、图2(b)、图3(a)或图3(b)所示，辅助电极线C1和辅助电极线C2分别与栅线G2相邻。栅线G1和栅线G2分别与辅助电极线C1相邻。在栅线和与其相邻的一条辅助电极线之间设置有第三晶体管T3，则或者在辅助电极线C1和栅线G2之间设置第三晶体T3，或者在辅助电极线C2和栅极G2之间设置第三晶体管T3。
第二，对于栅线和与其相邻的一条辅助电极线之间设置的第三晶体管T3的数量不进行限定，可以如图2(a)和图3(a)所示，在栅线和与其相邻的一条辅助电极线之间只设置一个第三晶体管T3；也可以如图2(b)和图3(b)所示，在栅线和与其相邻的一条辅助电极线之间设置两个或两个以上第三晶体管T3。
第三，此处，辅助电极线可以是阵列基板中本身就设置有的信号线，也可以是额外设置的信号线，对此不进行限定。在此基础上，可以是辅助电极线上预先输入有电压，但该电压小于第二晶体管T2的栅极最小驱动电压(当第二晶体管T2的栅极电压大于栅极最小驱动电压时，第二晶体管T2可被导通)；也可以是辅助电极线上预先没有输入电压。
第四，第一晶体管T1的栅极与驱动像素单元所在行的栅线电连接，因而当栅线输入扫描信号时，第一晶体管T1处于导通状态。第二晶体管T2的栅极与驱动像素单元所在行的辅助电极线电连接，由于辅助电极线上输入的电压信号较低，因而不能使第二晶体管T2导通，第二晶体管T2处于失效状态，只有在第三晶体管T3导通时，栅线上的电压通过第三晶体管T3输入至辅助电极线，使辅助电极线上的电压升高，这样才可以使第二晶体管T2导通。
基于此，通过调整第二晶体管T2的半导体图案的材料可以控制驱动第二晶体管T2导通的栅极最小驱动电压的大小；通过调整第三晶体管T3的半导体图案的材料可以控制第三晶体管T3允许通过的最大电压。
本发明实施例提供一种阵列基板，由于阵列基板的每个像素单元的像素电极10分别与第一晶体管T1和第二晶体管T2均相连，因而当第一晶体管T1和第二晶体管T2中的一个处于损坏状态时，可以通过另一个晶体管将像素点亮，避免了像素处于常暗或常亮状态的问题，从而有效减少点类不良，提升产品品质。
本发明实施例，在与第三晶体管T3相连的栅线输入扫描信号时，该栅线上的信号还可以通过第三晶体管T3输入至与第三晶体管T3相连的辅助电极线，若在栅线和与其相邻的一条辅助电极线之间设置一个第三晶体管T3或少量第三晶体管T3，则一方面，栅线上的信号不能快速通过第三晶体管T3输入至辅助电极线；另一方面，辅助电极线中距离第三晶体管T3较远的位置处的信号会较弱，从而会导致阵列基板上像素电极10输入的电压不均匀，影响显示效果。
基于上述优选的，如图2(b)和图3(b)所示，每条栅线和每条数据线的交叉位置处均设置有第三晶体管T3。
此处，每条栅线和每条数据线的交叉位置处，并不是指交叉的一个点，而是指交叉的点的周围的一定区域。
本发明实施例，由于在每条栅线和每条数据线的交叉位置处均设置有第三晶体管T3，即在相邻栅线和辅助电极线之间设置有多个第三晶体管T3，因而在栅线输入信号时，栅线上的信号可以通过多个第三晶体管T3输入至与第三晶体管T3相连的辅助电极线。
可选的，如图2(a)和2(b)所示，第三晶体管T3的第一极与驱动像素单元所在行的辅助电极线电连接，第二极与驱动相邻行像素单元的栅线电连接。
基于上述阵列基板的结构，以下详细说明阵列基板的两种工作过程：
第一种：参考图2(b)，栅线G1、G2……Gn逐行输入信号，当栅线G1输入信号时，与栅线G1相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，数据线上的数据信号通过第一晶体管T1输入至像素电极102，此时，辅助电极线C1上的电压小于第二晶体管T2的栅极最小驱动电压，第二晶体管T2处于截止状态；当栅线G2输入信号时，与栅线G2相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，此时数据线上的数据信号通过第一晶体管T1输入至像素电极101，与此同时，栅线G2上的信号还通过第三晶体管T3输入至辅助电极线C1，控制辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，但是由于像素电极102在栅线G1导通时像素电极102的像素电压已经提高，此时，辅助电极线C1上的电压虽然提高但是小于像素电极102的像素电压，即第二晶体管T2的栅极电压小于漏极电压(第二晶体管T2的栅极与辅助电极线C1相连，第二晶体管T2的漏极与像素电极102相连)，根据晶体管的性质，因此数据线上的电压不能通过第二晶体管T2输入至像素电极102。
栅线G1、G2……Gn逐行输入信号，当栅线G1输入信号时，与栅线G1相连的第一晶体管T1损坏，则第一晶体管T1截止，数据线上的数据信号不能通过第一晶体管T1输入至像素电极102，此时，辅助电极线C1上虽然也有信号，但是辅助电极线C1上的电压信号小于第二晶体管T2的栅极最小驱动电压，第二晶体管T2也处于截止状态；当栅线G2输入信号时，与栅线G2相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，此时数据线上的数据信号通过第一晶体管T1输入至像素电极101，与此同时，栅线G2上的信号还通过第三晶体管T3输入至辅助电极线C1，控制辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，第二晶体管T2导通，由于像素电极102在栅线G1导通时数据线上的电压并没有输入至像素电极102，因此数据线上的电压可以通过第二晶体管T2输入至像素电极102，像素电极101和像素电极102同时输入信号，依次类推，此处不再赘述。
示例的，辅助电极线的预先输入的电压为5V，数据线D1的电压为10V，栅线G1的电压为25V，栅线G1打开时，第一晶体管T1将像素电极102正常点亮，第二晶体管T2的栅极电压为5V，低于第二晶体管T2的栅极最小驱动电压(例如为6V)，第二晶体管T2截止。
辅助电极线的预先输入的电压为5V，数据线D1的电压为10V，栅线G2的电压为25V，被点亮的像素电极102的像素电压为8V；辅助电极线C1充当第二晶体管T2的栅极，当栅极G2的电压为25V时，第二晶体管T2的栅极电压会被栅线G2提升达到7V，此时第二晶体管T2的栅极电压(7V)低于像素电极102的像素电压(8V)，第二晶体管T2处于截止状态，实现了第一晶体管T1正常时，第二晶体管T2自动屏蔽的目的。
辅助电极线的预先输入的电压为5V，数据线D1的电压为10V，栅线G1的电压为25V，第一晶体管T1损坏，像素电极102未点亮，第二晶体管T2的栅极电压为5V，低于第二晶体管T2的栅极最小驱动电压，第二晶体管T2截止。
辅助电极线的预先输入的电压为5V，数据线D1的电压为10V，栅线G2的电压为25V，未被点亮像素的像素电极102的像素电压为3V，辅助电极线C1充当第二晶体管T2的栅极，当栅线G2的电压为25V时，第二晶体管T2的栅极电压会被栅线G2提升达到7V，此时第二晶体管T2的栅极电压(7V)高于像素电极102的像素电压(3V)，且高于第二晶体管T2的栅极最小驱动电压(6V)，第二晶体管T2开启，实现了第一晶体管T1损坏时，第二晶体管T2的自动开启。
第二种：栅线G1、G2……Gn两行同时扫描，其中，Gn+1行电压信号小于Gn行电压信号，例如第一帧栅线G1和栅线G2同时输入信号，栅线G1上的电压信号大于栅线G2上的电压信号，第二帧栅线G2和栅线G3同时输入信号，栅线G2上的电压信号大于栅线G3上的电压信号，第三帧栅线G3和栅线G4同时输入信号，栅线G3上的电压信号大于栅线G4上的电压信号，依次类推。
以栅线G1和栅线G2同时输入信号为例，栅线G1上的电压信号大于栅线G2上的电压信号，栅线G1上的电压信号可以使与栅线G1相连的第一晶体管T1导通，栅线G2上的电压信号通过第三晶体管T3可以使与辅助电极线C1相连的第二晶体管T2导通，但是不能使与栅线G2相连的第一晶体管T1导通。若与像素电极102相连的第一晶体管T1没有损坏，则栅线G1和栅线G2同时输入信号时，第一晶体管T1导通，数据线上的数据信号通过第一晶体管T1输入至像素电极102，栅线G2上的电压通过第三晶体管T3输入至辅助电极线C1，辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，与辅助电极线C1相连的第二晶体管T2导通，数据线上的电压通过第二晶体管T2输入至像素电极102。即，数据线上的电压同时通过第一晶体管T1和第二晶体管T2输入至像素电极102。
若与像素电极102相连的第一晶体管T1损坏，则栅线G1和栅线G2同时输入信号时，数据线上的数据信号不能通过第一晶体管T1输入至像素电极102。但是，此时栅线G2上的电压通过第三晶体管T3输入至辅助电极线C1，辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，与辅助电极线C1相连的第二晶体管T2导通，数据线上的数据电压通过第二晶体管T2输入至像素电极102，将像素电极102点亮。
可选的，如图3(a)和图3(b)所示，第三晶体管T3的第一极与驱动像素单元所在行的辅助电极线电连接，第二极与驱动像素单元所在行的栅线电连接。
此处，参考图3(a)和图3(b)所示，栅线G1、G2……Gn逐行输入信号，当栅线G1输入信号时，与栅线G1相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，数据线上的数据信号通过第一晶体管T1输入至像素电极10；与此同时，栅线上的信号通过第三晶体管T3输入至辅助电极线，辅助电极线上的电压升高至大于第二晶体管T2的驱动电压，第二晶体管T2导通，数据线上的数据信号还通过第二晶体管T2输入至像素电极10。
若第一晶体管T1损坏，则数据线上的数据信号只能通过第二晶体管T2输入至像素电极10。
优选的，晶体管的半导体图案由非晶硅(α-Si)层和N型掺杂层构成。
其中，晶体管指的是第一晶体管T1、第二晶体管T2和第三晶体管T3。
此处，晶体管可以是P型晶体管，也可以是N型晶体管。
本发明实施例中，由于晶体管的半导体图案由非晶硅层和N型掺杂层构成，通过调整N型掺杂层的掺杂浓度，从而可以调整晶体管允许通过的，且不损坏晶体管的最大电压和晶体管导通时的栅极最小驱动电压。
优选的，辅助电极线为公共电极线。
其中，公共电极线上预先输入有电压，但是该电压较小，小于第二晶体管T2的栅极最小驱动电压，因此虽然第二晶体管T2的栅极与公共电极线相连，但是并不能使第二晶体管T2导通。
本发明实施例，利用公共电极线充当辅助电极线，由于无需额外设置电极线，因而简化了阵列基板的制作工艺。
本发明实施例提供一种显示装置，包括上述的阵列基板。
此处，显示装置可以是液晶显示装置(Liquid Crystal Display，简称LCD)，也可以是有机电致发光二极管显示装置(Organic Light-Emitting Diode,简称OLED)。当显示装置为液晶显示装置时，液晶显示装置包括阵列基板、对盒基板以及设置在阵列基板和对盒基板之间的液晶层；当显示装置为有机电致发光二极管显示装置时，有机电致发光二极管显示装置包括阵列基板和封装盖板。
其中，显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。此外，显示装置还可以是显示面板。
本发明实施例提供一种显示装置，显示装置包括上述的阵列基板，由于阵列基板的每个像素单元的像素电极10分别与第一晶体管T1和第二晶体管T2均相连，因而当第一晶体管T1和第二晶体管T2中的一个处于损坏状态时，可以通过另一个晶体管将像素点亮，避免了像素处于常暗或常亮状态的问题，从而有效减少点类不良，提升产品品质。
本发明实施例还提供一种阵列基板的制备方法，如图4所示，包括：
S100、如图5和图7(a)所示，在衬底基板110(例如可以为玻璃基板)上形成第一导电层和第二半导体层。其中，第一导电层包括交替排列的多条栅线30和多条辅助电极线40；第二半导体层包括多个第三半导体图案50，在栅线30和与其相邻的一条辅助电极线40之间形成第三半导体图案50，且第三半导体图案50与栅线30和辅助电极线40均接触。
此处，可以先形成第一导电层，再形成第二半导体层；也可以是先形成第二半导体层，再形成第一导电层，对此不进行限定。此外，第一导体层中的辅助电极线40可以是阵列基板本身就设置有的，也可以是额外设置的。
其中，对于第三半导体图案50的材料不进行限定，例如可以由非晶硅层和N型掺杂层构成，具体形成过程可以是：在衬底基板上沉积非晶硅薄膜和N型掺杂薄膜；通过光刻和湿法刻蚀工艺形成第三半导体图案50。
需要说明的是，由于栅线30和辅助电极线40交替排列，因而除设置在最外侧的栅线和辅助电极线外，每条栅线都有两条相邻的辅助电极线，每条辅助电极线都有两条相邻的栅线。在栅线30和与其相连的一条辅助电极线40之间间隔形成第三半导体图案50，可以是在驱动像素单元所在行的栅线30和驱动像素单元所在行的辅助电极线40之间设置第三半导体图案50；也可以是在驱动像素单元所在行的栅线30和驱动相邻行像素单元的辅助电极线40之间设置第三半导体图案50。
S101、如图7(a)和图7(b)所示，在衬底基板110上形成绝缘层(Gate Insulator，简称GI)120。
其中，对于绝缘层120的材料不进行限定，例如可以是氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)中的至少一种。
S102、如图6所示，在衬底基板110上形成第一半导体层和第二导电层。其中，如图8所示，第一半导体层包括多个第一半导体图案60和多个第二半导体图案70，第一半导体图案60位于栅线30上方，第二半导体图案70位于辅助电极线40上方；第二导电层包括第一源极801、第一漏极802、第二源极901、第二漏极902以及与栅线30交叉的多条数据线100，第一源极801和第一漏极802均与第一半导体图案60接触，第二源极901和第二漏极902均与第二半导体图案70接触，数据线100位于第三半导体图案50上方。
附图7(a)和图7(b)分别为图6中AA向剖视示意图和BB向剖视示意图，以详细示意阵列基板的结构。
其中，可以如图8所示，先形成第一半导体层，再形成第二导电层；也可以先形成第二导电层，再形成第一半导体层，对此不进行限定。
此处，第一源极801、第一漏极802和第一半导体图案60形成第一晶体管T1，第二源极901、第二漏极902和第二半导体图案70形成第二晶体管T2。第三半导体图案50和与第三半导体图案50接触的栅线30和辅助电极线40形成第三晶体管T3。
需要说明的是，第二导电层的形成过程具体可以是：先在衬底基板上沉积第二导电层薄膜，再通过掩膜、曝光以及刻蚀工艺形成第一源极801、第一漏极802、第二源极901、第二漏极902和数据线100。对于第一半导体图案60和第二半导体图案70的材料不进行限定，例如可以由非晶硅层和N型掺杂层构成，具体形成过程可以是：在衬底基板上沉积非晶硅薄膜和N型掺杂薄膜；通过光刻和湿法刻蚀工艺形成第一半导体图案60和第二半导体图案70。
基于上述，本发明实施例在形成第一半导体层和第二导电层之后，上述方法还可以包括：在衬底基板上形成钝化层(Passivation，简称PVX)以及公共电极。
本发明实施例提供一种阵列基板的制备方法，由于阵列基板的每个像素单元包括第一晶体管T1和第二晶体管T2，第一晶体管T1和第二晶体管T2均与像素电极10电连接，因而当第一晶体管T1和第二晶体管T2中的一个处于损坏状态时，可以通过另一个晶体管将像素点亮，避免了像素处于常暗或常亮状态的问题，从而有效减少点类不良，提升产品品质。
优选的，如图5所示，在衬底基板上形成第一导电层和第二半导体层之前，上述制备方法还包括：在衬底基板上形成第三导电层，第三导电层包括多个像素电极10；其中，像素电极10与待形成的第一漏极802和第二漏极902均电连接。
或者，在衬底基板上形成第一半导体层和第二导电层之后，上述制备方法还包括：形成第三导电层，第三导电层包括多个像素电极10；其中，像素电极10均与第一漏极802和第二漏极902电连接。
其中，对于像素电极10的材料，可以是ITO(Indium Tin Oxide，氧化铟锡)或IZO(Indium Zinc Oxide，氧化铟锌)中的至少一种。
此处，对于第三导电层的形成过程具体可以是：在衬底基板上形成第三导电薄膜，通过曝光、显影以及刻蚀工艺形成像素电极。
优选的，在栅线30和与其相邻的一条辅助电极线40之间形成第三半导体图案50包括：在驱动同一行像素单元的栅线30和驱动相邻行像素单元的辅助电极线40之间形成多个第三半导体图案50。
此处，每个第三半导体图案50均位于数据线100的下方，当数据线100上有信号通过时，第三半导体图案50导通。
本发明实施例，由于在驱动同一行像素单元的栅线30和驱动相邻行像素单元的辅助电极线40之间形成多个第三半导体图案50，且第三半导体图案50与栅线30和辅助电极线40均接触，当第三半导体图案50导通时，栅线30上的信号可以通过多个第三半导体图案50输入至辅助电极线40。
如图2(a)和图2(b)所示，在阵列基板的第三晶体管T3的第一极与驱动像素单元所在行的辅助电极线40电连接，第二极与驱动相邻行像素单元的栅线30电连接时，本发明实施例还提供一种阵列基板的驱动方法，包括：通过第一晶体管T1和/或第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号。
此处，可以通过第一晶体管T1和第二晶体管T2同时给与第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号；也可以通过第一晶体管T1或第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号，具体与栅线的扫描方式有关。
本发明实施例提供一种阵列基板的驱动方法，由于阵列基板的每个像素单元的像素电极10分别与第一晶体管T1和第二晶体管T2均相连，因而当第一晶体管T1和第二晶体管T2中的一个处于损坏状态时，可以通过另一个晶体管将像素点亮，避免了像素处于常暗或常亮状态的问题，从而有效减少点类不良，提升产品品质。
优选的，栅线逐行扫描，通过第一晶体管T1和/或第二晶体管T2给与所述第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号包括：通过第一晶体管T1或第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号。
参考图2(a)和图2(b)所示，栅线G1、G2……Gn逐行扫描，当栅线G1输入信号时，与栅线G1相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，数据线上的数据信号通过第一晶体管T1输入至像素电极102，此时，辅助电极线C1上的电压小于第二晶体管T2的栅极最小驱动电压，第二晶体管T2处于截止状态；当栅线G2输入信号时，与栅线G2相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，此时数据线上的数据信号通过第一晶体管T1输入至像素电极101，与此同时，栅线G2上的信号还通过第三晶体管T3输入至辅助电极线C1，控制辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，但是由于像素电极102在栅线G1导通时像素电极102的像素电压已经提高，此时，辅助电极线C1上的电压虽然提高但是小于像素电极102的像素电压，即第二晶体管T2的栅极电压小于漏极电压(第二晶体管T2的栅极与辅助电极线C1相连，第二晶体管T2的漏极与像素电极102相连)，根据晶体管的性质，因此数据线上的电压不能通过第二晶体管T2输入至像素电极102。
若与栅线G1相连的第一晶体管T1损坏，则第一晶体管T1截止，数据线上的数据信号不能通过第一晶体管T1输入至像素电极102，此时，辅助电极线C1上虽然也有信号，但是辅助电极线C1上的电压信号小于第二晶体管T2的栅极最小驱动电压，第二晶体管T2也处于截止状态；当栅线G2输入信号时，与栅线G2相连的第一晶体管T1若没有损坏，则第一晶体管T1导通，此时数据线上的数据信号通过第一晶体管T1输入至像素电极101，与此同时，栅线G2上的信号还通过第三晶体管T3输入至辅助电极线C1，控制辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，第二晶体管T2导通，由于像素电极102在栅线G1导通时数据线上的电压并没有输入至像素电极102，因此数据线上的电压可以通过第二晶体管T2输入至像素电极102，像素电极101和像素电极102同时输入信号，依次类推，此处不再赘述。
基于上述，对于像素电极101，在第一晶体管T1没有损坏时，通过与像素电极101相连的第一晶体管T1输入信号；在第一晶体管T1损坏时，通过与像素电极101相连的第二晶体管T2输入信号。
或者，栅线和与栅线相邻的另一栅线同时扫描，通过第一晶体管T1和/或第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的像素电极输入数据信号包括：通过第一晶体管T1和第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的同一像素电极10输入数据信号；其中，栅线电压信号大于与该栅线相邻的另一栅线的电压信号，该栅线的电压信号用于使与该栅线相连的第一晶体管T1导通，与该栅线相邻的另一栅线的电压信号通过第三晶体管T3用于使第二晶体管T2导通。
需要说明的是，栅线和与栅线相邻的另一栅线同时扫描，只能是该栅线驱动行的像素单元中的像素电极10通过与该像素电极10相连的第一晶体管T1和第二晶体管T2输入数据信号，其它行的像素电极10不能输入数据信号。
此处，通过第一晶体管T1和第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的同一像素电极10输入数据信号，是指在第一晶体管T1和第二晶体管T2均没有损坏的情况下，当第一晶体管T1或第二晶体管T2损坏时，只能通过另一个没有损坏的晶体管给像素电极10输入数据信号。
以栅线G1和栅线G2同时输入信号为例，栅线G1上的电压信号大于栅线G2上的电压信号，栅线G1上的电压信号可以使与栅线G1相连的第一晶体管T1导通，栅线G2上的电压信号通过第三晶体管T3可以使与辅助电极线C1相连的第二晶体管T2导通，但是不能使与栅线G2相连的第一晶体管T1导通。若与像素电极102相连的第一晶体管T1没有损坏，则栅线G1和栅线G2同时输入信号时，第一晶体管T1导通，数据线上的数据信号通过第一晶体管T1输入至像素电极102，栅线G2上的电压通过第三晶体管T3输入至辅助电极线C1，辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，与辅助电极线C1相连的第二晶体管T2导通，数据线上的电压通过第二晶体管T2输入至像素电极102。即，数据线上的电压同时通过第一晶体管T1和第二晶体管T2输入至像素电极102。
若与像素电极102相连的第一晶体管T1损坏，则栅线G1和栅线G2同时输入信号时，数据线上的数据信号不能通过第一晶体管T1输入至像素电极102。但是，此时栅线G2上的电压通过第三晶体管T3输入至辅助电极线C1，辅助电极线C1上的电压提高至大于第二晶体管T2的栅极最小驱动电压，与辅助电极线C1相连的第二晶体管T2导通，数据线上的数据电压通过第二晶体管T2输入至像素电极102，将像素电极102点亮。
本发明实施例，当栅线逐行扫描或者栅线和与栅线相邻的另一栅线同时扫描时，可以通过第一晶体管T1和/或第二晶体管T2给与第一晶体管T1和第二晶体管T2相连的像素电极10输入数据信号，从而防止了与像素电极10相连的第一晶体管T1损坏时，像素处于常暗或常亮状态的问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，包括相互交叉的多条栅线和多条数据线、以及由所述多条栅线和所述多条数据线限定的多个像素单元；其特征在于，还包括与所述栅线交替排列的多条辅助电极线；
每个像素单元包括：第一晶体管、第二晶体管和像素电极；
所述第一晶体管的栅极与驱动所述像素单元所在行的所述栅线电连接，第一极与所述数据线电连接，第二极与所述像素电极电连接；
所述第二晶体管的栅极与驱动所述像素单元所在行的所述辅助电极线电连接，第一极与所述数据线电连接，第二极与所述像素电极电连接；
其中，在所述栅线和与其相邻的一条所述辅助电极线之间设置有第三晶体管，所述第三晶体管的栅极与所述数据线电连接，第一极与所述栅线电连接，第二极与所述辅助电极线电连接。
2.根据权利要求1所述的阵列基板，其特征在于，每条所述栅线和每条所述数据线的交叉位置处均设置有所述第三晶体管。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述第三晶体管的第一极与驱动所述像素单元所在行的所述辅助电极线电连接，第二极与驱动相邻行像素单元的所述栅线电连接。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述第三晶体管的第一极与驱动所述像素单元所在行的所述辅助电极线电连接，第二极与驱动所述像素单元所在行的所述栅线电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述晶体管的半导体图案由非晶硅层和N型掺杂层构成。
6.根据权利要求1所述的阵列基板，其特征在于，所述辅助电极线为公共电极线。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成第一导电层和第二半导体层；其中，所述第一导电层包括交替排列的多条栅线和多条辅助电极线；所述第二半导体层包括多个第三半导体图案，在所述栅线和与其相邻的一条所述辅助电极线之间形成所述第三半导体图案，且所述第三半导体图案与所述栅线和所述辅助电极线均接触；
在衬底基板上形成绝缘层；
在衬底基板上形成第一半导体层和第二导电层；其中，所述第一半导体层包括多个第一半导体图案和多个第二半导体图案，所述第一半导体图案位于所述栅线上方，所述第二半导体图案位于所述辅助电极线上方；所述第二导电层包括第一源极、第一漏极、第二源极、第二漏极以及与所述栅线交叉的多条数据线，所述第一源极和所述第一漏极均与所述第一半导体图案接触，所述第二源极和所述第二漏极均与所述第二半导体图案接触，所述数据线位于所述第三半导体图案上方。
9.根据权利要求8所述的制备方法，其特征在于，所述在衬底基板上形成第一导电层和第二半导体层之前，所述制备方法还包括：在所述衬底基板上形成第三导电层，所述第三导电层包括多个像素电极；其中，所述像素电极与待形成的第一漏极和第二漏极均电连接；
或者，在衬底基板上形成第一半导体层和第二导电层之后，所述制备方法还包括：形成所述第三导电层，所述第三导电层包括多个像素电极；其中，所述像素电极均与所述第一漏极和所述第二漏极电连接。
10.根据权利要求8所述的制备方法，其特征在于，在所述栅线和与其相连的一条所述辅助电极线之间形成所述第三半导体图案包括：
在驱动同一行像素单元的栅线和驱动相邻行像素单元的辅助电极线之间形成多个所述第三半导体图案。
11.一种如权利要求3所述的阵列基板的驱动方法，其特征在于，包括：通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号。
12.根据权利要求11所述的驱动方法，其特征在于，
栅线逐行扫描，通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号包括：通过所述第一晶体管或所述第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号；
栅线和与所述栅线相邻的另一栅线同时扫描，通过第一晶体管和/或第二晶体管给与所述第一晶体管和所述第二晶体管相连的像素电极输入数据信号包括：通过第一晶体管和第二晶体管给与所述第一晶体管和所述第二晶体管相连的同一像素电极输入数据信号；其中，所述栅线电压信号大于与该栅线相邻的另一栅线的电压信号，所述栅线的电压信号用于使与该栅线相连的第一晶体管导通，所述与该栅线相邻的另一栅线的电压信号通过第三晶体管用于使第二晶体管导通。
CN201710765829.4A 2017-08-30 2017-08-30 一种阵列基板及其制备方法、驱动方法、显示装置 Expired - Fee Related CN107369694B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710765829.4A CN107369694B (zh) 2017-08-30 2017-08-30 一种阵列基板及其制备方法、驱动方法、显示装置
US16/333,163 US10629135B2 (en) 2017-08-30 2018-07-05 Array substrate, manufacturing method thereof, driving method, display device
PCT/CN2018/094614 WO2019042011A1 (zh) 2017-08-30 2018-07-05 阵列基板及其制备方法、驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710765829.4A CN107369694B (zh) 2017-08-30 2017-08-30 一种阵列基板及其制备方法、驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN107369694A true CN107369694A (zh) 2017-11-21
CN107369694B CN107369694B (zh) 2019-10-01

Family

ID=60311623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710765829.4A Expired - Fee Related CN107369694B (zh) 2017-08-30 2017-08-30 一种阵列基板及其制备方法、驱动方法、显示装置

Country Status (3)

Country Link
US (1) US10629135B2 (zh)
CN (1) CN107369694B (zh)
WO (1) WO2019042011A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073943A (zh) * 2018-05-22 2018-12-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法
WO2019042011A1 (zh) * 2017-08-30 2019-03-07 京东方科技集团股份有限公司 阵列基板及其制备方法、驱动方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114730115B (zh) * 2020-10-22 2023-11-14 京东方科技集团股份有限公司 阵列基板和显示设备
CN113013218A (zh) * 2021-03-09 2021-06-22 上海天马有机发光显示技术有限公司 阵列基板、显示面板及显示装置
CN113934062B (zh) * 2021-10-25 2023-12-08 京东方科技集团股份有限公司 液晶手写板及其驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140943A (zh) * 2006-09-07 2008-03-12 三星电子株式会社 阵列基底及具有该阵列基底的显示装置
CN101566771A (zh) * 2008-04-23 2009-10-28 三星电子株式会社 含连接至子像素电极的晶体管的显示装置
US9047816B2 (en) * 2009-11-06 2015-06-02 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518743B1 (ko) * 2008-03-05 2015-05-07 삼성디스플레이 주식회사 고속 구동이 가능한 광시야각 액정 표시 장치
KR20140059573A (ko) * 2012-11-08 2014-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
CN104155820B (zh) * 2014-08-13 2017-09-22 深圳市华星光电技术有限公司 一种阵列基板及驱动方法
CN104345513B (zh) * 2014-11-17 2018-06-19 深圳市华星光电技术有限公司 一种阵列基板和液晶显示面板及其驱动方法
CN107369694B (zh) 2017-08-30 2019-10-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、驱动方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140943A (zh) * 2006-09-07 2008-03-12 三星电子株式会社 阵列基底及具有该阵列基底的显示装置
CN101566771A (zh) * 2008-04-23 2009-10-28 三星电子株式会社 含连接至子像素电极的晶体管的显示装置
US9047816B2 (en) * 2009-11-06 2015-06-02 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042011A1 (zh) * 2017-08-30 2019-03-07 京东方科技集团股份有限公司 阵列基板及其制备方法、驱动方法、显示装置
US10629135B2 (en) 2017-08-30 2020-04-21 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, driving method, display device
CN109073943A (zh) * 2018-05-22 2018-12-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法

Also Published As

Publication number Publication date
US20190244570A1 (en) 2019-08-08
WO2019042011A1 (zh) 2019-03-07
US10629135B2 (en) 2020-04-21
CN107369694B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
US11107870B2 (en) Thin film transistor substrate having two different types of thin film transistors on the same substrate and display using the same
CN107369694B (zh) 一种阵列基板及其制备方法、驱动方法、显示装置
CN101043047B (zh) 显示装置及其制造方法
CN107871472B (zh) 显示装置
US9881986B2 (en) Thin film transistor substrate and display using the same
US9455279B2 (en) Thin film transistor substrate and display using the same
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
CN204464284U (zh) 显示装置
US6784032B2 (en) Active matrix organic light emitting display and method of forming the same
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
US20110084337A1 (en) Semiconductor device and method for manufacturing the same
CN109742113A (zh) 一种阵列基板、其制备方法及相关装置
CN111403454A (zh) 显示面板
US20080197357A1 (en) Display panel and manufacturing method
KR100495701B1 (ko) 유기 전계 발광 표시장치의 제조방법
KR20100123056A (ko) 발광 표시장치 및 이의 제조방법
JP2019040026A (ja) 表示装置
US20170068122A1 (en) Liquid crystal display device and method for manufacturing the same
TW201334253A (zh) 顯示裝置
KR101848063B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
CN110476255A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001

Termination date: 20200830