CN110476255A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110476255A
CN110476255A CN201780089175.6A CN201780089175A CN110476255A CN 110476255 A CN110476255 A CN 110476255A CN 201780089175 A CN201780089175 A CN 201780089175A CN 110476255 A CN110476255 A CN 110476255A
Authority
CN
China
Prior art keywords
layer
contact hole
transistor
insulating layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780089175.6A
Other languages
English (en)
Other versions
CN110476255B (zh
Inventor
冈部达
田中哲宪
家根田刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110476255A publication Critical patent/CN110476255A/zh
Application granted granted Critical
Publication of CN110476255B publication Critical patent/CN110476255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明是设置在显示装置(1)的像素电路中的半导体装置(10)，从下方向侧起依次包括基板(11)、LTPS层(135SLA)、第一栅极绝缘层(14)、第一金属层(145GA、145GB)、第一平坦化层(15)、第二栅极绝缘层(16)、氧化物半导体层(165SLB)半导体层、第二金属层(165SB、165DB)、钝化层(17)以及第三金属层(165CA)。LTPS‑TFT(10A)的栅极电极(145GA)与氧化物半导体TFT(10B)的栅极电极(145GB)由第一金属层形成。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明是关于设置在显示装置的像素电路中的半导体装置。
背景技术
近年来，TFT(Thin Film Transistor，薄膜晶体管)被广泛应用于显示装置等电子设备。专利文献1披露了具备(i)将TPS(Low-Temperature PolySilicon，低温多晶硅)用作半导体材料的T FT、(ii)将氧化物半导体用作半导体材料的TFT的显示装置。
现有技术文献
专利文献
专利文献1：日本国公开专利公告“特开2016-534390号(于2016年11月4日公布)”
发明内容
本发明所要解决的技术问题
如下文所述，在上述半导体装置中，各个TFT的栅极电极层与其他电极层(特别是源极电极层)之间会出现在设计上无法预测的电容耦合(Capacitive Coupling)。因此，可能会因该电容耦合而产生噪声，从而导致半导体装置的动作的可靠性下降。
解决问题的方案
为了解决上述课题，本发明的一个方式涉及的半导体装置是设置在显示装置像素电路中的半导体装置，上述半导体装置从下方向侧起依次包括基板、第一晶体管的半导体层、第一绝缘层、第一金属层、第一平坦化层、第二绝缘层、第二晶体管的半导体层、第二金属层、第三绝缘层以及第三金属层，上述第一晶体管包括作为半导体材料的低温多晶硅，上述第二晶体管包括作为半导体材料的氧化物半导体，上述第一晶体管的栅极电极与上述第二晶体管的栅极电极由上述第一金属层形成。
此外，为了解决上述课题，本发明的一个方式涉及的半导体装置的制造方法是设置在显示装置像素电路中的半导体装置的制造方法，上述半导体装置从下方向侧起依次包括基板、第一晶体管的半导体层、第一绝缘层、第一金属层、第一平坦化层、第二绝缘层、第二晶体管的半导体层、第二金属层、第三绝缘层以及第三金属层，上述第一晶体管包括作为半导体材料的低温多晶硅，上述第二晶体管包括作为半导体材料的氧化物半导体，包括通过上述第一金属层，形成上述第一晶体管的栅极电极与上述第二晶体管的栅极电极的工序。
发明效果
根据本发明的一个方式涉及的半导体装置，可提升半导体装置的动作的可靠性。
此外，通过本发明的一个方式涉及的半导体装置的制造方法，也可发挥相同的效果。
附图说明
图1是说明第一实施方式涉及的半导体装置的概略结构的图，(a)是表示LTPS-TFT结构的图，(b)是表示氧化物半导体TFT结构的图。
图2的(a)与(b)分别是表示制造图1半导体装置的处理流程的图。
图3是表示设置在图1显示装置上的像素电路一个示例的图。
图4是表示在图1的氧化物半导体TFT中，各层连接的一个示例的图。
图5是表示在图1的氧化物半导体TFT中，各层连接的一个示例的图。
图6是表示在图1的氧化物半导体TFT中，各层连接的一个示例的图。
图7是表示在图1的氧化物半导体TFT中，各层连接的一个示例的图。
图8是表示在图1的氧化物半导体TFT中，各层连接的一个示例的图。
图9是说明第二实施方式涉及的半导体装置中的氧化物半导体TFT的概略结构的图。
图10是说明第二实施方式涉及的半导体装置的比较例的图。
图11是说明第二实施方式涉及的半导体装置的变形例的图。
图12是说明第三实施方式涉及的半导体装置中的TPS-TFT的概略结构的图。
具体实施方式
[第一实施方式]
下文将根据图1～图3，详细说明关于本发明的第一实施方式。在下文所述的各个附图中，示出了第一实施方式涉及的半导体装置10的各种部件，省略了与第一实施方式无关的部件的相关说明。省略说明的部件按照公知常识进行理解即可。此外，还请注意各个附图的目的是简要说明各个部件的形状、结构以及位置关系，未必按照精确的比例进行叙述。
(半导体装置10的概要)
图1是说明半导体装置10的概略结构的图。半导体装置10可以设置在驱动显示装置1的像素的像素电路52(参照下文所述的图3)。例如，显示装置1可以是EL(ElectroLuminescence，电致发光)
例如，半导体装置10可以用作显示装置1的有源矩阵基板。如果装置显示1是具备光学元件(光学元件170)的显示面板，则没有特别限定。上述光学元件可以是通过电流，对亮度、透射率进行控制的光学元件，也可以是通过电压，对亮度、透射率进行控制的光学元件。
作为电流控制型发光元件的示例，可以举出OLED(Organc i Light EmittingDiode：有机发光二极管)、无机发光二极管或Q LED(Quantum dot Light Emitting Diode：量子点发光二极管)。因此，显示装置1可以是具备OLED的有机EL(Electro Lumines cence：电致发光)显示器或具备无机发光二极管的无机EL显示器。这样，显示装置1也可以是具备QLED的QLED显示器。此外，作为电压控制侧的光学元件，可以举出液晶显示元件等。
半导体装置10具有包含被用作半导体材料的LTPS的TFT、以及包含被用作半导体材料的氧化物半导体(例：InGaZnOx的金属氧化物)的TFT。下文将包含被用作材料的LTPS的TFT称为LTPS-TFT10A(第一晶体管)。此外，将包含被用作材料的氧化物半导体的TFT称为氧化物半导体TFT10B(第二晶体管)。
为了便于说明，下文将从基板11朝向栅极电极层145GA、栅极电极层145GB的方向称为上方向。此外，将与上方向相反的方向称为下方向。
将图1所示的栅极电极层145GA、145GB统称为第一金属层。此外，将源极电极层135SA与漏极电极层135DA统称为第二金属层。此外，也将电极层165CA称为第三金属层。此外，也将配线层19称为第四金属层。在从基板11观察的方向上，从下侧起依次设置第一金属层至第四金属层。
在图1中，(a)是表示LTPS-TFT10A结构的图，(b)是表示氧化物半导体TFT10B结构的图。在基板11上，可以分别形成多个LTPS-TFT10A与氧化物半导体TFT10B。半导体装置10可以是有源矩阵设备。
基板11支撑LTPS-TFT10A与氧化物半导体TFT10B的各个部件。由于LTPS是具有高移动性的半导体材料，因此LTPS-TFT10A被用作具有优异响应性的开关TFT(开关元件)。LTPS-TFT10A适用于像素电路52中的开关TFT。
LTPS-TFT10A被用作切换显示装置1的像素电路52的连接状态的开关TFT。具体而言，LTPS-TFT10A切换显示装置1的数据线S(n)、扫描信号线G(n-1)与G(n)以及发光控制线EM(n)与该显示装置1的像素电路52的连接状态(参照下文所述的图3)。
具体而言，LTPS-TFT10A可以被用作像素电路52中的晶体管T2～T6。由于LTPS被用作半导体材料，因此LTPS-TFT10A可以形成n沟道TFT，也可以形成p沟道TFT。
由于氧化物半导体TFT10B是可以充分降低泄漏电流的TFT，因此适用于像素电路52中的驱动TFT(驱动晶体管)。具体而言，氧化物半导体TFT10B可以被用作像素电路52中的晶体管T1(驱动TFT)。
驱动TFT是用于驱动设置在像素电路52中的发光元件170(控制亮灯)的TFT。如图3所示，晶体管1(氧化物半导体TFT10B)通过晶体管T4，与发光元件170的阳极连接。
此外，氧化物半导体TFT10B也可以被用作开关TFT。因此，在1个或多个氧化物半导体TFT10B中，至少有一部分可以被用作驱动TFT即可。
由于氧化物半导体被用作半导体材料，因此氧化物半导体TFT10B形成为n沟道TFT。
(LTPS-TFT10A)
参照图1的(a)，说明LTPS-TFT10A的结构。在LTPS-TFT10A中，基板11的表面(上表面)被树脂层12覆盖。例如，树脂层12的材料为聚亚酰胺(PolyImide，PI)。树脂层12的表面被无机层13覆盖。无机层13发挥着阻隔层的作用。
在无机层13表面的一部分形成(i)LTPS层135SLA(半导体层)、(ii)作为导电层(电极层)的源极电极层135SA与漏极电极层135DA。将LTPS层135SLA配置在无机层13的表面上，使其夹在源极电极层135SA与漏极电极层135DA之间。
形成第一栅极绝缘层14(第一绝缘层)，以使其覆盖无机层13、LTPS层135SLA、源极电极层135SA、漏极电极层135DA。在第一栅极绝缘层14表面的一部分形成栅极电极层145GA。
这样，在LTPS-TFT10A中，在LTPS层135SLA的上方向设置栅极电极层145GA。即LTPS-TFT10A构成顶栅型TFT。
形成第一平坦化层15，以覆盖第一栅极绝缘层14与栅极电极层145GA(第一金属层)。第一平坦化层15的材料为SOG(Spin on Glass，旋涂玻璃)材料。即第一平坦化层15含有SOG材料作为主要成分。与下文所述除第二平坦化层18外的其他层相比，第一平坦化层15拥有足够的厚度。
关于第一平坦化层15的材料，可以使用例如公知的有机SOG材料或无机SOG材料。但是，为了进一步加厚第一平坦化层15的厚度，相比无机SOG材料，优选将有机SOG材料用作第一平坦化层15的材料。
形成第二栅极绝缘层16(第二绝缘层)，以使其覆盖第一平坦化15。此外，形成钝化层17(第三绝缘层)，以使其覆盖第二栅极绝缘层16。钝化层17也作为绝缘层发挥功能。第一栅极绝缘层14、第二栅极绝缘层16与钝化层17可以通过公知的无机材料形成。
作为一个示例，该无机材料包含氮化硅、氧化硅以及氮氧化硅。此外，第一栅极绝缘层14、第二栅极绝缘层16与钝化层17也可以作为通过CVD法形成的上述无机材料的层叠膜而构成。
在钝化层17表面的一部分形成2个电极层165CA(第三金属层)。源极电极层135SA与漏极电极层135DA分别通过接触孔(具体而言，是在该接触孔内形成的配线)，与2个电极层165CA电连接。该接触孔以分别贯穿第一栅极绝缘层14、第一平坦化层15、第二栅极绝缘层16以及钝化层17的方式形成。
具体而言，该接触孔包括在第一栅极绝缘层14形成的接触孔14HL、在第一平坦化层15形成的接触孔15HL、在第二栅极绝缘层16形成的接触孔16HL以及在钝化层17形成的接触孔17HL。上述配线通过向接触孔填充与电极层165CA相同的材料而形成。
此外，接触孔14HL与接触孔15HL可以同时形成图案。此时，接触孔15HL作为接触孔14HL的掩模发挥功能。因此，如图1的(a)所示，从基板11的法线方向(垂直于基板11的方向)观察时，可形成周端一致(对齐)的接触孔14HL与接触孔15HL。
此外，接触孔16HL与接触孔17HL可以同时形成图案。此时，接触孔16HL与接触孔17HL通过相同的光学图案进行图案化。因此，如图1的(a)所示，从基板11的法线方向观察，可形成周端一致(对齐)的接触孔14HL与接触孔15HL。
此外，形成接触孔16HL和接触孔17HL，使得其开口分别比接触孔14HL和接触孔15HL更大。此外，更具体而言，在接触孔中，“开口更大”的意思是指从垂直于基板11的方向观察时，“开口面积更大”。
在从垂直于基板11的方向观察接触孔具有圆形剖面的情况下，通过使其大于开口直径，可形成“开口更大”的接触孔。
此外，在从垂直于基板11的方向观察接触孔具有矩形剖面的情况下，例如，通过使其大于矩形长边或短边(例：图1水平方向的长度)，可形成“开口更大”的接触孔。
形成第二平坦化层18，以使其覆盖钝化层17与电极层165CA。与除第一平坦化层15外的其他层相比，第二平坦化层18具有足够的厚度。第二平坦化层18的材料可以采用公知的材料，但为了使第二平坦化层18的厚度更厚，第二平坦化层18的材料优选使用有机材料。
(氧化物半导体TFT10B)
参照图1的(b)，说明氧化物半导体TFT10B的结构。在氧化物半导体TFT10B中，也与LTPS-TFT10A相同，在基板11的上方向上依次设置树脂层12、无机层13、第一栅极绝缘层14、第一平坦化层15、第二栅极绝缘层16、钝化层17以及第二平坦化层18。
在氧化物半导体TFT10B中，在第一栅极绝缘层14表面的一部分形成栅极电极层145GB。这样，在半导体装置10中，在同一层(表层)上(即第一栅极绝缘层14上)配置LTPS-TFT10A的栅极电极层145GA与氧化物半导体TFT10B的栅极电极层145GB。具体而言，栅极电极层145GA、145GB形成第一金属层(距离基板11最近的金属层)。根据该配置，作为共用栅极电极(共用栅极)，可设置栅极电极层145GA与栅极电极层145GB。
在氧化物半导体TFT10B中，栅极电极层145GB的一部分不会被第一平坦化层15覆盖。即在第一平坦化层15的部分区域设置开口15A(凹部)。开口15A可以以最大限度地露出栅极电极层145GB(第一金属层)的方式形成。“开口15A最大限度地露出栅极电极层145GB(第一金属层)”的意思是指“栅极电极层145GB存在于开口15A的整个表面”。第二栅极绝缘层16的一部分填充开口15A。这样，在与开口15A对应的位置上形成第二栅极绝缘层16的一部分。因此，第二栅极绝缘层16也具有与第一平坦化层15相同的凹部。在开口15A中露出的栅极电极层145GB被第二栅极绝缘层16覆盖。
在第二栅极绝缘层16的凹部表面形成有氧化物半导体层165SLB(半导体层)。这样，在开口15A的上方形成第二栅极绝缘层16以及氧化物半导体层165SLB。具体而言，第二栅极绝缘层16与氧化物半导体层165SLB以从第二栅极绝缘层16与氧化物半导体层165SLB的法线方向观察时，至少与开口15A的一部分重合的方式形成。
并且，氧化物半导体层165SLB表面的一部分形成有作为导电层(电极层)的源极电极层165SB与漏极电极层165DB(第二金属层)。氧化物半导体层165SLB、源极电极层165SB以及漏极电极层165DB的一部分也形成于开口15A的一部分中。
这样，在氧化物半导体TFT10B中，在氧化物半导体层165SLB下方设置栅极电极层145GB。即氧化物半导体TFT10B构成顶栅型TFT。这样，在LTPS-TFT10A上方向设置氧化物半导体层165SLB。
形成钝化层17，以使其覆盖第二栅极绝缘层16、氧化物半导体层165SLB、源极电极层165SB与漏极电极层165DB。形成第二平坦化层18，以使其覆盖钝化层17。
在氧化物半导体TFT10B中，在第二平坦化层18的表面上形成配线层19。配线层19是将氧化物半导体TFT10B与外部元件电连接的配线层。作为配线层19的材料，可以使用例如ITO(In dium Tin Oxide，铟锡氧化物)等具有优异透光性的导电性材料。
配线层19(第四金属层)通过接触孔(具体而言，在该接触孔内形成的配线)与漏极电极层165DB连接。接触孔以贯穿钝化层17以及第二平坦化层18的方式形成。上述配线通过向接触孔填充与配线层19相同的材料后而形成。
作为一个示例，配线层19可以是将氧化物半导体TFT10B的漏极电极层165DB连接到上述发光元件170的阳极的配线层。通过该结构，可以将氧化物半导体TFT10B用作像素电路中的驱动TFT。
在配线层19的表面形成有2个堤部195。堤部195是用于划分与1个像素对应的区域(1个像素区域)的隔板。
(半导体装置10的制造方法的一个示例)
图2的(a)是示例表示制造半导体装置10的处理流程S1～S31的流程图。
首先，在基板11的表面上涂布树脂层12的材料，通过使该材料固化，对树脂层12进行图案化(S1)。然后，通过在树脂层12的表面上沉积(堆叠)无机层13的材料，对无机层13进行图案化(S2)。
然后，在无机层13的表面上沉积LTPS(S3)，通过对已沉积的LTPS进行光刻处理(S4)，从而对LTPS层135SLA进行图案化(S5)。
此外，在S5之后，在无机层13的表面上沉积源极电极层135SA与漏极电极层135DA的材料，通过对已沉积的该材料进行光刻处理，从而对源极电极层135SA与漏极电极层135DA进行图案化。
然后，在无机层13、LTPS层135SLA、源极电极层135SA以及漏极电极层表面上沉积第一栅极绝缘层14的材料(S6)。然后，在第一栅极绝缘层14的表面上沉积栅极电极层145GA的材料(S7)。通过对栅极电极层145GA的材料进行光刻处理(S8)，从而对栅极电极层145GA进行图案化(S9)。此外，关于栅极电极层145GB，可以与栅极电极层145GA同样地进行图案化。
然后，在第一栅极绝缘层14与栅极电极层145GB(栅极电极层145GA)的表面上涂布第一平坦化层15的材料即SOG材料(S10)。通过对已涂布的SOG材料进行光刻处理(S11)，对第一平坦化层15进行图案化(S12)。具体而言，对第一平坦化层15进行图案化，以设置上述开口15A。
此外，在SOG材料为感光材料的情况下，S11的光刻处理可以只是显影处理。这是因为在SOG材料为感光材料的情况下，可以只通过显影处理对第一平坦化层15进行图案化。
然后，在第一平坦化层15的表面上沉积第二栅极绝缘层16的材料(S13)。通过这一步骤，在第二栅极绝缘层16上设置与第一平坦化层15的开口15A对应的凹部。然后，在第二栅极绝缘层16的凹部内沉积氧化物半导体层165SLB的材料(S14),通过对已沉积的材料进行光刻处理(S15)，对氧化物半导体层165SL B进行图案化(S16)。
然后，在第二栅极绝缘层16与氧化物半导体层165SLB的表面上沉积源极电极层165SB与漏极电极层165DB的材料(S17)，通过对已沉积的材料进行光刻处理(S18)，从而对源极电极层165SB与漏极电极层165DB进行图案化(S19)。
然后，在第二栅极绝缘层16、源极电极层165SB、氧化物半导体层165SLB以及漏极电极层165DB的表面上沉积钝化层17(S20)。然后，通过对钝化层17、第二栅极绝缘层16以及第一栅极绝缘层14进行光刻处理(S21)，从而对钝化层17、第二栅极绝缘层16以及第一栅极绝缘层14进行图案化(S22)。
作为一个示例，在S22中，通过干式蚀刻，对钝化层17、第二栅极绝缘层16以及第一栅极绝缘层14进行图案化。此时，设置在钝化层17上的接触孔17HL、在第二栅极绝缘层16中形成的接触孔16HL和设置在第一栅极绝缘层14上的接触孔14HL的周端一致。
此外，在从垂直于基板11的方向观察接触孔16HL包含接触孔15HL的情况下，接触孔15HL作为接触孔14HL的掩模发挥功能。因此，接触孔15HL与接触孔14HL的周端一致。
此外，在对第一平坦化层15进行图案化时，同时对第一栅极绝缘层14进行图案化的情况下，在S22中，无需第一栅极绝缘层14的图案化(参照下文所述的图2的(b))。
此时，设置在钝化层17上的接触孔17HL与设置在第二栅极绝缘层16的接触孔16HL的周端一致。此外，设置在第一栅极绝缘层14的接触孔14HL与设置在第一平坦化层15的接触孔15HL的周端一致。此外，接触孔17HL的开口大于接触孔14HL的开口(参照图1的(a))。
此外，在S22后，对电极层165CA进行图案化，将该电极层165CA分别与源极电极层135SA以及漏极电极层135DA连接。
然后，在钝化层17与电极层165CA的表面涂布第二平坦化层18的材料(S23)，通过对已涂布的材料进行光刻处理(S24),对第二平坦化层18进行图案化(S25)。
接着，在第二平坦化层18的表面沉积配线层19的材料(S26)，通过对已沉积的材料进行光刻处理(S27),从而对配线层19进行图案化(S28)。如上所述，可以以与漏极电极层165DB连接的方式对配线层19进行图案化。
然后，在配线层19的表面沉积堤部195的材料(S29)，通过对已沉积的材料进行光刻处理(S30),对堤部195进行图案化(S31)。
(半导体装置10的制造方法的另一个示例)
图2的(b)表示半导体装置10的制造方法的另一个示例。图2的(b)是通过示例表示制造半导体装置10的处理流程S41～S71的流程图。由于S41～S51、S53～S61、S63～S71与图2的(a)的S1～S11、S13～S21、S23～S31是相同的处理流程，因此省略说明。
图2的(b)的流程图可以理解为在图2的(a)的流程图中，将S12与S22分别替换成S52和S62的处理。下文只说明关于S52与S62的处理流程。
S52在第一平坦化层15的基础上，还对第一栅极绝缘层14进行图案化这一点上，与上述S12不同。例如，对第一平坦化层15进行干式蚀刻的同时，也可以对第一栅极绝缘层14进行干式蚀刻。这样，在第一栅极绝缘层14上形成的接触孔14HL与在第一平坦化层15上形成的接触孔15HL的周端一致。
此外，由于在S52中，对第一栅极绝缘层14进行图案化，因此在S62中，未形成第一栅极绝缘层14，而仅对钝化层17与第二栅极绝缘层16进行图案化。在这一点上，S62与上述S22不同。这样，形成第一栅极绝缘层14的时机并不限定于图2的(a)。
(像素电路52)
参照图3，说明关于设置在显示装置1的显示区域(活性区域)内的像素电路52的结构。图3是表示对应m列n行的像素电路52的结构的电路图。此外，这里说明的像素电路52的结构是一个示例，也可以采用其他公知的结构。
图3所示的像素电路52包括1个发光元件170、6个晶体管T1～T6(驱动晶体管T1、写入控制晶体管T2、供电控制晶体管T3、发光控制晶体管T4、阈值电压补偿晶体管T5、初始化晶体管T6)和1个电容器C1。电容器C1是由2个电极构成的电容元件。
在图3中，S(m)表示第m列的数据线S。此外，G(n)以及EM(n)分别表示第n列的扫描信号线与发光控制线EM。在显示区域，配置了多条数据线以及与该数据线正交的多条扫描信号线G(n)。
此外，在显示区域配置多条发光控制线，以使得与多条扫描信号线一对一对应。此外，以在显示区域与多条数据线与多条扫描信号线的交叉点对应的方式设置像素电路52。这样，通过设置像素电路52，在显示区域内形成多个像素矩阵。
在显示区域配置有与像素电路52的每一个共用的未图示的电源线。具体而言，配置了提供用于驱动发光元件170的高位电源电压ELVDD的电源线(高位电源线)、提供用于驱动有机EL元件的低位电源电压ELVSS的电源线(低位电源线)、提供初始化电压Vini的电源线(初始化电源线)。通过未图示的电源电路提供高级电源电压ELVDD、低级电源电压ELVSS、初始化电压V ini。
(半导体装置10的噪声)
在说明关于半导体装置10的效果之前，叙述关于半导体装置10的噪声。一般而言，为了在TFT的栅极电极中切换该TFT的O N/OFF(导通/非导通)，施加较大的(严格来说，是绝对值较大)正电压或负电压(栅极电压)。
例如，为了将n沟道TFT设为ON状态，向TFT的栅极电极施加较大的正栅极电压。此外，为了将p沟道TFT设为ON状态，向TFT的栅极电极施加较大的负栅极电压
因此，在半导体装置10中，分别向LTPS-TFT10A的栅极电极层145GA与氧化物半导体TFT10B的栅极电极层145GB施加较大的栅极电压。
此外，在LTPS-TFT10A中，在栅极电极层145GA与其他电极层(特别是源极电极层135SA)之间会出现在设计上无法预测的电容耦合。因此，在向栅极电极层145GA施加栅极电压的情况下，会因电容耦合与栅极电压而在栅极电极层145GA周围产生噪声。
该噪声的大小取决于电容耦合的程度(栅极电极层与漏极电极层之间的静电容量)与栅极电压的大小。伴随上述静电电容或上述栅极电压增加，该噪声会更加明显。
因此，在向栅极电极层145GA施加栅极电压的情况下，例如噪声可能会在向源极电极层135SA施加的信号中发生重叠。此外，噪声也可能在栅极电压中发生重叠。因此，LTPS-TFT10A的动作的可靠性可能会下降(例：无法顺利进行开关)。
此外，在氧化物半导体TFT10B中，在栅极电极层145GB与其他电极层(特别是源极电极层165SB)之间会出现电容耦合。因此，在向栅极电极层145GB施加栅极电压的情况下，会因电容耦合与栅极电压，在栅极电极层145GB周围产生噪声。
因此，在向栅极电极层145GB施加栅极电压的情况下，例如噪声可能会在向源极电极层165SA施加的信号中发生重叠。此外，噪声也可能在栅极电压本身中发生重叠。
因此，例如会出现无法向漏极电极层165DB输出所期望的电压与电流(即提供发光元件170的阳极所期望的电压与电流)的问题。即氧化物半导体TFT10B的动作的可靠性可能会下降(例：无法适当地进行发光元件170的驱动)。
(半导体装置10的效果)
为了应对因上述噪声导致的LPTO设备的动作的可靠性下降，本申请的发明人等(下称发明人等)想到了半导体装置10的结构。
具体而言，发明人等为了降低各TFT中的栅极电极层与源极电极层之间的电容耦合的程度(栅极电极层与漏极电极层之间的静电容量)，想到了充分分离栅极电极层与源极电极层的技术思想。
发明人等基于该技术思想，想到了在各TFT中，通过在栅极电极层与源极电极层之间夹设第一平坦化层15(通过SOG材料形成的层)，从而分离栅极电极层与源极电极层的具体结构。
根据该技术思想，在LTPS-TFT10A中，在栅极电极层145GA与源极电极层135SA之间设置第一栅极绝缘层14。此外，在栅极电极层145GA的上侧设置第一平坦化层15。即形成LTPS-TF T10A，以使得在栅极电极层145GA与源极电极层135SA之间存在一个第一平坦化层15夹设的区域。
因此，可降低栅极电极层145GA与源极电极层135SA之间的静电容量。因此，在LTPS-TFT10A中，由于可减少上述噪声，因此可提升LTPS-TFT10A的可靠性。
同样地，在氧化物半导体TFT10B中，在栅极电极层145GB的上侧设置第一平坦化层15。即，氧化物半导体TFT10B也以在栅极电极层145GB与源极电极层165SB之间存在夹设第一平坦化层15的区域的方式形成。
因此，可降低145GB与源极电极层165SB之间的静电容量。因此，在氧化物半导体TFT10B中，由于可减少上述噪声，因此可提升氧化物半导体TFT10B的可靠性。
但是，氧化物半导体TFT10B的氧化物半导体层165SLB是例如InGaZnOx类的金属氧化物。因此，为了形成氧化物半导体层165SLB，需要比较高温的工序。因此，在将耐热性较低的材料用作第一平坦化层15的材料的情况下，在形成氧化物半导体层165SLB的高温工序中，第一平坦化层15可能会发生劣化。
但是，如上所述，第一平坦化层15的材料使用SOG材料。由于SOG材料是具有较高耐热性的材料，因此即使在形成氧化物半导体层165SLB的高温工序中，也可防止第一平坦化层15发生劣化。
这样，发明人等发现通过将SOLG材料用作第一平坦化层15(具有足够的厚度，是适合分离栅极电极层与源极电极层的平坦化层)的材料，可提升LPTO设备的动作的可靠性。
此外，根据半导体装置10，由于可降低栅极电极层与源极电极层之间的静电容量，因此在分别向栅极电极层145GA与栅极电极层145GB施加较大电压(栅极电压)的情况下，可减少噪声。
因此，在半导体装置10中，由于允许施加较大的电压，因此可通过该栅极电压，更可靠地控制LTPS-TFT10A与氧化物半导体TFT10B的ON/OFF。
综上所述，根据半导体装置10，可提升LPTO设备的动作的可靠性。
(氧化物半导体TFT10B的各层连接示例)
下文将参照图4～图8，叙述关于氧化物半导体TFT10B的各层连接示例。此外，在图3～图7中，为了方便说明，省略了部分部件(例：堤部195)的图示。
(1)图4表示在氧化物半导体TFT10B中，栅极电极层145GB(第一金属层)与具备源极电极层165SB的一层(第二金属层)电连接的示例。
此外，在图4以及之后各图所示的氧化物半导体层199SLB是用于对设置在第一平坦化层15或无机层13等上的接触孔进行蚀刻的蚀刻阻挡层。氧化物半导体层199SLB可以由与氧化物半导体层165SLB相同的材料形成。
如图4所示，在氧化物半导体TFT10B中设置了电极层185CB(第三金属层)。此外，以露出栅极电极层145GB的方式形成接触孔15HL。此外，在接触孔17HL中，部分地露出源极电极层165SB(第二金属层)与氧化物半导体层199SLB(蚀刻阻挡层)。
在接触孔17HL中露出的氧化物半导体层199SLB的周端与第二栅极绝缘层16的周端一致。在对第二栅极绝缘层16进行图案化的情况下，通过将氧化物半导体层199SLB用作蚀刻阻挡层，从而可使得氧化物半导体层199SLB与第二栅极绝缘层16的周端一致。
此外，“一致”的意思是指通过上述制造方法，以使得两个部件(氧化物半导体层199SLB与第二栅极绝缘层16)的周端对齐。关于在说明书中其他位置使用的“一致”，意思也是同样的。
电极层185CB经由接触孔(接触孔17HL～15HL)电连接栅极电极层145GB与源极电极层165SB。具体而言，电极层185CB通过覆盖在接触孔15HL中露出的栅极电极层145GB与在接触孔17HL中露出的源极电极层165SB，而电连接栅极电极层145GB与源极电极层165SB。
根据图4的结构，在对钝化层17、第二栅极绝缘层16、第一栅极绝缘层14一并进行干式蚀刻的情况下，通过氧化物半导体层199SLB(蚀刻阻挡层)，可防止在上述接触孔内形成不均匀的凹凸。因此，通过上述接触孔，可更可靠地电连接。
(2)图5表示在氧化物半导体TFT10B中，栅极电极层145GB(第一金属层)与具备源极电极层165SB的一层(第二金属层)电连接的另一个示例。图5的结构是在图4结构的基础上，去掉氧化物半导体层199SLB后的结构。
在对第一栅极绝缘层14与第一平坦化层15进行一并干式蚀刻的情况下，在形成上述接触孔时，通过只对钝化层17与第二栅极绝缘层16进行干式蚀刻，得到图5的结构。这样，第一金属层与第二金属层的连接可适用于各种类型。
(3)图6表示在氧化物半导体TFT10B中，栅极电极层145GB(第一金属层)与具备源极电极层165SB(第二金属层)的一层电连接的另一个示例。
在图6的示例中，作为连接栅极电极层145GB与源极电极层165SB的连接层，使用上述配线层19(第四金属层)替代图4、图5的电极层185CB。在图6的结构中，作为配线层19的材料，也可以使用与发光元件170的阳极相同的材料(例：ITO、Ag等)。
在图6的示例中，在第二平坦化层18上设置接触孔18HL。接触孔18HL的开口大于接触孔17HL。
配线层19经由接触孔(接触孔18HL～15HL)电连接栅极电极层145GB与源极电极层165SB。具体而言，配线层19通过覆盖在接触孔15HL中露出的栅极电极层145GB与在接触孔17HL中露出的源极电极层165SB而电连接栅极电极层145GB与源极电极层165SB。以从栅极电极层145GB的表面朝向第二平坦化层18的表面并沿着各部件的沿面的方式形成配线层19。
(4)图7表示在氧化物半导体TFT10B中，具备源极电极层165SB的一层(第二金属层)与电极层185CB(第三金属层)电连接的示例。
如图7所示，也可设置电极层185CB，以覆盖源极电极层165SB的一部分。
(5)图8表示在氧化物半导体TFT10B中，栅极电极层145GB(第一金属层)与电极层185CB(第三金属层)电连接的示例。
以部分地与栅极电极层145GB与氧化物半导体层165SLB接触的方式形成电极层185CB。电极层185CB与在接触孔17HL中露出的氧化物半导体层199SLB(蚀刻阻挡层)的半导体层相连接。此外，在图8的结构中，也可以去掉氧化物半导体层199SLB(蚀刻阻挡层)。
电极层185CB覆盖在接触孔15HL中露出的栅极电极层145GB。如图8结构所示，也可对栅极电极层145GB与电极层185CB电连接。
[第二实施方式]
关于本发明的第二实施方式，如果根据图9进行说明，内容如下所示。此外，为了方便说明，关于具有与在上述实施方式中说明的部件相同功能的部件，标上相同的附图标记，并省略说明。
在第二实施方式中，叙述了关于第一实施方式的氧化物半导体T FT10B的结构种类。下文将第二实施方式的氧化物半导体TFT称为氧化物半导体TFT20B(第二晶体管)。
图9是说明氧化物半导体TFT20B的概略结构的图。氧化物半导体TFT20B采用了在第一实施方式的氧化物半导体TFT10B中附加电极层285CB(第三金属层)的结构。电极层285CB形成在钝化层17表面的一部分。
具体而言，电极层285CB以如下方式配置：从该电极层285CB的法线方向观察时至少部分与氧化物半导体层165SLB、源极电极层165SB和漏极电极层165DB重叠。
因此，可以将电极层285CB用作氧化物半导体TFT20B的附加栅极电极层(第二栅极电极)。此外，为了与第二栅极电极进行区分，将栅极电极层145GB称为第一栅极电极。
这样，氧化物半导体TFT20B具有栅极电极层145GB(通过第一金属层形成的栅极电极)与栅极电极层285CB(通过第三金属层形成的栅极电极)作为2个栅极电极层。即氧化物半导体TFT20B构成双栅型TFT。
如上所述，氧化物半导体TFT20B分别在氧化物半导体层165SL B的下方具备栅极电极层145GB(第一栅极电极层)，在该氧化物半导体层165SLB的上方具备电极层285CB(第二栅极电极层)。因此，氧化物半导体TFT20B也可称为双面栅极型TFT。
根据氧化物半导体TFT20B，可分别向栅极电极层145GB(第一栅极电极层)与电极层285CB(第二栅极电极层)施加栅极电压。因此，可更为快速地切换氧化物半导体TFT20B的ON/OFF。即可提升氧化物半导体TFT20B(例：驱动TFT)的响应性，实现发光元件170驱动的高速化。
[变形例]
图10是说明作为第二实施方式的比较例的半导体装置20X的俯视图。此外，图11是说明作为第二实施方式的变形例的半导体装置20Y的俯视图。
如图11所示，半导体装置20Y具有开口15Y。开口15Y是容纳第二栅极绝缘层16的一部分的第一平坦化层15的开口。在半导体装置2Y中设置了电连接栅极电极层145GB(第一栅极电极层)与电极层285CB(第二栅极电极层)的接触孔290。接触孔290以在开口15Y内，贯穿使栅极电极层145GB与电极层285CB分离的各部件(第一平坦化层15、第二栅极绝缘层16、钝化层17)的方式形成。
在半导体装置20Y中，可经由接触孔290在电极层285CB的等电位上形成栅极电极层145GB。因此，通过设定电极层285CB的栅极电压，可将栅极电极层145GB的栅极电压设定为与电极层285CB的栅极电压相同的水平。即通过设定电极层285CB的栅极电压，可控制氧化物半导体层165SLB的沟道的ON/OFF(导通/非导通)。
因此，与下文所述的半导体装置20X不同，无需设置凸部15XA。因此，通过半导体装置20Y，可容易地进行栅极电极层145GB的设计，并实现半导体装置20Y的小型化。
此外，半导体装置20Y中的第二晶体管的氧化物半导体层165S LB，且位于第一平坦化层15上的半导体层的一部分以与第二晶体管的源极电极层165SB的端部以及漏极电极层165DB的端部相连接的方式被夹在源极电极层165SB与漏极电极层165DB之间。该氧化物半导体层的一部分均可以隔着钝化层17与电极层285CB重叠。
但是，由于未向在第一平坦化层15上形成的氧化物半导体层施加栅极电压，因此成为泄漏电流的原因。因此，如图11所示，在未设置电极层285CB的情况下，在第一平坦化层15上形成的氧化物半导体层165SLB中，需要不使在源极电极层165SB与漏极电极层165DB之间形成的氧化物半导体层相连。在图10中，形成开口15X，以使得上述氧化物半导体层不相连。
此外，根据图11的结构，即便上述氧化物半导体层相连，该半导体层也可以以隔着钝化层17与电极层285CB重叠的方式形成。如果这样形成，则不需要图10的开口15X。因此，开口的设计变得容易，对显示装置的高分辨率化也变得有益。
[第三实施方式]
关于本发明的第三实施方式，如果根据图12进行说明，则内容如下所示。在第三实施方式中，叙述了关于第一实施方式的LTPS-TFT10A(开关TFT)的结构种类。为了方便说明，将第三实施方式中的LTP S-TFT称为LTPS-TFT30A(第一晶体管)。
图12是说明TPS-TFT30A的概略结构的图。如图12所示，作为半导体层，TPS-TFT30A在LTPS层135SLA(第一半导体层)的基础上，还具有氧化物半导体层165SLB(第二半导体层)。
即TPS-TFT30A由两种半导体材料(LTPS与氧化物半导体材料)形成。TPS-TFT30A也可理解为是通过组合第一实施方式的TPS-TFT10A与氧化物半导体TFT10B的每一个的结构而形成，开关TFT。在TPS-TFT30A中，与LTPS-TFT10A对应的部分和与氧化物半导体TFT10对应的部分均为n沟道TFT(n型晶体管)。
LTPS-TFT30A采用了如下结构：(i)针对LTPS-TFT10A，在氧化物半导体TFT10B的各部件中，附加除栅极电极层145B、配线层19、堤部195外的各部件，(ii)并且将LTPS-TFT10A的电极层165CA替换成电极层365CA。
在开关TFT30A中，将栅极电极层145A用作针对LTPS层135S LA与氧化物半导体层165SLB的共用栅极电极层。在栅极电极层145A的下方配置LTPS层135SLA。此外，在栅极电极层145A的上方配置氧化物半导体层165SLB。
电极层365CA与电极层165CA同样地经由接触孔14HL～17H L(具体而言，是在该接触孔内形成的配线)，与源极电极层135SA与漏极电极层135DA连接。
源极电极层135SA(LTPS-TFT10A的源极电极层)经由电极层365CA与源极电极层165SB(氧化物半导体TFT10B的源极电极)电连接。同样地，漏极电极层135DA(LTPS-TFT10A的漏极电极)经由电极层365CA与漏极电极层165DB(氧化物半导体TFT10B的漏极电极层)电连接。
LTPS-TFT30A是还包含作为半导体材料的氧化物半导体材料(作为半导体层，具有氧化物半导体层165SLB)的TFT。因此，与第一实施方式的LTPS-TFT10A相比，LTPS-TFT30A可提升电流耐受量。
因此，由于可流通比LTPS-TFT30A更多的电流，因此可提升开关TFT的可靠性。
[总结]
方式1的半导体装置是设置在显示装置像素电路中的半导体装置，所述半导体装置从下侧起依次包括基板、第一晶体管的半导体层、第一绝缘层、第一金属层、第一平坦化层、第二绝缘层、第二晶体管的半导体层、第二金属层、第三绝缘层以及第三金属层，所述第一晶体管包括作为半导体材料的低温多晶硅，所述第二晶体管包括作为半导体材料的氧化物半导体，所述第一晶体管的栅极电极与所述第二晶体管的栅极电极由所述第一金属层形成。
在方式2中，所述第一绝缘层、所述第二绝缘层、所述第三绝缘层由无机材料形成，所述第一平坦化层由SOG(Spin on Glass，旋涂玻璃)材料形成。
在方式3中，所述第一晶体管的源极电极与漏极电极经由在第一绝缘层、第一平坦化层、第二绝缘层、第三绝缘层上形成的接触孔与所述第三金属层电连接。
在方式4中，从垂直于所述基板的方向观察，在所述第一绝缘层上形成的接触孔与在所述第一平坦化层上形成的接触孔的周端一致，在所述第二绝缘层上形成的接触孔与在所述第三绝缘层上形成的接触孔的周端一致，在所述第一绝缘层上形成的接触孔的开口大于在所述第二绝缘层上形成的接触孔的开口。
在方式5中，在所述第二晶体管中，在所述第一平坦化层上设置开口，所述开口形成为使得最大限度地露出所述第一金属层，在所述开口中露出的所述第一金属层被所述第二绝缘层覆盖，在所述开口的一部分形成所述第二晶体管的半导体层与所述第二金属层。
在方式6中，所述第二晶体管的至少一部分是驱动设置在所述像素电路中的发光元件的驱动晶体管。
在方式7中，还包括：以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；所述第二绝缘层的接触孔；以及所述第三绝缘层的接触孔，在所述第三绝缘层的接触孔中，部分地露出所述第二金属层与所述第二晶体管的半导体层，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，所述第三金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层。
在方式8中，在所述第三金属层上依次包括第二平坦化层与第四金属层，还包括：以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；所述第二绝缘层的接触孔；所述第三绝缘层的接触孔；以及所述第二平坦化层的接触孔，所述第二平坦化层的接触孔的开口大于所述第三绝缘层的接触孔的开口，在所述第三绝缘层的接触孔中，部分地露出所述第二金属层与所述第二晶体管的半导体层，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，所述第四金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层。
在方式9中，还包括：以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；所述第二绝缘层的接触孔；以及所述第三绝缘层的接触孔，在所述第三绝缘层的接触孔中，部分地露出所述第二晶体管的半导体层，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，所述第三金属层与在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层相连接，并且，所述第三金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层，而电连接所述第三金属层与所述第一金属层。
在方式10中，所述第二晶体管还包括由所述第三金属层形成的第二栅极电极。
在方式11中，在所述第二晶体管的半导体层，且位于第一平坦化层上方的半导体层中，以与所述第二晶体管的源极电极的端部与漏极电极的端部相连接的方式被夹在源极电极与漏极电极之间的半导体层均隔着所述第三绝缘层与所述第二栅极电极重叠。
在方式12中，所述第一晶体管的栅极电极与所述第二晶体管的栅极电极共用，所述第一晶体管的源极电极与所述第二晶体管的源极电极电连接，所述第一晶体管的漏极电极与所述第二晶体管的漏极电极电连接。
方式13的半导体装置的制造方法是设置在显示装置像素电路中的半导体装置的制造方法，所述半导体装置从下侧起依次包括基板、第一晶体管的半导体层、第一绝缘层、第一金属层、第一平坦化层、第二绝缘层、第二晶体管的半导体层、第二金属层、第三绝缘层以及第三金属层，所述第一晶体管包括作为半导体材料的低温多晶硅，所述第二晶体管包括作为半导体材料的氧化物半导体，且包括通过所述第一金属层，形成所述第一晶体管的栅极电极与所述第二晶体管的栅极电极的工序。
方式14的半导体装置的制造方法还包括：由无机材料形成所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的工序；以及由旋涂玻璃SOG材料形成所述第一平坦化层的工序。
方式15的半导体装置的制造方法还包括：形成第一绝缘层、第一平坦化层、第二绝缘层、第三绝缘层和接触孔的工序；以及经由所述接触孔，将所述第一晶体管的源极电极和漏极电极与所述第三金属层电连接的工序。
方式16的半导体装置的制造方法还包括：在所述第二晶体管中，以最大限度地露出所述第一金属层的方式在所述第一平坦化层形成开口的工序；在由所述第二绝缘层覆盖所述开口中露出的所述第一金属层的工序；以及在所述开口的一部分形成所述第二晶体管的半导体层与所述第二金属层的工序。
方式17的半导体装置的制造方法还包括：以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；形成所述第二绝缘层的接触孔的工序；以及以部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，还包括通过由所述第三金属层覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层的工序。
在方式18的半导体装置的制造方法中，所述半导体装置在所述第三金属层上依次包括第二平坦化层与第四金属层，所述半导体装置的制造方法还包括：以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；形成所述第二绝缘层的接触孔的工序；以及以部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，所述第二平坦化层的接触孔的开口大于所述第三绝缘层的接触孔的开口，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，还包括通过由所述第三金属层覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层的工序。
方式19的半导体装置的制造方法还包括：以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；形成所述第二绝缘层的接触孔的工序；以及以在所述第三绝缘层的接触孔中部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，还包括通过以将所述第三金属层与在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层相连接的方式，覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层，而电连接所述第三金属层与所述第一金属层的工序。
方式20的半导体装置的制造方法包括在所述第二晶体管中，设置形成第二栅极电极的第三金属层的工序。
方式21的半导体装置的制造方法中，在所述半导体装置中，所述第一晶体管的栅极电极与所述第二晶体管的栅极电极共用，所述半导体装置的制造方法还包括：将所述第一晶体管的源极电极与所述第二晶体管的源极电极电连接的工序、将所述第一晶体管的漏极电极与所述第二晶体管的漏极电极电连接的工序。
[附记事项]
本发明并不限定于上述各种实施方式，可以在权利要求所示范围内进行各种变更，关于对不同实施方式披露的技术手段进行适度组合后得到的实施方式，也包含在本发明的技术范围内。此外，通过组合各个实施方式披露的技术手段，可以形成新的技术特征。
附图标记说明
1显示装置
10、20Y半导体装置
10A、30A LTPS-TFT(第一晶体管)
10B、20B氧化物半导体TFT(第二晶体管)
11基板
14第一栅极绝缘层(第一绝缘层)
15第一平坦化层
15A、15Y开口
16第二栅极绝缘层(第二绝缘层)
17钝化层(第三绝缘层)
18第二平坦化层
19配线层(第四金属层)
52像素电路
135SLA LTPS层(第一晶体管的半导体层)
135SA源极电极层(第一TFT的源极电极)
135DA漏极电极层(第一TFT的漏极电极)
145GA栅极电极层(第一TFT的栅极电极、第一栅极电极、第一金属层)
145GB栅极电极层(第二TFT的栅极电极、第一金属层)
165SB源极电极层(第二TFT的源极电极、第二金属层)
165DB漏极电极层(第二TFT的漏极电极、第二金属层)
165CA电极层(第三金属层)
165SLB氧化物半导体层(第二晶体管的半导体层)
185CB电极层(第三金属层)
199SLB氧化物半导体层(第二晶体管的半导体层、蚀刻阻挡层)
285CB电极层(第二栅极电极、第三金属层)
290接触孔
14HL接触孔(第一绝缘层的接触孔)
15HL接触孔(第一平坦化层的接触孔)
16HL接触孔(第二绝缘层的接触孔)
17HL接触孔(第三绝缘层的接触孔)
18HL接触孔(第二平坦化层的接触孔)

Claims (21)

1.一种设置在显示装置像素电路中的半导体装置，其特征在于，
所述半导体装置从下侧起依次包括：
基板；
第一晶体管的半导体层；
第一绝缘层；
第一金属层；
第一平坦化层；
第二绝缘层；
第二晶体管的半导体层；
第二金属层；
第三绝缘层；以及
第三金属层，
所述第一晶体管包括作为半导体材料的低温多晶硅，
所述第二晶体管包括作为半导体材料的氧化物半导体，
所述第一晶体管的栅极电极与所述第二晶体管的栅极电极由所述第一金属层形成。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一绝缘层、所述第二绝缘层与所述第三绝缘层由无机材料形成，
所述第一平坦化层由旋涂玻璃SOG材料形成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一晶体管的源极电极与漏极电极经由在第一绝缘层、第一平坦化层、第二绝缘层和第三绝缘层上形成的接触孔，与所述第三金属层电连接。
4.根据权利要求3所述的半导体装置，其特征在于，
从垂直于所述基板的方向观察，在所述第一绝缘层上形成的接触孔与在所述第一平坦化层上形成的接触孔的周端一致，在所述第二绝缘层上形成的接触孔与在所述第三绝缘层上形成的接触孔的周端一致，
在所述第一绝缘层上形成的所述接触孔的开口大于在所述第二绝缘层上形成的接触孔的开口。
5.根据权利要求1至4中任意一项所述的半导体装置，其特征在于，
在所述第二晶体管中，
在所述第一平坦化层上设置开口，
所述开口形成为使得最大限度地露出所述第一金属层，
在所述开口中露出的所述第一金属层被所述第二绝缘层覆盖，
在所述开口的一部分形成所述第二晶体管的半导体层与所述第二金属层。
6.根据权利要求1至5中任意一项所述的半导体装置，其特征在于，
所述第二晶体管的至少一部分是驱动设置在所述像素电路中的发光元件的驱动晶体管。
7.根据权利要求1至6中任意一项所述的半导体装置，其特征在于，还包括：
以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；
所述第二绝缘层的接触孔；以及
所述第三绝缘层的接触孔，
在所述第三绝缘层的接触孔中，部分地露出所述第二金属层与所述第二晶体管的半导体层，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
所述第三金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层。
8.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，
在所述第三金属层上依次包括第二平坦化层与第四金属层，
还包括：以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；
所述第二绝缘层的接触孔；
所述第三绝缘层的接触孔；以及
所述第二平坦化层的接触孔，
所述第二平坦化层的接触孔的开口大于所述第三绝缘层的接触孔的开口，
在所述第三绝缘层的接触孔中，部分地露出所述第二金属层与所述第二晶体管的半导体层，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
所述第四金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层。
9.根据权利要求1至8中任意一项所述的半导体装置，其特征在于，还包括：
以露出所述第一金属层的方式形成的所述第一平坦化层的接触孔；
所述第二绝缘层的接触孔；以及
所述第三绝缘层的接触孔，
在所述第三绝缘层的接触孔中，部分地露出所述第二晶体管的半导体层，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
所述第三金属层与在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层相连接，并且，
所述第三金属层通过覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层，而电连接所述第三金属层与所述第一金属层。
10.根据权利要求1至9中任意一项所述的半导体装置，其特征在于，
所述第二晶体管还包括由所述第三金属层形成的第二栅极电极。
11.根据权利要求10所述的半导体装置，其特征在于，
在所述第二晶体管的半导体层，且位于第一平坦化层上方向的半导体层中，以与所述第二晶体管的源极电极的端部与漏极电极的端部相连接的方式被夹在源极电极与漏极电极之间的半导体层均隔着所述第三绝缘层与所述第二栅极电极重叠。
12.根据权利要求1～11中任意一项所述的半导体装置，其特征在于，
所述第一晶体管的栅极电极与所述第二晶体管的栅极电极共用，
所述第一晶体管的源极电极与所述第二晶体管的源极电极电连接，
所述第一晶体管的漏极电极与所述第二晶体管的漏极电极电连接。
13.一种半导体装置的制造方法，所述半导体装置设置在显示装置的像素电路中，所述半导体装置的制造方法的特征在于，
所述半导体装置从下侧起依次包括：
基板；
第一晶体管的半导体层；
第一绝缘层；
第一金属层；
第一平坦化层；
第二绝缘层；
第二晶体管的半导体层；
第二金属层；
第三绝缘层；以及
第三金属层，
所述第一晶体管包括作为半导体材料的低温多晶硅，
所述第二晶体管包括作为半导体材料的氧化物半导体，
所述半导体装置的制造方法包括通过所述第一金属层，形成所述第一晶体管的栅极电极与所述第二晶体管的栅极电极的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，还包括：
由无机材料形成所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的工序；以及
由旋涂玻璃SOG材料形成所述第一平坦化层的工序。
15.根据权利要求12或13所述的半导体装置的制造方法，其特征在于，还包括：
形成第一绝缘层、第一平坦化层、第二绝缘层、第三绝缘层和接触孔的工序；以及
经由所述接触孔，将所述第一晶体管的源极电极和漏极电极与所述第三金属层电连接的工序。
16.根据权利要求13至15中任意一项所述的半导体装置的制造方法，其特征在于，还包括：
在所述第二晶体管中，
以最大限度地露出所述第一金属层的方式在所述第一平坦化层形成开口的工序；
在由所述第二绝缘层覆盖所述开口中露出的所述第一金属层的工序；以及
在所述开口的一部分形成所述第二晶体管的半导体层与所述第二金属层的工序。
17.根据权利要求13至16中任意一项所述的半导体装置的制造方法，其特征在于，还包括：
以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；
形成所述第二绝缘层的接触孔的工序；以及
以部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
还包括通过由所述第三金属层覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层的工序。
18.根据权利要求13至17中任意一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置在所述第三金属层上依次包括第二平坦化层与第四金属层，
所述半导体装置的制造方法还包括：
以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；
形成所述第二绝缘层的接触孔的工序；以及
以部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，
所述第二平坦化层的接触孔的开口大于所述第三绝缘层的接触孔的开口，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
还包括通过由所述第三金属层覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层与在所述第三绝缘层的接触孔中露出的所述第二金属层，而电连接所述第一金属层与所述第二金属层的工序。
19.根据权利要求13至18中任意一项所述的半导体装置的制造方法，其特征在于，还包括：
以露出所述第一金属层的方式形成所述第一平坦化层的接触孔的工序；
形成所述第二绝缘层的接触孔的工序；以及
以在所述第三绝缘层的接触孔中部分地露出所述第二金属层与所述第二晶体管的半导体层的方式形成所述第三绝缘层的接触孔的工序，
在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层的周端与所述第二绝缘层的周端一致，
还包括通过以将所述第三金属层与在所述第三绝缘层的接触孔中露出的所述第二晶体管的半导体层相连接的方式，覆盖在所述第一平坦化层的接触孔中露出的所述第一金属层，而电连接所述第三金属层与所述第一金属层的工序。
20.根据权利要求13至19中任意一项所述的半导体装置的制造方法，其特征在于，
还包括在所述第二晶体管中，设置形成第二栅极电极的第三金属层的工序。
21.根据权利要求13至20中任意一项所述的半导体装置的制造方法，其特征在于，
在所述半导体装置中，所述第一晶体管的栅极电极与所述第二晶体管的栅极电极共用，
所述半导体装置的制造方法还包括：
将所述第一晶体管的源极电极与所述第二晶体管的源极电极电连接的工序；以及
将所述第一晶体管的漏极电极与所述第二晶体管的漏极电极电连接的工序。
CN201780089175.6A 2017-03-29 2017-03-29 半导体装置以及半导体装置的制造方法 Active CN110476255B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012839 WO2018179121A1 (ja) 2017-03-29 2017-03-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110476255A true CN110476255A (zh) 2019-11-19
CN110476255B CN110476255B (zh) 2023-09-19

Family

ID=63674554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089175.6A Active CN110476255B (zh) 2017-03-29 2017-03-29 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10840269B2 (zh)
CN (1) CN110476255B (zh)
WO (1) WO2018179121A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020059125A1 (ja) * 2018-09-21 2020-03-26 シャープ株式会社 表示装置
CN109742113B (zh) * 2019-01-08 2020-12-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法及相关装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153688A (ja) * 2008-02-18 2008-07-03 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
TW201629631A (zh) * 2015-02-04 2016-08-16 Sakai Display Products Corp 正型感光性矽氧烷組成物、有源矩陣基板、顯示裝置、以及有源矩陣基板之製造方法。
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
US20170084636A1 (en) * 2015-09-18 2017-03-23 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617352B (zh) * 2007-04-24 2012-04-04 夏普株式会社 显示装置用基板、显示装置以及配线基板
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104600105B (zh) * 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102870220B (zh) 2010-04-30 2014-05-07 夏普株式会社 电路基板和显示装置
SG2014013833A (en) 2011-06-24 2014-10-30 Sharp Kk Display device and method for manufacturing same
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
TW201338102A (zh) 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180030286A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153688A (ja) * 2008-02-18 2008-07-03 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
TW201629631A (zh) * 2015-02-04 2016-08-16 Sakai Display Products Corp 正型感光性矽氧烷組成物、有源矩陣基板、顯示裝置、以及有源矩陣基板之製造方法。
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
US20170084636A1 (en) * 2015-09-18 2017-03-23 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate

Also Published As

Publication number Publication date
CN110476255B (zh) 2023-09-19
WO2018179121A1 (ja) 2018-10-04
US10840269B2 (en) 2020-11-17
US20190363102A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
CN107579076B (zh) 有机发光显示装置及其制造方法
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
CN111384110B (zh) 电致发光显示装置
CN106469745B (zh) 有机发光二极管显示器及其制造方法
CN101043047B (zh) 显示装置及其制造方法
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
CN110047378A (zh) 显示装置
US9299759B2 (en) Organic light-emitting display device and method of manufacturing the same
JP2005521205A (ja) アクティブマトリクス表示装置及びその製造方法
KR102605250B1 (ko) 반도체 장치 및 그 제조 방법
CN107369694A (zh) 一种阵列基板及其制备方法、驱动方法、显示装置
CN109427820A (zh) 一种基板及其制备方法、显示面板
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
US20220208923A1 (en) Display device and method of providing the same
US11398508B2 (en) Thin-film device
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN110476255A (zh) 半导体装置以及半导体装置的制造方法
CN113745240A (zh) 显示装置和制造显示装置的方法
TWI575794B (zh) 顯示裝置
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN107611163B (zh) 一种oled显示基板及其制作方法和显示装置
KR20210138843A (ko) 표시 장치 및 그 제조방법
US20230105289A1 (en) Display apparatus and method of providing the same
WO2023023908A1 (zh) 显示基板及其制备方法、显示装置
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant