CN107871472B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107871472B
CN107871472B CN201710691008.0A CN201710691008A CN107871472B CN 107871472 B CN107871472 B CN 107871472B CN 201710691008 A CN201710691008 A CN 201710691008A CN 107871472 B CN107871472 B CN 107871472B
Authority
CN
China
Prior art keywords
electrode
display device
semiconductor
transistor
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710691008.0A
Other languages
English (en)
Other versions
CN107871472A (zh
Inventor
丸山哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN107871472A publication Critical patent/CN107871472A/zh
Application granted granted Critical
Publication of CN107871472B publication Critical patent/CN107871472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种能够改善显示特性、降低制造成本的显示装置。显示装置的特征在于，具有排列在基板的表面的多个像素，上述多个像素各自包含发光元件、驱动晶体管、选择晶体管和保持电容，上述驱动晶体管具有底栅结构，上述驱动晶体管的半导体层包含第一半导体，上述保持电容具有第一电极和第二电极，上述第一电极与上述驱动晶体管的栅极是共用的，上述第二电极配置在比上述第一电极靠下层的位置，且包含第二半导体。

Description

显示装置
技术领域
本发明涉及一种显示装置，特别是涉及一种使用硅类半导体及氧化物半导体的显示装置。
背景技术
液晶显示装置所使用的低温多晶硅(LTPS：Low Temperture Poly-Silicom)具有高的载流子迁移率，因此被广泛应用于现在的中小型显示装置。在有机EL显示装置中，以LTPS技术为基础正在进行阵列工序的开发。
但是，在准分子激光退火(ELA)工序中，充分地形成不均少的LTPS层是困难的。LTPS的不均引起的薄膜晶体管(TFT：Thin Film Transistor)特性的偏差，往往会成为有机EL显示装置的亮度不均等的原因。
于是，在周边电路或者像素内形成校正电路，进行减小TFT特性的偏差的对策。另外，在ELA工序中，也可以进行如多次重复照射激光那样的对策。但是，这样的对策在装置成本、激光的材料成本等方面存在问题。
于是，对于耗电量减少或者晶体管特性的偏差对策来说，不仅研究了使用驱动能力高的多晶硅制作的晶体管，还研究了使用期待特性偏差小的透明非晶氧化物半导体的晶体管。
例如专利文献1中公开了一种显示装置，在其一个像素中具有两个以上的晶体管，两个以上的晶体管包含沟道半导体层是多晶硅的第一晶体管和沟道半导体层是氧化物半导体的第二晶体管。
在先技术文献
专利文献
专利文献1：日本特开2015－225104号公报
也就是说，专利文献1记载的发明中，在一个像素共同存在沟道半导体层为多晶硅的第一晶体管和沟道半导体层为氧化物半导体的第二晶体管。
但是，在专利文献1中并没有公开：不仅是在多个像素电路中，而且在包含驱动这些像素电路的驱动电路的电路中，共同存在沟道半导体层为不同的半导体材料的晶体管。
发明内容
于是，本发明的目的在于，提供一种显示装置，在多个像素电路及包含驱动这些像素电路的驱动电路的电路中，通过使沟道半导体层为不同的半导体材料的晶体管共同存在，来改善显示特性，降低制造成本。
用于解决问题的技术方案
本发明一实施方式的显示装置，其具有排列在基板的表面的多个像素，其特征在于：上述多个像素各自包含发光元件、驱动晶体管、选择晶体管和保持电容，上述驱动晶体管具有底栅结构，上述驱动晶体管的半导体层包含第一半导体，上述保持电容具有第一电极和第二电极，上述第一电极与上述驱动晶体管的栅极是共用的，上述第二电极配置于比上述第一电极靠下层的位置，且包含第二半导体。
发明效果
根据本发明的显示装置，能够改善显示特性，降低制造成本。
附图说明
图1是说明本发明一实施方式的显示装置的概略结构的立体图。
图2是说明本发明一实施方式的显示装置的电路结构的电路图。
图3是说明本发明一实施方式的显示装置的像素具有的像素电路的电路结构的电路图。
图4是说明本发明一实施方式的显示装置的像素的结构的俯视图。
图5是说明本发明一实施方式的显示装置的像素的结构的剖视图。
图6A是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6B是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6C是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6D是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6E是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6F是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6G是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6H是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6I是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6J是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6K是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6L是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6M是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6N是说明本发明一实施方式的显示装置的制造方法的剖视图。
图6O是说明本发明一实施方式的显示装置的制造方法的剖视图。
图7是说明本发明一实施方式的显示装置的像素的结构的俯视图。
图8是说明本发明一实施方式的显示装置的像素的结构的剖视图。
图9A是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9B是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9C是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9D是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9E是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9F是说明本发明一实施方式的显示装置的制造方法的剖视图。
图9G是说明本发明一实施方式的显示装置的制造方法的剖视图。
附图标记的说明
100、200：显示装置，102：阵列基板，104：第一基板，104a：显示区域，104b：端子区域，104c：周边电路区域，106：对置基板，108：第二基板，110：像素，112：连接端子，120：控制电路，122：扫描线驱动电路，124：视频线驱动电路，126：驱动电源电路，128：基准电源电路，130：像素电路，132：驱动晶体管，132a：栅极，132b：源极，132c：漏极，132d：半导体层，132e：栅极绝缘层，134：选择晶体管，134a：栅极，134b：源极，134c：漏极，134d：半导体层，134e：栅极绝缘层，136：发光元件，138：保持电容，140：扫描信号线，142：视频信号线，144：驱动电源线，146：基准电源线，148：跨接器配线，152：第一绝缘层，154：第二绝缘层，156：第三绝缘层，158：第四绝缘层，160：平坦化绝缘层，162：隔堤，164：像素电极，166：共用电极，168：发光层，170：密封材料，171、172：多晶硅层，174：氧化物半导体层，176：第一金属层，178：第二金属层，182a：第一接触孔，182b：第二接触孔，182c：第三接触孔，182d：第四接触孔，184a：第一接触电极，184b：第二接触电极，184c：第三接触电极，184d：第四接触电极。
具体实施方式
以下，参照附图对本发明的几个实施方式的显示装置详细进行说明。此外，本发明的显示装置不限定于以下的实施方式，可以进行并实施各种变形。在所有实施方式中，相同的构成要素附带同一符号进行说明。另外，为了方便说明，附图的尺寸比例与实际的比例不同，或有时结构的一部分被从附图省略。
＜第一实施方式＞
[外观的结构]
图1是说明本实施方式的显示装置100的外观的结构的立体图。使用图1对本实施方式的显示装置100的外观的结构进行说明。
本实施方式的显示装置100具有阵列基板102和对置基板106。
阵列基板102至少具有第一基板104、多个像素110、周边电路(未图示)及多个连接端子112。
第一基板104在其表面配置有显示区域104a、端子区域104b及周边电路区域104c。第一基板104起到作为多个像素110的支承体的作用。作为第一基板104的材料，可以使用玻璃基板、丙烯酸树脂基板、氧化铝基板、聚酰亚胺基板等。第一基板104也可以是具有柔性的基板。作为具有柔性的基板，使用树脂材料。作为树脂材料，优选使用重复单元中包含亚胺键的高分子材料，例如使用聚酰亚胺。具体地说，作为第一基板104，使用将聚酰亚胺成型为薄片状的薄膜基板。
多个像素110排列在第一基板104的表面。多个像素排列的区域相当于显示区域104a。在本实施方式中，多个像素110排列成行列状。多个像素110的排列数是任意的。例如，在行方向排列有m个、列方向排列有n个像素110(m及n为整数)。多个像素110在图1中未表示，如后述，分别由至少具有驱动晶体管132、选择晶体管134、发光元件136和保持电容138的像素电路130构成(图3)。
周边电路(例如，后述的控制电路120、扫描线驱动电路122、视频线驱动电路124、驱动电源电路126或基准电源电路128)配置于第一基板104的表面。配置周边电路的区域相当于周边电路区域104c。周边电路驱动多个像素110各自设置的像素电路130，来控制多个像素110的发光。
多个连接端子112配置于第一基板104的一端部且对置基板106的外侧。配置多个连接端子的区域相当于端子区域104b。在多个连接端子112连接有将输出视频信号的设备或者电源等与显示装置100连接的配线基板(未图示)。配线基板与所连接的多个连接端子112的接点露出在外部。
对置基板106具有第二基板108。第二基板108也可以使用与第一基板104同样的基板。第二基板108以与第一基板104相对的方式设于显示区域104a的上表面。第二基板108通过包围显示区域104a的密封材料170被固定于第一基板104上。配置于第一基板104上的显示区域104a通过第二基板108和密封材料170进行密封。另外，第一基板102和第二基板108的固定不一定使用密封材料170，也可以使用其他方法。例如考虑使用具有粘接性的填充材料等。在该情况下，显示区域104a成为被第二基板108和具有粘接性的填充材料密封的区域。当然，也可以是其他方法。
另外，本实施方式的显示装置100具有如上所述的第二基板108，但不限定于板状的部件，也可以置换为薄膜部件、表面涂敷有树脂等的密封部件。
虽然对置基板106中未图示，但也可以还具有滤色片、遮光层、偏振片、相位差板等。滤色片配置于与多个像素110各自相对的位置。遮光层(也称为黑矩阵)配置于将多个像素110各自划分的位置。偏振片及相位差板覆盖多个像素110，配置于对置基板106的外侧表面。偏振片及相位差板是为了抑制入射到显示装置100的外光在像素电极反射造成的能见性的劣化而配置的。
以上，对本实施方式的显示装置100的外观的结构进行了说明。接下来，参照附图对本实施方式的显示装置100的电路结构进行说明。
[电路结构]
图2是说明本实施方式的显示装置100的电路结构的电路图。图3是说明本实施方式的显示装置100的多个像素110各自所具有的像素电路130的电路结构的电路图。
本实施方式的显示装置100具有周边电路、多个像素电路130、多个扫描信号线140、多个视频信号线142。
周边电路驱动多个像素110各自所设置的像素电路130，来控制多个像素110的发光。周边电路包含控制电路120、扫描线驱动电路122、视频线驱动电路124、驱动电源电路126和基准电源电路128。
另外，周边电路所具有的晶体管的半导体层包含第二半导体。关于第二半导体的具体材料，将在后文中进行描述。
控制电路120控制扫描线驱动电路122、视频线驱动电路124、驱动电源电路126和基准电源电路128的动作。
扫描线驱动电路122与多个扫描信号线140连接。多个扫描信号线140按多个像素110的水平方向上的每一行(像素行)而设置。扫描线驱动电路122根据从控制电路120输入的时序信号而依次选择多个扫描信号线140。
视频线驱动电路124与多个视频信号线142连接。多个视频信号线142按多个像素110的垂直方向上的每一列(像素列)而设置。视频线驱动电路124从控制电路120输入视频信号，依照扫描线驱动电路122进行的扫描信号线140的选择，经由多个各视频信号线142写入与被选择的像素行的视频信号对应的电压。
驱动电源电路126与每一像素列所设置的驱动电源线144连接。驱动电源电路126供给使被选择的像素行的像素110发光的电流。
基准电源电路128与同多个像素110共用设置的基准电源线146连接。基准电源电路128对构成发光元件136的阴极电极的共用电极施加恒定电位。
接下来，使用图3对多个像素电路130各自的电路结构进行说明。另外，以下说明的像素电路130的电路结构是一个例子，并非限定于此。
多个像素电路130各自至少包含驱动晶体管132、选择晶体管134、发光元件136和保持电容138。
驱动晶体管132与发光元件136连接，是控制发光元件136的发光亮度的晶体管。驱动晶体管132通过栅极－源极间电压来控制漏极电流。驱动晶体管132的栅极与选择晶体管134的漏极连接，源极与驱动电源线144连接，漏极与发光元件136的阳极连接。驱动晶体管132的半导体层132d包含第一半导体。关于第一半导体的具体材料，将在后文中进行描述。
选择晶体管134是通过接通/截止动作来控制视频信号线142和驱动晶体管132的栅极的导通状态的晶体管。选择晶体管134的栅极与扫描信号线140连接，源极与视频信号线142连接，漏极与驱动晶体管132的栅极连接。选择晶体管134的半导体层134d与驱动晶体管132同样，包含第一半导体。关于第一半导体的具体的材料，将在后文中进行描述。
即，在本实施方式中，构成周边电路的晶体管所具有的半导体(第二半导体)和选择晶体管134及驱动晶体管132所具有的半导体(第一半导体)为不同的材料。
发光元件136的阳极与驱动晶体管132的漏极连接，阴极与基准电源线146连接。
保持电容138连接于驱动晶体管132的栅极－漏极间。保持电容138保持驱动晶体管132的栅极－漏极间电压。
以上对本实施方式的显示装置100的周边电路的电路结构及多个像素110各自具有的像素电路130的电路结构进行了说明。以下，对构成周边电路的晶体管以及构成像素电路130的驱动晶体管132和选择晶体管134所要求的特性进行说明。并且，对第一半导体及第二半导体的具体材料进行说明。构成周边电路的晶体管和构成像素电路130的驱动晶体管132及选择晶体管134各自所要求的特性不同。
周边电路所具有的晶体管存在有关显示装置的帧(边框)的宽度的制约和有关耗电量等的制约，因此优选载流子迁移率高，能够形成CMOS晶体管。于是，在本实施方式中，作为构成周边电路的晶体管所具有的第二半导体，使用多晶硅。
驱动晶体管132在饱和状态下进行驱动。因此，优选具有在接通状态下的偏差小的饱和特性。并且，理想的是，驱动晶体管132具有一定以上的沟道长。因为如果驱动晶体管132的沟道长过短，所谓短沟道效应引起的偏差就会比较明显。
于是，作为驱动晶体管132所具有的第一半导体，优选能够尽可能地抑制接通状态的偏差的半导体。在本实施方式中，第一半导体使用氧化物半导体。当使用多晶硅作为第一半导体时，会产生ELA(Excimer Laser Anneal，准分子激光退火)时的激光照射引起的偏差，而通过使用氧化物半导体作为第一半导体，能够避免该问题。
选择晶体管134优选具有良好的开关特性。即，优选接通状态下的电流值大、截止状态下的电流值小。
于是，作为选择晶体管134所具有的第一半导体，优选使用可以尽可能抑制选择晶体管134的截止状态中的漏电电流的材料。在本实施方式中，作为第一半导体，如上所述使用氧化物半导体。公知的是，使用氧化物半导体的晶体管，截止状态中的漏电电流比使用硅类半导体的晶体管小得多。
由此，选择晶体管134能够减小截止状态中的漏电电流。由此，如果参照图3中表示的像素电路130，即使选择晶体管134在截止状态，也能够抑制蓄积在保持电容138的电荷因源极－漏极间的漏电电流而消失。
接下来，参照附图对本实施方式的显示装置100具有的多个像素110各自的结构详细地进行说明。
[像素的结构]
图4是说明本实施方式的显示装置100具有的像素110的结构的俯视图。图5是说明本实施方式的显示装置100具有的像素110的结构的剖视图。图5表示了图4的A－A′间及B－B′间的截面。
本实施方式的显示装置100具有第一基板104和多个像素110。
在第一基板的表面配置有显示区域104a、端子区域104b及周边电路区域104c。能够用于第一基板104的材料的例子如上所述。
多个像素110排列在第一基板104的表面。排列有多个像素110的区域相当于显示区域104a。多个像素110各自至少包含发光元件136、驱动晶体管132、选择晶体管134、保持电容138、第一接触电极184a、第二接触电极184b。
保持电容138配置于第一绝缘层152上。第一绝缘层152在第一基板104的一个面上，至少贯穿显示区域104a而配置。第一绝缘层152防止第一基板104含有的杂质等异物侵入多个像素110各自中。作为第一绝缘层152的材料，可以使用无机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅等。或者，也可以采用将这些无机绝缘材料组合而成的层叠结构。
保持电容138具有第一电极138a及第二电极138b。第一电极138a与驱动晶体管132的栅极132a共用。第二电极138b配置于比第一电极138a靠下层的位置。作为第二电极138b的材料，包含第二半导体。第二半导体在本实施方式中，如上所述为多晶硅。作为第二半导体，为了承担电容这一方的电极，优选载流子的迁移率高、载流子密度高的半导体。在本实施方式中，对多晶硅以高浓度注入磷(P)等杂质，而对第二电极赋予n型的导电性。以下，有时将第二半导体称为多晶硅进行说明。
保持电容138通过由第一电极138a和第二电极138b夹持第二绝缘层154而形成。第二绝缘层154在层结构中，被夹持于第一电极138a与第二电极138b之间。另外，第二绝缘层154在平面结构中，至少贯穿显示区域104a而配置。作为第二绝缘层154的材料，也可以使用与前述的第一绝缘层152同样的材料。
驱动晶体管132具有在半导体层的下方隔着栅极绝缘层配置有栅极的所谓底栅结构。驱动晶体管132的半导体层132d包含第一半导体。第一半导体在本实施方式中，如上所述为氧化物半导体。以下，有时将第一半导体称为氧化物半导体进行说明。驱动晶体管132的栅极132a与保持电容138的第一电极138a共用。
驱动晶体管132的栅极绝缘层为第三绝缘层156。第三绝缘层156对于层结构而言，配置于保持电容138的上层。另外，第三绝缘层156对于平面结构而言，贯穿显示区域104a而配置。第三绝缘层156作为驱动晶体管132及选择晶体管134的栅极绝缘层发挥作用。作为第三绝缘层156的材料，可以使用与前述的第一绝缘层152同样的材料。
由图4可知，驱动晶体管132的沟道区域俯视时具有与第二电极138b重叠的区域。在此，所谓沟道区域是指在半导体层与栅极绝缘层的界面蓄积载流子而形成沟道的区域。在本实施方式中，驱动晶体管132的沟道区域俯视时其整个区域与第二电极138b重叠。
即，驱动晶体管132和保持电容138在层结构中配置于不同的层，平面视图中配置于重叠的区域。通过具有这样的结构，能够减小一个像素内配置的元件所占的面积。由此，能够缩小一个像素的大小，提供高清的显示装置100。
另外，由图4可知，驱动晶体管132的栅极132a与跨接器配线148连接。跨接器配线148配置于第四绝缘层158上，连接驱动晶体管132的栅极132a和选择晶体管134的漏极134c。驱动晶体管132的源极132b与驱动电源线144连接。驱动电源线144配置于第四绝缘层158上。驱动晶体管132的漏极132c与像素电极164连接。像素电极164配置于平坦化绝缘层160上。
选择晶体管134具有在半导体层的下方隔着栅极绝缘层配置有栅极的所谓底栅结构。选择晶体管134的半导体层134d包含第一半导体(氧化物半导体)，与驱动晶体管132的半导体层132d配置于相同的层。在制造工序中，选择晶体管134的半导体层134d和驱动晶体管132的半导体层132d也可以通过同一的光刻工序而同时形成。
并且，选择晶体管134的栅极134a与驱动晶体管132的栅极132a配置于相同的层。即，也可以说，选择晶体管134的栅极134a与保持电容138的第一电极138a配置于相同的层。
由图4可知，选择晶体管134的栅极134a从扫描信号线140延伸。扫描信号线140配置于第二绝缘层154上。即，扫描信号线140兼作选择晶体管134的栅极134a。选择晶体管134的源极134b与视频信号线142连接。视频信号线142配置于第四绝缘层158上。选择晶体管134的漏极134c与跨接器配线148连接。跨接器配线148配置于第四绝缘层158上，是为了连接驱动晶体管132的栅极132a和选择晶体管134的漏极134c而设置的。第四绝缘层158对于层结构而言，配置于驱动晶体管132及选择晶体管134的上层。另外，第四绝缘层158对于平面结构而言，贯穿显示区域104a而配置。作为第四绝缘层158的材料，可以使用与前述的第一绝缘层152同样的材料。
第一接触电极184a设置于从比驱动晶体管132靠上层的位置到达驱动晶体管132的源极132b的第一接触孔182a。第一接触孔182a设置于俯视时与驱动晶体管132的源极132b重叠的位置，且贯通第四绝缘层158。第一接触电极184a与驱动晶体管132的源极132b连接。由此，驱动电源线144与驱动晶体管132的源极132b相连接。
第二接触电极184b设置于从比驱动晶体管132靠上层的位置到达第二电极138b的第二接触孔182b。第二接触孔182b设置于俯视时与驱动晶体管132的漏极132c重叠的位置，贯通第四绝缘层158、驱动晶体管132的漏极132c、第三绝缘层156和第二绝缘层154。由此，第二接触电极174b与驱动晶体管132的漏极132c和第二电极138b连接。由此，驱动晶体管132的漏极132c与保持电容138的第二电极138b相连接。在此，第二接触电极184b不仅与贯通漏极132c的开口部的侧壁接触，而且还与该开口部的端部周边中的漏极132c的表面接触。由此，能够抑制驱动晶体管132的漏极132c与接触电极184b的电接触不良。
在此，第一接触孔182a和第二接触孔182b虽然他们的深度不同，但能够通过同一光刻工序来同时形成。在通过光刻工序形成驱动晶体管132的漏极132c时，只要在形成第二接触孔182b的位置预先形成开口部即可。或者，在通过光刻工序形成驱动晶体管132的漏极132c时，只要端部与形成第二接触孔182b的位置重叠即可。由此，在形成第一接触孔182a时，驱动晶体管132的源极132b成为蚀刻阻挡件，在形成第二接触孔182b时，保持电容138的第二电极138b成为蚀刻阻挡件。
另外，在第四绝缘层158上，第三电极138c从第二接触电极184b延伸。第三电极138c如图4所示，具有与保持电容138的第二电极138b重叠的区域。在本实施方式中，第三电极138c将平面视图中第二电极138b所占的区域覆盖。由此，能够由第三电极138c和第二电极138b进一步形成电容。
发光元件136设置于平坦化绝缘层160上。发光元件136为自发光型的发光元件。作为自发光型的发光元件，例如可以使用有机EL发光元件。有机EL发光元件具有像素电极164、共用电极166及发光层168。
像素电极164相对于多个像素110各自而配置。作为像素电极164的材料，为了使由发光层168产生的光向共用电极166侧反射，优选含有反射率高的金属层。作为反射率高的金属层，例如可以使用银(Ag)。
此外，除前述的反射率高的金属层以外，还可以层叠透明导电层。作为透明导电层，优选使用例如ITO(添加了氧化锡的氧化铟)或者IZO(氧化铟和氧化锌)等。另外，也可以使用他们的任意的组合。
共用电极166贯穿多个像素110而配置。作为共用电极166的材料，为了使由发光层168产生的光透过，优选具有透光性且具有导电性的材料。作为共用电极166的材料，优选例如ITO(添加了氧化锡的氧化铟)或者IZO(氧化铟和氧化锌)等。或者，也可以使用具有出射光可透过的程度的膜厚的金属层作为共用电极166。另外，共用电极166也可以不是像本实施例那样覆盖全部像素的配置，而是分割成多个像素110共有的多个块，也可以对各像素110的每一个独立地设置。
发光层168被像素电极164及共用电极166挟持而配置。发光层168的材料为供给电流时进行发光的有机EL材料。作为有机EL材料，可以使用低分子系或高分子系的有机材料。使用低分子系的有机材料的情况下，发光层168除含有发光性的有机材料以外，以夹持发光性的有机材料的方式含有空穴注入层或者电子注入层，还可以进一步含有空穴输送层或者电子输送层等而构成。
平坦化绝缘层160配置于第四绝缘层158上。平坦化绝缘层160是为了使配置于下层的各种晶体管或者配线等引起的凹凸平坦化而设置的。作为平坦化绝缘层160的材料，可以使用有机绝缘材料。作为有机绝缘材料，可以使用丙烯酸树脂、聚酰亚胺树脂等。
在相邻的两个像素110间设置有隔堤162。隔堤162以覆盖像素电极164的周缘部的方式设置。进而，以覆盖驱动晶体管132的漏极132c和像素电极164的连接部的方式设置。
作为隔堤162的材料，优选使用绝缘材料。作为绝缘材料，可以使用无机绝缘材料或有机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅、或他们的组合等。作为有机绝缘材料，例如可以使用聚酰亚胺树脂、丙烯酸树脂或他们的组合等。也可以使用无机绝缘材料和有机绝缘材料的组合。
通过配置由绝缘材料形成的隔堤162，能够防止共用电极166和像素电极164在像素电极164的端部发生短路。进而，能够将相邻的像素110间可靠地绝缘。
[制造方法]
图6A至6O是说明本实施方式的显示装置100的制造方法的俯视图。在这些图中，表示了图4的A－A′间及B－B′间的截面。
首先在第一基板104上形成第一绝缘层152，再在其上形成多晶硅层171(图6A)。
作为第一绝缘层152的材料，可以使用无机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅等。或者，可以使用将他们组合而成的层叠结构。作为成膜方法，例如可以使用CVD法。
多晶硅层的形成是首先通过CVD法形成非晶硅层。之后，通过热处理或者ELA(Excimer Laser Anneal)法进行多结晶化，获得多晶硅层171。
接下来，通过光刻工序，将多晶硅层171图案化，形成岛状的多晶硅层172(图6B)。在该工序中，成为保持电容的第二电极的层及未图示的周边电路具有的晶体管的半导体层被同时形成。
接下来，对多晶硅层172进行必要次数的离子注入处理(图6C)。注入磷(P)等杂质而形成n型区域，注入硼(B)等杂质而形成p型区域。在图6C中，表示有保持电容的第二电极138b，对多晶硅层高浓度地注入磷(P)等杂质，赋予n型的导电性。由此，形成保持电容138的第二电极138b。
另外，在以上的工序中，表示了在多晶硅层172的图案化之后进行离子注入的例子，但顺序不限于此，也可以将顺序颠倒。
接下来，形成第二绝缘层154，再在其上形成第一金属层176(图6D)。第二绝缘层154是构成保持电容138的绝缘层。作为第二绝缘层154，可以使用无机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅等。作为成膜方法，例如可以使用CVD法。
作为第一金属层176，例如可以使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作为成膜方法，例如可以使用溅射法。
接下来，通过光刻工序，将第一金属层176图案化(图6E)。作为蚀刻的方法，可以使用干蚀刻或湿蚀刻。通过该工序，形成兼作保持电容138的第一电极138a的驱动晶体管的栅极132a、选择晶体管的栅极134a和扫描信号线140。
接下来，形成第三绝缘层156，再在其上形成第一半导体层(氧化物半导体层)174(图6F)。第三绝缘层156是构成驱动晶体管及选择晶体管的栅极绝缘层的绝缘层。作为第三绝缘层156，可以使用无机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅等。作为成膜方法，例如可以使用CVD法。
作为氧化物半导体层174的成膜方法，可以使用溅射法。在使用溅射法的成膜中，成膜时进行基板加热，利用混合气体Ar/O2，气体比设为Ar＜O2。作为溅射用的电源，可以使用DC电源，也可以使用RF电源，可以依照溅射靶的形成条件而定。如果溅射靶为例如InGaZnO，则可以设为In︰Ga︰Zn︰O＝1︰1︰1︰4(In2O3︰Ga2O3︰ZnO＝1︰1︰2)等，组成比可以根据目的(晶体管特性等)而定。
为了从氧化物半导体层174脱氢及进行密度提高等膜质改善，也可以进行退火处理。作为退火条件，可以依照目的来确定气氛(真空、氮气、干燥空气、大气的任一种)、温度(250～500℃)、时间(15分～1小时)。
接下来，通过光刻工序，将氧化物半导体层174图案化(图6G)。由此，同时形成驱动晶体管132的半导体层132d及选择晶体管134的半导体层134d。
另外，在本实施方式中，表示了在氧化物半导体层174的图案化之前进行退火的例子，但不限于此，退火在图案化前后都可以。另外，温度高的情况，为了抑制氧化物半导体层174的收缩造成的图案错位，优选图案化前进行退火。
接下来，形成第二金属层178(图6H)。作为第二金属层178，例如可以使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作为成膜方法，例如可以使用溅射法。
接下来，通过光刻工序将第二金属层178图案化(图6I)。作为蚀刻的方法，可以使用干蚀刻或湿蚀刻。通过该工序，形成驱动晶体管132的源极、漏极及选择晶体管134的源极、漏极。
在此，在驱动晶体管132的漏极132c形成有至少一个开口部133。这是为了通过形成后面的接触孔而同时形成到达驱动晶体管132的源极132b的第一接触孔182a和贯通驱动晶体管132的漏极132c而到达第二电极138b的第二接触孔182b。
接下来，形成第四绝缘层158(图6J)。作为第四绝缘层158，可以使用无机绝缘材料。作为无机绝缘材料，例如可以使用氧化硅、氮化硅等。作为成膜方法，例如可以使用CVD法。
接下来，通过光刻工序，从第四绝缘层158起，形成多个接触孔(图6K)。在本实施方式中，同时形成：到达驱动晶体管132的源极132b的第一接触孔182a；贯穿驱动晶体管132的漏极132c到达第二电极138b的第二接触孔182b；到达选择晶体管134的源极134b的第三接触孔182c；和到达驱动晶体管134的漏极134c的第四接触孔182d。第二接触孔182b设置于与预先设置于驱动晶体管132的漏极132c的开口部133重叠的位置。由此，就第一接触孔182a、第二接触孔182b、第三接触孔182c及第四接触孔182d而言，驱动晶体管132的源极132b、保持电容138的第二电极138b、选择晶体管134的源极134b及选择晶体管134的漏极134c分别成为蚀刻阻挡件，因此能够同时形成深度不同的这些接触孔。
这时，第二接触孔182b以具有俯视时与开口部133重叠的区域的方式形成。进而，这时，优选第二接触孔182b形成为俯视时比开口部133的轮廓大。换言之，优选俯视时第二接触孔182b的面积比开口部133的面积大。
由此，在驱动晶体管132的漏极132c，开口部133的端部周边的漏极132c的表面及开口部133的侧壁露出。由此，在形成后面的接触电极时，填充第二接触孔182b的第二接触电极184b相对于漏极132c，不仅与开口部133的侧壁接触，而且还与开口部133的端部周边的漏极132c的表面接触。由此，能够抑制驱动晶体管132的漏极132c和接触电极184b的电接触不良。
接下来，形成第三金属层，通过光刻工序将第三金属层图案化(图6L)。作为第三金属层，例如可以使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作为成膜方法，例如可以使用溅射法。作为蚀刻的方法，可以使用干蚀刻或湿蚀刻。通过该工序，形成视频信号线142、驱动电源线144和跨接器配线148，同时，形成第一接触电极184a、第二接触电极184b、第三接触电极184c和第四接触电极184d。
在此，第二接触电极184b连接驱动晶体管132的漏极132c及保持电容138的第二电极138b。如上所述，第二接触电极184b相对于漏极132c，不仅与开口部133的侧壁接触，而且还与开口部133的端部周边的表面接触。由此，能够抑制驱动晶体管132的漏极132c和接触电极184b的电接触不良。
接下来，在上述的各种配线上形成平坦化绝缘层160，形成所要求的接触开口部(图6M)。平坦化绝缘层160是为了将配置于下层的各种晶体管或者配线等引起的凹凸平坦化而设置的。作为平坦化绝缘层160的材料，可以使用有机绝缘材料。作为有机绝缘材料，可以使用丙烯酸树脂、聚酰亚胺树脂等。作为成膜方法，例如可以使用涂布法。
接下来，在平坦化绝缘层160上形成像素电极164(图6N)。作为像素电极164的材料，如上所述，优选含有银(Ag)等反射率高的金属层。进而，也可以层叠ITO(添加了氧化锡的氧化铟)或者IZO(氧化铟和氧化锌)等透明导电层。
接下来，在相邻的两个像素110间形成隔堤162(图6O)。隔堤162以覆盖像素电极164的周缘部的方式设置。作为隔堤162的材料，优选使用绝缘材料。作为绝缘材料，如上所述，可以使用无机绝缘材料或有机绝缘材料。
接下来，以覆盖像素电极164及隔堤162的方式形成发光层168，形成覆盖显示区域104a内的多个像素110的共用电极166，完成图5所示的阵列基板102。作为发光层168的成膜方法，可以使用蒸镀法。作为共用电极166的成膜方法，可以使用溅射法。
以上，对本实施方式的显示装置100的结构及制造方法进行了说明。本实施方式的显示装置100，构成周边电路的晶体管使用多晶硅，由此，能够满足有关显示装置的帧(边框)的宽度及耗电量等的制约条件。另外，构成像素电路130的驱动晶体管132使用氧化物半导体，由此，能够抑制像素110的发光量的偏差。另外，构成像素电路130的选择晶体管134使用氧化物半导体，由此，能够抑制蓄积在保持电容138的电荷因源极－漏极间的漏电电流而消失。进而，驱动晶体管132和保持电容138俯视时重叠配置，由此，能够缩小像素110的大小，能够提供高清的显示装置100。
＜第二实施方式＞
对于本实施方式的显示装置200(图8)的结构，参照附图进行说明。另外，对于第一实施方式的显示装置100和本实施方式的显示装置200的共通的发明技术特征，有时省略说明，以不同点为中心进行说明。
本实施方式的显示装置200，与第一实施方式的显示装置100相比，多个像素110各自具有的选择晶体管134的结构不同。具体地说，作为选择晶体管134的半导体层134d而包含第二半导体。
如上所述，希望选择晶体管134具有良好的开关特性。也就是说，优选接通状态下的电流值、截止状态下的电流值小。
着眼于增大接通状态下的电流值这一点时，作为选择晶体管134具有的第二半导体，优选使用载流子迁移率高的材料。如第一实施方式中说明的那样，第二半导体为多晶硅。
由此，选择晶体管134在接通状态能够充分地供给大的电流。由此，参照由图3表示的像素电路130，在选择晶体管134的接通状态下，能够抑制视频信号线142与驱动晶体管132的栅极132a之间的高电阻化。
图7是说明本实施方式的显示装置200具有的像素110的结构的俯视图。图8是说明本实施方式的显示装置200具有的像素110的结构的剖视图。图8表示图7的A－A′间及B－B′间的截面。
选择晶体管134具有在半导体层的上方隔着栅极绝缘层配置有栅极的所谓顶栅结构。作为选择晶体管134的沟道区域起作用的半导体层134d包含第二半导体(多晶硅)，配置在与保持电容138的第二电极138b相同的层。
在本实施方式中，选择晶体管134具有栅极134a、源极134b及漏极134c各自的电极配置在多晶硅层172(图9B)的上方的、所谓交错式的结构。因此，具有与具有逆交错式的结构的第一实施方式的显示装置100的选择晶体管134相比，寄生电容小，开关动作高速化。
[制造方法]
图9A至9E是说明本实施方式的显示装置200的制造方法的剖视图。在这些图中，表示图7的A－A′间及B－B′间的截面。
首先，在第一基板104上形成第一绝缘层152，再在其上形成多晶硅层172(图9A)。到目前为止的工序与第一实施方式的显示装置100的制造方法同样，因此省略其详细的说明。
接下来，通过光刻工序将多晶硅层172图案化(图9B)。在该工序中，成为保持电容138的第二电极138b的层、选择晶体管134的半导体层134d及未图示的周边电路具有的晶体管的半导体层被同时形成。
接下来，对多晶硅层172进行必要次数的离子注入处理(图9C)。注入磷(P)等杂质而形成n型区域，注入硼(B)等杂质而形成p型区域。在图9C中，表示有保持电容138的第二电极138b，对多晶硅层172高浓度地注入磷(P)等杂质，被赋予n型的导电性。与此同时，对成为选择晶体管134的源极134b及漏极134c的区域，有选择地高浓度地注入磷(P)等杂质，赋予n型导电性。这时，选择晶体管134的半导体层134d中未被添加杂质，仍是固有的半导体。
从下一个工序到形成驱动晶体管132的源极132b、漏极132c以及选择晶体管134的源极134b、漏极134c(图9D)的工序，与第一实施方式同样，因此省略说明。
形成驱动晶体管132的源极132b、漏极132c以及选择晶体管134的源极134b、漏极134c之后，形成第四绝缘层158(图9E)。
形成第四绝缘层158后再形成多个接触孔的方法，与第一实施方式不同。在本实施方式中，到达第三接触孔182c及第四接触孔182d的层与第一实施方式不同。在本实施方式中，第三接触孔182c及第四接触孔182d一起在到达选择晶体管134的源极134b及漏极134c的条件下进行蚀刻(图9D)。这时，对于第一接触孔182a，驱动晶体管132的源极132b成为蚀刻阻挡件，对于第二接触孔182b，第二电极138b成为蚀刻阻挡件。由此，能够同时形成深度不同的这些接触孔。
这时，与第一实施方式同样，第二接触孔182b形成为俯视时具有与开口部133重叠的区域。进而，这时，优选第二接触孔182b俯视时，比开口部133的轮廓大。换言之，优选俯视时第二接触孔182b的面积大于开口部133的面积。
由此，在驱动晶体管132的漏极132c，开口部133的端部周边的漏极132c的表面及开口部133的侧壁露出。由此，后面形成接触电极时，填充第二接触孔182b的第二接触电极184b相对于漏极132c，不仅与开口部133的侧壁、而且还与开口部133的端部周边的漏极132c的表面接触。由此，能够抑制驱动晶体管132的漏极132c与接触电极184b的电接触不良。
接下来，形成第三金属层，通过光刻工序将第三金属层图案化(图9G)。通过该工序，形成视频信号线142、驱动电源线144及跨接器配线148，同时，形成第一接触电极184a、第二接触电极184b、第三接触电极184c及第四接触电极184d。之后的工序与第一实施方式同样，因此省略说明。
以上，对本实施方式的显示装置200的结构及制造方法进行了说明。本实施方式的显示装置200中，构成周边电路的晶体管使用多晶硅，由此，能够满足有关显示装置的帧(边框)的宽度及耗电量等的制约条件。另外，构成像素电路130的驱动晶体管132使用氧化物半导体，由此，能够抑制像素110的发光量的偏差。另外，构成像素电路130的选择晶体管134使用多晶硅，由此，在选择晶体管134的接通状态，能够抑制视频信号线142和驱动晶体管132的栅极132a之间的高电阻化。进而，驱动晶体管132及保持电容138俯视时重叠配置，由此，能够缩小像素110的大小，能够提供高精细度的显示装置200。
以上，对本发明的几个实施方式进行了说明，但本发明不限定于上述的实施方式，在不脱离本发明的主旨的范围可以进行各种变更，这些变更也包含在本发明的范围内。

Claims (7)

1.一种显示装置，其具有排列在基板的表面的多个像素，该显示装置的特征在于：
所述多个像素各自包含发光元件、驱动晶体管、选择晶体管和保持电容，
所述驱动晶体管具有底栅结构，
所述驱动晶体管的半导体层包含第一半导体，
所述保持电容具有第一电极和第二电极，
所述第一电极与所述驱动晶体管的栅极是共用的，
所述第二电极配置于比所述第一电极靠下层的位置，且包含第二半导体，
所述多个像素各自还包含：
第一接触电极，其设置于从比所述驱动晶体管靠上层的位置到达所述驱动晶体管的源极电极的第一接触孔，且与所述驱动晶体管的源极电极连接；和
第二接触电极，其设置于从比所述驱动晶体管靠上层的位置到达所述第二电极的第二接触孔，且与所述驱动晶体管的漏极和所述第二电极连接。
2.根据权利要求1所述的显示装置，其特征在于：
所述驱动晶体管的沟道区域具有俯视时与所述第二电极重叠的区域。
3.根据权利要求1所述的显示装置，其特征在于：
所述选择晶体管的栅极配置在与所述驱动晶体管的栅极相同的层。
4.根据权利要求3所述的显示装置，其特征在于：
所述选择晶体管具有底栅结构，
所述选择晶体管的半导体层包含所述第一半导体，且配置在与所述驱动晶体管的半导体层相同的层。
5.根据权利要求3所述的显示装置，其特征在于：
所述选择晶体管具有顶栅结构，
所述选择晶体管的半导体层包含所述第二半导体，且配置在与所述第二电极相同的层。
6.根据权利要求1所述的显示装置，其特征在于：
还具有控制所述多个像素的发光的周边电路，该周边电路包含配置于所述基板的所述表面且具有所述第二半导体的多个晶体管。
7.根据权利要求1～6中任一项所述的显示装置，其特征在于：
所述第一半导体为氧化物半导体，
所述第二半导体为多晶硅。
CN201710691008.0A 2016-09-26 2017-08-14 显示装置 Active CN107871472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016186671A JP6698486B2 (ja) 2016-09-26 2016-09-26 表示装置
JP2016-186671 2016-09-26

Publications (2)

Publication Number Publication Date
CN107871472A CN107871472A (zh) 2018-04-03
CN107871472B true CN107871472B (zh) 2020-07-17

Family

ID=61685773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710691008.0A Active CN107871472B (zh) 2016-09-26 2017-08-14 显示装置

Country Status (5)

Country Link
US (4) US10153446B2 (zh)
JP (1) JP6698486B2 (zh)
KR (1) KR102002686B1 (zh)
CN (1) CN107871472B (zh)
TW (1) TWI634367B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
EP3485513A4 (en) * 2017-09-29 2020-07-29 Boe Technology Group Co. Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS AND METHOD OF MANUFACTURING NETWORK SUBSTRATE
US10461121B2 (en) * 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
US10693042B2 (en) * 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
KR20200050059A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 표시 장치
KR20200044245A (ko) 2018-10-18 2020-04-29 삼성디스플레이 주식회사 표시 장치
KR20210014233A (ko) 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110649043B (zh) * 2019-09-30 2021-11-19 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20210041150A (ko) 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
KR20210129788A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7524040B2 (ja) 2020-11-24 2024-07-29 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN112562590A (zh) * 2020-12-30 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
KR20230166546A (ko) * 2022-05-31 2023-12-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR20240030748A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259904B2 (ja) * 2001-10-03 2013-08-07 ゴールドチャームリミテッド 表示装置
EP1300826A3 (en) 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
JP4039441B2 (ja) * 2003-05-19 2008-01-30 セイコーエプソン株式会社 電気光学装置および電子機器
DE102004052512A1 (de) 2004-10-21 2006-05-04 Wilhelm Stahlecker Gmbh Beschichtung von Metalloberflächen von Textilmaschinen-Komponenten
KR100624137B1 (ko) * 2005-08-22 2006-09-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
CN100470763C (zh) * 2007-08-31 2009-03-18 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
JP2011108673A (ja) * 2008-03-12 2011-06-02 Sharp Corp 半導体装置、その製造方法及び表示装置
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI380438B (en) * 2009-04-22 2012-12-21 Tpo Displays Corp System for display images and fabrication method thereof
JP2011013340A (ja) * 2009-06-30 2011-01-20 Hitachi Displays Ltd 発光素子表示装置及び表示方法
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101582636B1 (ko) * 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
CN105097952B (zh) * 2009-12-25 2018-12-21 株式会社理光 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
US8992785B2 (en) * 2010-01-15 2015-03-31 Tel Epion Inc. Method for modifying an etch rate of a material layer using energetic charged particles
JP5209146B2 (ja) 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
WO2011138816A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
KR101924231B1 (ko) 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
JP6056091B2 (ja) * 2011-11-07 2017-01-11 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示装置
KR20130050712A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104797736A (zh) 2012-06-29 2015-07-22 株式会社半导体能源研究所 溅射靶材的使用方法以及氧化物膜的制造方法
KR101949861B1 (ko) * 2012-10-10 2019-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102969250B (zh) * 2012-11-22 2015-08-19 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6151136B2 (ja) * 2013-09-05 2017-06-21 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015225104A (ja) 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
CN104134424A (zh) * 2014-05-27 2014-11-05 四川虹视显示技术有限公司 一种amoled像素结构及其制作方法
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US9991326B2 (en) * 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20190067603A1 (en) 2019-02-28
JP2018054677A (ja) 2018-04-05
US20210028377A1 (en) 2021-01-28
US20180090695A1 (en) 2018-03-29
KR20180034210A (ko) 2018-04-04
KR102002686B1 (ko) 2019-07-23
US10510969B2 (en) 2019-12-17
US11696494B2 (en) 2023-07-04
US10153446B2 (en) 2018-12-11
JP6698486B2 (ja) 2020-05-27
TW201814372A (zh) 2018-04-16
TWI634367B (zh) 2018-09-01
US10840462B2 (en) 2020-11-17
CN107871472A (zh) 2018-04-03
US20200075871A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
CN107871472B (zh) 显示装置
US11296172B2 (en) Semiconductor device
TWI647684B (zh) Display device
TWI425634B (zh) 有機發光顯示裝置及其製造方法
KR20180127293A (ko) 반도체 장치, 표시 장치, 및 이들의 제작 방법
US10811445B2 (en) Semiconductor device, method of manufacturing semiconductor device, and display unit
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US20100176394A1 (en) Thin film transistor and flat panel display device having the same
KR101965953B1 (ko) 표시 장치
US8237168B2 (en) Organic light emitting display device
KR20140102561A (ko) 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
CN103792746A (zh) 一种阵列基板、其制备方法及显示装置
WO2016165189A1 (zh) Tft布局结构
US20060157711A1 (en) Thin film transistor array panel
JP7359882B2 (ja) 半導体装置
US12075661B2 (en) Display apparatus
CN107369694A (zh) 一种阵列基板及其制备方法、驱动方法、显示装置
KR100882677B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2019040026A (ja) 表示装置
US6646308B2 (en) Flat panel display device
US20230061983A1 (en) Display apparatus having an oxide semiconductor
WO2021161635A1 (ja) 半導体装置及びその製造方法
KR101147266B1 (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant