TWI634367B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI634367B
TWI634367B TW106124842A TW106124842A TWI634367B TW I634367 B TWI634367 B TW I634367B TW 106124842 A TW106124842 A TW 106124842A TW 106124842 A TW106124842 A TW 106124842A TW I634367 B TWI634367 B TW I634367B
Authority
TW
Taiwan
Prior art keywords
electrode
driving transistor
display device
semiconductor
layer
Prior art date
Application number
TW106124842A
Other languages
English (en)
Other versions
TW201814372A (zh
Inventor
丸山哲
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW201814372A publication Critical patent/TW201814372A/zh
Application granted granted Critical
Publication of TWI634367B publication Critical patent/TWI634367B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種顯示特性改善且製造成本降低之顯示裝置。 本發明之顯示裝置之特徵在於：具備排列於基板表面之複數個像素，且上述複數個像素各自包含發光元件、驅動電晶體、選擇電晶體及保持電容，上述驅動電晶體具有底閘極構造，上述驅動電晶體之半導體層包含第1半導體，上述保持電容具有第1電極及第2電極，上述第1電極與上述驅動電晶體之閘極共通，上述第2電極配置於較上述第1電極靠下層且包含第2半導體。

Description

顯示裝置
本發明係關於一種顯示裝置。尤其是關於一種使用矽系半導體及氧化物半導體之顯示裝置。
用於液晶顯示裝置之低溫多晶矽(LTPS：Low Temperture Poly-Silicon)因具有較高之載子移動率，而被廣泛用於當前之中小型顯示裝置。於有機EL(Electroluminescence，電致發光)顯示裝置中，亦以LTPS技術為基礎不斷推進陣列步驟之開發。 但是，於準分子雷射退火(ELA)步驟中，難以形成不均充分少之LTPS層。因LTPS之不均引起之薄膜電晶體(TFT：Thin Film Transistor)之特性差異會導致有機EL顯示裝置之亮度不均等。 因此，採取於周邊電路或像素內形成修正電路以減小TFT特性差異之對策。又，於ELA步驟中，亦採取例如多次重複照射雷射之對策。但是，該等對策於裝置成本、雷射材料成本等方面存在問題。 因此，為了降低消耗電力或應對電晶體特性差異，不僅研究由驅動能力較高之多晶矽製作之電晶體，亦研究使用有望使特性差異較小之透明非晶氧化物半導體之電晶體。 例如，於專利文獻1中揭示有如下顯示裝置，即，於一個像素具有兩個以上電晶體，兩個以上電晶體包含通道半導體層為多晶矽之第1電晶體、及通道半導體層為氧化物半導體之第2電晶體。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2015-225104號公報
[發明所欲解決之問題] 即，專利文獻1所記載之發明係於一個像素中，混合存在通道半導體層為多晶矽之第1電晶體、及通道半導體層為氧化物半導體之第2電晶體。 然而，於專利文獻1中，並未揭示在不僅包含複數個像素電路亦包含驅動該等複數個像素電路之驅動電路之電路中，混合存在通道半導體層為不同半導體材料之電晶體的技術。 因此，本發明之目的之一係提供如下顯示裝置，即，於包含複數個像素電路及驅動該等複數個像素電路之驅動電路之電路中，使通道半導體層為不同半導體材料之電晶體混合存在，藉此改善顯示特性，降低製造成本。 [解決問題之技術手段] 本發明之一實施形態之顯示裝置之特徵在於：具備排列於基板表面之複數個像素，且上述複數個像素各自包含發光元件、驅動電晶體、選擇電晶體及保持電容，上述驅動電晶體具有底閘極構造，上述驅動電晶體之半導體層包含第1半導體，上述保持電容具有第1電極及第2電極，上述第1電極與上述驅動電晶體之閘極共通，上述第2電極配置於較上述第1電極靠下層且包含第2半導體。
以下，參照圖式，對本發明之若干實施形態之顯示裝置詳細地進行說明。再者，本發明之顯示裝置並不限定於以下實施形態，而能夠進行各種變化加以實施。於所有實施形態中，對相同之構成要素標註相同之符號進行說明。又，為了方便說明，存在圖式之尺寸比率與實際比率不同，或圖式中省略一部分構成之情形。 ＜第1實施形態＞ [外觀之構成] 圖1係說明本實施形態之顯示裝置100之外觀之構成的立體圖。使用圖1，對本實施形態之顯示裝置100之外觀之構成進行說明。 本實施形態之顯示裝置100具有陣列基板102及對向基板106。 陣列基板102至少具有第1基板104、複數個像素110、周邊電路(未圖示)及複數個連接端子112。 於第1基板104之表面配置有顯示區域104a、端子區域104b及周邊電路區域104c。第1基板104發揮作為複數個像素110之支持體之作用。作為第1基板104之材料，可使用玻璃基板、丙烯酸系樹脂基板、氧化鋁基板、聚醯亞胺基板等。第1基板104亦可為具有可撓性之基板。作為具有可撓性之基板，使用樹脂材料。作為樹脂材料，較佳為使用重複單元中含有醯亞胺鍵之高分子材料，例如使用聚醯亞胺。具體而言，作為第1基板104，使用將聚醯亞胺成形為片狀而成之膜基板。 複數個像素110排列於第1基板104之表面。排列複數個像素之區域相當於顯示區域104a。於本實施形態中，複數個像素110排列成矩陣狀。複數個像素110之排列數為任意。例如，列方向上排列m個像素110，行方向上排列n個像素110(m及n為整數)。雖未示於圖1，但如下所述，複數個像素110各自係由至少具有驅動電晶體132、選擇電晶體134、發光元件136及保持電容138之像素電路130所構成(圖3)。 周邊電路(例如，下述之控制電路120、掃描線驅動電路122、影像線驅動電路124、驅動電源電路126、或基準電源電路128)配置於第1基板104之表面。配置周邊電路之區域相當於周邊電路區域104c。周邊電路驅動設置於複數個像素110之各者之像素電路130，控制複數個像素110之發光。 複數個連接端子112配置於第1基板104之一端部且對向基板106之外側。配置複數個連接端子之區域相當於端子區域104b。於複數個連接端子112連接將輸出影像信號之機器或電源等與顯示裝置100連接之配線基板(未圖示)。配線基板與其所連接之複數個連接端子112之接點露出於外部。 對向基板106具有第2基板108。第2基板108亦可使用與第1基板104相同之基板。第2基板108係以與第1基板104對向之方式設置於顯示區域104a之上表面。第2基板108藉由包圍顯示區域104a之密封材170而固定於第1基板104。配置於第1基板104之顯示區域104a藉由第2基板108及密封材170而被密封。再者，第1基板102與第2基板108之固定未必使用密封材170，亦可使用其他手段。例如，可考慮使用具有黏著性之填充材等。於此情形時，顯示區域104a由第2基板108及具有黏著性之填充材所密封。當然，亦可利用其他方法。 再者，本實施形態之顯示裝置100具有如上述般之第2基板108，但並不限定於板狀構件，亦可置換為膜構件、塗佈有樹脂等之密封構件。 雖未圖示，但對向基板106亦可進而具有彩色濾光片、遮光層、偏光板、相位差板等。彩色濾光片配置於與複數個像素110之各者對向之位置。遮光層(亦被稱為黑矩陣)配置於劃分複數個像素110之各者之位置。偏光板及相位差板覆蓋複數個像素110，且配置於對向基板106之外側表面。偏光板及相位差板係為了抑制因入射至顯示裝置100之外界光於像素電極反射導致之視認性惡化而配置。 以上，對本實施形態之顯示裝置100之外觀之構成進行了說明。繼而，參照圖式對本實施形態之顯示裝置100之電路構成進行說明。 [電路構成] 圖2係說明本實施形態之顯示裝置100之電路構成之電路圖。圖3係說明本實施形態之顯示裝置100之複數個像素110各自所具有的像素電路130之電路構成之電路圖。 本實施形態之顯示裝置100具備周邊電路、複數個像素電路130、複數條掃描信號線140、及複數條影像信號線142。 周邊電路驅動設置於複數個像素110之各者之像素電路130，控制複數個像素110之發光。周邊電路包含控制電路120、掃描線驅動電路122、影像線驅動電路124、驅動電源電路126及基準電源電路128。 再者，周邊電路所具有之電晶體之半導體層包含第2半導體。關於第2半導體之具體之材料，將於下文進行敍述。 控制電路120控制掃描線驅動電路122、影像線驅動電路124、驅動電源電路126及基準電源電路128之動作。 掃描線驅動電路122連接於複數條掃描信號線140。複數條掃描信號線140針對複數個像素110之水平方向之每排(像素列)而設置。掃描線驅動電路122根據自控制電路120輸入之時序信號而依序選擇複數條掃描信號線140。 影像線驅動電路124連接於複數條影像信號線142。複數條影像信號線142針對複數個像素110之垂直方向之每排(像素行)而設置。影像線驅動電路124被自控制電路120輸入影像信號，按照掃描線驅動電路122對掃描信號線140之選擇，將與所選擇之像素列之影像信號對應之電壓經由複數條影像信號線142之各者而寫入。 驅動電源電路126連接於針對每像素行設置之驅動電源線144。驅動電源電路126供給使所選擇之像素列之像素110發光之電流。 基準電源電路128連接於對複數個像素110共通設置之基準電源線146。基準電源電路128對構成發光元件136之陰極電極之共通電極賦予定電位。 繼而，使用圖3對複數個像素電路130各自之電路構成進行說明。再者，以下所說明之像素電路130之電路構成係一例，並不限定於此。 複數個像素電路130各自至少包含驅動電晶體132、選擇電晶體134、發光元件136及保持電容138。 驅動電晶體132係連接於發光元件136以控制發光元件136之發光亮度之電晶體。驅動電晶體132藉由閘極-源極間電壓而控制汲極電流。驅動電晶體132中，閘極連接於選擇電晶體134之汲極，源極連接於驅動電源線144，汲極連接於發光元件136之陽極。驅動電晶體132之半導體層132d包含第1半導體。關於第1半導體之具體之材料，將於下文進行敍述。 選擇電晶體134係藉由接通/斷開動作而控制影像信號線142與驅動電晶體132之閘極之導通狀態之電晶體。選擇電晶體134中，閘極連接於掃描信號線140，源極連接於影像信號線142，汲極連接於驅動電晶體132之閘極。選擇電晶體134之半導體層134d與驅動電晶體132同樣地包含第1半導體。關於第1半導體之具體之材料，將於下文進行敍述。 即，於本實施形態中，構成周邊電路之電晶體所具有之半導體(第2半導體)與選擇電晶體134及驅動電晶體132所具有之半導體(第1半導體)為不同之材料。 發光元件136中，陽極連接於驅動電晶體132之汲極，陰極連接於基準電源線146。 保持電容138連接於驅動電晶體132之閘極-汲極間。保持電容138保持驅動電晶體132之閘極-汲極間電壓。 以上，對本實施形態之顯示裝置100之周邊電路之電路構成及複數個像素110各自所具有之像素電路130之電路構成進行了說明。此處，對構成周邊電路之電晶體、以及構成像素電路130之驅動電晶體132及選擇電晶體134所被要求之特性進行說明。進而，對第1半導體及第2半導體之具體之材料進行說明。構成周邊電路之電晶體、以及構成像素電路130之驅動電晶體132及選擇電晶體134各自所被要求之特性不同。 周邊電路所具有之電晶體因存在與顯示裝置之外框(邊框)之寬度相關之制約、及與消耗電力等相關之制約，故較佳為載子移動率較高，能夠形成CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)。因此，於本實施形態中，使用多晶矽作為構成周邊電路之電晶體所具有之第2半導體。 驅動電晶體132係以飽和狀態進行驅動。因此，較佳為具有接通狀態下之差異較小之飽和特性。進而，驅動電晶體132較理想為具有一定以上之通道長度。其原因在於，若驅動電晶體132之通道長度過短，則因所謂短通道效應而引起之差異會變得顯著。 因此，作為驅動電晶體132所具有之第1半導體，較佳為能夠儘可能抑制接通狀態下之差異之半導體。於本實施形態中，使用氧化物半導體作為第1半導體。若使用多晶矽作為第1半導體，則會因ELA(Excimer Laser Anneal，準分子雷射退火)時之雷射照射而產生差異，但藉由使用氧化物半導體作為第1半導體，可避免該問題。 選擇電晶體134被期望具有良好之開關特性。即，接通狀態下之電流值越大且斷開狀態下之電流值越小越佳。 因此，作為選擇電晶體134所具有之第1半導體，較佳為使用能夠極力抑制選擇電晶體134之斷開狀態下之漏電流之材料。於本實施形態中，如上所述使用氧化物半導體作為第1半導體。已知，使用氧化物半導體之電晶體相較於使用矽系半導體之電晶體而言，斷開狀態下之漏電流小得多。 藉此，選擇電晶體134能夠降低斷開狀態下之漏電流。據此，參照圖3所示之像素電路130，即便選擇電晶體134為斷開狀態，亦可抑制儲存於保持電容138之電荷因源極-汲極間之漏電流而消失之情況。 繼而，參照圖式對本實施形態之顯示裝置100所具有之複數個像素110各自之構成詳細地進行說明。 [像素之構成] 圖4係說明本實施形態之顯示裝置100所具有之像素110之構成的俯視圖。圖5係說明本實施形態之顯示裝置100所具有之像素110之構成的剖視圖。圖5表示圖4之A-A'間及B-B'間之剖面。 本實施形態之顯示裝置100具備第1基板104及複數個像素110。 於第1基板之表面配置有顯示區域104a、端子區域104b及周邊電路區域104c。可用於第1基板104之材料之例如上所述。 複數個像素110排列於第1基板104之表面。排列複數個像素110之區域相當於顯示區域104a。複數個像素110各自至少包含發光元件136、驅動電晶體132、選擇電晶體134、保持電容138、第1接觸電極184a、及第2接觸電極184b。 保持電容138配置於第1絕緣層152之上。第1絕緣層152於第1基板104之一面上至少遍及顯示區域104a而配置。第1絕緣層152可防止第1基板104所含之雜質等異物進入至複數個像素110之各者。作為第1絕緣層152之材料，可使用無機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽等。或者，亦可為將其等組合而成之積層構造。 保持電容138具有第1電極138a及第2電極138b。第1電極138a與驅動電晶體132之閘極132a共通。第2電極138b配置於較第1電極138a靠下層。作為第2電極138b之材料，包含第2半導體。於本實施形態中，第2半導體如上述般為多晶矽。作為第2半導體，因承擔電容之一個電極，故較佳為載子移動率較高，且載子密度較高。於本實施形態中，第2電極係對多晶矽高濃度地注入磷(P)等雜質而被賦予n型導電性。以下，有時將第2半導體稱為多晶矽而進行說明。 保持電容138係藉由第1電極138a及第2電極138b夾持第2絕緣層154而形成。第2絕緣層154於層構造上夾持於第1電極138a及第2電極138b。又，第2絕緣層154於平面構造上至少遍及顯示區域104a而配置。作為第2絕緣層154之材料，亦可使用與上述第1絕緣層152相同之材料。 驅動電晶體132具有於半導體層之下方隔著閘極絕緣層配置閘極之所謂底閘極構造。驅動電晶體132之半導體層132d包含第1半導體。於本實施形態中，第1半導體如上述般為氧化物半導體。以下，有時將第1半導體稱作氧化物半導體而進行說明。驅動電晶體132之閘極132a與保持電容138之第1電極138a共通。 驅動電晶體132之閘極絕緣層為第3絕緣層156。第3絕緣層156於層構造上配置於保持電容138之上層。又，第3絕緣層156於平面構造上遍及顯示區域104a而配置。第3絕緣層156作為驅動電晶體132及選擇電晶體134之閘極絕緣層發揮功能。作為第3絕緣層156之材料，可使用與上述第1絕緣層152相同之材料。 由圖4可知，驅動電晶體132之通道區域具有俯視下與第2電極138b重疊之區域。此處，所謂通道區域，係指於半導體層與閘極絕緣層之界面儲存載子而形成通道之區域。於本實施形態中，驅動電晶體132之通道區域於俯視下整個區域與第2電極138b重疊。 即，驅動電晶體132及保持電容138於層構造上配置於不同層，且配置於俯視下重疊之區域。藉由具有此種構成，可減小配置於一像素內之元件所占之面積。藉此，可縮小一像素之尺寸，而提供高精細之顯示裝置100。 又，由圖4可知，驅動電晶體132之閘極132a連接於跨接配線148。跨接配線148配置於第4絕緣層158之上，將驅動電晶體132之閘極132a與選擇電晶體134之汲極134c連接。驅動電晶體132之源極132b連接於驅動電源線144。驅動電源線144配置於第4絕緣層158之上。驅動電晶體132之汲極132c連接於像素電極164。像素電極164配置於平坦化絕緣層160之上。 選擇電晶體134具有於半導體層之下方隔著閘極絕緣層配置閘極之所謂底閘極構造。選擇電晶體134之半導體層134d包含第1半導體(氧化物半導體)，且配置於與驅動電晶體132之半導體層132d相同之層。於製造步驟中，選擇電晶體134之半導體層134d與驅動電晶體132之半導體層132d亦可藉由同一個光微影步驟同時形成。 進而，選擇電晶體134之閘極134a配置於與驅動電晶體132之閘極132a相同之層。即，亦可謂是選擇電晶體134之閘極134a配置於與保持電容138之第1電極138a相同之層。 由圖4可知，選擇電晶體134之閘極134a自掃描信號線140延伸。掃描信號線140配置於第2絕緣層154之上。即，掃描信號線140兼作選擇電晶體134之閘極134a。選擇電晶體134之源極134b連接於影像信號線142。影像信號線142配置於第4絕緣層158之上。選擇電晶體134之汲極134c連接於跨接配線148。跨接配線148配置於第4絕緣層158之上，為了將驅動電晶體132之閘極132a與選擇電晶體134之汲極134c連接而設置。第4絕緣層158於層構造上配置於驅動電晶體132及選擇電晶體134之上層。又，第4絕緣層158於平面構造上遍及顯示區域104a而配置。作為第4絕緣層158之材料，可使用與上述第1絕緣層152相同之材料。 第1接觸電極184a設置於自驅動電晶體132之上層到達至驅動電晶體132之源極132b之第1接觸孔182a。第1接觸孔182a設置於俯視下與驅動電晶體132之源極132b重疊之位置，且貫通第4絕緣層158。第1接觸電極184a連接於驅動電晶體132之源極132b。藉此，驅動電源線144與驅動電晶體132之源極132b連接。 第2接觸電極184b設置於自驅動電晶體132之上層到達至第2電極138b之第2接觸孔182b。第2接觸孔182b設置於俯視下與驅動電晶體132之汲極132c重疊之位置，且貫通第4絕緣層158、驅動電晶體132之汲極132c、第3絕緣層156及第2絕緣層154。藉此，第2接觸電極174b連接於驅動電晶體132之汲極132c及第2電極138b。藉此，驅動電晶體132之汲極132c與保持電容138之第2電極138b連接。此處，第2接觸電極184b不僅與貫通汲極132c之開口部之側壁接觸，亦與該開口部之端部周邊之汲極132c之表面接觸。藉此，可抑制驅動電晶體132之汲極132c與接觸電極184b之電性接觸不良。 此處，第1接觸孔182a及第2接觸孔182b雖各自之深度不同，但可藉由同一個光微影步驟同時形成。只要於藉由光微影步驟形成驅動電晶體132之汲極132c時，於形成第2接觸孔182b之位置預先形成開口部即可。或者，只要於藉由光微影步驟形成驅動電晶體132之汲極132c時，使端部重疊於形成第2接觸孔182b之位置即可。藉此，於第1接觸孔182a之形成時，驅動電晶體132之源極132b成為蝕刻終止層，於第2接觸孔182b之形成時，保持電容138之第2電極138b成為蝕刻終止層。 再者，於第4絕緣層158上，第3電極138c係自第2接觸電極184b延伸。如圖4所示，第3電極138c具有與保持電容138之第2電極138b重疊之區域。於本實施形態中，第3電極138c覆蓋俯視下被第2電極138b佔據之區域。藉此，可由第3電極138c與第2電極138b進而形成電容。 發光元件136設置於平坦化絕緣層160之上。發光元件136為自發光型發光元件。作為自發光型發光元件，例如可使用有機EL發光元件。有機EL發光元件具有像素電極164、共通電極166及發光層168。 像素電極164針對複數個像素110之各者而配置。作為像素電極164之材料，較佳為包含反射率較高之金屬層，以使由發光層168產生之光反射至共通電極166側。作為反射率較高之金屬層，例如可使用銀(Ag)。 進而，除上述反射率較高之金屬層以外，亦可積層透明導電層。作為透明導電層，較佳為使用例如ITO(Indium Tin Oxides，添加有氧化錫之氧化銦)或IZO(Indium Zinc Oxide，氧化銦-氧化鋅)等。又，亦可使用其等之任意組合。 共通電極166遍及複數個像素110而配置。作為共通電極166之材料，較佳為具有透光性且具有導電性之材料，以使由發光層168產生之光透過。作為共通電極166之材料，較佳為例如ITO(添加有氧化錫之氧化銦)或IZO(氧化銦-氧化鋅)等。或者，作為共通電極166，亦可使用具有能夠使出射光透過之程度之膜厚的金屬層。再者，共通電極166亦可被分割成複數個像素110所共有之複數個區塊而非為如本實施例般覆蓋所有像素之配置，亦可針對各像素110之每一者而獨立設置。 發光層168夾持於像素電極164及共通電極166而配置。發光層168之材料係若被供給電流則發光之有機EL材料。作為有機EL材料，可使用低分子系或高分子系之有機材料。於使用低分子系之有機材料之情形時，發光層168係除發光性之有機材料以外，亦以夾持發光性之有機材料之方式包含電洞注入層或電子注入層、進而包含電洞傳輸層或電子傳輸層等而構成。 平坦化絕緣層160配置於第4絕緣層158之上。平坦化絕緣層160係為了將因配置於下層之各種電晶體或配線等引起之凹凸平坦化而設置。作為平坦化絕緣層160之材料，可使用有機絕緣材料。作為有機絕緣材料，可使用丙烯酸系樹脂、聚醯亞胺樹脂等。 於相鄰之兩個像素110間設置有觸排162。觸排162以覆蓋像素電極164之周緣部之方式設置。進而，以覆蓋驅動電晶體132之汲極132c及像素電極164之連接部之方式設置。 作為觸排162之材料，較佳為使用絕緣材料。作為絕緣材料，可使用無機絕緣材料或有機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽、或其等之組合等。作為有機絕緣材料，例如可使用聚醯亞胺樹脂、丙烯酸系樹脂、或其等之組合等。亦可使用無機絕緣材料與有機絕緣材料之組合。 藉由配置由絕緣材料形成之觸排162，能夠防止共通電極166與像素電極164於像素電極164之端部短路。進而，能夠確實地將相鄰之像素110間絕緣。 [製造方法] 圖6A至6O係說明本實施形態之顯示裝置100之製造方法之俯視圖。該等圖中，表示了圖4之A-A'間及B-B'間之剖面。 首先，於第1基板104上形成第1絕緣層152，於第1絕緣層152之上形成多晶矽層171(圖6A)。 作為第1絕緣層152之材料，可使用無機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽等。或者，可使用將其等組合而成之積層構造。作為成膜方法，例如可使用CVD(Chemical Vapor Deposition，化學氣相沈積)法。 關於多晶矽層之形成，首先，藉由CVD法形成非晶矽層。其後，藉由熱處理或ELA(Excimer Laser Anneal)法將上述非晶矽層多晶化，獲得多晶矽層171。 繼而，藉由光微影步驟將多晶矽層171圖案化，形成島狀之多晶矽層172(圖6B)。於該步驟中，同時形成成為保持電容之第2電極之層、及未圖示之周邊電路所具有之電晶體之半導體層。 繼而，對多晶矽層172進行所需次數之離子注入處理(圖6C)。注入磷(P)等雜質而形成n型區域，注入硼(B)等雜質而形成p型區域。圖式中，表示有保持電容之第2電極138b，對多晶矽層高濃度地注入磷(P)等雜質而賦予n型導電性。藉此，形成保持電容138之第2電極138b。 再者，於以上步驟中，表示了在多晶矽層172之圖案化之後進行離子注入之例，但順序並不限定於此，亦可相反。 繼而，形成第2絕緣層154，於該第2絕緣層154之上形成第1金屬層176(圖6D)。第2絕緣層154係構成保持電容138之絕緣層。作為第2絕緣層154，可使用無機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽等。作為成膜方法，例如可使用CVD法。 作為第1金屬層176，例如可使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作為成膜方法，例如可使用濺鍍法。 繼而，藉由光微影步驟將第1金屬層176圖案化(圖6E)。作為蝕刻之方法，可使用乾式蝕刻或濕式蝕刻。藉由該步驟，形成兼作保持電容138之第1電極138a之驅動電晶體之閘極132a、選擇電晶體之閘極134a及掃描信號線140。 繼而，形成第3絕緣層156，於該第3絕緣層156之上形成第1半導體層(氧化物半導體層)174(圖6F)。第3絕緣層156係構成驅動電晶體及選擇電晶體之閘極絕緣層之絕緣層。作為第3絕緣層156，可使用無機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽等。作為成膜方法，例如可使用CVD法。 作為氧化物半導體層174之成膜方法，可使用濺鍍法。於利用濺鍍法進行之成膜中，成膜時進行基板加熱，利用混合氣體Ar/O2 ，且氣體比設為Ar＜O2 。作為濺鍍用之電源，可使用DC(Direct Current，直流)電源，亦可使用RF(Radio Frequency，射頻)電源，可按照濺鍍靶之形成條件而決定。濺鍍靶若為例如InGaZnO，則可設為In：Ga：Zn：O＝1：1：1：4(In2 O3 ：Ga2 O3 ：ZnO＝1：1：2)等，組成比可視目的(電晶體特性等)而決定。 為了實現自氧化物半導體層174之脫氫及密度提昇等膜質改善，亦可進行退火處理。作為退火條件，可根據目的而決定環境(真空、氮氣、乾燥空氣、大氣之任一者)、溫度(250～500℃)、時間(15分鐘～1小時)。 繼而，藉由光微影步驟將氧化物半導體層174圖案化(圖6G)。藉此，同時形成驅動電晶體132之半導體層132d及選擇電晶體134之半導體層134d。 再者，於本實施形態中，表示了在氧化物半導體層174之圖案化前進行退火之例，但並不限定於此，退火既可於圖案化前進行亦可於圖案化後進行。再者，於溫度較高之情形時，為了抑制因氧化物半導體層174之收縮導致之圖案偏移，較佳為於圖案化前進行退火。 繼而，形成第2金屬層178(圖6H)。作為第2金屬層178，例如可使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作為成膜方法，例如可使用濺鍍法。 繼而，藉由光微影步驟將第2金屬層178圖案化(圖6I)。作為蝕刻之方法，可使用乾式蝕刻或濕式蝕刻。藉由該步驟，形成驅動電晶體132之源極、汲極及選擇電晶體134之源極、汲極。 此處，於驅動電晶體132之汲極132c預先形成至少一個開口部133。其目的在於，藉由其後之接觸孔形成，同時形成到達至驅動電晶體132之源極132b之第1接觸孔182a、及貫通驅動電晶體132之汲極132c而到達至第2電極138b之第2接觸孔182b。 繼而，形成第4絕緣層158(圖6J)。作為第4絕緣層158，可使用無機絕緣材料。作為無機絕緣材料，例如可使用氧化矽、氮化矽等。作為成膜方法，例如可使用CVD法。 繼而，藉由光微影步驟，自第4絕緣層158形成複數個接觸孔(圖6K)。於本實施形態中，同時形成到達至驅動電晶體132之源極132b之第1接觸孔182a、貫通驅動電晶體132之汲極132c而到達至第2電極138b之第2接觸孔182b、到達至選擇電晶體134之源極134b之第3接觸孔182c、及到達至驅動電晶體134之汲極134c之第4接觸孔182d。第2接觸孔182b設置於與預先設置在驅動電晶體132之汲極132c之開口部133重疊之位置。藉此，第1接觸孔182a、第2接觸孔182b、第3接觸孔182c及第4接觸孔182d分別因驅動電晶體132之源極132b、保持電容138之第2電極138b、選擇電晶體134之源極134b及選擇電晶體134之汲極134c成為蝕刻終止層，而可同時形成深度不同之該等接觸孔。 此時，第2接觸孔182b以具有俯視下與開口部133重疊之區域之方式形成。進而，此時，第2接觸孔182b較佳為俯視下形成為較開口部133之輪廓大。換言之，較佳為俯視下第2接觸孔182b之面積大於開口部133之面積。 藉此，於驅動電晶體132之汲極132c，開口部133之端部周邊之汲極132c之表面及開口部133之側壁露出。藉此，於其後之接觸電極之形成時，填充第2接觸孔182b之第2接觸電極184b相對於汲極132c不僅與開口部133之側壁接觸，亦與開口部133之端部周邊之汲極132c之表面接觸。藉此，可抑制驅動電晶體132之汲極132c與接觸電極184b之電性接觸不良。 繼而，形成第3金屬層，藉由光微影步驟將第3金屬層圖案化(圖6L)。作為第3金屬層，例如可使用W、MoW、Mo/Al/Mo、Ti/Al/Ti等。作為成膜方法，例如可使用濺鍍法。作為蝕刻之方法，可使用乾式蝕刻或濕式蝕刻。藉由該步驟，形成影像信號線142、驅動電源線144及跨接配線148，並且形成第1接觸電極184a、第2接觸電極184b、第3接觸電極184c及第4接觸電極184d。 此處，第2接觸電極184b連接驅動電晶體132之汲極132c及保持電容138之第2電極138b。如上所述，第2接觸電極184b相對於汲極132c不僅與開口部133之側壁接觸，亦與開口部133之端部周邊之表面接觸。藉此，可抑制驅動電晶體132之汲極132c與接觸電極184b之電性接觸不良。 繼而，於上述各種配線上形成平坦化絕緣層160，並形成所期望之接觸開口部(圖6M)。平坦化絕緣層160係為了將因配置於下層之各種電晶體或配線等引起之凹凸平坦化而設置。作為平坦化絕緣層160之材料，可使用有機絕緣材料。作為有機絕緣材料，可使用丙烯酸系樹脂、聚醯亞胺樹脂等。作為成膜方法，例如可使用塗佈法。 繼而，於平坦化絕緣層160上形成像素電極164(圖6N)。作為像素電極164之材料，如上所述，較佳為包含銀(Ag)等反射率較高之金屬層。進而，亦可積層ITO(添加有氧化錫之氧化銦)或IZO(氧化銦-氧化鋅)等透明導電層。 繼而，於相鄰之兩個像素110間形成觸排162(圖6O)。觸排162以覆蓋像素電極164之周緣部之方式設置。作為觸排162之材料，較佳為使用絕緣材料。作為絕緣材料，如上所述，可使用無機絕緣材料或有機絕緣材料。 繼而，以覆蓋像素電極164及觸排162之方式形成發光層168，並形成覆蓋顯示區域104a內之複數個像素110之共通電極166，從而完成圖5所示之陣列基板102。作為發光層168之成膜方法，可使用蒸鍍法。作為共通電極166之成膜方法，可使用濺鍍法。 以上，對本實施形態之顯示裝置100之構成及製造方法進行了說明。本實施形態之顯示裝置100係藉由對構成周邊電路之電晶體使用多晶矽，而可滿足與顯示裝置之外框(邊框)之寬度及消耗電力等相關之制約條件。又，藉由對構成像素電路130之驅動電晶體132使用氧化物半導體，可抑制像素110之發光量之差異。又，藉由對構成像素電路130之選擇電晶體134使用氧化物半導體，可抑制儲存於保持電容138之電荷因源極-汲極間之漏電流而消失。進而，藉由將驅動電晶體132及保持電容138以於俯視下重疊之方式配置，可縮小像素110之尺寸，從而可提供高精細之顯示裝置100。 ＜第2實施形態＞ 一面參照圖式，一面對本實施形態之顯示裝置200(圖8)之構成進行說明。再者，對於第1實施形態之顯示裝置100與本實施形態之顯示裝置200所共通之發明特定事項省略說明，以不同點為中心而進行說明。 本實施形態之顯示裝置200若與第1實施形態之顯示裝置100比較，則複數個像素110各自所具有之選擇電晶體134之構成不同。具體而言，作為選擇電晶體134之半導體層134d，包含第2半導體。 如上所述，選擇電晶體134被期望具有良好之開關特性。即，接通狀態下之電流值越大且斷開狀態下之電流值越小越佳。 若著眼於增大接通狀態下之電流值之方面，則作為選擇電晶體134所具有之第2半導體，較佳為使用載子移動率較高之材料。如第1實施形態中所說明般，第2半導體為多晶矽。 藉此，選擇電晶體134可於接通狀態下供給充分大之電流。據此，參照圖3所示之像素電路130，於選擇電晶體134之接通狀態下，可抑制影像信號線142與驅動電晶體132之閘極132a之間之高電阻化。 圖7係說明本實施形態之顯示裝置200所具有之像素110之構成的俯視圖。圖8係說明本實施形態之顯示裝置200所具有之像素110之構成的剖視圖。圖8表示圖7之A-A'間及B-B'間之剖面。 選擇電晶體134具有於半導體層之上方隔著閘極絕緣層配置閘極之所謂頂閘極構造。作為選擇電晶體134之通道區域發揮功能之半導體層134d包含第2半導體(多晶矽)，且配置於與保持電容138之第2電極138b相同之層。 於本實施形態中，選擇電晶體134具有閘極134a、源極134b及汲極134c之各電極配置於多晶矽層172(圖9B)之上方之所謂交錯型構造。因此，與具有逆交錯型構造之第1實施形態之顯示裝置100之選擇電晶體134相比，寄生電容較小，開關動作高速化。 [製造方法] 圖9A至9E係說明本實施形態之顯示裝置200之製造方法之剖視圖。該等圖中，表示了圖7之A-A'間及B-B'間之剖面。 首先，於第1基板104上形成第1絕緣層152，於該第1絕緣層152之上形成多晶矽層172(圖9A)。至此為止之步驟與第1實施形態之顯示裝置100之製造方法相同，因此省略詳細之說明。 繼而，藉由光微影步驟將多晶矽層172圖案化(圖9B)。於該步驟中，同時形成成為保持電容138之第2電極138b之層、選擇電晶體134之半導體層134d、及未圖示之周邊電路所具有之電晶體之半導體層。 繼而，對多晶矽層172進行所需次數之離子注入處理(圖9C)。注入磷(P)等雜質而形成n型區域，注入硼(B)等雜質而形成p型區域。圖式中，表示有保持電容138之第2電極138b，對多晶矽層172高濃度地注入磷(P)等雜質而賦予n型導電性。並且，選擇性地對成為選擇電晶體134之源極134b及汲極134c之區域高濃度地注入磷(P)等雜質而賦予n型導電性。此時，於選擇電晶體134之半導體層134d中未添加雜質，而保持本徵之半導體之狀態。 自下一步驟起至形成驅動電晶體132之源極132b及汲極132c以及選擇電晶體134之源極134b及汲極134c(圖9D)之步驟為止與第1實施形態相同，故省略說明。 於形成驅動電晶體132之源極132b及汲極132c以及選擇電晶體134之源極134b及汲極134c之後，形成第4絕緣層158(圖9E)。 於第4絕緣層158之形成後形成複數個接觸孔之方法與第1實施形態不同。於本實施形態中，第3接觸孔182c及第4接觸孔182d所到達之層與第1實施形態不同。於本實施形態中，以第3接觸孔182c及第4接觸孔182d均到達至選擇電晶體134之源極134b及汲極134c之條件進行蝕刻(圖9D)。此時，對於第1接觸孔182a，驅動電晶體132之源極132b成為蝕刻終止層，對於第2接觸孔182b，第2電極138b成為蝕刻終止層。藉此，可同時形成深度不同之該等接觸孔。 此時，與第1實施形態同樣地，第2接觸孔182b以具有俯視下與開口部133重疊之區域之方式形成。進而，此時，第2接觸孔182b較佳為俯視下形成為較開口部133之輪廓大。換言之，較佳為俯視下第2接觸孔182b之面積大於開口部133之面積。 藉此，於驅動電晶體132之汲極132c，開口部133之端部周邊之汲極132c之表面及開口部133之側壁露出。藉此，於其後之接觸電極之形成時，填充第2接觸孔182b之第2接觸電極184b相對於汲極132c不僅與開口部133之側壁接觸，亦與開口部133之端部周邊之汲極132c之表面接觸。藉此，可抑制驅動電晶體132之汲極132c與接觸電極184b之電性接觸不良。 繼而，形成第3金屬層，藉由光微影步驟將第3金屬層圖案化(圖9G)。藉由該步驟，形成影像信號線142、驅動電源線144及跨接配線148，並且形成第1接觸電極184a、第2接觸電極184b、第3接觸電極184c及第4接觸電極184d。下一步驟以後與第1實施形態相同，故省略說明。 以上，對本實施形態之顯示裝置200之構成及製造方法進行了說明。本實施形態之顯示裝置200可藉由對構成周邊電路之電晶體使用多晶矽，而滿足與顯示裝置之外框(邊框)之寬度及消耗電力等相關之制約條件。又，藉由對構成像素電路130之驅動電晶體132使用氧化物半導體，可抑制像素110之發光量之差異。又，藉由對構成像素電路130之選擇電晶體134使用多晶矽，於選擇電晶體134之接通狀態下，可抑制影像信號線142與驅動電晶體132之閘極132a之間之高電阻化。進而，藉由將驅動電晶體132及保持電容138以於俯視下重疊之方式配置，可縮小像素110之尺寸，從而可提供高精細之顯示裝置200。 以上，對本發明之若干實施形態進行了說明，但本發明並不限定於上述實施形態，能夠於不脫離本發明之主旨之範圍內進行各種變更，其等亦包含於本發明之範圍內。
1100‧‧‧顯示裝置
102‧‧‧陣列基板
104‧‧‧第1基板
104a‧‧‧顯示區域
104b‧‧‧端子區域
104c‧‧‧周邊電路區域
106‧‧‧對向基板
108‧‧‧第2基板
110‧‧‧像素
112‧‧‧連接端子
120‧‧‧控制電路
122‧‧‧掃描線驅動電路
124‧‧‧影像線驅動電路
126‧‧‧驅動電源電路
128‧‧‧基準電源電路
130‧‧‧像素電路
132‧‧‧驅動電晶體
132a‧‧‧閘極
132b‧‧‧源極
132c‧‧‧汲極
132d‧‧‧半導體層
132e‧‧‧閘極絕緣層
134‧‧‧選擇電晶體
134a‧‧‧閘極
134b‧‧‧源極
134c‧‧‧汲極
134d‧‧‧半導體層
134e‧‧‧閘極絕緣層
136‧‧‧發光元件
138‧‧‧保持電容
138a‧‧‧第1電極
138b‧‧‧第2電極
138c‧‧‧第3電極
140‧‧‧掃描信號線
142‧‧‧影像信號線
144‧‧‧驅動電源線
146‧‧‧基準電源線
148‧‧‧跨接配線
152‧‧‧第1絕緣層
154‧‧‧第2絕緣層
156‧‧‧第3絕緣層
158‧‧‧第4絕緣層
160‧‧‧平坦化絕緣層
162‧‧‧觸排
164‧‧‧像素電極
166‧‧‧共通電極
168‧‧‧發光層
170‧‧‧密封材
171‧‧‧多晶矽層
172‧‧‧多晶矽層
174‧‧‧氧化物半導體層
176‧‧‧第1金屬層
178‧‧‧第2金屬層
182a‧‧‧第1接觸孔
182b‧‧‧第2接觸孔
182c‧‧‧第3接觸孔
182d‧‧‧第4接觸孔
184a‧‧‧第1接觸電極
184b‧‧‧第2接觸電極
184c‧‧‧第3接觸電極
184d‧‧‧第4接觸電極
200‧‧‧顯示裝置
圖1係說明本發明之一實施形態之顯示裝置之概略構成的立體圖。 圖2係說明本發明之一實施形態之顯示裝置之電路構成的電路圖。 圖3係說明本發明之一實施形態之顯示裝置的像素所具有之像素電路之電路構成的電路圖。 圖4係說明本發明之一實施形態之顯示裝置的像素之構成之俯視圖。 圖5係說明本發明之一實施形態之顯示裝置的像素之構成之剖視圖。 圖6A係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6B係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6C係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6D係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6E係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6F係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6G係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6H係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6I係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6J係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6K係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6L係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6M係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6N係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖6O係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖7係說明本發明之一實施形態之顯示裝置的像素之構成之俯視圖。 圖8係說明本發明之一實施形態之顯示裝置的像素之構成之剖視圖。 圖9A係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9B係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9C係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9D係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9E係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9F係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。 圖9G係說明本發明之一實施形態之顯示裝置之製造方法的剖視圖。

Claims (7)

  1. 一種顯示裝置，其特徵在於：其係具備排列於基板表面之複數個像素者，且上述複數個像素各自包含發光元件、驅動電晶體、選擇電晶體及保持電容，上述驅動電晶體具有底閘極構造，上述驅動電晶體之半導體層包含第1半導體，上述保持電容具有第1電極及第2電極，上述第1電極與上述驅動電晶體之閘極共通，上述第2電極配置於較上述第1電極靠下層且包含第2半導體，上述顯示裝置進而具備周邊電路，該周邊電路配置於上述基板之上述表面，包含具有上述第2半導體之複數個電晶體，控制上述複數個像素之發光。
  2. 如請求項1之顯示裝置，其中上述驅動電晶體之通道區域具有俯視下與上述第2電極重疊之區域。
  3. 如請求項1之顯示裝置，其中上述選擇電晶體之閘極配置於與上述驅動電晶體之閘極相同之層。
  4. 如請求項3之顯示裝置，其中上述選擇電晶體具有底閘極構造，上述選擇電晶體之半導體層包含上述第1半導體，且配置於與上述驅動電晶體之半導體層相同之層。
  5. 如請求項3之顯示裝置，其中上述選擇電晶體具有頂閘極構造，上述選擇電晶體之半導體層包含上述第2半導體，且配置於與上述第2電極相同之層。
  6. 如請求項1之顯示裝置，其中上述複數個像素各自進而包含：第1接觸電極，其設置於自上述驅動電晶體之更上層到達至上述驅動電晶體之源極電極之第1接觸孔，且連接於上述驅動電晶體之源極電極；及第2接觸電極，其設置於自上述驅動電晶體之更上層到達至上述第2電極之第2接觸孔，且連接於上述驅動電晶體之汲極及上述第2電極。
  7. 如請求項1至6中任一項之顯示裝置，其中上述第1半導體為氧化物半導體，上述第2半導體為多晶矽。
TW106124842A 2016-09-26 2017-07-25 Display device TWI634367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-186671 2016-09-26
JP2016186671A JP6698486B2 (ja) 2016-09-26 2016-09-26 表示装置

Publications (2)

Publication Number Publication Date
TW201814372A TW201814372A (zh) 2018-04-16
TWI634367B true TWI634367B (zh) 2018-09-01

Family

ID=61685773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124842A TWI634367B (zh) 2016-09-26 2017-07-25 Display device

Country Status (5)

Country Link
US (4) US10153446B2 (zh)
JP (1) JP6698486B2 (zh)
KR (1) KR102002686B1 (zh)
CN (1) CN107871472B (zh)
TW (1) TWI634367B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
WO2019061289A1 (en) * 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
US10461121B2 (en) * 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
US10693042B2 (en) * 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
KR20200044245A (ko) 2018-10-18 2020-04-29 삼성디스플레이 주식회사 표시 장치
KR20200050059A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 표시 장치
KR20210014233A (ko) 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110649043B (zh) * 2019-09-30 2021-11-19 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20210041150A (ko) 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
KR20210129788A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7524040B2 (ja) 2020-11-24 2024-07-29 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN112562590A (zh) * 2020-12-30 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
KR20230166546A (ko) * 2022-05-31 2023-12-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR20240030748A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813581A (en) * 2006-09-14 2008-03-16 Epson Imaging Devices Corp Display device and method of manufacturing the same
US20100102313A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201230340A (en) * 2010-09-10 2012-07-16 Semiconductor Energy Lab Method for manufacturing light-emitting display device
TW201320430A (zh) * 2011-11-08 2013-05-16 Samsung Display Co Ltd 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
US20140370654A1 (en) * 2011-11-25 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201526246A (zh) * 2013-12-20 2015-07-01 Samsung Display Co Ltd 薄膜電晶體及顯示基板
US20160049518A1 (en) * 2012-12-28 2016-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259904B2 (ja) * 2001-10-03 2013-08-07 ゴールドチャームリミテッド 表示装置
EP1300826A3 (en) 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
JP4039441B2 (ja) * 2003-05-19 2008-01-30 セイコーエプソン株式会社 電気光学装置および電子機器
DE102004052512A1 (de) 2004-10-21 2006-05-04 Wilhelm Stahlecker Gmbh Beschichtung von Metalloberflächen von Textilmaschinen-Komponenten
KR100624137B1 (ko) * 2005-08-22 2006-09-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
CN100470763C (zh) * 2007-08-31 2009-03-18 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
JP2011108673A (ja) * 2008-03-12 2011-06-02 Sharp Corp 半導体装置、その製造方法及び表示装置
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
TWI380438B (en) * 2009-04-22 2012-12-21 Tpo Displays Corp System for display images and fabrication method thereof
JP2011013340A (ja) * 2009-06-30 2011-01-20 Hitachi Displays Ltd 発光素子表示装置及び表示方法
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
CN112447130A (zh) * 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101393265B1 (ko) * 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
US8992785B2 (en) * 2010-01-15 2015-03-31 Tel Epion Inc. Method for modifying an etch rate of a material layer using energetic charged particles
WO2011111781A1 (ja) * 2010-03-11 2011-09-15 シャープ株式会社 半導体装置およびその製造方法
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
JP5607728B2 (ja) * 2010-05-07 2014-10-15 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
KR101924231B1 (ko) 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
CN103907397B (zh) * 2011-11-07 2016-03-30 株式会社日本有机雷特显示器 有机el显示面板和有机el显示装置
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505097QA (en) 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
KR101949861B1 (ko) * 2012-10-10 2019-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102969250B (zh) * 2012-11-22 2015-08-19 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
KR102044314B1 (ko) 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6151136B2 (ja) * 2013-09-05 2017-06-21 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
US9443872B2 (en) 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015225104A (ja) 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
CN104134424A (zh) * 2014-05-27 2014-11-05 四川虹视显示技术有限公司 一种amoled像素结构及其制作方法
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US9991326B2 (en) * 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813581A (en) * 2006-09-14 2008-03-16 Epson Imaging Devices Corp Display device and method of manufacturing the same
US20100102313A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201230340A (en) * 2010-09-10 2012-07-16 Semiconductor Energy Lab Method for manufacturing light-emitting display device
TW201320430A (zh) * 2011-11-08 2013-05-16 Samsung Display Co Ltd 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
US20140370654A1 (en) * 2011-11-25 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160049518A1 (en) * 2012-12-28 2016-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TW201526246A (zh) * 2013-12-20 2015-07-01 Samsung Display Co Ltd 薄膜電晶體及顯示基板

Also Published As

Publication number Publication date
KR20180034210A (ko) 2018-04-04
JP6698486B2 (ja) 2020-05-27
CN107871472B (zh) 2020-07-17
US10510969B2 (en) 2019-12-17
US20200075871A1 (en) 2020-03-05
US20210028377A1 (en) 2021-01-28
US11696494B2 (en) 2023-07-04
KR102002686B1 (ko) 2019-07-23
US20180090695A1 (en) 2018-03-29
US20190067603A1 (en) 2019-02-28
US10153446B2 (en) 2018-12-11
JP2018054677A (ja) 2018-04-05
TW201814372A (zh) 2018-04-16
CN107871472A (zh) 2018-04-03
US10840462B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
TWI634367B (zh) Display device
US10847432B2 (en) Display device including a test unit
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
KR101965953B1 (ko) 표시 장치
US20130277660A1 (en) Thin film transistor and flat panel display device having the same
US8237168B2 (en) Organic light emitting display device
US20170092704A1 (en) Thin film transistor, method of manufacturing the thin film transistor and thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
JP7359882B2 (ja) 半導体装置
US12075661B2 (en) Display apparatus
JP2023547741A (ja) 表示パネル及び電子表示装置
US12057509B2 (en) Thin film transistor array panel
US20220140013A1 (en) Display apparatus including substrate hole
US10872911B2 (en) Display device
KR20220085197A (ko) 전계 발광 표시 장치 및 그를 위한 어레이 기판