KR20220085197A - 전계 발광 표시 장치 및 그를 위한 어레이 기판 - Google Patents

전계 발광 표시 장치 및 그를 위한 어레이 기판 Download PDF

Info

Publication number
KR20220085197A
KR20220085197A KR1020200175068A KR20200175068A KR20220085197A KR 20220085197 A KR20220085197 A KR 20220085197A KR 1020200175068 A KR1020200175068 A KR 1020200175068A KR 20200175068 A KR20200175068 A KR 20200175068A KR 20220085197 A KR20220085197 A KR 20220085197A
Authority
KR
South Korea
Prior art keywords
low voltage
wiring
disposed
display area
layer
Prior art date
Application number
KR1020200175068A
Other languages
English (en)
Inventor
이충현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200175068A priority Critical patent/KR20220085197A/ko
Publication of KR20220085197A publication Critical patent/KR20220085197A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3258—
    • H01L51/5206—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 전계발광 표시장치 및 그를 위한 어레이 기판에 관한 것이다, 일 실시예에 의한 전계발광 표시장치는, 표시영역에 배치되며 데이터라인과 게이트라인으로 정의되는 영역에 배치되는 전계발광 화소와, 표시영역 외측의 비표시영역에 배치되며, 상기 전계발광 화소로 저전위 전압(VSS)을 공급하는 외부 저전압 배선과, 상기 표시영역 내부에 배치되며, 상기 외부 저전압 배선과 전기적으로 연결되는 내부 저전압 배선, 및 상기 외부 저전압 배선과 상기 내무 저전압 배선을 전기적으로 연결하는 연결부재를 어레이 기판과, 상기 어레이 기판으로 신호 또는 전원을 공급하는 구동회로를 포함할 수 있다.

Description

전계 발광 표시 장치 및 그를 위한 어레이 기판 {LIGHT EMITTING DIODE DISPLAY AND ARRAY SUBSTRATE FOR THE SAME}
본 명세서는 전계 발광 표시장치 및 그를 위한 어레이 기판에 관한 것이다.
전계 발광 표시장치의 한 예로서, 유기 발광 표시 장치(OLED)는 자체 발광형 표시 장치로서, 액정 표시 장치(LCD)와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
또한, 전계발광 표시장치는 별도의 광원장치가 없기 때문에, 플렉서블(Flexible) 표시장치로 구현되기에 용이하다. 이때, 플라스틱, 박막 금속(Metal Foil) 등의 플렉서블 재료가 전계발광 표시장치의 기판으로 사용될 수 있으며, 일반적으로는 폴리이미드 등과 같은 플라스틱 기판이 사용될 수 있다.
이러한 전계 발광 표시장치에는 표시장치의 전원공급부로부터 발광소자의 전극 중 하나로 기준전압(고전위전압 VDD 또는 저전위전압 VSS)를 공급하기 위한 전압공급 배선을 포함한다.
한편, 유기 발광 표시 장치(OLED)표시장치의 표시영역(Active Area; A/A)에는 캐소드 전극이 전면에 증착되어 있고, 표시패널 외측의 비표시영역(Non-active Area; N/A)에 배치되는 VSS 배선을 통해서 캐소드 전극으로 저전위 기준전압(VSS)가 인가된다.
캐소드 전극이 표시패널 전면에 형성된 면전극일 뿐 아니라 투명한 도전성 재료이어야 한다는 제한때문에, 일반적인 배선 재료보다 상대적으로 전기적 저항이 크다.
따라서, 전원공급부 또는 데이터구동회로로부터 멀어질수록 발광소자까지 도달할 때의 전압 변화가 커지게 되며, 이에 따라 저전위 기준전압 상승 현상인 VSS 라이징 현상이 발생하고, 그에 따라 화소 위치에 따른 위도 차이로 인해서 표시패널 전체의 휘도 균일성이 열화되는 문제가 있다.
상기와 같이, 전계발광 표시장치에서 화소 위치에 따라 저전위 기준접압 변화가 발생되고, 그에 따른 휘도 불균일이 발생되는 문제점이 있었다.
이에, 본 명세서의 발명자들은 전계발광 표시장치에서 저전위 기준전압 변화를 최소화하여 표시패널 전체의 휘도 균일성을 향상시킬 수 있는 전계발광 표시장치 및 그를 위한 어레이 기판을 발명하였다.
이하에서 설명하게 될 본 명세서의 실시예들에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따르면, 표시영역에 배치되며 데이터라인과 게이트라인으로 정의되는 영역에 배치되는 전계발광 화소와, 표시영역 외측의 비표시영역에 배치되며, 상기 전계발광 화소로 저전위 전압(VSS)을 공급하는 외부 저전압 배선과, 상기 표시영역 내부에 배치되며, 상기 외부 저전압 배선과 전기적으로 연결되는 내부 저전압 배선, 및 상기 외부 저전압 배선과 상기 내부 저전압 배선을 전기적으로 연결하는 연결부재;를 포함하는 전계발광 표시장치용 어레이 기판을 제공한다.
본 명세서의 다른 실시예에 의하면, 표시영역에 배치되며 데이터라인과 게이트라인으로 정의되는 전계발광 화소와, 표시영역 외측의 비표시영역에 배치되며, 상기 전계발광 화소로 저전위 전압(VSS)을 공급하는 외부 저전압 배선과, 상기 표시영역 내부에 배치되며, 상기 외부 저전압 배선과 전기적으로 연결되는 내부 저전압 배선, 및 상기 외부 저전압 배선과 상기 내부 저전압 배선을 전기적으로 연결하는 연결부재를 어레이 기판과, 상기 어레이 기판으로 신호 또는 전원을 공급하는 구동회로를 포함하는 전계발광 표시장치를 제공한다.
이 때, 외부 저전압 배선 및 내부 저전압 배선은 소스/드레인 금속층으로 형성되며, 내부 저전압 배선은 상기 데이터 라인의 연장방향과 동일한 방향으로 연장 배치될 수 있다.
또한, 외부 저전압 배선은 상기 표시영역의 형상에 대응되도록 상기 표시영역의 일부를 둘러싸면서 상기 비표시영역에 배치될 수 있다.
또한, 연결부재는 외부 저전압 배선 중 일부와 대응되는 형상으로 비표시영역에 배치되는 메인배선부와, 상기 메인배선부의 일부와 상기 내부 저전압 배선의 일단을 연결하는 연결배선부를 포함할 수 있다.
연결부재는 상기 전계발광 화소의 애노드 전극층으로 형성될 수 있다.
소스/드레인 전극층과 애노드 전극층 사이에는 평탄화층이 배치되며, 연결배선부는 상기 평탄화층에 형성된 제1컨택홀을 통해서 상기 내부 저전압 배선의 일단과 연결될 수 있다.
또한, 연결배선부는 상기 평탄화층에 형성된 제2컨택홀을 통해서 상기 외부 저전압 배선의 상기 일부와 연결될 수 있고, 메인배선부 또는 상기 연결배선부는 상기 평탄화층에 형성된 제3컨택홀을 통해서 상기 전계발광 화소의 애노드 전극과 전기적으로 연결될 수 있다.
본 명세서의 실시예들에 따르면, 전계발광 표시장치에서 저전위 기준전압 변화를 최소화하여 표시패널 전체의 휘도 균일성을 향상시킬 수 있다.
또한, 본 실시예들에 따르면, 전계발광 표시장치의 표시영역 내부에 내부 저전압 배선을 더 배치하고, 연결부재를 통해서 내부 저전압 배선을 외부 저전압 배선과 연결함으로써, 전압 공급부에서 화소내의 캐소드 전극까지의 전기적 저항을 감소시키고, 그로 인해서 표시패널 전체의 휘도 균일성을 개선할 수 있다.
본 명세서에 개시된 실시예들의 효과는 이상에서 언급한 효과들로 제한되지 않다. 또한, 본 명세서에 개시된 실시예들은 위에서 언급되지 않은 또 다른 효과를 발생시킬 수 있으며, 이는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 실시예가 적용될 수 있는 일반적인 전계발광 표시장치의 평면구조의 일 예를 도시한다.
도 2는 도 1의 전계발광 표시장치의 일측 단면도의 일예를 도시한다.
도 3은 본 실시예에 의한 전계발광 표시장치의 평면구조의 일 예를 도시한다.
도 4는 본 실시예에 의한 전계발광 표시장치의 일부 영역에 대한 확대 평면도이다.
도 5는 본 실시예에 의한 전계발광 표시장치의 비표시 영역의 단면도이다.
도 6은 본 실시예에 의한 전계발광 표시장치의 전계발광 화소 영역의 단면구조를 도시한다.
도 7은 본 명세서의 일실시예에 의한 전계발광 표시장치의 일부 영역에 대한 평면도와, 본 실시예에 의한 효과를 설명하기 위한 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간 적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, "A 노드에서 B 노드로 신호가 전달된다"는 경우에도, "바로" 또는 "직접"이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 실시예가 적용될 수 있는 일반적인 전계발광 표시장치(100)의 평면구조의 일 예를 도시한다.
도 1을 참고하면, 본 실시예가 적용될 수 있는 일반적인 전계발광 표시장치(100)는 정보를 표시하는 표시 영역(A/A)과, 정보가 표시되지 않는 비표시 영역(N/A)을 포함할 수 있다.
표시영역(A/A)에는 제1방향(수직방향)으로 연장되는 데이터라인(DL)과 제2방향(수평방향)으로 연장되는 게이트라인(GL)가 배치되며, 게이트라인과 데이터라인이 교차하는 영역에 전계발광화소(P)가 형성된다.
전계발광 화소(P) 영역에는 다수의 레이어가 적층된 화소 어레이가 형성되며, 화소 어레이는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인들(GL)로부터의 스캔 신호에 응답하여 턴 온 됨으로써, 데이터라인들(DL)로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가할 수 있다. 구동 TFT는 스토리지 커패시터에 충전된 전압의 크기에 따라 발광 소자로 공급되는 전류량을 제어하여 발광 소자의 발광량을 조절할 수 있다.
발광 소자의 발광량은 구동 TFT로부터 공급되는 전류량에 비례할 수 있다. 또한, 화소(P)를 구성하는 TFT들의 반도체층은, 비정질 실리콘 또는, 폴리 실리콘 또는, 산화물 반도체물질 중에 적어도 하나를 포함할 수 있다. 발광 소자는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 개재된 발광 구조물을 포함할 수 있다. 애노드 전극은 구동 TFT에 접속될 수 있다.
전계발광 표시장치가 유기 전계발광 표시장치((Organic Light Emitting Display; OLED)인 경우, 발광 구조물은 발광층(Emission layer, EML)을 포함하고, 발광층을 사이에 두고 그 일측에는 정공 주입층(Hole injection layer, HIL) 및 정공 수송층(Hole transport layer, HTL)이, 그 타측에는 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron injection layer, EIL)이 각각 배치될 수 있다.
이러한 화소의 세부 구성에 대해서는 도 6을 참고로 아래에서 더 상세하게 설명될 것이다.
한편, 표시장치(100)의 비표시영역(N/A)에는 화소 내부로 각종 신호/전압 등을 공급할 수 있도록 다수의 배선, 패드 등이 배치될 수 있다.
구체적으로, 표시장치의 비표시영역(N/A)은 중앙의 표시영역(A/A)를 둘러싸는 형태로 배치되며, 표시영역(A/A)에 인접한 좌우측 비표시영역에는 게이트 구동부(120)가 배치될 수 있고, 그 외곽에는 화소의 전극(애노드 또는 캐소드)으로 공통전압 또는 저전위 기준전압 VSS를 공급하기 위한 저전압 배선(110)이 배치될 수 있다.
이러한 공통전압 또는 저전위전압 VSS는 화소 내부의 전극 중 하나인 캐소드 전극으로 인가되는 기준전압으로서, 이하 본 명세서에서는 저전압으로 표현한다.
또한, 비표시영역의 하부에는 데이터 구동회로(D-IC; 130)이 배치될 수 있다. 이러한 데이터 구동회로(130)는 칩-온-필름(Chip-On-Film) 형태의 회로로 제작되어 표시패널에 부착될 수 있다. 데이터 구동회로(130)는 데이터라인으로 데이터신호를 공급하는 기능 이외에, 고전위전압(VDD), 저전압(VSS) 등의 구동전압을 표시패널 내부로 인가하는 기능도 가질 수 있다.
도 1에 도시된 바와 같이, 저전압 배선(110)은 표시장치의 4개 변 중에서 데이터 구동회로(130)가 배치되는 일측(예를 들어, 도 1의 상측변)을 제외한 3개 변의 가장자리를 따라 배치될 수 있다.
물론, 표시장치의 비표시영역(N/A)의 외곽에 배치되는 배선은 저전압 배선(110)으로 한정되는 것은 아니며, 기타 다른 배선 또는 패드가 배치될 수 있으며, 그 예로서 화소내부의 트랜지스터로 구동전압(VDD)을 공급하기 위한 VDD 공급 배선 등이 더 배치될 수도 있다.
도 2는 도 1의 전계발광 표시장치의 일측 단면도의 일예를 도시하며, 도 1의 I-I'을 따른 단면도이다.
도 2와 같이, 표시패널 기판 가장자리에는 게이트절연층(GI) 및 층간절연층 상부에 소스/드레인 금속층으로 형성되는 저전압 배선(110)이 배치된다.
그 내측의 비표시영역에는 도 1의 게이트 구동부(120)를 구성하는 각종 소자가 게이트-인-패널(Gate-In-Panel) 형태로 형성되며, 표시영역(A/A)의 각 화소영역에는 하나 이상의 트랜지스터(TR)가 형성된다.
또한, 각 화소에는 트랜지스터(TR)의 소스 또는 드레인 전극에 연결되는 애노드 전극(112)과, 그 상부에 배치되는 발광층(114) 및 캐소드 전극(116)을 포함한다.
이 때, 화소의 캐소드 전극(116)은 비표시영역의 연결전극(111)을 통해서 외측의 저전압 배선(110)과 전기적으로 연결됨으로써, 저전압 VSS이 인가된다.
즉, 연결전극(111)은 저전압 배선(110)이 배치된 형상과 동일한 형상으로 패터닝되어, 도 1의 표시패널의 3개 변을 따라 전체적으로 저전압 배선(110)과 캐소드 전극(116)을 전기적으로 연결한다.
한편, 전계발광 표시장치(100)가 기판 반대방향으로 광을 방출하는 탑에미션 방식의 경우, 캐소드 전극(116) 및 애노드 전극(112)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TiO) 계열 등과 같은 투명 도전성 산화물로 형성된다.
또한, 캐소드 전극(116)은 모든 화소에 공통적으로 저전위 기준전압(저전압)을 공급하기 때문에, 화소단위로 구분 형성될 필요가 없으며, 따라서 표시영역 전 영역에 걸쳐서 평면전극 형태로 배치된다.
캐소드 전극(116)을 구성하는 투명 도전성 재료는 일반적인 배선 또는 금속전극의 재료인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속재료보다 전기적 저항이 크다.
일예로, 일반적인 저저항 배선(110)의 전기적 저항은 약0.1옴/cm2인 반면, 캐소드 전극(116)의 재료인 투명 도전성 물질의 전기적 저항은 약10옴/cm2 이상이다.
이와 같이, 도 1 및 도 2의 전계발광 표시장치에서는, 캐소드 전극(116)이 표시영역 전체 영역에 배치되는 평면 전극이고, 그 재료의 전기적 저항이 상대적으로 크다.
따라서, 저전압 배선(110)으로 공급된 저전압 VSS이 각 화소로 전달될 때까지의 전기적 저항이 각 화소의 위치에 따라 상이해 질 수 있다.
예를 들어, 도 1에서 저전압을 공급하는 데이터구동회로(130)에 인접한 제1화소 P1의 캐소드 전극보다 데이터구동회로부터 멀리 떨어진 제2화소 P2의 캐소드 전극까지의 전기적 저항이 더 커지게 된다.
따라서, 제1화소 P1까지의 저전압 변화(IR1)보다 제2화소 P2까지의 저전압 변화(IR2)가 더 커진다.
저전위 기준전압의 전압 변화를 일반적으로 VSS 라이징(저전압의 변화이므로 최저 전압으로부터 상승된 변화량으로 나타냄)이라 표현할 수 있으며, 제1화소 P1의 VSS 라이징이 제2화소 P2의 VSS 라이징이 더 커지게 된다.
따라서, 제2화소 P2에서는 애노드 전극(112)과 캐소드 전극(116) 사이의 전위차이가 제1화소 P1의 양 전극 사이의 전위차이보다 작게 된다.
결과적으로, 제2화소 P2의 발광부의 발광량이 제1화소 P1의 발광량보다 작아지게 되며, 따라서 표시패널에서 화소의 위치에 따라 휘도의 불균일이 발생할 수 있다
따라서, 본 명세서의 실시예들에서는, 화소의 캐소드 전극으로 공급되는 저전압 VSS의 전압변화(VSS 라이징)을 최소화하여 표시패널의 휘도 불균일 문제를 해결할 수 있는 방안을 제안하고자 한다.
구체적으로, 표시패널의 표시영역(A/A) 내부에도 저저항 특성을 가지는 내부 저전압 배선을 더 형성하고, 그를 비표시영역의 외부 저전압 배선과 전기적으로 연결하는 구조를 제안한다.
도 3은 본 실시예에 의한 전계발광 표시장치의 평면구조의 일 예를 도시하며, 도 4는 본 실시예에 의한 전계발광 표시장치의 일부 영역에 대한 확대 평면도이다.
본 실시예에 의한 전계발광 표시장치는 어레이 기판 (2000)과 어레이 기판의 일측에 배치되어 어레이 기판 내로 각종 신호 또는 전원을 공급하는 구동회로(3000)을 포함한다.
구동회로는 COF 형태의 데이터구동회로(D-IC)일 수 있으나 그에 한정되는 것은 아니다.
어레이 기판(2000)은 전계발광 화소가 배치되어 영상을 표시하는 표시영역(A/A)과, 표시영역 외측에 배치되며 각종 배선 및 구동회로 등을 포함하는 비표시 영역(N/A)을 포함한다.
어레이 기판(2000)은 표시영역에 배치되며 데이터라인(DL)과 게이트라인(GL)으로 정의되는 영역에 배치되는 전계발광 화소(P)를 포함한다.
또한, 어레이 기판(2000)의 비표시영역(N/A)에는 표시영역 내의 전계발광 화소(P)로 저전위 전압(VSS)을 공급하는 외부 저전압 배선(1100)을 포함한다.
데이터라인(DL)은 일단이 구동회로(2000)에 연결되어 어레이 기판의 제1방향(도 1의 수직방향)으로 연장되며, 게이트라인(GL)은 비표시영역에 배치되는 게이트구동부(미도시)에 연결되며 제2방향(도 1의 수평방향)으로 연장된다.
데이터라인(DL)과 게이트라인(GL)이 교차하는 영역에 전계발광 화소(P)가 형성되며, 전계발광 화소(PO)는 내부에 1 이상의 트랜지스터 구조체와, 그에 전기적으로 연결되는 애노드(전극)과, 그 상부의 발광부 및 캐소드(전극) 등을 포함한다. 이러한 전계발광 화소(P)의 세부 구조는 도 6을 참고로 아래에서 더 상세하게 설명한다.
본 실시예에 의한 전계발광 표시장치의 어레이 기판(2000)은 표시영역 내부에 배치되며 비표시영역에 배치되는 외부 저전압 배선(1100)에 전기적으로 연결되는 내부 저전압 배선(1200)을 더 포함한다.
이 때, 외부 저전압 배선(1100) 및 내부 저전압 배선(1200)은 전계발광 화소 내의 소스/드레인 전극과 동일한 재료 및 레이어인 소스/드레인 금속층으로 형성될 수 있다.
또한, 내부 저전압 배선(1200)은 데이터 라인의 연장방향과 동일한 방향(제1방향)으로 연장 배치될 수 있다.
데이터라인(DL) 역시 전계발광 화소 내의 소스/드레인 전극과 동일한 재료 및 레이어인 소스/드레인 금속층으로 형성될 수 있다.
내부 저전압 배선(1200)과 데이터라인(DL)이 동일한 소스/드레인 금속층으로 형성되기 때문에, 도 3과 같이, 내부 저전압 배선(1200)과 데이터라인(DL)은 상하로 서로 중첩될 수 없다. 따라서, 내부 저전압 배선(1200)은 데이터라인(DL)과 인접하게 배치되어 제1방향으로 연장될 수 있다.
또한, 본 실시예에 의한 어레이 가판(2000)은 외부 저전압 배선(1100)과 내부 저전압 배선(1200)을 전기적으로 연결하는 연결부재(1300)을 포함한다.
연결부재(1300)는 외부 저전압 배선(1100) 중 일부와 대응되는 형상으로 비표시영역에 배치되는 메인배선부(1310)와, 메인배선부의 일부와 상기 내부 저전압 배선(1200)의 일단을 연결하는 연결배선부(1320)를 포함할 수 있다.
이러한 연결부재(1300)은 전계발광 화소의 양 전극 중 애노드 전극과 동일한 재료 및 레이어인 애노드 전극층으로 형성될 수 있다.
아래에서는 평면상에서의 구성을 더 상세하게 설명한다.
도 3 및 도 4의 실시예에서는 전계발광 표시장치가 사각형상을 가지는 것으로 예시하지만, 그에 한정되는 것은 아니다. 즉, 도 7에 도시된 바와 같이, 전계발광 표시장치가 일부 구간이 곡선인 비사각형태 또는 이형 형상을 가질 수도 있다.
도 3 및 도 4와 같이, 사각 형상의 표시장치에서, 어레이 기판의 일측(상부 변)에는 구동회로(3000)가 배치되며, 외부 저전압 배선(110)은 구동회로가 배치되는 변을 제외한 3개의 변의 가장자리를 따라 배치된다.
외부 저전압 배선(1100)의 양단부는 데이터구동회로(D-IC)에 연결되고, 데이터구동회로로부터 저전위 전압(VSS)을 인가받는다.
한편, 연결부재(1300)의 메인배선부(1310)는 내부 저전압 배선(1200)은 외부 저전압 배선(1100) 중 일부와 대응되는 형상으로 비표시영역에 배치될 수 있다.
도 3의 실시예에서, 메인배선부(1310)은 외부 저전압 배선(1100)의 배치 형상과 대응되도록 비표시영역의 4개 변을 따라 배치될 수 있다. 도 3에서는 평면상에서 메인배선부(1310)가 외부 저전압 배선(1100)과 중첩되지 않고 그 내측에 배치되는 것으로 도시하였으나, 그에 한정되는 것은 아니다. 즉, 메인배선부(1310)의 일부가 외부 저전압 배선(1100)과 상하(도 3에서 평면을 관통하는 방향)로 중첩될 수 있다.
도 4a는 도 3의 어레이 가판(2000)의 하측변의 일부 영역 A를 확대한 도면이며, 도 4b는 도 3의 어레이 가판(2000)의 상측변의 일부 영역 A'를 확대한 도면이다.
도 4a와 같이, 어레이 기판(2000)의 하측변, 즉 구동회로(3000)가 배치된 측면의 대향측 변에서는, 외부 저전압 배선(1100)과 연결부재(1300)의 메인배선부(1310)가 일부 중첩되도록 배치된다. 또한, 연결부재(1300)를 구성하는 연결배선부(1320)는 메인배선부(1310)에서 표시영역측으로 연장되고, 그 일단이 제1컨택홀(CH1)을 통해서 내부 저전압 배선(1200)에 연결된다.
또한, 어레이 기판(2000)의 하측변에서, 메인배선부(1310)은 제2컨택홀(CH2)을 통해서 외부 저전압 배선(1100)과 전기적으로 연결될 수 있다.
한편, 외부 저전압 배선(1100) 및 내부 저전압 배선(1200)을 형성하는 소스/드레인 금속층과 연결부재(1300)를 형성하는 애노드 전극층 사이에는 절연층으로서의 평탄화층(도 5의 2337)이 배치될 수 있다. 이 때, 제1컨택홀(CH1) 및 제2컨택홀(CH2)은 평탄화층 일부를 식각(제거)하여 형성될 수 있다.
도 4a와 같이, 비표시영역의 외부 저전압 배선(1100)의 내측에는 표시영역 내의 내부 고전압 배선(미도시) 또는 데이터라인으로 고전위 전압(VDD)을 인가하기 위한 외부 고전압 배선(1110)이 더 배치될 수 있다.
따라서, 연결배선부(1320)는 외부 고전압 배선(1110)을 점핑하여 메인배선부(1310) 또는 외부 저전압 배선(1100)을 내부 저전압 배선(1200)과 전기적으로 연결할 수 있다.
단면 구조에서의 내/외부 저전압 배선과 연결부재(1300) 및 캐소드 전극 등의 연결 방식에 대해서는 도 5를 참고로 아래에서 더 상세하게 설명한다.
한편, 도 4b와 같이, 어레이 기판의 상측변, 즉 구동회로(3000)가 배치되는 측의 변에서는 비표시영역의 수평방향(제2방향)을 따라 연결부재의 메인배선부(1310)가 연장 형성되고, 메인배선부와 일체로 형성되는 연결배선부가 수직방향(제1방향)으로 연장 형성되어 제1컨택홀(CH1')을 통해 내부 저전압 배선(1200)과 전기적으로 연결된다.
도 5는 본 실시예에 의한 전계발광 표시장치의 비표시 영역의 단면도이다.
더 구체적으로, 도 5는 도 4a의 II-II'선을 따르는 단면도로서, 본 실시예에 의한 외부 저전압 배선(1100)과, 내부 저전압 배선(1200), 연결부재(1300) 및 캐소드 전극(2246)의 연결을 설명하기 위한 도면이다.
도 5와 같이, 본 실시예에 의한 어레이 기판(2000)의 비표시 영역에는 기판(2210), 게이트절연층(2231) 및 층간절연층(2233)이 적층되고, 그 상부에 외부 저전압 배선(1100), 외부 고전압 배선(1110) 및 내부 저전압 배선(1200)이 소스/드레인 금속층으로 형성된다.
외부 저전압 배선(1100)은 가장 외측에 배치되고, 그 내측에 외부 고전압 배선(1110)이 배치되며, 그 내측에 내부 저전압 배선(1200)이 배치된다.
내부 저전압 배선(1200)은 비표시영역 중 일부에서 시작해서 표시영역 내부를 통해 대향측 비표시영역 중 일부까지 연장된다.
소스/드레인 금속층 상부에 평탄화층(2337)이 적층되고, 그 상부에 본 실시예에 의한 연결부재(1300)가 애노드 금속층으로 형성된다.
더 구체적으로, 평탄화층(2337)의 일부를 식각하여 제1컨택홀(CH1), 제2컨택홀(CH2), 제3컨택홀(CH3)을 형성하고, 그 상부에 애노드 금속층의 연결부재(1300)를 패터닝한다.
연결부재(1330)의 일부인 메인배선부(1310)는 가장 외측에 형성되는 제2컨택홀(CH2)을 통하여 하부에 있는 외부 저전압 배선(1100)과 연결된다.
또한, 연결부재(1300)의 연결배선부(1320)는 가장 내측에 형성되는 제1컨택홀(CH1)을 통해서 하부에 있는 내부 저전압 배선부(1310)와 연결된다.
또한, 연결부재(1300)의 메인배선부(1310) 또는 연결배선부(1320)는 제1컨택홀(CH1)과 제2컨택홀(CH2) 사이에 있는 제3컨택홀(CH3)에서 캐소드 전극(2246)과 연결된다.
한편, 애노드 전극층 상부에는 뱅크층(2250)이 형성되고, 뱅크층 상부에는 표시영역 전 영역에 걸쳐 캐소드 전극(2246)이 형성된다.
이 때, 제3컨택홀(CH3)은 평탄화층(2337)에는 형성되지 않을 수 있으며, 그 위치에서 뱅크층(2250)에 형성될 수도 있다. 즉, 도 5와 달리, 제3컨택홀(CH3)는 뱅크층(250)의 일부를 식각하여 형성되고, 그 위치에서 캐소드 전극(2246)이 하부의 연결부재(1300)과 연결될 수도 있다.
위에서 언급한 다수의 레이어를 구성하는 재료 등의 구체적인 구성에 대해서는, 화소 내부 구조를 설명하는 도 6을 참고하여 아래에서 더 상세하게 설명한다.
도 3 내지 도 5의 실시예에 의하면, 연결부재(1300)에 의하여 외부 저전압 배선(1100)과 내부 저전압 배선(1200) 및 캐소드 전극(2246)이 전기적으로 연결된다.
이상의 실시예에 의하면, 외부 저전압 배선(1100) 이외에 표시영역 내부에 저저항 특성을 가지는 내부 저전압 배선(1200)을 더 배치하고, 2개의 저저항 특성을 가지는 저전압 배선을 연결부재(1300)으로 연결한다.
따라서, 도 1 및 도 2의 실시예와 비교할 때, 구동회로로부터 인가되는 저전위 전압 VSS가 캐소드 전극까지 인가되는 도중에, 저저항 특성을 가지는 내부 저전압 배선을 통한 전하 이동이 가능해진다.
즉, 도 1 및 도 2의 실시예와 비교할 때, 구동회로로부터 멀리 떨어진 화소의 캐소드 전극까지의 저항 변화가 감소될 수 있다. 결과적으로, 도 3 내지 5의 실시예에 의하면, 화소 위치에 따른 VSS 라이징을 감소시켜, 표시패널 전체에서의 휘도 균일성이 개선될 수 있다.
이러한 본 실시예의 효과는 비사각형(이형) 표시장치에서도 나타날 수 있으며, 이에 대해서는 도 7을 참고로 아래에서 더 상세하게 설명한다.
도 6은 본 실시예에 의한 전계발광 표시장치의 전계발광 화소 영역의 단면구조를 도시한다.
도 6에서는 본 실시예에 의한 전계발광 표시장치가 유기 전계 발광 표시장치(OLED)인 것으로 예시하지만 그에 한정되는 것은 아니며, 다른 형태의 전계발광 표시장치에도 적용될 수 있을 것이다.
본 실시예에 의한 유기발광 표시장치는 화소 영역에서 베이스층인 기판(2210), 박막트랜지스터(2220), 유기발광소자(2240) 및 인캡슐레이션층으로서의 봉지부(2260)를 포함할 수 있다.
기판(2210)은 상부에 배치되는 유기발광 표시장치(2200)의 구성요소들을 지지 및 보호하는 역할을 하며, 최근에는 플렉시블(Flexible) 특성을 가지는 연성의 물질로 이루어질 수 있다.
예를 들면, 플렉시블 기판은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자, 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하는 필름형태일 수 있다. 구체적으로, 폴리에틸렌테레프탈레이트 (PET), 폴리부틸렌테레프탈레이트 (PBT), 폴리실란 (polysilane), 폴리실록산 (polysiloxane), 폴리실라잔 (polysilazane), 폴리카르보실란 (polycarbosilane), 폴리아크릴레이트 (polyacrylate), 폴리메타크릴레이트 (polymethacrylate), 폴리메틸아크릴레이트 (polymethylacrylate), 폴리메틸메타크릴레이트 (polymethylmetacrylate), 폴리에틸아크릴레이트 (polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate), 사이클릭 올레핀 코폴리머 (COC), 사이클릭 올레핀 폴리머 (COP), 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리이미드 (PI), 폴리메틸메타크릴레이트 (PMMA), 폴리스타이렌 (PS), 폴리아세탈 (POM), 폴리에테르에테르케톤 (PEEK), 폴리에스테르설폰 (PES), 폴리테트라플루오로에틸렌 (PTFE), 폴리비닐클로라이드 (PVC), 폴리카보네이트 (PC), 폴리비닐리덴플로라이드 (PVDF), 퍼플루오로알킬 고분자 (PFA), 스타이렌아크릴나이트릴코폴리머 (SAN) 및 이들의 조합 중에서 적어도 하나로 구성할 수 있다.
기판(2210) 상에 버퍼층을 더 형성하여 배치할 수 있다. 버퍼층은 기판(2210)을 통한 수분이나 다른 불순물의 침투를 방지하며, 기판(2210)의 표면을 평탄화할 수 있다. 버퍼층은 반드시 필요한 구성은 아니며, 기판(2210)의 종류나 베이스층 상에 배치되는 박막 트랜지스터(2220)의 종류에 따라 배치하지 않을 수도 있다.
기판(2210) 상에 배치되는 박막 트랜지스터(2220)는 게이트전극(2222), 소스전극(2224), 드레인전극(2226) 및 반도체층(2228)을 포함한다.
반도체층(2228)은 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수하여, 화소 내에서 구동 박막 트랜지스터에 적용할 수 있는 다결정실리콘(Polycrystalline Silicon)로 구성할 수 있으나, 이에 한정되는 것은 아니다.
최근에는 산화물(Oxide) 반도체가 이동도와 균일도가 우수한 특성으로 각광받고 있다. 산화물 반도체는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물 (InSnGaZnO) 계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물 (InGaZnO) 계 재료, 인듐 주석 아연 산화물 (InSnZnO) 계 재료, 인듐 알루미늄 아연 산화물 (InAlZnO) 계 재료, 주석 갈륨 아연 산화물 (SnGaZnO) 계 재료, 알루미늄 갈륨 아연 산화물 (AlGaZnO) 계 재료, 주석 알루미늄 아연 산화물 (SnAlZnO) 계 재료, 2원계 금속 산화물인 인듐 아연 산화물 (InZnO) 계 재료, 주석 아연 산화물 (SnZnO) 계 재료, 알루미늄 아연 산화물 (AlZnO) 계 재료, 아연 마그네슘 산화물 (ZnMgO) 계 재료, 주석 마그네슘 산화물 (SnMgO) 계 재료, 인듐 마그네슘 산화물 (InMgO) 계 재료, 인듐 갈륨 산화물 (InGaO) 계 재료나, 인듐 산화물 (InO) 계 재료, 주석 산화물 (SnO) 계 재료, 아연 산화물 (ZnO) 계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 한정되지 않는다.
반도체층(2228)은 p형 또는 n형의 불순물을 포함하는 소스영역(Source Region), 드레인영역(Drain Region) 및 소스영역 및 드레인영역 사이에 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스영역 및 드레인영역 사이에는 저농도 도핑영역을 포함할 수 있다.
게이트절연층(2231)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층 또는 다중층으로 구성된 절연막이며, 반도체층(228)에 흐르는 전류가 게이트전극(2222)으로 흘러가지 않도록 배치한다. 그리고, 실리콘산화물은 금속보다는 연성이 떨어지지만, 실리콘질화물에 비해서는 연성이 우수하며 그 특성에 따라 선택적으로 단일층 또는 복수층으로 형성할 수 있다.
게이트전극(2222)은 게이트라인을 통해 외부에서 전달되는 전기 신호에 기초하여 박막 트랜지스터(2220)를 턴-온(turn-on) 또는 턴-오프(turn-off)하는 스위치 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나 이에 대한 합금으로 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
소스전극(2224) 및 드레인전극(2226)은 데이터라인과 연결되며 외부에서 전달되는 전기신호가 박막 트랜지스터(2220)에서 유기발광소자(2240)로 전달되도록 한다. 소스전극(2224) 및 드레인전극(2226)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중층으로 구성할 수 있으나, 이에 한정되는 것은 아니다.
게이트전극(2222)과 소스전극(2224) 및 드레인전극(2226)을 서로 절연시키기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 다중층으로 구성된 층간절연층(2233)을 게이트전극(2222)과 소스전극(2224) 및 드레인전극(2226) 사이에 배치할 수 있다.
박막 트랜지스터(2220) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연막으로 구성된 패시베이션층(2235)을 배치한다. 패시베이션층(2235)은 박막 트랜지스터(2220)의 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막을 수 있다. 패시베이션층(2235)은 박막 트랜지스터(2220) 및 유기발광소자(2240)의 구성 및 특성에 따라서 생략 할 수도 있다.
박막 트랜지스터(2220)는 박막 트랜지스터(2220)를 구성하는 구성요소들의 위치에 따라 인버티드 스태거드(Inverted Staggered) 구조와 코플래너(Coplanar) 구조로 분류될 수 있다. 인버티드 스태거드 구조의 박막 트랜지스터는 반도체층을 기준으로 게이트전극이 소스전극 및 드레인전극의 반대 편에 위치한다. 도 6에서와 같이, 코플래너 구조의 박막 트랜지스터(2220)는 반도체층(2228)을 기준으로 게이트전극(2222)이 소스전극(2224) 및 드레인전극(2226)과 같은 편에 위치한다.
도 6에서는 코플래너 구조의 박막 트랜지스터(2220)가 도시되었으나, 본 실시예에 의한 유기발광 표시장치는 인버티드 스태거드 구조의 박막 트랜지스터를 포함할 수도 있다.
설명의 편의를 위해, 유기발광 표시장치에 포함될 수 있는 다양한 박막 트랜지스터 중에서 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터, 커패시터 등도 유기발광 표시장치에 포함될 수 있다. 이때, 스위칭 박막 트랜지스터는 게이트배선으로부터 신호가 인가되면, 데이터 배선으로부터의 신호를 구동 박막트랜지스터의 게이트 전극으로 전달한다. 구동 박막 트랜지스터는 스위칭 박막 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 애노드로 전달하며, 애노드로 전달되는 전류에 의해 발광을 제어한다.
한편, 본 실시예에 의하면, 박박 트랜지스터(2220)에 인접한 위치에 상기 소스전극(2224) 및 드레인전극(2226)과 동일한 소스/드레인 금속층의 내부 저전압 배선(1200)을 더 형성한다. 즉, 내부 저전압 배선(1200)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중층으로 구성할 수 있으나, 이에 한정되는 것은 아니다.
내부 저전압 배선(1200)은 데이터라인(미도시)에 인접한 위치에서 데이터라인에 대응되는 개수로 형성되며, 기판의 수직방향(즉, 도 6의 평면을 관통하는 방향)으로 연장된다.
박막 트랜지스터(2220)를 보호하고 박막 트랜지스터(2220)로 인해서 발생되는 단차를 완화시키며, 박막 트랜지스터(2220)와 게이트라인 및 데이터 라인, 유기발광소자(2240) 들간의 사이에 발생되는 기생정전용량(Parasitic-Capacitance)을 감소시키기 위해서 박막 트랜지스터(2220) 상에 평탄화층(2237)이 배치한다.
평탄화층(2237)은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 제한되지 않는다.
평탄화층(2237) 상에 배치되는 유기발광소자(2240)는 애노드 전극(2242), 발광부(2244) 및 캐소드 전극(2246)을 포함한다.
애노드 전극(2242)는 평탄화층(2237) 상에 배치될 수 있다. 이때, 애노드(2242)는 발광부(2244)에 정공을 공급하는 역할을 하는 전극으로, 평탄화층(2237)에 있는 컨택홀을 통해 박막 트랜지스터(2220)와 전기적으로 연결할 수 있다.
또한, 본 실시예에 의하면, 애노드 전극(2242)을 형성하는 공정에서 도 3 내지 5에서 설명한 연결부재(1300), 즉 메인 배선부(1310)와 연결배선부(1320)을 동시에 패터닝할 수 있다.
애노드 전극(2242) 및 연결부재(1300)는 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등으로 구성할 수 있으나, 이에 한정되는 것은 아니다.
그리고, 유기발광 표시장치(2200)가 캐소드 전극(2246)이 배치된 상부로 광을 발광하는 탑에미션(Top Emission)일 경우 발광된 광이 애노드 전극(2242)에서 반사되어 보다 원활하게 캐소드(2246)가 배치된 상부 방향으로 방출될 수 있도록, 반사층을 더 포함할 수 있다. 또한, 애노드 전극(2242)은 투명 도전성 물질로 구성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있으며, 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있다.
애노드 전극(2242) 및 평탄화층(2237) 상에 배치되는 뱅크층(2250)은 광을 발광하는 영역을 구획하는 화소를 정의할 수 있다. 애노드 전극(2242) 상에 포토레지스트(Photoresist)를 형성한 후에 사진식각공정(Photolithography)에 의해 뱅크층(2250)을 형성한다.
뱅크층(2250) 상부에 투명 유기물인 폴리이미드, 포토아크릴 및 벤조사이클로뷰텐(BCB) 중 하나로 구성되는 스페이서(Spacer; 2252)를 배치할 수도 있다.
애노드 전극(2242)과 캐소드 전극(2246) 사이에는 발광부(2244)가 배치된다. 발광부(2244)는 광을 발광하는 역할을 하며, 정공주입층(Hole Injection Layer; HIL), 정공수송층(Hole Transport Layer; HTL), 발광층(emission layer; EML), 전자수송층(Electron Transport Layer; ETL), 및 전자주입층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있고, 유기발광 표시장치의 구조나 특성에 따라 발광부(2244)의 일부 구성요소는 생략될 수도 있다. 여기서 발광층은 유기발광층 및 무기발광층을 적용하는 것도 가능하다.
정공주입층은 애노드 전극(2242) 상에 배치하여 정공의 주입이 원활하게 하는 역할을 하며, 정공수송층은 정공주입층 상에 배치하여 발광층으로 원활하게 정공을 전달하는 역할을 한다.
발광층은 정공수송층 상에 배치되며 특정 색의 광을 발광할 수 있는 물질을 포함하여 특정 색의 광을 발광할 수 있다. 이때, 발광물질은 인광물질 또는 형광물질을 이용하여 형성할 수 있다.
발광층이 적색(Red)을 발광하는 경우, 발광하는 피크파장은 600㎚ 내지 650㎚ 범위가 될 수 있으며, CBP(4,4'-bis(carbazol-9-yl)biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)benzene)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)(acetylacetonate) iridium), PQIr(acac)(bis(1-phenylquinoline)(acetylacetonate) iridium), PQIr(tris(1-phenylquinoline) iridium) 및 PtOEP(octaethylporphyrin platinum)중에서 하나 이상을 포함하는 도펀트를 포함하는 인광 물질로 이루어질 수 있다. 또는, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광 물질로 이루어질 수 있다.
여기서, 피크파장(λmax)은 EL(ElectroLuminescence)의 최대 파장을 말한다. 발광부를 구성하는 발광층들이 고유의 광을 내는 파장을 PL(PhotoLuminescence)이라 하며, 발광층들을 구성하는 층들의 두께나 광학적 특성의 영향을 받아 나오는 광을 에미턴스(Emittance)라 한다. 이때, EL(ElectroLuminescence)은 유기발광 표시장치가 최종적으로 방출하는 광을 말하며, PL(PhotoLuminescence) 및 에미턴스(Emittance)의 곱으로 표현될 수 있다.
발광층이 녹색(Green)을 발광하는 경우, 발광하는 피크 파장은 520nm 내지 540nm 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(tris(2-phenylpyridine)iridium)을 포함하는 Ir complex와 같은 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광 물질로 이루어질 수 있다.
발광층이 청색(Blue)을 발광하는 경우, 발광하는 피크 파장은 440㎚ 내지 480㎚ 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, FIrPic(bis(3,5-difluoro-2-(2-pyridyl)phenyl-(2-carboxypyridyl)iridium)를 포함하는 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, spiro-DPVBi(4,4'-Bis(2,2-diphenyl-ethen-1-yl)biphenyl), DSA(1-4-di-[4-(N,N-di-phenyl)amino]styryl-benzene), PFO(polyfluorene)계 고분자 및 PPV(polyphenylenevinylene)계 고분자중 어느 하나를 포함하는 형광 물질로 이루어질 수 있다.
발광층 상에 전자수송층을 배치하여 발광층으로 전자의 이동을 원활하게 한다.
발광층과 인접한 위치에 정공 또는 전자의 흐름을 저지하는 전자저지층(Electron Blocking Layer) 또는 정공저지층(Hole Blocking Layer)을 더 배치하여 전자가 발광층에 주입될때 발광층에서 이동하여 인접한 정공수송층으로 통과하거나 정공이 발광층에 주입될 때 발광층에서 이동하여 인접한 전자수송층으로 통과하는 현상을 방지하여 발광효율을 향상시킬 수 있다.
캐소드 전극(2246)은 발광부(2244) 상에 배치되어, 발광부(2244)로 전자를 공급하는 역할을 한다. 유기 전계발광 표시장치가 탑에미션 방식의 경우, 캐소드 전극(2246)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TiO) 계열의 투명 도전성 산화물일 수 있다.
유기발광소자(2240) 상에는 유기발광 표시장치의 구성요소인 박막 트랜지스터(2220) 및 유기발광소자(2240)가 외부에서 유입되는 수분, 산소 또는 불순물들로 인해서 산화 또는 손상되는 것을 방지하기 위한 인캡슐레이션층 또는 봉지부(2260)를 배치할 수 있다. 봉지부(2260)는 복수의 봉지층, 이물보상층 및 복수의 베리어필름(Barrier Film)이 적층되어 형성할 수 있다.
봉지층은 박막 트렌지스터(2220) 및 유기발광소자(2240)의 상부 전면에 배치되며, 무기물인 질화실리콘(SiNx) 또는 산화알루미늄(AlyOz) 중 하나로 구성될 수 있으나, 이에 한정되지 않는다. 봉지층 상에 배치되는 이물보상층 상에는 봉지층이 추가로 더 적층되어 배치할 수 있다.
이물보상층은 봉지층 상에 배치되며, 유기물인 실리콘옥시카본(SiOCz), 아크릴(Acryl) 또는 에폭시(Epoxy) 계열의 레진(Resin)을 사용할 수 있으나, 이에 한정되지 않는다. 이물보상층은 공정 중에 발생될 수 있는 이물이나 파티클(Particle)에 의해서 발생된 크랙(Crack)에 의해 불량이 발생할 때 이물보상층에 의해서 이러한 굴곡 및 이물이 덮히면서 보상한다.
봉지층 및 이물보상층 상에 베리어필름을 배치하여 유기발광 표시장치가 외부에서의 산소 및 수분의 침투를 더욱 지연시킬 수 있다. 베리어필름은 투광성 및 양면 접착성을 띠는 필름 형태로 구성되며, 올레핀(Olefin) 계열, 아크릴(Acrylic) 계열 및 실리콘(Silicon) 계열 중 어느 하나의 절연재료로 구성될 수 있고, 또는 COP(Copolyester Thermoplastic Elastomer), COC(Cycoolefin Copolymer) 및 PC(Polycarbonate) 중 어느 하나의 재료로 구성된 베리어필름을 더 적층 할 수 있으나, 이에 한정되는 것은 아니다.
본 실시예에 의한 전계발광 표시장치에 포함되는 화소는 도 6에 도시된 화소 어레이 구조로 제한되지는 않으며, 다른 형태의 화소 구조를 가질 수도 있다.
도 7은 본 명세서의 일실시예에 의한 전계발광 표시장치의 일부 영역에 대한 평면도와, 본 실시예에 의한 효과를 설명하기 위한 도면이다.
도 7의 실시예에서는, 표시장치의 형태가 비사각형인 구조를 도시한다.
도 3 내지 도 5의 사각형 표시장치와 비교할 때, 비사각형(이형) 표시장치에서는 구동회로(3000)에 연장되는 외부 저전압 배선(1100)이 구동회로가 배치되는 측에서도 내부 저전압 배선(1200)과 연결부재(1300)에 의하여 연결될 수 있다.
즉, 도 3 내지 도 5의 사각형 표시장치에서는 구조상 구동회로(3000)가 배치되는 변에는 외부 저전압 배선(1100)이 배치되기 힘들고, 따라서 그 영역에서는 내부 저전압 배선(1200)이 외측에 있는 연결부재(1300)의 메인배선부(1310)에만 연결되었다.
그러나, 도 7과 같은 비사각형(이형) 표시장치에서는 구동회로 근처의 곡선 영역에 배치되는 외부 저전압 배선(1100)을 내부 저전압 배선(1200)와 연결배선(1320)으로 연결할 수 있다.
도 7과 같이, 구동회로 배치영역 부근에서, 외부 저전압 배선(1100)의 형상과 대응되도록 메인배선부(1310)가 형성되고, 메인배선부(1310)의 일부에 형성된 제2컨택홀(CH2)을 통해 외부 저전압 배선과 전기적으로 연결된다.
또한, 메인배선부(1310)의 일부에서 연장된 연결배선부(1320)의 일단이 제1컨택홀(CH1)을 통해 내부 저전압 배선(1200)과 연결된다.
결과적으로, 도 7의 실시예에서는, 구동회로가 배치되는 영역 부근에서, 외부 저전압 배선(1100)과, 내부 저전압 배선(1200) 및 캐소드 전극(미도시)이 전기적으로 연결될 수 있다.
도 7에서 화살표로 도시한 바와 같이, 구동회로에서 인가된 저전압 공급 전류(전자/전하)는 인접한 메인배선부(1320)를 통해 저항이 낮은 내부 저전압 배선(1200)으로 이동하고, 내부 저전압 배선(1200)을 따라 모든 화소의 캐소드 전극으로 쉽게 이동할 수 있다.
따라서, 도 1 및 도 2의 실시예와 비교할 때, 구동회로에서 캐소드 전극으로 저전압이 공급되는 경로의 전기적 저항이 획기적으로 감소될 수 있으며, 따라서 VSS 라이징을 감소시켜 휘도 불균일을 최소화할 수 있다.
실제, 본 실시예를 적용한 결과, 아래 표와 같이 VSS 라이징 크기가 감소하고, 휘도 균일성이 개선됨을 확인하였다.
도 1 및 도 2의 실시예 도 3 이하의 본 실시예
VSS 라이징(Volt) +0.97 +0.65
전체 휘도 균일도(%)
(Global Uniformity)		 88% 94%
상기 표 1과 같이, 외부 저전압 배선만을 포함하는 도 1 및 도 2의 실시예에 의한 전계발광 표시장치의 경우 VSS 라이징(즉, 화소 위치에 따른 최대 VSS 변화량)이 약0.97V이고 전체적인 휘도 균일도(Global Uniformity)가 약88%로 측정되었다.
반면, 도 3 이하의 실시예와 같이, 내부 저전압 배선(1200) 및 연결부재(1300)을 포함하는 전계발광 표시장치의 경우에는 VSS 라이징이 약0.65V이고 전체적인 휘도 균일도(Global Uniformity)가 약94%로 측정되었다.
결론적으로, 본 실시예에 의하면, 저전압 공급부에서 화소의 캐소드 전극까지의 전기적 저항을 감소시키고, 그로 인해서 화소 위치에 따른 저전압 변화량인 VSS 라이징을 감소시키고, 표시패널 전체의 휘도 균일성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
2000 : 어레이 기판 3000 : 구동회로
1100 : 외부 저전압 배선 1200 : 내부 저전압 배선
1300 : 연결부재 1310 : 메인배선부
1320 : 연결배선부 2337 : 평탄화층
2250 : 뱅크층 CH : 컨택홀

Claims (13)

  1. 표시영역에 배치되며 데이터라인과 게이트라인으로 정의되는 영역에 배치되는 전계발광 화소;
    표시영역 외측의 비표시영역에 배치되며, 상기 전계발광 화소로 저전위 전압(VSS)을 공급하는 외부 저전압 배선;
    상기 표시영역 내부에 배치되며, 상기 외부 저전압 배선과 전기적으로 연결되는 내부 저전압 배선; 및
    상기 외부 저전압 배선과 상기 내부 저전압 배선을 전기적으로 연결하는 연결부재;를 포함하는 전계발광 표시장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 외부 저전압 배선 및 내부 저전압 배선은 소스/드레인 금속층으로 형성되는 전계발광 표시장치용 어레이 기판.
  3. 제1항에 있어서,
    상기 내부 저전압 배선은 상기 데이터 라인의 연장방향과 동일한 방향으로 연장 배치되는 전계발광 표시장치용 어레이 기판.
  4. 제1항에 있어서,
    상기 외부 저전압 배선은 상기 표시영역의 형상에 대응되도록 상기 표시영역의 일부를 둘러싸면서 상기 비표시영역에 배치되는 전계발광 표시장치용 어레이 기판.
  5. 제4항에 있어서,
    상기 연결부재는 상기 외부 저전압 배선 중 일부와 대응되는 형상으로 상기 비표시영역에 배치되는 메인배선부와, 상기 메인배선부의 일부와 상기 내부 저전압 배선의 일단을 연결하는 연결배선부를 포함하는 전계발광 표시장치용 어레이 기판.
  6. 제2항에 있어서,
    상기 연결부재는 상기 전계발광 화소의 애노드 전극층으로 형성되는 전계발광 표시장치용 어레이 기판.
  7. 제6항에 있어서,
    상기 소스/드레인 전극층과 상기 애노드 전극층 사이에는 평탄화층이 배치되며, 상기 연결배선부는 상기 평탄화층에 형성된 제1컨택홀을 통해서 상기 내부 저전압 배선의 일단과 연결되는 전계발광 표시장치용 어레이 기판.
  8. 제7항에 있어서,
    상기 메인배선부 또는 연결배선부는 상기 평탄화층에 형성된 제2컨택홀을 통해서 상기 외부 저전압 배선의 상기 일부와 연결되는 전계발광 표시장치용 어레이 기판.
  9. 제8항에 있어서,
    상기 메인배선부 또는 상기 연결배선부는 상기 평탄화층에 형성된 제3컨택홀을 통해서 상기 전계발광 화소의 애노드 전극과 전기적으로 연결되는 전계발광 표시장치용 어레이 기판.
  10. 표시영역에 배치되며 데이터라인과 게이트라인으로 정의되는 영역에 배치되는 전계발광 화소와, 표시영역 외측의 비표시영역에 배치되며, 상기 전계발광 화소로 저전위 전압(VSS)을 공급하는 외부 저전압 배선과, 상기 표시영역 내부에 배치되며, 상기 외부 저전압 배선과 전기적으로 연결되는 내부 저전압 배선, 및 상기 외부 저전압 배선과 상기 내무 저전압 배선을 전기적으로 연결하는 연결부재를 어레이 기판;
    상기 어레이 기판으로 신호 또는 전원을 공급하는 구동회로;
    를 포함하는 전계발광 표시장치.
  11. 제10항에 있어서,
    상기 외부 저전압 배선 및 내부 저전압 배선은 소스/드레인 금속층으로 형성되고, 상기 연결부재는 전계발광 화소의 애노드 전극층으로 형성되는 전계발광 표시장치.
  12. 제11항에 있어서,
    상기 내부 저전압 배선은 상기 데이터 라인의 연장방향과 동일한 방향으로 연장 배치되는 전계발광 표시장치.
  13. 제12항에 있어서,
    상기 연결부재는 상기 외부 저전압 배선 중 일부와 대응되는 형상으로 상기 비표시영역에 배치되는 메인배선부와, 상기 메인배선부의 일부와 상기 내부 저전압 배선의 일단을 연결하는 연결배선부를 포함하는 전계발광 표시장치.
KR1020200175068A 2020-12-15 2020-12-15 전계 발광 표시 장치 및 그를 위한 어레이 기판 KR20220085197A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200175068A KR20220085197A (ko) 2020-12-15 2020-12-15 전계 발광 표시 장치 및 그를 위한 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175068A KR20220085197A (ko) 2020-12-15 2020-12-15 전계 발광 표시 장치 및 그를 위한 어레이 기판

Publications (1)

Publication Number Publication Date
KR20220085197A true KR20220085197A (ko) 2022-06-22

Family

ID=82216322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175068A KR20220085197A (ko) 2020-12-15 2020-12-15 전계 발광 표시 장치 및 그를 위한 어레이 기판

Country Status (1)

Country Link
KR (1) KR20220085197A (ko)

Similar Documents

Publication Publication Date Title
TWI634367B (zh) Display device
TWI574420B (zh) 雙閘極薄膜電晶體和包含其之有機發光二極體顯示裝置
KR101073545B1 (ko) 유기 발광 표시 장치
EP2278622A2 (en) Organic light emitting diode display
US7982386B2 (en) Organic light emitting display device with opaque electrodes
US8084941B2 (en) Organic light emitting diode display having improved mechanical strength
US11411060B2 (en) Organic light-emitting display device having multiple wirings and an encapsulation layer including stacked layers
CN104347819A (zh) 柔性有机电致发光器件及其制造方法
US8981364B2 (en) Organic light emitting diode display
KR100959106B1 (ko) 유기 발광 표시 장치
KR102059942B1 (ko) 유기 발광 표시 장치
KR20220110683A (ko) 플렉시블 전계발광 표시장치
US12120907B2 (en) Electroluminescent display apparatus
KR20190051504A (ko) 전계발광 표시장치
KR102593488B1 (ko) 플렉시블 전계발광 표시장치 및 그 제조방법
KR102037487B1 (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
KR102261213B1 (ko) 플렉시블 유기발광 표시장치
KR20220089539A (ko) 전계 발광 표시 장치 및 그 제조 방법
KR102450068B1 (ko) 플렉시블 전계발광 표시장치
KR20220085197A (ko) 전계 발광 표시 장치 및 그를 위한 어레이 기판
KR102328104B1 (ko) 플렉시블 전계발광 표시장치
KR102454262B1 (ko) 플렉시블 전계발광 표시장치
KR20220093672A (ko) 전계 발광 표시 장치
KR20190003024A (ko) 플렉시블 유기발광 표시장치 및 그의 제조방법
KR20220094776A (ko) 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination