CN105097952B - 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法 - Google Patents

绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法 Download PDF

Info

Publication number
CN105097952B
CN105097952B CN201510559715.5A CN201510559715A CN105097952B CN 105097952 B CN105097952 B CN 105097952B CN 201510559715 A CN201510559715 A CN 201510559715A CN 105097952 B CN105097952 B CN 105097952B
Authority
CN
China
Prior art keywords
insulating film
film
electrode
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510559715.5A
Other languages
English (en)
Other versions
CN105097952A (zh
Inventor
曾根雄司
植田尚之
中村有希
安部由希子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010270240A external-priority patent/JP5633346B2/ja
Priority claimed from JP2010271980A external-priority patent/JP5899615B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN105097952A publication Critical patent/CN105097952A/zh
Application granted granted Critical
Publication of CN105097952B publication Critical patent/CN105097952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

场效应晶体管包括：基板；在该基板上形成的源极电极、漏极电极和栅极电极；半导体层，当向栅极电极施加预定电压时，通过该半导体层在该源极电极和漏极电极之间形成沟道；以及栅极绝缘层，提供在该栅极电极和该半导体层之间。该栅极绝缘层由包括一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的组中选择的一种或两种或更多种元素的非晶复合金属氧化物绝缘膜形成。

Description

绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
本申请是以下发明专利申请的分案申请：
申请号：201080064709.8
申请日：2010年12月22日
发明名称：场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
技术领域
本发明涉及场效应晶体管、半导体存储器、显示元件、图像显示设备和系统，更具体地，涉及具有由电介质氧化物制成的绝缘膜的场效应晶体管以及包括该场效应晶体管的半导体存储器、显示元件、图像显示设备和系统。
背景技术
场效应晶体管(FET)是一种通过向栅极电极施加电压以依赖于沟道的电场提供用于电子或空穴流的闸门(gate)，来控制源极电极和漏极电极之间的电流的半导体设备。
FET由于其特性而被用作切换元件和放大元件。因为FET示出小的栅极电流并且具有平坦外形，与双极性晶体管相比，其能够容易地制造或集成。因此，FET现在是在电子设备中使用的集成电路中不可或缺的元件。
存在包括其基本结构是MIS(金属绝缘体半导体)结构的FET的电子设备。这些设备的例子是切换元件、存储器、逻辑电路；其他例子是LSI(大规模集成电路)和AM-TFT(有源矩阵薄膜晶体管)，它们通过集成上述元件而形成。在FET中，二氧化硅、氧氮化物和氮化物已被用作栅极绝缘膜和电容器绝缘膜达很长时间。这些硅化合物的绝缘膜不仅作为绝缘膜非常优异，而且还具有与MIS工艺的高亲和性。
但是，近年来并且持续地，存在对于更高集成并且消耗更少功率的电子设备的需求。因此，已经提出使用具有比SiO2明显更高的相对电容率的所谓的高k绝缘膜作为绝缘膜的技术。
例如，在具有小于或等于0.1μm的栅极长度的微小MOS(金属氧化物半导体)设备中，当FET的栅极绝缘层由SiO2制成时，基于比例规则，膜厚度需要小于或等于2nm。但是，在此情况下，由隧穿电流(tunnel current)引起的栅极漏电流变成大问题。降低栅极漏电流的一种方法是通过使用高k绝缘膜作为栅极绝缘层来增加栅极绝缘层的厚度。
易失性或者非易失性半导体存储器是使用场效应晶体管的半导体设备的例子。
在易失性存储器中，场效应晶体管的漏极电极和电容器串联。通过使用高k绝缘膜，可以降低功耗，并且能够高度集成。目前，电容器的电介质层主要由SiO2/SiNx/SiO2的层压(laminated)层制成。因此，存在对具有更高相对电容率的绝缘膜的进一步需求。
可以降低包括作为在半导体层和浮置栅极电极之间提供的绝缘膜的第一栅极绝缘层以及作为在浮置栅极电极和控制栅极电极之间提供的绝缘膜的第二栅极绝缘层的非易失性半导体存储器中的写/擦除电压。具体地，由于通过使用高k绝缘膜作为非易失性半导体存储器的第二栅极绝缘膜而增加了耦合比(coupling ratio)，可以降低写/擦除电压。目前，第二栅极绝缘层主要由SiO2/SiNx/SiO2的层压层制成。因此，存在对于具有更高相对电容率的绝缘膜的进一步需求。
在显示器中使用的AM-TFT中，如果在栅极绝缘膜中使用高k绝缘膜，则可以达到高饱和电流，并且可以通过低栅极电压控制接通/断开操作，因此可以降低功耗。
通常，作为高k绝缘膜的材料，已经讨论了诸如Hf、Zr、Al、Y和Ta的金属的金属氧化物。具体例子是HfO2、ZrO2、Al2O3、Y2O3、Ta2O5；这些元素的硅酸盐(HfSiO、ZrSiO)；这些元素的铝酸盐(HfAlO、ZrAlO)以及这些元素的氮化物(HfON、ZrON、HfSiON、ZrSiON、HfAlON、ZrAlON)。
同时，关于铁电存储器材料，已经讨论了钙钛矿结构和相关物质。钙钛矿结构由ABO3表达，其通常是二价金属离子(A位置)和四价金属离子(B位置)的组合，或者与A位置和B位置两者对应的三价金属离子的组合。例子是SrTiO3、BaZrO3、CaSnO3和LaAlO3。此外，存在许多其中B位置被两种离子占据的晶体，比如SrBi0.5Ta0.5O3和BaSc0.5Nb0.5O3。
此外，存在称为层类型钙钛矿结构的一系列晶体。这由(AO)m(BO2)n表达，其中m个AO层和n个BO2层被层压。例如，相对于SrTiO3(m＝n＝1)的基本结构，存在Sr2TiO4、Sr3Ti2O7和Sr4Ti3O10。根据这样的晶体结构，A离子和B离子的组成比例可以变化。因而，可以出现广阔范围的晶体组，包括B位置离子的组合。在本申请中，“钙钛矿结构有关的晶体”意味着具有钙钛矿结构或者层类型钙钛矿结构的晶体。
顺便提及，当多晶材料被用作栅极绝缘层时，大的漏电流在晶体颗粒边界的交界处流动。此外，因而，栅极绝缘膜的功能降低。当晶体系统具有各向异性时，晶体管的特性可能由于介电常数各向异性而变得不规则。
专利文献1和2公开了通过使用由高介电常数硅酸盐制成的非晶绝缘膜作为栅极绝缘层来降低栅极绝缘层中的漏电流的方法。
专利文献3公开了通过使用主要由具有烧绿石结构的A2B2O7制成的非晶绝缘膜作为栅极绝缘层来降低栅极绝缘层中的漏电流的方法。
专利文献4、5、6公开了通过使用包括高介电常数膜的层压膜作为栅极绝缘层来降低栅极绝缘层中的漏电流的方法。专利文献7公开了通过在基板上形成外延生长的高介电常数膜并进行热处理以便基板中的元素和栅极绝缘膜中的金属氧化物元素混合在一起来降低栅极绝缘层中的漏电流的方法。
此外，专利文献8公开了其中包括具有高介电常数的无机氧化物膜和有机聚合物膜的层压膜被用作栅极绝缘层的TFT设备。
但是，在专利文献1和2中公开的绝缘膜的问题是，不能充分增加相对电容率，因为绝缘膜具有大量SiO2含量。
利用专利文献3中公开的材料，栅极绝缘层包括晶相。因此，在极其狭窄的工艺条件的区域中形成非晶相。因而，在制造工艺中存在问题。
专利文献4到8中公开的方法的问题是制造工艺复杂并且制造成本高。
因而，存在对于包括通过简单方法并以低成本形成的具有高相对电容率和少量漏电流绝缘膜的场效应晶体管、半导体存储器、显示元件、图像显示设备和系统的需要。
专利文献1：日本公开专利申请NO.H11-135774
专利文献2：日本专利No.3637325
专利文献3：日本公开专利申请No.2002-270828
专利文献4：日本公开专利申请No.2002-134737
专利文献5：日本专利No.3773448
专利文献6：日本公开专利申请No.2003-258243
专利文献7：日本专利No.3831764
专利文献8：日本公开专利申请No.2008-16807
专利文献9：日本公开专利申请No.2001-319927
专利文献10：日本公开专利申请No.2002-367980
专利文献11：日本公开专利申请No.2004-241751
专利文献12：日本公开专利申请No.2007-165724
专利文献13：日本公开专利申请No.2008-91904
发明内容
本发明的方面提供了解决或减小由现有技术的限制和缺点引起的一个或多个问题的半导体设备、图像显示设备、系统、绝缘膜形成墨水、制造绝缘膜形成墨水的方法以及制造半导体设备的方法。
本发明的一个方面提供了一种场效应晶体管，包括：基板；在该基板上形成的源极电极、漏极电极和栅极电极；半导体层，当向栅极电极施加预定电压时，通过该半导体层在该源极电极和漏极电极之间形成沟道；以及栅极绝缘层，提供在该栅极电极和该半导体层之间，其中该栅极绝缘层由包括一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的组中选择的一种或两种或更多种元素的非晶复合金属氧化物绝缘膜形成。
利用此配置，可以通过简单方法形成具有高相对电容率和小漏电流量的绝缘膜，因此可以以低成本提供低电压驱动的、高度集成的、高分辨率且高亮度的场效应晶体管、半导体存储器、显示元件、图像显示设备和系统。
附图说明
图1例示本发明的第一实施例的场效应晶体管；
图2例示根据本发明的第一实施例场效应晶体管的另一例子(1)；
图3例示根据本发明的第一实施例的场效应晶体管的另一例子(2)；
图4例示根据本发明的第一实施例的场效应晶体管的另一例子(3)；
图5例示根据本发明的第二实施例的场效应晶体管；
图6例示根据本发明的第三实施例的易失性存储器；
图7例示根据本发明的第三实施例的易失性存储器的另一例子(1)；
图8例示根据本发明的第三实施例的易失性存储器的另一例子(2)；
图9例示根据本发明的第三实施例的易失性存储器的另一例子(3)；
图10例示根据本发明的第四实施例的易失性存储器；
图11例示根据本发明的第五实施例的非易失性存储器；
图12例示根据本发明的第五实施例的非易失性存储器的另一例子(1)；
图13例示根据本发明的第五实施例的非易失性存储器的另一例子(2)；
图14例示根据本发明的第五实施例的非易失性存储器的另一例子(3)；
图15例示根据本发明的第六实施例的非易失性存储器；
图16例示根据本发明的第七实施例的有机电致发光显示元件；
图17例示根据本发明的第七实施例的有机电致发光显示元件的另一例子；
图18例示用作根据本发明的第七实施例的显示元件的液晶元件；
图19例示用作根据本发明的第七实施例的显示元件的电致变色元件；
图20例示用作根据本发明的第七实施例的显示元件的电泳元件；
图21例示用作根据本发明的第七实施例的显示元件的电湿润元件(1)；
图22例示用作根据本发明的第七实施例的显示元件的电湿润元件(2)；
图23是根据本发明的第八实施例的电视设备的框图；
图24用于描述根据本发明的第八实施例的电视设备(1)；
图25用于描述根据本发明的第八实施例的电视设备(2)；
图26用于描述根据本发明的第八实施例的电视设备(3)；
图27用于描述根据本发明的第八实施例的显示元件；
图28用于描述根据本发明的第八实施例的有机EL元件；
图29用于描述根据本发明的第八实施例的电视设备(4)；
图30用于描述根据本发明的第八实施例的显示元件的另一例子(1)；
图31用于描述根据本发明的第八实施例的显示元件的另一例子(2)；
图32指示根据例子1和比较例子1的场效应晶体管的晶体管特性；
图33例示根据例子3的易失性存储器；
图34例示根据例子7和8以及比较例子2形成的电容器；
图35指示根据例子7的电容器的特性；
图36指示根据例子8的电容器的特性；
图37指示根据比较例子2的电容器的特性；
图38指示根据例子9和比较例子3的场效应晶体管的特性；以及
图39是制造根据例子7的有机EL显示元件的方法的流程图。
具体实施方式
以下参考附图描述本发明的实施例。
本发明是基于本发明的发明人进行的深刻研究的结果。具体地，本发明人已经制成了作为单层膜、具有高介电常数并且具有小漏电流量的由氧化物构成的绝缘材料。此外，本发明人已经使用此绝缘材料形成了电子设备。
也就是说，本发明是基于以下发现：在包括从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素的复合金属氧化物膜中稳定地指示非晶相，其中Ga、Sc、Y和除了Ce之外的镧系元素是Ga、Sc、Y、La、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu。
碱土金属氧化物趋向于与大气中的水分和二氧化碳起反应，并且易于变为氢氧化物和碳酸盐。因此，碱土金属氧化物独自不适合应用于电子设备。此外，简单的金属氧化物、比如Ga2O3、Sc2O3、Y2O3和Ln2O3容易结晶，因此出现上述的漏电流问题。但是，本发明的发明人已经发现，利用包括从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素这两者的复合氧化物，非晶绝缘膜可以按稳定的方式并在广阔的组成区域(composition area)中在大气中形成。在镧系元素中，Ce特别地变为四价的，并且在Ce和碱土金属之间形成具有钙钛矿结构的晶体。因此，为了实现非晶相，优选从除了Ce的镧系元素中选择元素。
在碱土金属和Ga氧化物之间，存在诸如针状(spine)结构的晶相。与钙钛矿结构晶体相比，这些晶体不析出，除非温度极高(通常等于或大于1000℃)。此外，在碱土金属氧化物和由Sc、Y和除了Ce之外的镧系元素构成的氧化物之间没有报告存在稳定的晶相。即使在高温下进行的后处理之后，晶体也很少从非晶相析出。此外，当碱土金属元素和从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的元素的复合氧化物由大于或等于三种金属元素形成时，非晶相甚至更稳定。
考虑到形成高介电常数膜，优选增加诸如Ba、Sr、Lu和La的组成比。
根据本发明的实施例的复合金属氧化物膜可以在广阔组成范围上形成非晶膜，因此可以在广阔范围上控制物理特性。例如，相对电容率近似为6到20，这充分高于SiO2。可以通过选择组成根据目的将相对电容率调整到适当的值。
此外，复合金属氧化物的热膨胀系数类似于10-6到10-5的典型布线材料和半导体材料的热膨胀系数。因此，即使在对根据本发明的实施例的复合金属氧化物膜重复热处理之后，与具有10-7的热膨胀系数的SiO2的情况相比，该膜也更不太可能脱落。具体地，该复合金属氧化物膜与诸如a-IGZO(非晶铟镓锌氧化物)的氧化物半导体之间形成高质量界面。
因此，通过在FET的绝缘膜中使用该复合金属氧化物膜，可以实现高性能半导体设备。
可以通过诸如CVD(化学气相沉积)、ALD(原子层沉积)和溅射的真空工艺来形成上述复合金属氧化物膜。
还可以通过准备用于形成上述复合金属氧化物膜的墨水、将该墨水涂敷于或者印刷在基板上、然后燃烧(fire)基板来形成该膜。
用于形成该复合金属氧化物膜的第一种类型的绝缘膜形成墨水是利用包括一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和(除了Ce之外的)镧系元素构成的组中选取的一种或两种或更多种元素的溶液而形成的。
第二种类型的绝缘膜形成墨水包括添加到第一种类型的墨水的从由Al、Ti、Zr、Hf、Ce、Nb和Ta构成的组中选取的一种或两种或更多种金属元素。
绝缘膜形成墨水包括以上金属的金属有机酸式盐和金属有机络合物(complex)中的至少一个。在本申请中，词语“金属有机络合物”包括具有金属-碳键的有机金属化合物和具有配位键的金属络合物两者。
金属有机酸式盐是取代的或者非取代的羧酸盐。例子是乙基丁酸镁、丙酸钙、新癸酸锶(strontium neodecanoate)、辛酸钡(barium octylate)、二乙基己酸镧、新癸酸钇、二乙基己酸铈、环烷酸锆以及二乙基己酸铌，尽管不限于此。
金属有机络合物包括乙酰丙酮衍生物、取代的或者非取代的苯基组或者取代的或非取代的烷氧基组。例子是乙酰丙酮锶水合物、三(2,2,6,6-四甲基-3,5庚二酮酸)钕、四乙氧基乙酰丙酮钽、水杨酸镁、丁氧钛和二(均丁醇)乙酰乙酸酯铝螯合物(aluminum di(s-butoxide)acetoacetic ester chelate)，尽管不限于此。
此外，金属有机络合物可以包括羰基组、取代的或者非取代的烷基组或者取代的或非取代的环戊二烯组。例子是五羰基铌、三(环戊二烯基)钇、二(环戊二烯基)二羰基titan(II)、四苯甲基铪和二乙基铝，尽管不限于此。
此外，绝缘膜形成墨水包括上述金属的无机盐。例子是碳酸锶、硝酸钪水合物、硫酸镓和二氯氧化铪(IV)八水合物，尽管不限于此。
作为在绝缘膜形成墨水中使用的溶剂，可以适当地选择其中以上金属原材料化合物可以稳定溶解或扩散的溶剂。例子是甲苯、二甲苯、乙酰丙酮、异丙醇、苯甲酸乙酯、N、N-二甲基甲酰胺、碳酸丙烯、2-乙基己酸、石油醚、二甲基吡啶丙烯脲、4-丁内酯、2-甲氧基乙醇、乙二醇和水，尽管不限于此。
将绝缘膜形成墨水涂敷于基板上的方法可以是诸如旋涂、喷墨印刷、窄缝涂覆、喷嘴印刷、凹版印刷和微接触印刷的传统方法。诸如粘性的绝缘膜形成墨水的溶液的物理特性优选被调整为适合于涂覆工艺的值。作为用于调整粘性的手段的例子，可以将乙二醇或二丙二醇甲醚添加到溶剂作为增稠剂，尽管不限于此。通过使用适当的印刷方法，墨水可以仅印刷在指定的区域中，以便无需随后进行图案化(patterning)过程。
接下来，通过对涂敷在基板上的绝缘膜形成墨水进行热处理，墨水可以转换为氧化绝缘膜。可以通过诸如电阻加热、红外加热和激光束辐射的传统方法进行热处理。为了将金属原材料化合物转换为氧化物，需要断开金属原材料化合物中的金属-氧-碳键的金属-碳和氧-碳键。为了实现此，可以使用适当的方法来应用利用热、光等的分解反应所需的能量。存在用于促进转换为氧化绝缘膜的方法，比如通过照射紫外(UV)光断开金属-有机络合物中的化学键的方法或者通过将大气变为臭氧大气而促进氧化的方法。此外，为了形成高密度膜，优选适当地选择金属原材料化合物的反应条件和溶剂的沸点，以便达到包括碳、氢、氧和氮的反应中间产物和过度反应产物的流动性。
根据以上过程，可以形成根据本发明的实施例的绝缘膜。根据本发明的实施例的绝缘膜具有非晶结构，并且当施加电场时漏电流相当低。
[第一实施例]
参考图1给出根据本发明的第一实施例的场效应晶体管的描述。
根据第一实施例的场效应晶体管包括绝缘基板11、栅极电极12、栅极绝缘层13、源极电极14、漏极电极15和半导体层16。
首先，准备绝缘基板11。绝缘基板11可以由已经广泛用在平板显示器中的无碱玻璃或者石英玻璃制成。此外，由诸如聚碳酸脂(PC)、聚酰亚胺(PI)、.聚对苯二甲酸乙二醇酯(PET)以及聚萘二甲酸乙二醇酯(PEN)的材料制成的塑料基板也可以适当地用作绝缘基板11。为了清洁基板并改善粘附性，优选通过氧等离子体、UV臭氧、UV辐射和清洁等进行预处理。
接下来，在绝缘基板11上形成栅极电极12。各种材料和工艺可以用于形成栅极电极12。材料的例子是诸如Mo、Al和Cu的金属和合金、诸如ITO和ATO的透明导电氧化物以及诸如聚乙撑二氧噻吩(PEDOT)和聚苯胺(PANI)的有机导电材料。工艺的例子包括通过溅射、旋涂或者浸渍涂敷来形成膜，然后通过照相平版印刷(photolithography)或者通过进行诸如喷墨印刷、纳米印刷(nano-in-printing)和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
接下来，形成栅极绝缘层13。在本实施例中，栅极绝缘层13是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的场效应晶体管要求的各自特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法和ALD方法的真空膜形成工艺或者溅射方法形成膜，然后进行照相平版印刷处理以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧(fire)基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
接下来，形成源极电极14和漏极电极15。可以使用各种材料和工艺。材料的例子是诸如Mo、Al和Cu的金属和合金、诸如ITO和ATO的透明导电氧化物以及诸如聚乙撑二氧噻吩(PEDOT)和聚苯胺(PANI)的有机导电材料。工艺的例子包括通过溅射、旋涂或者浸渍涂敷形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷(nano-in-printing)和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
接下来，形成半导体层16以便形成源极电极14和漏极电极15之间的沟道。半导体层16的例子是诸如多晶硅(p-Si)、非晶硅(a-Si)和In-Ga-Zn-O的氧化物半导体以及诸如并五苯的有机半导体，尽管不限于此。在这些之中，考虑到栅极绝缘层13和半导体层16的界面的稳定性，氧化物半导体是优选的。
不特别限制工艺。工艺的例子包括诸如溅射、激光束沉积(PLD)方法、CVD方法和ALD方法的真空膜形成工艺和诸如旋涂和浸渍涂敷的溶液处理以及然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
根据以上过程，形成场效应晶体管。
在根据本实施例的场效应晶体管中，形成栅极绝缘层13的复合金属氧化物绝缘膜具有非晶结构，并且具有近似大于或等于6的相对电容率，这高于SiO2的相对电容率。因此，降低了漏电流，并且可以以低电压驱动场效应晶体管。
图1所示的场效应晶体管是所谓的底部栅极/底部接触型。但是，根据本发明的本实施例的场效应晶体管可以是例如如图2所示的底部栅极/顶部接触型、如图3所示的顶部栅极/底部接触型或者如图4所示的顶部栅极/顶部接触型。
具体地，图2所示的底部栅极/顶部接触型如下形成。由金属材料制成的栅极电极22形成在绝缘基板21上。形成栅极绝缘层23以便覆盖栅极电极22。半导体层24形成在栅极绝缘层23上。形成源极电极25和漏极电极26以便在栅极绝缘层23上形成沟道。
图3所示的顶部栅极/底部接触型如下形成。源极电极32和漏极电极33形成在绝缘基板31上。形成半导体层34以便在源极电极32和漏极电极33之间形成沟道。形成栅极绝缘层35以便覆盖源极电极32、漏极电极33和半导体层34。在栅极绝缘层35上形成栅极电极36。
图4所示的顶部栅极/顶部接触型如下形成。在绝缘基板41上形成半导体层42。形成源极电极43和漏极电极44以便在半导体层42上形成沟道。以覆盖源极电极43、漏极电极44和半导体层42这样的方式形成栅极绝缘层45。在栅极绝缘层45上形成栅极电极46。
根据本实施例的场效应晶体管可以用作例如半导体存储器、TFT或者显示器(显示元件)中的驱动电路。
[第二实施例]
参考图5给出根据本发明的第二实施例的场效应晶体管的描述。
根据第二实施例的场效应晶体管包括半导体基板51、栅极绝缘层52、栅极电极53、栅极侧壁绝缘膜54、源极区域55、漏极区域56、层间绝缘膜57、源极电极58和漏极电极59。
首先，准备半导体基板51。不特别限制半导体基板51的材料，只要其是半导体材料即可。例如，可以适当地使用其中添加了指定的杂质的Si(硅)或Ge(锗)。
接下来，在绝缘基板51上形成栅极绝缘层52。在本实施例中，栅极绝缘层52是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的场效应晶体管要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法和ALD方法或者溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷方法以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
接下来，形成栅极电极53。不特别限制材料和工艺。材料的例子是多晶硅、诸如Al的金属材料以及可以是通过层压在这些材料上层压的诸如TiN和TaN的阻挡金属而形成的层压体。工艺的例子是诸如CVD和溅射的真空膜形成工艺。此外，尽管未示出，为了降低电阻的目的，可以在栅极电极53的表面上形成诸如NiSi、CoSi和TiSi的硅化物层。
不特别限制对栅极绝缘层52和栅极电极53图案化的方法。例如，可以进行照相平版印刷方法，其中利用光致抗蚀剂形成掩膜，然后进行干法刻蚀以从未被掩膜覆盖的区域中去除栅极绝缘层52和栅极电极53的部分。
接下来，在栅极绝缘层52和栅极电极53的侧壁上形成栅极侧壁绝缘膜54。不特别限制材料和工艺。材料的例子是诸如SiON和SiO2的绝缘材料。工艺的例子是诸如CVD和溅射的真空膜形成工艺。不特别限制对栅极侧壁绝缘膜54图案化的方法。在一个例子中，在整个基板上形成栅极侧壁绝缘膜54，然后通过干法刻蚀深腐蚀(etch back)整个表面。
接下来，选择性地将离子注入半导体基板51中，以形成源极区域55和漏极区域56。尽管未示出，但是为了降低电阻的目的，可以在源极区域55和漏极区域56的表面上形成诸如NiSi、CoSi和TiSi的硅化物层。
接下来，形成层间绝缘膜57。不特别限制材料和工艺。材料的例子是诸如SiON和SiO2的绝缘材料。工艺的例子是诸如CVD和溅射的真空膜形成工艺。不特别限制对层间绝缘膜57图案化的方法。在一个例子中，可以通过照相平版印刷形成要求的图案，形成如图5所示的通孔。
接下来，形成源极电极58和漏极电极59。通过填充在层间绝缘膜57中形成的通孔来形成源极电极58和漏极电极59以便分别与源极区域55和漏极区域56连接。
不特别限制材料和工艺。材料的例子是诸如Al和Cu的金属材料。工艺的例子是通过诸如溅射的真空膜形成工艺来填充通孔，然后通过照相平版印刷进行图案化，或者通过CVD或涂敷方法填充通孔，然后通过CMP(化学机械研磨)对各部分平坦化。可以通过在金属材料上层压诸如TiN和TaN的阻挡金属来形成层压体。可以进行CVD方法以通过用W填充通孔来形成W孔塞(plug)。
根据以上过程，形成场效应晶体管。在根据本实施例的场效应晶体管中，形成栅极绝缘层52的复合金属氧化物绝缘膜具有非晶结构，并且相对电容率大于或等于6，这大于SiO2的相对电容率。因此，可以降低漏电流，并且可以以低电压驱动场效应晶体管，并且场效应晶体管可以高度集成。
在根据图5所示的第二实施例的场效应晶体管中，半导体基板51对应于在源极区域55和漏极区域56之间形成沟道的半导体层。
此外，尽管未示出，但是可以在由Si制成的半导体基板51和栅极绝缘层52之间形成由SiGe制成的半导体层。此外，图5例示了顶部栅极结构，但是，该栅极绝缘层52可以用在所谓的双栅极结构或者鳍型FET中。
根据本实施例的场效应晶体管可以用在半导体存储器等中。
[第三实施例]
参考图6给出根据本发明的第三实施例的易失性半导体存储器设备(第一例子)的描述。
根据本实施例的易失性半导体存储器设备(第一例子)包括绝缘基板61、栅极电极62、栅极绝缘层63、源极电极64、漏极电极65、半导体层66、第一电容器电极67、电容器电介质层68和第二电容器电极69。
首先，准备绝缘基板61。材料与第一实施例的基板11的材料相同。
接下来，在绝缘基板61上形成栅极电极62。材料和工艺与第一实施例的栅极电极12的相同。
接下来，形成第二电容器电极69。可以使用各种材料和工艺来形成第二电容器电极69。材料的例子是合金、诸如Mo、Al、Cu和Ru的金属、诸如ITO和ATO的透明导电氧化物以及诸如聚乙撑二氧噻吩(PEDOT)和聚苯胺(PANI)的有机导电材料。工艺的例子包括通过溅射、旋涂或者浸渍涂敷形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
栅极电极62和第二电容器电极69如果利用相同的材料和工艺制成则可以同时形成。
接下来，形成栅极绝缘层63。在本实施例中，栅极绝缘层63是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的易失性半导体存储器设备要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷方法以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
接下来，在第二电容器电极69上形成电容器电介质层68。不特别限制电容器电介质层68的材料。例如，可以使用包括Hf、Ta和La的高电介质氧化物材料和诸如铅锆钛(PZT)和锶铋钽(SBT)的铁电材料。电容器电介质层68可以由根据本发明的实施例的绝缘膜、即由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜而制成。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的场效应晶体管要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷处理以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
栅极绝缘层63和电容器电介质层68如果利用相同的材料和工艺制成则可以同时形成。
接下来，形成源极电极64和漏极电极65。材料和工艺与用于第一实施例的源极电极14和漏极电极15的相同。
接下来，形成第一电容器电极67。可以使用各种材料和工艺来形成第一电容器电极67。材料的例子是合金、诸如Mo、Al、Cu和Ru的金属、诸如ITO和ATO的透明导电氧化物以及诸如聚乙撑二氧噻吩(PEDOT)和聚苯胺(PANI)的有机导电材料。工艺的例子包括通过溅射、旋涂或者浸渍涂敷形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
源极电极64、漏极电极65和第一电容器电极67如果利用相同的材料和工艺制成则可以同时形成。
接下来，形成半导体层66。半导体层66的例子是多晶硅(p-Si)、非晶硅(a-Si)、诸如a-IGZO的氧化物半导体以及诸如并五苯的有机半导体，尽管不限于此。在这些之中，考虑到栅极绝缘层63和半导体层66的界面的稳定性，氧化物半导体是优选的。不特别限制工艺。工艺的例子包括通过诸如溅射、激光束沉积(PLD)方法、CVD方法和ALD方法的真空膜形成工艺和诸如旋涂和浸渍涂敷的溶液处理来形成膜，以及然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
根据以上过程，形成易失性存储器。
根据第一观点，在根据本实施例的易失性存储器中，形成栅极绝缘层63的复合金属氧化物绝缘膜具有非晶结构，且相对电容率大于或等于6，这高于SiO2的相对电容率。因此，可以降低漏电流，并且可以以低电压驱动该易失性存储器。
根据第二观点，在根据本实施例的易失性存储器中，形成栅极绝缘层63和电容器电介质层68的复合金属氧化物绝缘膜具有非晶结构，且相对电容率大于或等于6，这高于SiO2的相对电容率。因此，可以减少漏电流，并且可以以低电压驱动该易失性存储器。
在图6所示的易失性存储器(第一例子)中，栅极电极62、栅极绝缘层64、源极电极64、漏极电极65和半导体层66的位置关系对应于所谓的底部栅极/顶部接触型。但是，根据本实施例的易失性存储器可以是例如如图7所示的底部栅极/顶部接触型、如图8所示的顶部栅极/底部接触型或者如图9所示的顶部栅极/顶部接触型。
此外，在图6所示的易失性存储器(第一例子)中，第一电容器电极67、电容器电介质层68和第二电容器电极69具有平面结构；但是，这些元件可以具有三维结构以增加电容器的容量。
[第四实施例]
参考图10给出根据本发明的第四实施例的易失性半导体存储器设备(第二例子)的描述。
根据本实施例的易失性半导体存储器设备(第二例子)包括半导体基板71、栅极绝缘层72、栅极电极73、栅极侧壁绝缘膜74、源极区域75、漏极区域76、第一层间绝缘膜77、位线电极78、第二层间绝缘膜79、第一电容器电极80、电容器电介质层81和第二电容器电极82。
半导体基板71、栅极绝缘层72、栅极电极73、栅极侧壁绝缘膜74、源极区域75、漏极区域76和第一层间绝缘膜77可以利用与第二实施例的半导体基板51、栅极绝缘层52、栅极电极53、栅极侧壁绝缘膜54、源极区域55、漏极区域56和层间绝缘膜57相同的材料和工艺制成。
在本实施例中，栅极绝缘层72是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的易失性半导体存储设备要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷处理以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
如上所述，在半导体基板71上，形成栅极绝缘层72、栅极电极73、栅极侧壁绝缘膜74、源极区域75、漏极区域76和第一层间绝缘膜77，然后形成位线电极78。不特别限制材料和工艺。材料的例子是Al和Cu。工艺的例子是通过诸如溅射和CVD的真空膜形成工艺填充通孔，然后通过照相平版印刷进行图案化，或者通过CVD或涂敷方法填充通孔，然后通过CMP(化学机械研磨)对各元素平坦化。可以通过在金属材料上层压诸如TiN和TaN的阻挡金属来形成层压层。可以进行CVD方法以通过用W填充通孔来形成W孔塞。
接下来，形成第二层间绝缘膜79。材料和工艺与第二实施例的层间绝缘膜75的相同。
接下来，形成第一电容器电极80。不特别限制材料和工艺。材料的例子是诸如Al、Cu和Ru的金属材料和多晶硅。工艺的例子是通过诸如溅射和CVD的真空膜形成工艺填充通孔，然后通过照相平版印刷进行图案化，或者通过CVD或涂敷方法填充通孔，然后通过CMP(化学机械研磨)对各元素平坦化。可以通过在金属材料上层压诸如TiN和TaN的阻挡金属来形成层压层。可以进行CVD方法以通过用W填充通孔来形成W孔塞。
接下来，形成电容器电介质层81。不特别限制电容器电介质层81的材料。例如，可以使用包括Hf、Ta和La的高电介质氧化物材料和诸如铅锆钛(PZT)和锶铋钽(SBT)的铁电材料。电容器电介质层81可以由根据本发明的实施例的绝缘膜、即由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜而制成。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的易失性半导体存储器设备要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷处理以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
接下来，形成第二电容器电极82。不特别限制材料和工艺。材料的例子是诸如Al、Cu和Ru的金属材料和多晶硅。工艺的例子是通过诸如溅射和CVD的真空膜形成工艺形成膜，然后通过照相平版印刷进行图案化。可以通过在金属材料上层压诸如TiN和TaN的阻挡金属来形成层压层。
根据以上过程，形成易失性存储器。
根据第一观点，在根据本实施例的易失性存储器中，形成栅极绝缘层72的复合金属氧化物绝缘膜具有非晶结构，且相对电容率大于或等于6，这高于SiO2的相对电容率。因此，可以降低漏电流，并且该易失性存储器可以高度集成并且可以以低电压驱动。
根据第二观点，在根据本实施例的易失性存储器中，形成栅极绝缘层72和电容器电介质层81的复合金属氧化物绝缘膜具有非晶结构，且相对电容率大于或等于6，这高于SiO2的相对电容率。因此，可以减少漏电流，并且该易失性存储器可以高度集成并且可以以低电压驱动。
本实施例描述了具有堆叠类型结构的易失性存储器，其中电容器被放置在场效应晶体管的顶部；但是，易失性存储器不限于此。例如，易失性存储器可以具有沟槽型结构，其中通过在半导体基板中形成槽(未示出)而将电容器放置在场效应晶体管的底部。
此外，在图10所示的易失性存储器(第二例子)中，第一电容器电极80、电容器电介质层81和第二电容器电极82具有平面结构；但是，这些元件可以具有三维结构以增加电容器的容量。
[第五实施例]
参考图11给出根据本发明的第五实施例的非易失性半导体存储器(第一例子)的描述。
根据本实施例的非易失性半导体存储器(第一例子)包括绝缘基板91、栅极电极92、第一栅极绝缘层93、浮置栅极电极94、第二栅极绝缘层95、源极电极96、漏极电极97和半导体层98。
第一栅极绝缘层93是所谓的栅极电极间绝缘层，第二栅极绝缘层95是所谓的隧道绝缘层，并且栅极电极92是所谓的控制栅极电极。基于对源极电极96、漏极电极97和栅极电极98的电压施加的条件，根据隧穿效应，电子可以经由作为隧道绝缘层的第二栅极绝缘膜被输入到浮置栅极电极94/从浮置栅极电极94输出，因此起着存储器的作用。
以下描述形成根据本实施例的非易失性半导体存储器的方法。
首先，准备绝缘基板91。材料与第一实施例的绝缘基板11的相同。
接下来，在绝缘基板91上形成栅极电极92。材料和工艺与第一实施例的栅极电极12的相同。
接下来，形成第一栅极绝缘层93以便覆盖栅极电极92。在本实施例中，第一栅极绝缘层93是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的非易失性半导体存储器设备要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷处理以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
接下来，在第一栅极绝缘层93上形成浮置栅极电极94。可以使用各种材料和工艺来形成浮置栅极电极94。材料的例子是合金、诸如Mo、Al、Cu和Ru的金属、诸如ITO和ATO的透明导电氧化物以及诸如聚乙撑二氧噻吩(PEDOT)和聚苯胺(PANI)的有机导电材料。工艺的例子包括通过溅射、旋涂或者浸渍涂敷形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
接下来，形成第二栅极绝缘层95以便覆盖浮置栅极电极94。不特别限制材料；可以适当地选择最佳材料。为了增加耦合比的目的，优选使用诸如SiO2或者含氟聚合物的具有低介电常数的绝缘材料。不特别限制工艺。例如，可以适当地使用诸如溅射、CVD和ALD的真空膜形成工艺和用于应用包括金属醇盐和金属络合物的液体和包括聚合物的液体的诸如旋涂、染料涂敷、喷嘴涂敷和喷墨印刷的溶液方法。此外，可以通过进行照相平版印刷或者印刷来形成要求的图案。
接下来，在第二栅极绝缘层95上形成源极电极96和漏极电极97。材料和工艺与第一实施例的源极电极14和漏极电极15的相同。
接下来，形成半导体层98。不特别限制材料。半导体层98的例子是诸如多晶硅(p-Si)、非晶硅(a-Si)和In-Ga-Zn-O的氧化物半导体以及诸如并五苯的有机半导体，尽管不限于此。在这些之中，氧化物半导体是优选的。不特别限制工艺。工艺的例子包括通过诸如溅射、激光束沉积(PLD)方法、CVD方法和ALD方法的真空膜形成工艺和诸如旋涂和浸渍涂敷的溶液处理形成膜以及然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理进行图案化，以便直接形成具有要求的形状的膜。
根据以上过程，形成非易失性存储器(第一例子)。
在根据本实施例的非易失性半导体存储器中，形成第一栅极绝缘层93的复合金属氧化物绝缘膜具有非晶结构，并且具有近似大于或等于6的相对电容率，这高于SiO2的相对电容率。因此，降低了漏电流，并且可以降低用于写/擦除操作的电压。
在图11所示的非易失性存储器(第一例子)中，栅极电极92、源极电极96、漏极电极97和半导体层98的位置关系对应于所谓的底部栅极/底部接触型。但是，本实施例的非易失性存储器可以是例如如图12所示的底部栅极/顶部接触型、如图13所示的顶部栅极/底部接触型或者如图14所示的顶部栅极/顶部接触型。
此外，在图11到图14中，栅极电极92、第一栅极绝缘层93和浮置栅极电极94具有平面结构；但是，这些元件可以具有三维结构以增加电容器的容量。
[第六实施例]
参考图15,给出根据本发明的第六实施例的非易失性半导体存储器(第二例子)的描述。
根据本实施例的非易失性半导体存储器(第二例子)包括半导体基板101、第一栅极绝缘层102、栅极电极103、第二栅极绝缘层104、浮置栅极电极105、栅极侧壁绝缘膜106、源极区域107和漏极区域108。
第一栅极绝缘层102是所谓的栅极电极间绝缘层，第二栅极绝缘层104是所谓的隧道绝缘层，并且栅极电极103是所谓的控制栅极电极。基于对源极区域107、漏极区域108和栅极电极103的电压施加的条件，根据隧穿效应，电子可以经由作为隧道绝缘层的第二栅极绝缘膜104被输入到浮置栅极电极105/从浮置栅极电极105输出，因此起着存储器的作用。
以下描述形成根据本实施例的非易失性半导体存储器的方法。
首先，准备半导体基板101。材料与第二实施例的半导体基板51的相同。
接下来，形成第二栅极绝缘膜104。不特别限制材料；一个例子是诸如SiO2的具有低介电常数的绝缘材料。不特别限制工艺；例子是热氧化方法和诸如溅射、CVD和ALD的真空膜形成方法。
接下来，形成浮置栅极电极105。不特别限制材料和工艺。材料的例子是多晶硅、诸如Al的金属材料以及层压体，该层压体可以通过在那些材料上层压诸如TiN和TaN的阻挡金属而形成。工艺的例子是诸如CVD和溅射的真空膜形成工艺。
接下来，形成第一栅极绝缘层102。在本实施例中，第一栅极绝缘层102是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的非易失性半导体存储器设备要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷方法以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
不特别限制对第一栅极绝缘层102、栅极电极103、第二栅极绝缘膜104和浮置栅极电极105图案化的方法；例如，可以通过照相平版印刷形成要求的图案。
接下来，形成栅极侧壁绝缘膜106。材料和工艺与第二实施例的栅极侧壁绝缘膜54的相同。接下来，将离子选择性地注入半导体基板101中，以形成源极区域107和漏极区域108。尽管未示出，为了降低电阻的目的，可以在源极区域107和漏极区域108的表面上形成诸如NiSi、CoSi和TiSi的硅化物层。
根据以上过程，形成非易失性存储器(第二例子)。在根据本实施例的非易失性半导体存储器中，，形成第一栅极绝缘层102的复合金属氧化物绝缘膜具有非晶结构，并且具有近似大于或等于6的相对电容率，这大于SiO2的相对电容率。因此，降低了漏电流，并且可以降低用于写/擦除操作的电压。
此外，在图15中，第一栅极绝缘层102、栅极电极103以及浮置栅极电极105具有平面结构；但是，这些元件可以具有三维结构以增加电容器的容量。
[第七实施例]
参考图16到22给出根据本发明的第七实施例的显示元件的描述。根据本实施例的显示元件是有机电致发光(有机EL)显示元件。
参考图16给出根据本实施例的有机EL显示元件的描述。根据本实施例的有机EL显示元件包括绝缘基板201、第一栅极电极202、第二栅极电极203、栅极绝缘层204、第一源极电极205、第一漏极电极206、第二源极电极207、第二漏极电极208、第一半导体层209、第二半导体层210、第一保护层211、第二保护层212、分隔壁(partition wall)213、有机EL层214、上部电极215、密封层216、粘附层217和相对绝缘基板218。
根据本实施例的有机EL显示元件包括作为光学控制元件的有机EL元件250以及包括第一场效应晶体管260和第二场效应晶体管270的像素驱动电路280。第一场效应晶体管260包括第一栅极电极202、栅极绝缘层204、第一源极电极205、第一漏极电极206、第一半导体层209和第一保护层211。第二场效应晶体管270包括第二栅极电极203、栅极绝缘层204、第二源极电极207、第二漏极电极208、第二半导体层210和第二保护层212。
像素驱动电路280具有包括两个晶体管和一个电容器的结构，并且第一漏极电极206连接到第二栅极电极203。在图16中，为了方便起见，在第二源极电极207和第二栅极电极203之间形成电容器；但是，形成电容器的位置实际上不限于此。可以在要求的位置适当地设计/形成具有要求的电容的电容器。根据本发明的实施例的复合金属氧化物绝缘膜可以用作电容器电介质膜。从工艺设计的观点看，期望同时利用相同的材料形成电容器电介质膜和两个晶体管的栅极绝缘膜。
接下来，给出形成根据本实施例的有机EL显示元件的方法的描述。
可以通过与根据第一实施例的场效应晶体管相同的材料和工艺来形成第一场效应晶体管260和第二场效应晶体管270。
在本实施例中，栅极绝缘层204是由从由Be、Mg、Ca、Sr、Ba和Ra构成的组中选取的一种或两种或更多种碱土金属元素以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的另一组中选取的一种或两种或更多种元素制成的复合金属氧化物绝缘膜。
不特别限制在该复合金属氧化物绝缘膜中包括的元素量。可以确定组成以便满足要制造的有机EL显示器要求的各种特性，比如介电常数、介电损失、热膨胀系数、工艺兼容性和成本。根据本发明的实施例的栅极绝缘膜可以具有从广阔范围中选择的组成，因此可以满足广阔范围的所要求的规范。
不特别限制工艺。例如，通过诸如CVD方法、ALD方法和溅射方法的真空膜形成工艺形成膜，然后进行照相平版印刷方法以形成要求的图案。可以通过准备用于形成以上复合金属氧化物膜的墨水、将墨水涂敷于基板上、然后在适当的条件下燃烧基板来形成该膜。涂敷墨水的方法可以是诸如旋涂、喷墨印刷、窄缝涂敷、喷嘴印刷、照相凹版印刷和微接触印刷的传统方法。通过使用适当的印刷方法和条件，墨水可以仅印刷在指定的区域中，以便不需要随后进行图案化过程。可以通过这些膜形成方法的任意一种来形成非晶膜。
可以使用各种材料和工艺来形成第一保护层211和第二保护层212。材料的例子是诸如SiO2、SiON和SiNx的无机氧化物和氮化物以及诸如氟化聚合物的绝缘材料。工艺的例子包括通过溅射、CVD和旋涂形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理来进行图案化，以便直接形成具有要求的形状的膜。
可以使用各种材料和工艺来形成分隔壁213。材料的例子是诸如SiO2、SiON和SiNx的无机氧化物和氮化物以及诸如丙烯酸树脂和聚酰亚胺的绝缘材料。工艺的例子包括通过溅射、CVD和旋涂形成膜，然后通过照相平版印刷或者通过进行诸如喷墨印刷、纳米印刷和照相凹版印刷的印刷处理来进行图案化，以便直接形成具有要求的形状的膜。
接下来，给出有机EL元件250的描述。根据本实施例的有机EL元件250包括有机EL层214、上部电极215和第二漏极电极208(下部电极)。
例如，第二漏极电极208由ITO制成。第二漏极电极208可以由诸如In2O3、SnO2、ZnO的透明导电氧化物或者银(Ag)-钕(Nd)合金制成。
有机EL层214包括电子传输层、发光层和空穴传输层。上部电极215连接到电子传输层并且第二漏极电极208连接到空穴传输层。当在第二漏极电极208和上部电极215之间施加预定电压时，从第二漏极电极208和上部电极215注入的空穴和电子在发光层中重新组合，以便发光中心在该层中发光。
例如，上部电极215由铝(Al)制成。上部电极215可以由镁(Mg)-银(Ag)合金、铝(Al)-锂(Li)合金和ITO(氧化铟锡)制成。
不特别限制形成有机EL元件的方法，并且其可以是传统方法。例如，通过诸如真空气相沉积方法和溅射方法的真空膜形成工艺以及通过诸如喷墨印刷和喷嘴印刷的溶液处理来形成膜。
在形成像素驱动电路280和有机EL元件250之后，形成密封层216。可以使用各种材料和工艺来形成密封层216。材料的例子是诸如SiO2、SiON和SiNx的无机氧化物和氮化物。工艺的例子包括诸如CVD和溅射的真空膜形成方法。
最后，经由诸如环氧树脂和丙烯酸(类)树脂的材料制成的粘附层217粘附相对绝缘基板218，以便完成有机EL显示元件。
在根据本实施例的有机EL显示元件中，当第一和第二场效应晶体管导通时，有机EL层214发光，以便从绝缘基板201侧显示图像，如箭头A所示。在此情况下，绝缘基板201、第二漏极电极208和栅极绝缘层204需要由透明材料(ITO、SiO2等)制成。
在本实施例中，给出了“底部发射”型的描述，其中从绝缘基板201发光；但是本实施例不限于此。有机EL显示元件可以是“顶部发射”型，其中从在与箭头A相对的一侧的相对绝缘基板218发光。例如，在此情况下，使用诸如银(Ag)-钕(Nd)合金的高反射率电极作为第二漏极电极208，并且使用诸如镁(Mg)-银(Ag)合金薄膜的半透明电极作为上部电极215。
在本实施例中，有机EL元件定位为邻近像素驱动电路280；但是，本实施例不限于此。例如，如图17所示，有机EL元件250可以位于像素驱动电路280以上。
在图17所示的有机EL显示元件中，在绝缘基板221上，形成第一场效应晶体管260和第二场效应晶体管270。第一场效应晶体管260包括第一栅极电极222、栅极绝缘层224、第一源极电极225、第一漏极电极226、第一半导体层229和第一保护层231。第二场效应晶体管270包括第二栅极电极223、栅极绝缘层224、第二源极电极227、第二漏极电极228、第二半导体层230和第二保护层232。形成层间绝缘膜233以便覆盖第一场效应晶体管260和第二场效应晶体管270。在层间绝缘膜233上形成分隔壁234。同时，在包括第一场效应晶体管260和第二场效应晶体管270的像素驱动电路280上形成的有机EL元件包括下部电极235、有机EL层236和上部电极237。第二漏极电极228和下部电极235通过在层间绝缘膜233中形成的通孔而连接。密封层238、粘附层239和相对绝缘基板240与图16中所示的密封层216、粘附层217和相对绝缘基板218相同。
在本实施例中，有机EL层包括电子传输层、发光层和空穴传输层；但是，本实施例不限于此。例如，电子传输层和发光层可以合并为单个层。在另一例子中，可以在电子传输层和上部电极215之间提供电子注入层。此外，可以在空穴传输层和第二漏极电极之间提供空穴注入层。
在根据本实施例的有机EL显示元件中，形成栅极绝缘膜204的复合金属氧化物绝缘膜具有非晶结构，并且具有近似大于或等于6的相对电容率，这大于SiO2的相对电容率。因此，抑制了漏电流，并且可以低功耗操作有机EL显示元件。
在以上描述中，驱动显示元件的像素驱动电路具有包括两个晶体管和一个电容器的结构；但是，本实施例不限于此。像素驱动电路可以具有优化的结构，例如四个晶体管和一个电容器或者五个晶体管和两个电容器，等等。在这些情况的任意一个中，根据本发明的实施例的复合金属氧化物绝缘膜可以用在晶体管的栅极绝缘膜以及电容器的电介质膜两者中。
以上描述了其中有机EL元件被用作光学控制元件的有机电致发光显示设备。但是，通过使用液晶显示元件作为光学控制元件，该图像显示设备可以是液晶显示器设备。图18所示的液晶显示元件的例子包括偏光板302、玻璃基板303、透明电极304、对准膜305、对准膜307、透明电极308、滤色器(color filter)309、玻璃基板310和偏光板311。此外，填充有液晶材料的液晶层306被提供在液晶元件中。此外，为液晶元件提供背光系统301。电源312在透明电极304和透明电极308之间施加电压以控制液晶材料的对准，并控制从背光系统301进入的光的透射率。液晶元件通过电压驱动，因此像素驱动电路包括一个晶体管和一个电容器。同样，在此情况下，根据本发明的实施例的复合金属氧化物绝缘膜可以用在晶体管的栅极绝缘膜和电容器的电介质膜两者中。
在本实施例中，通过使用电致变色元件、电泳元件和电湿润元件作为光学控制元件(显示元件)，显示设备可以是反射显示设备。
图19所示的电致变色元件的例子包括玻璃基板321、底部电极322、白色反射层323、电解质溶液或者固态电解质324、电致变色层325、顶部透明电极326和玻璃基板327。当电源328在底部电极322和顶部透明电极326之间施加预定电压时，电致变色材料可逆地氧化或还原(reduce)，以便产生或擦除颜色。因而，电致变色元件起着显示元件的作用。
此外，图20所示的电泳元件的例子包括玻璃基板331、底部电极332、显示层333、顶部透明电极334和玻璃基板335。在显示层333中，已被充电的白色粒子和黑色粒子分散在溶剂中。当电源336在底部电极332和顶部透明电极334之间施加预定电压时，充电的粒子根据电场而移动。因而，电泳元件起着显示元件的作用。
此外，图21所示的电湿润元件的例子包括白色基板341、底部透明电极342、疏水(hydrophohic)绝缘层343、油层344、水溶液层345、顶部透明电极346和玻璃基板347。油层344被着色，并且水溶液层345是透明的。当电湿润元件被断开时，显示油层344的颜色，因为水溶液层345是透明(translucent)层。然后，如图22所示，当电源348在底部透明电极342和顶部透明电极346之间施加预定电压时，在疏水绝缘层343的表面上产生电荷，使得疏水绝缘层343的表面变为亲水表面。也就是说，疏水绝缘层343相对于油层344的亲和性降低，而相对于水溶液层345的亲和性增加。从而，降低了整体能量，使得油层344在使得油层344和疏水绝缘层343之间的接触面积最小化的方向上移动。因此，显示白色基板341的颜色。根据此原理，电湿润元件起着显示元件的作用。
上述电致变色元件、电泳元件和电湿润元件可以与滤色器组合以起着反射型彩色显示器的作用。
上述电致变色元件是电流驱动的元件，因此，类似于有机EL显示元件，像素驱动电路需要具有两个或多个晶体管以及一个或多个电容器。电泳元件和电湿润元件是电压驱动的元件，因此可以仅包括一个晶体管和一个电容器。同样，在这些情况下，根据本发明的实施例的复合金属氧化物绝缘膜可以用在晶体管的栅极绝缘膜和电容器的电介质膜两者中。
[第八实施例]
接下来，参考图23到31给出根据本发明的第八实施例的图像显示设备和系统的描述。图23是作为根据第八实施例的系统的电视设备500的示意图。图23中的连接线指示主要信号和信息流，不表示块之间的所有连接关系。
根据第八实施例的电视设备被500包括主控制设备501、调谐器503、AD转换器(ADC)504、解调电路505、TS(传输流)解码器506、音频解码器511、DA转换器(DAC)512、音频输出电路513、扬声器514、视频解码器521、视频OSD合成电路522、视频输出电路523、图像显示设备524、OSD呈现电路525、存储器531、操作设备532、驱动接口(驱动器IF)541、硬盘设备542、光盘设备543、IR光学接收器551以及通信控制设备552。
主控制设备501控制整个电视设备500，并且包括CPU、快闪ROM和RAM。快闪ROM包括由可以被CPU解码的代码描述的程序以及用于CPU进行的处理的各种数据。此外，RAM是工作存储器。
调谐器503从利用天线610接收的广播波中选择以广播预先设置的频道。
ADC 504将来自调谐器503的输出信号(模拟信息)转换为数字信息。
解调电路505对来自ADC504的数字信息解调。
TS解码器506对来自解调电路505的输出信号进行TS解码，并将音频信息与视频信息分离。
音频解码器511解码来自TS解码器506的音频信息。
DA转换器(DAC)512将来自音频解码器511的输出信号转换为模拟信号。
音频输出电路513将来自DA转换器(DAC)512的输出信号输出到扬声器514。
视频解码器521解码来自TS解码器506的视频信息。
视频OSD合成电路522将来自视频解码器521的输出信号与来自OSD呈现电路525的输出信号解码。
视频输出电路523将来自视频OSD合成电路522的输出信号输出到图像显示设备524。
OSD呈现电路525包括字符产生器，用于在图像显示设备524的显示屏幕上显示字符和数字，并且OSD呈现电路525根据来自操作设备532和IR光学接收器551的指令产生包括显示信息的信号。
存储器531用于临时存储AV(音频-视觉)数据。
操作设备532包括诸如控制面板的输入介质(未示出)，并且接收由用户输入的各种信息项并向主控制设备501报告各种信息项。
驱动器IF是双向通信接口，并且符合例如ATAPI(AT附连分组接口)。
硬盘驱动器542包括硬盘和用于驱动该硬盘的驱动设备。驱动设备在硬盘中记录数据并且再现该硬盘中记录的数据。
光盘设备543在光盘(例如DVD)中记录数据，并且再现光盘中记录的数据。
IR光学接收器551从远程控制发射器620接收光学信号，并向主控制设备501报告该光学信号。
通信控制设备552控制与因特网的通信。通信控制设备552可以经由因特网获取各种信息项。
图像显示设备524包括指示器(indicator)700和显示控制设备780，如图24所示。
如图25所示，指示器700包括显示器710，其中以矩阵形式布置多个(n×m)个显示元件702。
如图26所示，显示器710包括沿着X轴方向等距离地布置的n条扫描线(X0、X1、X2、X3、……、Xn-2、Xn-1)、沿着Y轴方向等距离地布置的m条数据线(Y0、Y1、Y2、Y3、……、Ym-1)、以及沿着Y轴方向等距离地布置的m条电流供应线(Y0i、Y1i、Y2i、Y3i、……、Ym-1i)。可以通过使用扫描线和数据线来标识显示元件702。
如图27所示，每个显示元件702包括有机EL(电致发光)元件750以及用于致使有机EL元件750发光的像素驱动电路720。也就是说，显示器710是所谓的有源矩阵型有机EL显示器。此外，显示器710是彩色32英寸显示器。但是，显示器710的尺寸不限于此。
如图28所示，有机EL元件750包括有机EL薄膜层740、阴极712和阳极714。
阴极712由铝(Al)制成。阴极712也可以由镁(Mg)-银(Ag)合金、铝(Al)-锂(Li)合金和ITO(氧化铟锡)制成。
阳极714由ITO制成。阳极714也可以由诸如In2O3、SnO2和ZnO的透明导电氧化物和银(Ag)-钕(Nd)合金制成。
有机EL层740包括电子传输层742、发光层744和空穴传输层746。阴极712连接到电子传输层742，并且阳极714连接到空穴传输层746。当在阳极714和阴极712之间施加预定电压时，发光层744发光。
此外，如图27所示，像素驱动电路720包括两个场效应晶体管810和820以及电容器830。
场效应晶体管810操作为开关元件。栅极电极G连接到预定扫描线，源极电极S连接到预定数据线。此外，漏极电极D连接到电容器830的端子之一。
电容器830用于记录与场效应晶体管810的状态有关的数据。电容器830的另一端子连接到预定电流供应线。
场效应晶体管820用于向有机EL元件750供应大电流。场效应晶体管820的栅极电极G连接到场效应晶体管810的漏极电极D。场效应晶体管820的漏极电极D连接到有机EL元件750的阳极。场效应晶体管820的源极电极S连接到预定电流供应线。
当场效应晶体管810导通时，由场效应晶体管820驱动有机EL元件750。
如图29所示，显示控制设备780包括图像数据处理电路782、扫描线驱动电路784和数据线驱动电路786。
图像数据处理电路782基于来自视频输出电路523的输出信号确定显示器710中的多个显示元件702的亮度。
扫描线驱动电路784响应于来自图像数据处理电路782的指令分别向n条扫描线中的每条施加电压。
数据线驱动电路786响应于来自图像数据处理电路782的指令分别向m条数据线中的每条施加电压。
如从以上描述显而易见，根据本实施例的电视设备500具有包括视频解码器521、视频OSD合成电路522、视频输出电路523和OSD呈现电路525的图像数据创建设备。
在以上描述中，光学控制元件是有机EL元件；但是，本发明不限于此。光学控制元件可以是液晶元件、电致变色元件、电泳元件和电湿润元件。
例如，当光学控制元件是液晶元件时，有源矩阵方法的液晶显示器被用作显示器710。在此情况下，液晶元件是电压驱动的元件，因此不需要具有如图30所示的电流供应线。
这样的显示元件的例子示出在图31中。具体地，像素驱动电路730可以包括仅一个场效应晶体管840和仅一个电容器760。在场效应晶体管840中，栅极电极G连接到预定扫描线，并且源极电极S连接到预定数据线。此外，漏极电极D连接到液晶元件770的像素电极以及电容器760。在图31中，762和772分别表示电容器760和液晶元件770的相对电极(公共电极)。
根据第一实施例的场效应晶体管被用作本实施例中的场效应晶体管810、820和840。因此，获得了低功耗和高性能的电视设备。
根据本实施例的电容器760和830的电介质膜优选通过与根据本发明的实施例的栅极绝缘膜相同的工艺并在同时形成。在此情况下，电容器绝缘膜的相对电容率高，因此即使面积小，也能够获得与其中使用传统绝缘膜相同的电容。因而，能够提供其中像素面积减小并且显示分辨率增加的显示器或者其中像素的孔径比增加并且亮度增加的显示器。
此外，根据第一实施例的场效应晶体管以及根据第三实施例的易失性存储器可以用在显示控制设备780中所包括的图像数据处理电路782、扫描线驱动电路784和数据线驱动电路786中。因而，能够在相同的平面上形成包括其中显示元件702以矩阵布置的显示器710的指示器700和显示控制设备780，并且因此可以提供低成本电视设备。
在上述实施例中，系统是电视设备；但是，本实施例不限于此，只要包括图像显示设备524作为用于显示图像和信息的设备即可。例如，系统可以是计算机系统，其中计算机(可以是个人计算机)和图像显示设备524相互连接。
此外，图像显示设备524可以被用作诸如移动电话、移动音乐播放器、移动视频播放器、电子书和PDA(个人数字助理)的可携式信息设备中或者诸如照相机和摄像机的成像设备中的显示部件。此外，图像显示设备524可以被用作车辆、飞机、火车和轮船的移动系统中的各种信息项的显示部件。此外，图像显示设备524可以被用作测量设备、分析设备、医疗设施和广告媒介中的各种信息项的显示部件。
根据第一到第六实施例的场效应晶体管、易失性存储器和非易失性存储器也可以应用于除了显示设备或图像显示设备之外的设备(例如IC卡和ID标签)。
[例子]
(例子1)
作为例子1，给出根据本发明的实施例的场效应晶体管的描述。参考图2，给出制造根据例子1形成的场效应晶体管的方法的描述。
首先，在由无碱玻璃制成的绝缘基板21上，经由金属掩膜通过DC磁电管溅射方法形成栅极电极22，以沉积钼(Mo)膜。膜的厚度是100nm。
接下来，形成栅极绝缘层23。通过CVD方法沉积镁镧复合氧化物绝缘膜。通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)的溶剂中溶解La(thd)3和Mg(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成原材料。绝缘膜的厚度是200nm。
接下来，在室温下通过DC磁电管溅射方法在栅极绝缘体上经由金属掩膜形成作为半导体层24的镁铟氧化物膜。目标是MgIn2O4烧结体，并且溅射气体是氩气和氧气的混合物。形成的半导体层24的厚度近似是100nm。
接下来，利用金属掩膜通过真空气相沉积形成作为源极电极25和漏极电极26的铝膜。因而，仅在预定区域中形成源极电极25和漏极电极26。此外，源极电极25和漏极电极26的厚度近似是100nm，以便沟道长度近似是50μm，并且沟道宽度近似是400μm。
接下来，该半导体层在300℃下在空气中经历热处理达一个小时。
因而，形成例子1的场效应晶体管。
(比较例子1)
接下来，作为比较例子1，参考图2给出具有传统结构的场效应晶体管的描述。根据例子1的场效应晶体管和根据比较例子1的场效应晶体管之间的差别在于形成栅极绝缘层23的方法不同；至于其它层，使用相同的制造方法和材料。
通过与例子1相同的方法在绝缘基板21上形成栅极电极22。接下来，在传统条件下通过RF溅射方法形成具有200nm厚度的SiO2膜，以形成栅极绝缘层23。接下来，通过与例子1相同的方法，形成半导体层24、源极电极25和漏极电极26并随后对它们退火，由此形成根据比较例子1的场效应晶体管。
(例子1和比较例子1)
图32指示根据例子1的场效应晶体管和根据比较例子1的场效应晶体管的晶体管特性。根据例子1的场效应晶体管和根据比较例子1的场效应晶体管两者均具有大于或等于7数位(digit)的开/关比，因此实现良好的切换特性。具体地，开/关比是在导通状态下流动的电流和在截止状态下流动的电流的电流比。此外，在根据例子1的场效应晶体管中，当栅极电压Vg近似是0V时，电流Id开始增加，类似于根据比较例子1的场效应晶体管。因而，根据例子1的场效应晶体管指示良好的晶体管特性。此外，如上所述，根据例子1的场效应晶体管的栅极绝缘层具有比根据比较例子1的场效应晶体管更高的相对电容率。因此，在根据例子1的场效应晶体管中，在导通状态下流动的电流Ids高于根据比较例子1的场效应晶体管在导通状态下流动的电流。
此外，在例子1中形成栅极绝缘层23的镁镧复合氧化物表现出近似9的相对电容率。这比比较例子1中的SiO2膜的近似3.9的相对电容率高得多。此外，证实了低漏电流特性。此外，在X射线衍射实验中，即使在400℃下加热栅极绝缘层23达一个小时，也不会观察到衍射峰值。因而，证实了非晶状态。
(例子2)
参考图5给出根据例子2的场效应晶体管(MOS-FET)的描述。根据例子2的MOS-FET如下形成。通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解La(thd)3和Sr(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成液态原材料。通过CVD方法将此液态原材料涂敷于p型Si基板51上以形成具有5nm厚度的镧锶复合氧化物绝缘膜。此外，进行CVD方法以形成多晶硅膜，并且进行平版照相印刷过程以对多晶硅膜和镧锶复合氧化物绝缘膜图案化，由此形成栅极绝缘层52和栅极电极53。接下来，进行CVD方法以沉积SiON。然后，整个表面经历干法刻蚀，以便形成栅极侧壁绝缘膜54。接下来，栅极电极53和栅极侧壁绝缘膜54被用作自对准掩膜以将磷离子注入p型Si基板51中。根据离子扩散，形成源极区域55和漏极区域56。接下来，进行CVD方法以沉积SiO2，并且进行照相平版印刷过程以形成具有接触孔(contact hold)的层间绝缘膜57。最后，进行溅射方法以沉积Al层，用它填充接触孔。然后，通过照相平版印刷过程进行图案化，以便形成源极电极58和漏极电极59。通过进行以上过程，形成场效应晶体管(MOS-FET)。
在例子2中形成的场效应晶体管表现出良好的晶体管特性和低漏电流特性。形成在例子2中形成的栅极绝缘层52的镧锶复合氧化物表现出近似10的相对电容率，证实了低漏电流特性。此外，在X射线衍射实验中，发现达到了非晶状态。
(例子3)
作为例子3，给出根据本发明的实施例的易失性存储器的描述。参考图33，给出制造根据例子3形成的易失性存储器的方法的描述。
首先，在由无碱玻璃制成的基板111上形成栅极电极112和第二电容器电极113。具体地，通过DC溅射方法在玻璃基板111上形成具有近似100nm厚度的钼(Mo)膜，涂敷光刻胶(photoresist)，并经历预烘干、通过具有光掩膜的步进机(stepper)曝光、并且显现，以便形成具有与栅极电极112和第二电容器电极113相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钼膜。随后，也移除抗蚀图案，以便形成栅极电极112和第二电容器电极113。
接下来，形成栅极绝缘层114。具体地，通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解La(thd)3和Ba(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成液态原材料。通过CVD方法将此液态原材料涂敷于栅极电极112和玻璃基板111上以形成具有200nm厚度的钡镧复合氧化物绝缘膜，以便形成栅极绝缘层114。随后，涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、并且显现，以便形成具有与栅极绝缘层114相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钡镧复合氧化物绝缘膜。随后，也移除抗蚀图案，以便形成栅极绝缘层114。
接下来，形成电容器电介质层115。具体地，通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解La(thd)3和Ba(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成液态原材料。通过CVD方法将此液态原材料涂敷于栅极电极112和玻璃基板111上以形成具有50nm厚度的钡镧复合氧化物绝缘膜，以便形成电容器电介质层115。随后，涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光，以便形成具有与电容器电介质层115相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钡镧复合氧化物绝缘膜。随后，也移除抗蚀图案，以便形成电容器电介质层115。
接下来，形成源极电极116和漏极电极117。在例子3中，漏极电极117还担当第三实施例中的第一电容器电极，并且与电容器电介质层115和第二电容器电极113一起形成电容器。
具体地，通过DC溅射方法在栅极绝缘层114和电容器电介质层115上形成作为透明导电膜的ITO膜，以便ITO膜具有近似100nm的厚度。随后，在ITO膜上涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与源极电极116和漏极电极117相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除ITO绝缘膜。随后，也移除抗蚀图案，以便形成由ITO膜制成的源极电极116和漏极电极117。
接下来，形成半导体层118。具体地，通过DC溅射方法形成具有近似100nm厚度的镁铟氧化物膜。随后，在该镁铟氧化物膜上涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与半导体层118相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除镁铟膜。随后，也移除抗蚀图案，以便形成半导体层118。因而，形成半导体层118以便在源极电极116和漏极电极117之间形成沟道。
根据以上过程，形成易失性存储器。形成例子3中的易失性存储器的栅极绝缘层114和电容器电介质层115的钡镧复合氧化物表现出近似11的相对电容率，并且证实了低漏电流特性。此外，在X射线衍射实验中，发现达到了非晶状态。
(例子4)
参考图10给出根据例子4的易失性半导体存储器的描述。根据例子4的易失性半导体存储器如下形成。通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解Y(thd)3和Sr(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成原材料。通过CVD方法将此液态原材料涂敷在p型Si基板71上以形成具有5nm厚度的钇锶复合氧化物绝缘膜。此外，进行CVD方法以形成多晶硅膜，并且进行照相平版印刷过程以对多晶硅膜和钇锶复合氧化物绝缘膜图案化，由此形成栅极绝缘层72和栅极电极73。接下来，进行CVD方法以沉积SiON。然后，整个表面经历干法刻蚀，以便形成栅极侧壁绝缘膜74。接下来，栅极电极73和栅极侧壁绝缘膜74被用作自对准掩膜以将磷离子注入p型Si基板71中。根据离子扩散，形成源极区域75和漏极区域76。接下来，进行CVD方法以沉积SiO2，并且进行照相平版印刷过程以形成具有接触孔的层间绝缘膜77。然后，进行CVD方法以沉积多晶硅膜，该接触孔用多晶硅膜填充。然后进行照相平版印刷过程以形成位线电极78。接下来，进行CVD方法以沉积SiO2，并且进行照相平版印刷以在漏极区域76之上形成具有接触孔的层间绝缘膜79。接下来，进行CVD方法以形成多晶硅膜，以及进行照相平版印刷过程以形成第一电容器电极(电容器下部电极)80。接下来，通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解Y(thd)3和Sr(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成原材料。此原材料用于通过CVD方法形成具有30nm厚度的钇锶复合氧化物绝缘膜，以便形成电容器电介质层81。随后，通过CVD方法形成多晶硅膜，以便形成第二电容器电极(电容器上部电极)82。
根据以上过程，形成易失性存储器。形成在例子4中形成的易失性存储器的栅极绝缘层72和电容器电介质层81的钇锶复合氧化物绝缘膜表现出近似7的相对电容率，并且证实了低漏电流特性。此外，在X射线衍射实验中，发现达到了多晶状态。
(例子5)
作为例子5，给出根据本发明的实施例的非易失性存储器的描述。参考图11，给出制造根据例子5的非易失性存储器的方法的描述。
首先，在由无碱玻璃制成的基板91上形成栅极电极92。具体地，通过DC溅射方法在玻璃基板91上形成具有近似30nm厚度的钼(Mo)膜。随后，涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与栅极电极92相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钼膜。随后，也移除抗蚀图案，以便形成栅极电极92。
接下来，形成栅极绝缘层93。具体地，通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解La(thd)3和Ca(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成液态原材料。通过CVD方法将此液态原材料涂敷于栅极电极92和玻璃基板91上，以形成具有100nm厚度的钙镧复合氧化物绝缘膜，以便形成栅极绝缘层93。
接下来，形成浮置栅极电极94。具体地，通过DC溅射方法在第一栅极绝缘层93上形成具有近似15nm厚度的钼(Mo)膜。随后，涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与浮置栅极电极94相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钼膜。随后，也移除抗蚀图案，以便形成浮置栅极电极94。
接下来，形成第二栅极绝缘层95。具体地，在第一栅极绝缘层93和浮置栅极电极94上通过CVD方法形成具有近似50nm厚度的SiO2层，以便形成第二栅极绝缘层95。
接下来，形成源极电极96和漏极电极97。具体地，通过DC溅射方法在第二栅极绝缘层95上形成具有近似100nm厚度的作为透明导电膜的ITO膜。随后，在ITO膜上涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与源极电极96和漏极电极97相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除ITO膜。随后，也移除抗蚀图案，以便形成由ITO膜制成的源极电极96和漏极电极97。
接下来，形成半导体层98。具体地，通过DC溅射方法形成具有近似100nm厚度的镁铟氧化物膜。随后，在镁铟氧化物膜上涂敷光刻胶，并且光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与半导体层98相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除镁铟氧化物膜。随后，也移除抗蚀图案，以便形成半导体层98。因而，形成半导体层98以便在源极电极96和漏极电极97之间形成沟道。
根据以上过程，形成非易失性存储器。形成例子5中的非易失性存储器的栅极绝缘层93的钙镧复合氧化物绝缘膜表现出近似8的相对电容率，并且证实了低漏电流特性。此外，在X射线衍射实验中，发现达到了非晶状态。
(例子6)
参考图15给出根据例子6的非易失性半导体存储器的描述。根据例子6的非易失性半导体存储器如下形成。通过在p型Si基板101上对表面进行热氧化在该基板上形成具有5nm厚度的SiO2。然后，通过进行照相平版印刷形成作为第二栅极绝缘层的第二栅极绝缘膜104。接下来，进行CVD方法以形成多晶硅膜，并且进行照相平版印刷过程以形成浮置栅极电极105。
接下来，通过在四氢呋喃(THF)和乙二醇二甲醚(DME)的混合溶剂中溶解Y(th)3和Sr(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)的粉末混合物来制成原材料。通过CVD方法涂敷该原材料以形成25nm的钡锶复合氧化物绝缘膜，并且进行照相平版印刷过程以形成第一栅极绝缘层102。接下来，进行CVD方法以形成多晶硅膜，并且进行照相平版印刷过程以形成栅极电极103。
接下来，进行CVD方法以沉积SiON。然后，整个表面经历干法刻蚀，以便形成栅极侧壁绝缘膜106。接下来，栅极电极103和栅极侧壁绝缘膜106被用作自对准掩膜以将磷离子注入p型Si基板101中，根据离子扩散，形成源极区域107和漏极区域108。
根据以上过程，形成非易失性存储器。形成例子6中的非易失性存储器的第一栅极绝缘层102的钡锶复合氧化物绝缘膜表现出近似7的相对电容率，证实了低漏电流特性。此外，在X射线衍射实验中，发现达到了非晶状态。
(例子7)
接下来，作为例子7，给出根据本发明的实施例的电容器的描述。该电容器可以用在用于驱动根据第七实施例的液晶元件的一个晶体管/一个电容器电路中或者用在根据第三实施例的易失性存储器中。参考图34给出以下描述。
首先，通过真空气相沉积经由金属掩膜在由无碱玻璃制成的基板901上形成具有近似100nm厚度的铝膜，以形成具有要求的形状的下部电容器电极902。
接下来，形成镁镧氧化物绝缘薄膜，其变为电容器电介质层903。首先，制造用于形成氧化物绝缘膜的墨水。具体地，将0.8ml的2-乙基己酸镁(magnesium 2-ethylhexanoate)的甲苯溶液(Mg含量3wt％，STREM12-1260)和2ml的2-乙基己酸镧的甲苯溶液(La含量7wt％，由Wako Pure化学有限公司制造的122-03371)混合在一起。此外，添加3ml的甲苯以稀释此混合物。因而，准备好用于形成镁镧氧化物绝缘膜的无色透明墨水。接下来，通过旋涂(以1000rpm旋转5秒，然后以3000rpm旋转20秒)将此墨水涂敷到基板901上，其中下部电容器电极902已经形成在该基板901上。然后，在空气中进行热处理(在200℃、300℃和400℃每个处达一小时)。因而，形成具有354nm厚度的镁镧氧化物绝缘薄膜。
接下来，通过真空气相沉积经由金属掩膜形成具有近似100nm厚度的铝膜，以形成上部电容器电极904。
图35指示在例子7中形成的电容器的施加的电场频率和相对电容率ε之间的关系以及在例子7中形成的电容器的施加的电场频率和介电损耗tanδ之间的关系。如图35中所示，在从100Hz到1MHz的区域中，例子7中形成的电容器的相对电容率ε大于或等于6.1，因此证实了高相对电容率。此外，还证实了介电损耗tanδ低，在从100Hz到100kHz的区域中，小于或等于近似2％。
(例子8)
接下来，作为例子8，给出根据本发明的实施例的电容器的描述。类似于例子7，此电容器可以用在用于驱动根据第七实施例的液晶元件的一个晶体管/一个电容器电路中或者根据第三实施例的易失性存储器中。参考图34给出以下描述。
首先，通过真空气相沉积经由金属掩膜在由无碱玻璃制成的基板901上形成具有近似100nm厚度的铝膜，以形成具有要求的形状的下部电容器电极902。
接下来，形成锶镧氧化物绝缘薄膜，其变为电容器电介质层903。首先，制造用于形成氧化物绝缘膜的墨水。具体地，将4.4ml的2-乙基己酸锶的甲苯溶液(Sr含量2wt％，由Wako Pure化学有限公司制造的195-09561)和2ml的2-乙基己酸镧的甲苯溶液(La含量7wt％，由Wako Pure化学有限公司制造的122-03371)混合在一起。此外，添加6ml的甲苯以稀释此混合物。因而，准备好用于形成锶镧氧化物绝缘膜的无色透明墨水。接下来，通过旋涂(以1000rpm旋转5秒，然后以3000rpm旋转20秒)将此墨水涂敷到基板901上，其中下部电容器电极902已经形成在该基板901上。然后，在空气中进行热处理(在200℃、300℃和400℃每个处达一小时)。因而，形成具有180nm厚度的锶镧氧化物绝缘薄膜。
接下来，通过真空气相沉积经由金属掩膜形成具有近似100nm厚度的铝膜，以形成上部电容器电极904。
图36指示在例子8中形成的电容器的施加的电场频率和相对电容率ε之间的关系以及在例子8中形成的电容器的施加的电场频率和介电损耗tanδ之间的关系。如图36中所示，在从100Hz到1MHz的区域中，例子8中形成的电容器的相对电容率ε大于或等于9.7，因此证实了高相对电容率。此外，还证实了介电损耗tanδ低，在从100Hz到100kHz的区域中，小于或等于近似1％。
(比较例子2)
接下来，给出在比较例子2中形成的电容器的描述。在比较例子2中形成的电容器的结构与图34中例示的例子7和8中的电容器的结构相同。
在比较例子2的电容器中，通过真空气相沉积经由金属掩膜在由无碱玻璃制成的基板901上形成具有近似100nm厚度的铝膜，以形成具有要求的形状的下部电容器电极902。
然后，通过RF磁电管溅射形成具有近似285nm厚度的SiO2膜以形成绝缘膜903。然后，通过真空气相沉积经由金属掩膜形成具有近似100nm厚度的铝膜，以形成上部电容器电极904。
图37指示在比较例子2中形成的电容器的施加的电场频率和相对电容率ε之间的关系以及在比较例子2中形成的电容器的施加的电场频率和介电损耗tanδ之间的关系。如图37中所示，在比较例子2中形成的电容器的介电损耗tanδ低，在直到250kHz的区域中小于或等于近似1％。但是，在从100Hz到1MHz的区域中，相对电容率ε近似是3.9，这是低于例子7和8中的相对电容率ε的值。
(例子9)
接下来，作为例子9，参考图2给出根据本发明的实施例的场效应晶体管的描述。例子9的场效应晶体管如下形成。首先，通过真空气相沉积经由金属掩膜在由无碱玻璃制成的基板21上形成具有近似100nm厚度的铝膜，以形成栅极电极22。接下来，通过与例子8相同的方法，形成由锶镧氧化物制成的并具有230nm厚度的栅极绝缘层23。接下来，通过DC磁电管溅射在室温下形成变为半导体层24的MgIn2O4膜。溅射气体是氩气和氧气的混合物，并且利用金属掩膜在要求的区域中形成具有100nm厚度的膜。接下来，通过真空气相沉积经由金属掩膜形成具有100nm厚度的铝膜，以便形成源极电极25和漏极电极26。沟道长度L是50μm并且沟道宽度W是400μm。最后，在300℃在空气中进行热处理达一个小时。因而，形成例子9的场效应晶体管。
(比较例子3)
接下来，作为比较例子3，参考图2给出具有传统结构的场效应晶体管的描述。根据例子9的场效应晶体管和根据比较例子3的场效应晶体管之间的差别是形成栅极绝缘层23的方法；至于其它层，使用相同的制造方法和材料。
通过与例子9相同的方法在绝缘基板21上形成栅极电极22。随后，通过RF磁电管溅射形成具有100nm厚度的SiO2膜以形成栅极绝缘层23。随后，通过与例子9相同的方法，形成半导体层24、源极电极25和漏极电极26。最后，类似于例子9，在300℃在空气中进行热处理达一个小时。因而，形成根据比较例子3的场效应晶体管。
(例子9和比较例子3)
图38指示在根据例子9的场效应晶体管和根据比较例子3的场效应晶体管中在源极漏极间电压Vd是20V的情况下栅极电压Vg和源极漏极间电流Ids之间的关系。如图38所示，根据例子9的场效应晶体管和根据比较例子3的场效应晶体管两者均具有大于或等于8的开/关比，因此实现具有良好切换特性的TFT特性。此外，在根据例子9的场效应晶体管中，导通电流大于或等于根据比较例子3的场效应晶体管的导通电流的两倍。这是因为例子9中的栅极绝缘膜的相对电容率大于或等于比较例子3中的栅极绝缘膜的相对电容率的两倍。
(例子10)
接下来，给出作为例子10的根据本发明的实施例的图像显示设备的描述。根据例子10的图像显示设备是图16中例示的有机EL显示设备。参考图39描述制造根据例子10的有机EL显示设备的方法。
在步骤S102中，形成第一栅极电极202和第二栅极电极203。具体地，在由无碱玻璃制成的玻璃基板201上，通过DC溅射形成具有近似100nm厚度的钼膜。随后，涂敷光刻胶以形成据有与要形成的图案相同图案的抗蚀图案。光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除钼膜。随后，也移除抗蚀图案，以便形成第一栅极电极202和第二栅极电极203。
接下来，在步骤S104，形成栅极绝缘膜204。具体地，通过分别在四乙二醇二甲醚(四乙醇二甲醚)和四氢呋喃(THF)中溶解La(thd)3和Mg(thd)2(thd＝2，2，6，6-四甲基-3，5-庚二酮)制成液态原材料。通过CVD方法将此液态原材料涂敷在第一栅极电极202、第二栅极电极203和玻璃基板201上以形成具有200nm厚度的镁镧复合氧化物绝缘膜。随后，涂敷光刻胶以形成具有与要形成的图案相同的图案的抗蚀图案。光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除镁镧复合氧化物绝缘膜。随后，也移除抗蚀图案，以便在第二栅极电极203上形成具有通孔的栅极绝缘膜204。
接下来，在步骤S106中，形成第一源极电极205、第二源极电极207、第一漏极电极206和第二漏极电极208。具体地，通过DC溅射在栅极绝缘层204上形成具有近似100nm厚度的作为透明导电膜的ITO膜。随后，在ITO膜上涂敷光刻胶。光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与要形成的图案相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除ITO膜。随后，也移除抗蚀图案，以便形成第一源极电极205、第二源极电极207、第一漏极电极206和第二漏极电极208。因而，连接第一漏极电极206和第二栅极电极203。
接下来，在步骤S108，形成第一半导体层209和第二半导体层210。具体地，通过DC溅射形成具有近似100nm厚度的镁铟氧化物膜。随后，在镁铟膜上涂敷光刻胶。光刻胶经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成具有与要形成的图案相同的图案的抗蚀图案。此外，进行RIE(反应离子刻蚀)以从未形成抗蚀图案的区域移除镁铟氧化物膜。随后，也移除抗蚀图案，以便形成第一半导体层209和第二半导体层210。因而，形成第一半导体层209以便在第一源极电极205和第一漏极电极206之间形成沟道，并且形成第二半导体层210以便在第二源极电极207和第二漏极电极208之间形成沟道。
接下来，在步骤S110，形成第一保护层211和第二保护层212。具体地，在整个基板上涂敷感光氟树脂。感光氟树脂经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成要求的图案。然后感光氟树脂经历后烘干(postbaking)。因而，形成具有近似400nm厚度的第一保护层211和第二保护层212。
接下来，在步骤S112，形成分隔壁213。具体地，在整个基板上，涂敷感光聚酰亚胺材料。感光聚酰亚胺材料经历预烘干、通过具有光掩膜的步进机曝光、以及显现，以便形成要求的图案。然后感光聚酰亚胺材料经历后烘干。因而，形成具有近似1μm厚度的分隔壁213。
接下来，在步骤S114，利用喷墨打印机，在未形成分隔壁213的区域形成有机EL层214。
接下来，在步骤S116，形成顶部电极215。具体地，通过真空气相沉积来沉积MgAg，以便形成顶部电极215。
接下来，在步骤S118，形成密封层216。具体地，通过CVD形成具有近似2μm厚度的SiO2膜，以便形成密封层216。
接下来，在步骤S120，粘附相对绝缘基板218。具体地，在密封层216上形成粘附层217，并且由无碱玻璃制成的相对绝缘基板218被粘附到该粘附层217。因而，如图16所示形成根据例子7的有机EL显示设备的显示面板。
接下来，在步骤S122，连接显示控制设备。具体地，将显示控制设备(未示出)连接到显示面板以便可以在该显示面板上显示图像。因而，形成包括有机EL显示设备的图像显示系统。
在例子7中形成的有机EL显示设备可以以低电压驱动，因此可以降低图像显示系统的功耗。
本发明不限于在此所述的具体实施例，并且可以不脱离本发明的范围做出变更和修改。
本申请是基于以下向日本专利局提交的日本优先权申请：2009年12月25日提交的No.2009-295425、2010年3月18日提交的No.2010-062244、2010年12月3日提交的No.2010-270240以及2010年12月6日提交的No.2010-271980，其全部内容通过参考合并于此。

Claims (17)

1.一种用于利用溶液形成氧化物绝缘膜的绝缘膜形成墨水，所述溶液包括：
一种或两种或更多种碱土金属元素；以及
从由Ga、Sc、Y和除了Ce之外的镧系元素构成的组中选择的一种或两种或更多种金属元素，
其中所述金属元素的原子数量等于或大于所述碱土金属元素的原子数量。
2.根据权利要求1的绝缘膜形成墨水，还包括：
从由Al、Ti、Zr、Hf、Ce、Nb和Ta构成的组中选取的一种或两种或更多种金属元素。
3.根据权利要求1或2的绝缘膜形成墨水，还包括：
所述金属的金属有机酸式盐和金属有机络合物中的至少一个。
4.根据权利要求3的绝缘膜形成墨水，其中
所述金属有机酸式盐是取代的或者非取代的羧酸盐。
5.根据权利要求3的绝缘膜形成墨水，其中
所述金属有机络合物包括乙酰丙酮衍生物、取代的或者非取代的苯基组或者取代的或非取代的烷氧基组。
6.根据权利要求3的绝缘膜形成墨水，其中
所述金属有机络合物包括羰基组、取代的或者非取代的烷基组或者取代的或非取代的环戊二烯组。
7.根据权利要求1或2的绝缘膜形成墨水，还包括：
所述金属的无机盐。
8.一种制造氧化物绝缘膜的方法，包括：
涂敷步骤，在基板上涂覆绝缘膜形成墨水，其中一种或两种或更多种碱土金属元素、以及从由Ga、Sc、Y和除了Ce之外的镧系元素构成的组中选择的一种或两种或更多种金属元素被包括在所述绝缘膜形成墨水的溶液中；以及
加热处理步骤，对涂敷在基板上的绝缘膜形成墨水进行加热处理，以将金属氧化物转换为绝缘膜，
其中所述加热处理步骤中的温度是所述绝缘膜的至少部分能够维持非晶状态的温度。
9.根据权利要求8的制造氧化物绝缘膜的方法，其中所述绝缘膜形成墨水包括：
从由Al、Ti、Zr、Hf、Ce、Nb和Ta构成的组中选取的一种或两种或更多种金属元素。
10.根据权利要求8或9的制造氧化物绝缘膜的方法，其中所述绝缘膜形成墨水包括：
所述金属的金属有机酸式盐和金属有机络合物中的至少一个。
11.根据权利要求10的制造氧化物绝缘膜的方法，其中
所述金属有机酸式盐是取代的或者非取代的羧酸盐。
12.根据权利要求10的制造氧化物绝缘膜的方法，其中
所述金属有机络合物包括乙酰丙酮衍生物、取代的或者非取代的苯基组或者取代的或非取代的烷氧基组。
13.根据权利要求10的制造氧化物绝缘膜的方法，其中
所述金属有机络合物包括羰基组、取代的或者非取代的烷基组或者取代的或非取代的环戊二烯组。
14.根据权利要求8或9的制造氧化物绝缘膜的方法，其中所述绝缘膜形成墨水包括所述金属的无机盐。
15.根据权利要求8或9的制造氧化物绝缘膜的方法，其中所述金属元素的原子数量等于或大于所述碱土金属元素的原子数量。
16.一种制造半导体设备的方法，所述半导体设备包括：
半导体基板；
在所述基板上形成的源极电极、漏极电极和栅极电极；
半导体层，当向所述栅极电极施加预定电压时，通过该半导体层在所述源极电极和所述漏极电极之间形成沟道；以及
栅极绝缘层，提供在该栅极电极和该半导体层之间，其中
该栅极绝缘层通过根据权利要求8到15中的任意一项的制造绝缘膜的方法而形成。
17.一种制造半导体设备的方法，所述半导体设备包括：
半导体基板；
栅极电极，用于施加栅极电压；
源极电极和漏极电极，用于汲取电流；
半导体层，与所述源极电极和漏极电极相邻地提供；以及
栅极绝缘层，提供在该栅极电极和该半导体层之间，其中
该栅极绝缘层通过根据权利要求8到15中的任意一项的制造绝缘膜的方法而形成。
CN201510559715.5A 2009-12-25 2010-12-22 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法 Active CN105097952B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2009295425 2009-12-25
JP2009-295425 2009-12-25
JP2010062244 2010-03-18
JP2010-062244 2010-03-18
JP2010-270240 2010-12-03
JP2010270240A JP5633346B2 (ja) 2009-12-25 2010-12-03 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2010-271980 2010-12-06
JP2010271980A JP5899615B2 (ja) 2010-03-18 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法
CN201080064709.8A CN102782858B (zh) 2009-12-25 2010-12-22 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080064709.8A Division CN102782858B (zh) 2009-12-25 2010-12-22 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Publications (2)

Publication Number Publication Date
CN105097952A CN105097952A (zh) 2015-11-25
CN105097952B true CN105097952B (zh) 2018-12-21

Family

ID=46883110

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510559715.5A Active CN105097952B (zh) 2009-12-25 2010-12-22 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
CN201080064709.8A Active CN102782858B (zh) 2009-12-25 2010-12-22 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080064709.8A Active CN102782858B (zh) 2009-12-25 2010-12-22 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Country Status (6)

Country Link
US (2) US10020374B2 (zh)
EP (1) EP2517255B1 (zh)
KR (1) KR101393265B1 (zh)
CN (2) CN105097952B (zh)
TW (2) TWI509793B (zh)
WO (1) WO2011078398A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105252A (ko) 2010-09-03 2018-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5496995B2 (ja) 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140117399A (ko) * 2012-01-06 2014-10-07 히타치가세이가부시끼가이샤 패시베이션막 형성용 조성물, 패시베이션막이 있는 반도체 기판과 그 제조 방법, 및 태양전지 소자와 그 제조 방법
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
WO2013159150A1 (en) * 2012-04-27 2013-10-31 Commonwealth Scientific And Industrial Research Organisation Solution-processed low temperature amorphous thin films
CN104471719A (zh) * 2012-07-19 2015-03-25 日立化成株式会社 钝化层形成用组合物、带钝化层的半导体基板及其制造方法、以及太阳能电池元件及其制造方法
US9714262B2 (en) 2012-07-19 2017-07-25 Hitachi Chemical Company, Ltd. Composition for forming passivation layer, semiconductor substrate having passivation layer, method of producing semiconductor substrate having passivation layer, photovoltaic cell element, method of producing photovoltaic cell element and photovoltaic cell
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
KR20150015071A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9864248B2 (en) * 2013-12-27 2018-01-09 Sharp Kabushiki Kaisha Semiconductor device and display device
US9498142B2 (en) * 2014-07-03 2016-11-22 Heraeus Deutschland GmbH & Co. KG Multi-layered structure and method
JP2016111677A (ja) * 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
CN104392999B (zh) 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
WO2017047057A1 (en) * 2015-09-15 2017-03-23 Ricoh Company, Ltd. Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108496243A (zh) * 2016-02-01 2018-09-04 株式会社理光 场效应晶体管、其制造方法、显示元件、显示设备和系统
US10818705B2 (en) * 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
CN111627924B (zh) * 2016-06-14 2023-05-16 群创光电股份有限公司 显示装置及显示装置的制造方法
EP3258514B1 (en) * 2016-06-15 2020-08-19 Emberion Oy A method of forming an apparatus comprising perovskite
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
US9726634B1 (en) * 2016-10-03 2017-08-08 International Business Machines Corporation Superhydrophobic electrode and biosensing device using the same
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102363115B1 (ko) * 2017-03-17 2022-02-15 가부시키가이샤 리코 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
US10141503B1 (en) * 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11342447B2 (en) * 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
US11121226B2 (en) * 2019-01-29 2021-09-14 Ordos Yuansheng Optoelectronics Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display device
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
TW202032226A (zh) * 2020-01-14 2020-09-01 友達光電股份有限公司 軟性電路結構
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN113161499B (zh) * 2021-04-13 2022-06-17 浙江大学 光电器件及其制造方法
CN115064641B (zh) * 2022-08-18 2022-10-28 天津大学 一种利用电润湿提高有机半导体高温稳定性的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
CN101364546A (zh) * 2007-08-06 2009-02-11 国际商业机器公司 具有稳定的阈值修改材料的fet器件及其方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422168A (en) 1977-07-20 1979-02-19 Toshiba Corp Glass coating method for semiconductor element
JPS637325A (ja) 1986-06-26 1988-01-13 Sumitomo Metal Ind Ltd 厚板用ハ−スロ−ラ
JPH05211356A (ja) 1991-10-08 1993-08-20 Fuji Electric Co Ltd 平面型酸化物超電導薄膜ジョセフソン素子の作製方法
US5821598A (en) * 1995-02-01 1998-10-13 Research Corporation Technologies, Inc. Uncooled amorphous YBaCuO thin film infrared detector
AU4600696A (en) 1995-02-01 1996-08-21 Research Corporation Technologies, Inc. Uncooled ybacuo thin film infrared detector
US5572060A (en) * 1995-02-01 1996-11-05 Southern Methodist University Uncooled YBaCuO thin film infrared detector
JP2800745B2 (ja) * 1995-11-10 1998-09-21 日本電気株式会社 強誘電体メモリ
KR0163747B1 (ko) 1995-12-18 1998-12-01 양승택 산화물 고온초전도박막/비 초전도박막의 층상구조로 구성된 a-축 수직배향 초전도접합의 제조방법
US5891798A (en) * 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
KR19990014155A (ko) 1997-07-24 1999-02-25 윌리엄 비. 켐플러 고 유전율 실리케이트 게이트 유전체
US6841439B1 (en) 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
JP2000200842A (ja) * 1998-11-04 2000-07-18 Sony Corp 不揮発性半導体記憶装置、製造方法および書き込み方法
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6348705B1 (en) * 1999-12-22 2002-02-19 Advanced Technology Materials, Inc. Low temperature process for high density thin film integrated capacitors and amorphously frustrated ferroelectric materials therefor
US6537613B1 (en) 2000-04-10 2003-03-25 Air Products And Chemicals, Inc. Process for metal metalloid oxides and nitrides with compositional gradients
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
AU2001278949A1 (en) * 2000-07-21 2002-02-05 Motorola, Inc. Alkali earth metal oxide on gate insulators
JP2002097018A (ja) 2000-09-26 2002-04-02 Japan Carlit Co Ltd:The 金属酸化物薄膜及びその形成方法
US6479405B2 (en) 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100436495B1 (ko) 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
JP2002134737A (ja) 2000-10-25 2002-05-10 Toshiba Corp 電界効果トランジスタ及びその製造方法
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
JP2002270828A (ja) 2001-03-09 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3773448B2 (ja) 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP4011320B2 (ja) 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP2003258243A (ja) 2002-02-28 2003-09-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3637325B2 (ja) * 2002-03-27 2005-04-13 株式会社東芝 電界効果トランジスタ
JP4543617B2 (ja) 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
JP3873125B2 (ja) 2003-05-16 2007-01-24 国立大学法人名古屋大学 強誘電体薄膜の作製方法、及び強誘電体薄膜
JP3831764B2 (ja) 2003-06-17 2006-10-11 国立大学法人名古屋大学 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、多層膜構造体、ゲート絶縁膜、及び半導体素子
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
GB0414617D0 (en) 2004-06-30 2004-08-04 Koninkl Philips Electronics Nv Active matrix array devices having flexible substrates
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
FR2876497B1 (fr) 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
WO2007078306A1 (en) 2005-03-28 2007-07-12 Massachusetts Institute Of Technology HIGH K-GATE OXIDE TFTs BUILT ON TRANSPARENT GLASS OR TRANSPARENT FLEXIBLE POLYMER SUBSTRATE
JP2007005028A (ja) 2005-06-21 2007-01-11 Tokyo Ohka Kogyo Co Ltd Ｂｉ系誘電体薄膜形成用組成物およびＢｉ系誘電体薄膜
WO2007007561A1 (ja) 2005-07-11 2007-01-18 Tokyo Ohka Kogyo Co., Ltd. 常誘電体薄膜形成用組成物、常誘電体薄膜および誘電体メモリ
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP4634923B2 (ja) 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101287211B1 (ko) 2006-06-30 2013-07-16 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
US7598022B2 (en) * 2006-07-21 2009-10-06 National Taiwan University Positive and negative dual function magnetic resist lithography
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
KR20090080522A (ko) 2006-11-14 2009-07-24 이데미쓰 고산 가부시키가이샤 유기 박막 트랜지스터 및 유기 박막 발광 트랜지스터
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5679622B2 (ja) 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
CN101364546A (zh) * 2007-08-06 2009-02-11 国际商业机器公司 具有稳定的阈值修改材料的fet器件及其方法

Also Published As

Publication number Publication date
TWI495103B (zh) 2015-08-01
TW201431066A (zh) 2014-08-01
WO2011078398A1 (en) 2011-06-30
EP2517255A1 (en) 2012-10-31
US10020374B2 (en) 2018-07-10
US20180331196A1 (en) 2018-11-15
CN105097952A (zh) 2015-11-25
TWI509793B (zh) 2015-11-21
US11271085B2 (en) 2022-03-08
US20120248451A1 (en) 2012-10-04
KR20120085923A (ko) 2012-08-01
EP2517255B1 (en) 2019-07-03
CN102782858B (zh) 2015-10-07
KR101393265B1 (ko) 2014-05-08
CN102782858A (zh) 2012-11-14
EP2517255A4 (en) 2012-12-12
TW201131772A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
CN105097952B (zh) 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
JP5633346B2 (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
CN105261649B (zh) 涂布液、场效应晶体管、显示元件、图像显示装置和系统
CN107204291B (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
CN106057907B (zh) 半导体装置的制造方法
CN101308781B (zh) 半导体设备、薄膜晶体管基板以及显示设备及其制备方法
CN105321961B (zh) 半导体装置的制造方法
TW201131766A (en) Semiconductor device and manufacturing method thereof
JP6855848B2 (ja) 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP5716407B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3599646A2 (en) Metal oxide, field-effect transistor, and method for producing the same
WO2018169024A1 (en) Field-effect transistor, method for producing same, display element, display device, and system
JP7056274B2 (ja) 電界効果型トランジスタの製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant