JP4216707B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4216707B2 JP4216707B2 JP2003431028A JP2003431028A JP4216707B2 JP 4216707 B2 JP4216707 B2 JP 4216707B2 JP 2003431028 A JP2003431028 A JP 2003431028A JP 2003431028 A JP2003431028 A JP 2003431028A JP 4216707 B2 JP4216707 B2 JP 4216707B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- region
- interface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 25
- 229910052726 zirconium Inorganic materials 0.000 claims description 16
- 229910052735 hafnium Inorganic materials 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 99
- 238000004544 sputter deposition Methods 0.000 description 18
- 230000015654 memory Effects 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 238000005121 nitriding Methods 0.000 description 10
- 229910005793 GeO 2 Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 238000003917 TEM image Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920006385 Geon Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- GXMNGLIMQIPFEB-UHFFFAOYSA-N tetraethoxygermane Chemical compound CCO[Ge](OCC)(OCC)OCC GXMNGLIMQIPFEB-UHFFFAOYSA-N 0.000 description 1
- ACOVYJCRYLWRLR-UHFFFAOYSA-N tetramethoxygermane Chemical compound CO[Ge](OC)(OC)OC ACOVYJCRYLWRLR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置およびその製造方法に関する。
半導体装置における基板として、従来からシリコン単結晶基板が用いられてきたが、電子およびホールの移動度がシリコンよりも大きい点で、ゲルマニウム基板が着目されつつある。その一方、実効的な膜厚（Ｅｆｆｅｃｔｉｖｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ、ＥＯＴ）を低減するために、トランジスターのゲート絶縁膜は、従来の熱酸化膜から高誘電体材料を含む堆積膜へ代わろうとしている。そこで、安定な高誘電体ゲート絶縁膜をゲルマニウム基板上に形成するための種々の方法が提案されている（例えば、非特許文献１参照）。これにおいては、結晶質のＨｆＯ2ゲート絶縁膜が、界面層を介して基板上に形成される。
また、Ｈｆを含有する高誘電体絶縁膜をＧｅまたはＳｉ基板上に形成する際、アモルファス化することにより、リーク電流が低減されることが開示されている（例えば、特許文献１参照）。しかしながら、高誘電率とアモルファスのリークの制御との間にはトレードオフが存在し、界面層については、その有無すら示されていない。
一般的に、低誘電率界面層が存在する場合、界面層にかかる電界が大きく、膜にかかる実効的な電界が減少してフローティング電極とコントロール電極とのカップリング比が低減されるので、界面層は存在しないことが望まれる。特に、フラッシュメモリーの場合には、絶縁膜の結晶化はリーク電流の増大、素子間の性能のバラツキ、素子の信頼性低下の原因となる。このため、界面層の有無よりも絶縁膜の結晶性が及ぼす影響のほうが大きい（例えば、非特許文献２参照）。
高誘電体絶縁膜を有するトランジスターおよびフラッシュメモリーのいずれにおいても、半導体装置の信頼性が十分に高められていないのが現状である。
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ ２００３ 特開２００３−１８８２７５号公報
東芝 山口 Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ ２００３
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ ２００３
そこで本発明は、安定した高い性能を有し、高誘電体絶縁膜を備えた半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、Ｇｅ半導体領域の上に、Ｚｒ又はＨｆ、ゲルマニウムおよび酸素を含有するアモルファス状態の絶縁膜領域を形成する工程と、前記絶縁膜領域がアモルファス状態を維持するようなＺｒ又はＨｆを含有した膜中のＧｅ含有量及び熱処理温度を選択し、界面層を消失するための熱処理を行い、前記Ｇｅ半導体領域との間に位置し、前記Ｚｒ又はＨｆの含有量が前記絶縁膜領域におけるバルク濃度未満の部分の膜厚を０．５ｎｍ以下に低減する工程とを具備することを特徴とする。
本発明の他の態様にかかる半導体装置の製造方法は、Ｚｒ又はＨｆ、および酸素を含有するアモルファス状態の絶縁膜領域と、Ｇｅ半導体領域とを接触させる工程、および、前記絶縁膜領域がアモルファス状態を維持するようなＺｒ又はＨｆを含有した膜中のＧｅ含有量及び熱処理温度を選択し、界面層を消失するための熱処理を行い、前記Ｇｅ半導体領域との間に位置し、前記Ｚｒ又はＨｆの含有量が前記絶縁膜領域におけるバルク濃度未満の部分の膜厚を０．５ｎｍ以下に低減する工程を具備することを特徴とする。
本発明によれば、安定した高い性能を有し、高誘電体絶縁膜を備えた半導体装置の製造方法が提供される。
以下、本発明の実施形態を説明する。
本発明者らは、Ｇｅ基板上への高誘電体絶縁膜の形成について鋭意検討した結果、次のような知見を得た。従来の手法によりＨｆＯ2膜のような高誘電体材料からなるゲート絶縁膜をＧｅ基板上に形成すると、Ｇｅ酸化物を主成分とする界面層が基板と絶縁膜との間に形成される。こうした界面層が存在することによって、電子やホールの移動度がシリコン基板よりも高いというＧｅ基板の効果が損なわれてしまう。したがって、高誘電体絶縁膜は、界面層を介さずに、Ｇｅ基板上に直接接して形成されることが望まれる。高誘電体絶縁膜に含有される金属（Ｚｒ，Ｈｆ等）の含有量が、Ｇｅ基板と高誘電体絶縁膜との界面において急峻に増加していれば、高誘電体絶縁膜はＧｅ基板に直接接して形成されているとみることができる。具体的には、Ｇｅ基板と高誘電体絶縁膜との界面において、Ｇｅ基板の表面から０．５ｎｍ以内の距離で、金属含有量がバルク濃度に達している場合には、Ｇｅ基板と高誘電体絶縁膜との間に界面層は存在しないということができる。
上述したような界面層は、主としてＧｅＯx（ｘは０から２）構成され、このＧｅＯxは熱的に不安定であることに着目し、本発明者らは、熱工程を行なうことによって、界面層の消失を可能とした。界面層は、例えば以下のような手法により消失させることができる。
（１）Ｇｅ半導体領域上に高誘電体膜を成膜する際の成膜時に、Ｇｅを導入する。
（２）Ｇｅ半導体領域上にＧｅまたはＧｅを含む絶縁膜を形成した後、高誘電体膜を成膜し、熱工程を課すことによって高誘電体金属を含むジャーマネイトを形成する。
（３）Ｇｅ半導体領域上に高誘電体膜を成膜した後、ＧｅまたはＧｅを含む絶縁膜を形成し、熱工程を課すことによって高誘電体金属を含むジャーマネイトを形成する。
（４）Ｇｅ半導体領域上に高誘電体膜を成膜した後、Ｇｅイオンを注入して混合させる。
ここで、Ｇｅ基板上にスパッタ法により成膜されたＺｒＯ2膜の堆積直後、および熱処理後の断面の透過型電子顕微鏡写真（Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ像：（以下ＴＥＭ像と呼称））を、図１および図２にそれぞれ示す。熱処理は、６００℃の窒素雰囲気中で約３０分間行なった。
図１の写真に示されるように、堆積直後のＺｒＯ2膜はアモルファス状であって、Ｇｅ基板との間には膜厚０．６ｎｍ程度の界面層が存在している。界面層はＧｅ酸化物を含有しており、熱処理を施すことによりＺｒＯ2膜中に取り込まれてＺｒＧｅＯ膜が形成される。その結果、図２の写真に示されるように界面層が消失する。ＴＥＭ観察から、ここで形成されたＺｒＧｅＯ膜は結晶化していることが確認された。
図３の断面図に、図２におけるＧｅ基板およびＺｒＧｅＯ膜を模式的に示す。図示するように、Ｇｅ基板１上には、結晶化したＺｒＧｅＯ膜２が直接形成されている。
参照用として、Ｓｉ基板上にスパッタ法により成膜されたＺｒＯ2膜の堆積直後、および熱処理後のＴＥＭ像を、図４および図５にそれぞれ示す。これらの写真に示されるように、熱処理前および後のいずれにおいても、Ｓｉ基板とＺｒＯ2膜との間には界面層が存在しており、熱処理後にはＺｒＯ2膜の結晶化が確認される。
図６の断面図に、図５におけるＳｉ基板およびＺｒＯ2膜を模式的に示す。図示するように、Ｓｉ基板３上には、結晶化したＺｒＯ2膜５が界面層４を介して形成されている。
このように高誘電体材料を含む絶縁膜は、熱処理工程時に結晶化してしまう。例えば、ＺｒＯ2膜は４００℃程度で結晶化し、ＺｒＳｉＯ膜などのシリケート膜は、４００〜１０００℃程度で相分離や結晶化が生じる。結晶化して絶縁膜中に結晶粒界が形成されると素子の信頼性が低下し、結晶粒界や欠陥のない完全結晶を実現するのも困難であることから、ゲート絶縁膜としてはアモルファス膜が好ましい。
Ｇｅを含有する高誘電体絶縁膜の結晶化を抑制してアモルファス膜とするには、最適な条件が存在することが本発明者らにより見出された。すなわち、高誘電率絶縁膜に含有される全陽イオン中のＧｅの含有量（例えばＧｅ／（Ｇｅ＋Ｚｒ）、Ｇｅ／（Ｇｅ＋Ｈｆ）等）と熱処理温度との組み合わせである。
ＺｒＧｅＯ膜およびＨｆＧｅＯ膜の場合についての結晶化抑制条件を、図７および図８のグラフにそれぞれ示す。試料としての膜は、所定のＧｅ含有量のＺｒＧｅＯ膜またはＨｆＧｅＯ膜をＧｅ基板上にスパッタ法により成膜し、所定温度で熱処理を施して形成した。ここでの縦軸は、不純物活性化工程、コンタクトメタル工程（例えばソース／ドレインのシリサイド工程）といった熱工程のうち、高誘電率絶縁膜に印加される最大の熱処理温度を示している。いずれのグラフにおいても、斜線部がアモルファス膜の得られる領域である。ただし、斜線部から外れた領域においても、入力ワット数やスパッタターゲットと基板との幾何学配置を変更することによって、アモルファス膜を得ることは可能である。例えば、図１のＺｒＯ2 ａｓ−ｓｐｕｔｔｅｒ試料はアモルファスである。この場合には、図１の写真に示したように、Ｇｅ基板と絶縁膜との間には０．５〜０．７ｎｍ程度の膜厚で界面層が存在する。
図７から、膜中Ｇｅ含有量および熱処理温度によって、膜の結晶性が変わることがわかる。Ｇｅがある程度の量で膜中に存在していると耐熱性が高められて、ＺｒＯ2の結晶化が抑制されるものの、過剰になるとＧｅＯ2結晶が析出される。図７に示す範囲の含有量でＧｅが膜中に含まれることによって膜の結晶化を抑制することができ、同図の縦軸に示した温度の熱工程を経た後においても、アモルファス状態を維持することが可能となる。
Ｇｅ含有量が一定の場合には、熱処理温度が上がるほど結晶化しやすく、結晶化温度はＧｅ含有量に依存することが図７からわかる。図1の系においては、ＴＥＭ膜厚の界面層とＺｒＯ2膜の相対比から膜中におけるＧｅ含有量が１５〜２０％程度であると考えると、４００℃まではアモルファスのままであるが、５００℃以上ではＺｒＯ2が結晶化してしまうためであると解釈できる。
また、図８に示されるように、ＨｆＧｅＯ膜の場合も同様の傾向を有している。
Ｇｅ基板上にスパッタ法により成膜されたＺｒＯ2膜を、５００℃および４００℃で熱処理した後のＴＥＭ像を、図９および図１０の写真にそれぞれ示す。図９の写真に示されるように、５００℃で熱処理を行なった試料は、６００℃で熱処理した場合（図２）と同様、界面層が存在しないものの結晶化している。これに対し、４００℃で熱処理を行なった場合には、図１０の写真に示されるように界面層が存在せず、しかもアモルファスである。以上の結果から、少なくとも４００℃での熱処理は界面層を消失させるのに十分な温度であることがわかる。４００℃試料と５００℃、６００℃試料との結晶性の差は、図７から理解できる。
本発明の一実施形態にかかる半導体装置は、例えば図１１に示すようなＭＩＳＦＥＴとすることができる。図示する半導体装置においては、素子分離絶縁膜１６が形成された基板１１の素子領域に、ゲート絶縁膜１２を介してゲート電極１３が配置されている。基板１１内のゲート絶縁膜１２を挟む位置には、高濃度不純物拡散領域からなるソース領域１４およびドレイン領域１５が形成され、これらによってＭＩＳトランジスター１０が構成される。ソース／ドレイン領域は、高濃度不純物領域以外に金属や基板と金属の化合物から成る所謂ショットキー接合によって形成されていてもよい。
基板１１は、ゲルマニウム半導体領域に相当し、Ｇｅ基板あるいはＳｉxＧｅ1-x基板（ｘは０から１）を用いることができる。こうした基板にＣが適量含有されていてもよく、また、絶縁膜上の基板、例えばＧｅ ｏｎ ｉｎｓｕｌａｔｏｒ（ＧＯＩ）などを用いることもできる。ゲート絶縁膜１２は、すでに説明したようなＧｅを含有する高誘電体絶縁膜から構成され、界面層を介すことなく、基板１１上に直接接して形成される。リーク電流を低減するために、ゲート絶縁膜１２はアモルファス状であることが好ましい。
ＭＩＳトランジスター１０は、ｃｏｎｖｅｎｔｉｏｎａｌ型およびｒｅｐｌａｃｅｍｅｎｔ型のいずれの方法により製造してもよい。Ｃｏｎｖｅｎｔｉｏｎａｌ型では、ゲート絶縁膜１２およびゲート電極１３を形成した後に、ソース領域１４およびドレイン領域１５が形成される。一方、ｒｅｐｌａｃｅｍｅｎｔ型では、ゲート絶縁膜１２を形成後にダミーゲート電極を形成し、ソース／ドレイン領域を形成した後、ダミーゲートを除去してゲート電極１３が形成される。ｒｅｐｌａｃｅｍｅｎｔ型に用いられる電極は、メタル電極であることが多く、メタルゲートプロセスと呼ばれることもある。このｒｅｐｌａｃｅｍｅｎｔ型の場合、さらにゲート絶縁膜もソース／ドレイン領域形成前後で異なることが多い。
本発明の実施形態にかかる半導体装置は、図１２に示すようなフラッシュメモリーとすることができる。図示する半導体装置においては、素子分離絶縁膜２８が形成された基板２１の素子領域に、トンネル酸化膜２２、フローティングゲート２３、インターポリ絶縁膜２４、およびコントロールゲート２５が順次形成されている。基板２１内のトンネル酸化膜２２を挟む位置には、高濃度不純物拡散領域からなるソース領域２６およびドレイン領域２７が形成され、これらによってフラッシュメモリー２０が構成される。
基板２１としては、Ｓｉ基板、ＳｉxＧｅ1-x基板（ｘは０から１）、あるいはＧｅ基板を用いることができる。こうした基板にＣが適量含有されていてもよく、また、絶縁膜上の基板、例えばＳｉ ｏｎ ｉｎｓｕｌａｔｏｒ（ＳＯＩ）などを用いることもできる。
インターポリ絶縁膜２４は、すでに説明したようなＧｅを含有するアモルファス状の高誘電体絶縁膜から構成され、フローティングゲート２３およびコントロールゲート２５の少なくとも一方は、インターポリ絶縁膜２４側にＧｅ半導体領域を有する。Ｇｅ半導体領域とインターポリ絶縁膜２４との間には、界面層が存在しないことが好ましい。
ＭＩＳＦＥＴ１０におけるゲート絶縁膜１２あるいはフラッシュメモリー２０におけるインターポリ絶縁膜２４を構成する高誘電体材料としては、ＺｒＯ2、ＨｆＯ2や他の高誘電体材料を用いることができる。Ｇｅを含む高誘電体絶縁膜は、例えば、Ａｌ，Ｂａ，Ｃｅ，Ｇｄ，Ｈｆ，Ｌａ，Ｍｇ，Ｐｂ，Ｐｒ，Ｓｃ，Ｓｔ，Ｔａ，Ｔｉ，Ｙ，Ｚｒ単体もしくは複合の酸化物、または酸窒化物とすることもできる。具体的には、ＡｌＧｅＯ膜、ＨｆＧｅＯ膜、ＺｒＧｅＯ膜、ＴｉＧｅＯ膜やＨｆＡｌＧｅＯ膜、ＺｒＡｌＧｅＯ膜、ＴｉＡｌＧｅＯ膜、ＨｆＺｒＧｅＯ膜、ＴｉＺｒＧｅＯ膜、ＨｆＴｉＧｅＯ膜やＡｌＧｅＯＮ膜、ＨｆＧｅＯＮ膜、ＺｒＧｅＯＮ膜、ＴｉＧｅＯＮ膜やＨｆＡｌＧｅＯＮ膜、ＺｒＡｌＧｅＯＮ膜、ＴｉＡｌＧｅＯＮ膜、ＨｆＺｒＧｅＯＮ膜、ＴｉＺｒＧｅＯＮ膜、ＨｆＴｉＧｅＯＮ膜などが挙げられる。さらに、ＢａＳｔＴｉＯ3（ＢＳＴ），ＰｂＺｒＴｉＯ3（ＰＺＴ），ＳｔＴｉＯ3（ＳＴＯ）などペロブスカイト構造の酸化物にＧｅが含有されていてもよい。
Ｇｅを含有する高誘電体絶縁膜は、例えばスパッタリング法により成膜することができる。所定のターゲットを用いて、所望のＧｅ含有量のＺｒＧｅＯ膜を基板上に直接堆積してもよく、ＺｒＯ2膜をスパッタリング法により成膜した後、イオン注入によりＧｅイオンを注入することもできる。さらに、ＺｒＯ2膜とＧｅＯ2膜とをスパッタリング法により積層してもよい。この場合には、得られた積層膜を加熱して、２つの膜を十分に混合することによりＺｒＧｅＯ膜が形成される。
あるいは、他の物理成膜方法、例えば蒸着、レーザーアブレーションや化学成膜方法、例えば化学気相堆積方法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ法、以下ＣＶＤ法と略記）や原子層堆積方法（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ法、以下ＡＬＤ法と略記）など一般的な成膜方法を用いてもよい
ＣＶＤの場合には、テトラ−ｔ−ブトキシジルコニウム（Ｚｒ（Ｏ−ｔ−Ｃ4Ｈ9）4）などＺｒ酸化物の液体ソース、テトラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3）4）、テトラエトキシゲルマニウム（Ｇｅ（ＯＣ2Ｈ5）4）などのＧｅ酸化物の液体ソースを用いたバブリング法などによって成膜可能である。Ｇｅ酸化物に関しては、ＧｅＨ4，ＧｅＣｌ4などのガスソースを用いてもよい。
ＣＶＤの場合には、テトラ−ｔ−ブトキシジルコニウム（Ｚｒ（Ｏ−ｔ−Ｃ4Ｈ9）4）などＺｒ酸化物の液体ソース、テトラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3）4）、テトラエトキシゲルマニウム（Ｇｅ（ＯＣ2Ｈ5）4）などのＧｅ酸化物の液体ソースを用いたバブリング法などによって成膜可能である。Ｇｅ酸化物に関しては、ＧｅＨ4，ＧｅＣｌ4などのガスソースを用いてもよい。
ＡＬＤの場合には、ＺｒＯ2とＧｅＯ2とを交互に堆積させる。例えば、まずＧｅ基板上にＧｅＯ2を一原子層堆積させて、次にＺｒＯ2を一原子層堆積させる（最初にＺｒＯ2を堆積し、次にＧｅＯ2を堆積させるように変更することも可能である）。さらに熱を加えて、これら二層を十分に混合する。二層の混合状態は、例えば、Ｘ線光電子分光法（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ、以下ＸＰＳと略記）を用いることによって確認することができる。熱印加前には、Ｚｒ−Ｏ−ＺｒおよびＧｅ−Ｏ−Ｇｅのそれぞれに起因した２つのピークとして、Ｏ１ｓのピークが観測される。熱印加後には、Ｚｒ−Ｏ−Ｚｒ、Ｇｅ−Ｏ−Ｇｅ、およびＺｒ−Ｏ−Ｇｅがそれぞれ統計的分布にしたがって分布することに起因し、１つの幅広のピークとしてＯ１ｓのピークが観測される。これによって、二層が十分に混合されたことを確認できる。
また、ＺｒＯ2膜表面近傍のＧｅ酸化物のピーク強度変化から、膜中にＧｅが取り込まれたことを確認できる。例えば、Ｇｅ基板上のＺｒＯ2約３ｎｍは、スパッタ成膜直後に界面層を形成していることが図１よりわかる。この膜のＧｅ ３ｄスペクトルのＸＰＳ測定結果は、図１４の“ａｓ−ｄｅｐｏ”スペクトルとなる。試料表面と検出器との成す角度（Ｔａｋｅ−ｏｆｆ ａｎｇｌｅ：以下ＴＯＡと略記）は膜表面付近の情報に敏感であるように１５°としている。Ｘ線源はＡｌ Ｋα線を用いている。
この測定条件では、“ａｓ−ｄｅｐｏ”試料のピークは、基板のＧｅ−Ｇｅ結合に由来したピークおよび界面ＧｅＯx（ｘは０から２）に由来した酸化物ピークから成る。同試料に４００℃、５００℃の窒素雰囲気熱処理を約３０分加えた後のＧｅ ３ｄスペクトルのＸＰＳ測定結果は、図１４のそれぞれ“４００℃”，“５００℃”になる。スペクトルは面積で規格化してある。“ａｓ−ｄｅｐｏ”試料と比較して、“４００℃”，および“５００℃”試料は、膜中Ｇｅ酸化物ピークが増大していることがわかる。それぞれの試料に対応するＴＥＭ像と合わせて考えると、これらの熱処理によって、膜中にＧｅが十分取り込まれていることがわかる。
ＺｒＯ2とＧｅＯ2とを交互に堆積し、熱を加えて混合する工程を適宜繰り返して、所望の膜厚のＺｒＧｅＯ膜を形成することができる。熱工程は、必ずしもその都度行なう必要はなく、ＺｒＯ2とＧｅＯ2とを交互に複数回堆積した後に、一括して熱処理を施してもよい。
Ｇｅ基板上に堆積された直後のＺｒＧｅＯ膜と基板との間には界面層が形成され、熱処理を行なうことによって、この界面層を消失させることができる。基板界面に酸化雰囲気に曝されないよう、ＺｒＧｅＯ膜表面を覆って熱処理を行なうことにより、界面層の消失を促進することができるので好ましい。例えば、Ｐｔ等の電極を電子線蒸着によりＺｒＧｅＯ膜上に形成することによって、これを達成することができる。あるいは、金属、半導体、絶縁膜等からなる熱処理用のダミー電極を用いてもよい。
Ｇｅを含有する高誘電率絶縁膜中には、窒素が含有されることが好ましい。これによって、膜の結晶化をさらに抑制して、アモルファス膜の形成を促進することができる。膜中における窒素の含有量が多すぎる場合には、ダングリングボンドを形成するおそれがあるので、窒素含有量は０〜５７．１％程度とすることが望まれる。例えばスパッタリング法により成膜する場合には、雰囲気に窒素を導入する、ＺｒＮまたはＧｅＮといったＮを含有するターゲットを用いるといった手法を採用すればよい。
あるいは、ＺｒＧｅＯ膜を成膜した後、プラズマ窒化によって膜中に窒素を導入することもできる。具体的には、室温からＧｅの融点９３８℃以下でプラズマ励起した活性な窒化種（窒素イオン、窒素ラジカルなど）を利用して熱窒化と比較して低温で窒化を行なうことができる。プラズマ窒化導入ガスとしてアンモニアを用いる場合、アンモニアの熱分解温度５００℃程度以上の温度が窒化を促進させるのに効果的であるが、合わせて水素も膜中に導入されてしまうため水素が酸化膜を還元してＧｅのダングリングボンドを増加させてしまい、膜中固定電化、界面準位、ホットエレクトロン捕獲準位を増加させてしまう。酸化工程を追加することで上記劣化を改善できる。
またさらに、ラジカル窒化、アンモニア処理や一酸化窒素（ＮＯ）処理、一酸化二窒素（Ｎ2Ｏ）処理などを施して、窒素を導入することも可能である。アンモニア処理は、４００℃からＧｅ融点９３８℃以下の減圧下でのバッチ処理型の装置またはロードロック式の枚葉装置にアンモニアガスを流すことにより行なうことができる。一酸化窒素処理、一酸化二窒素処理は、４００℃からＧｅ融点９３８℃以下の減圧下でのバッチ処理型の装置または、ロードロック式の枚葉装置にＮＯガス、Ｎ2Ｏガスを流すことにより行なうことができる。処理時間が短いが昇温速度が急峻な急速熱窒化（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ：以下ＲＴＮ）処理は、膜中窒素濃度を高めるうえで効果的である。
以下、具体例を示して本発明をさらに詳細に説明する。
（参考例１）
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、Ｇｅ／（Ｇｅ＋Ｚｒ）＝０％のＺｒＯ2膜を、約３ｎｍの膜厚でスパッタ成膜方法により堆積した。その後、５００℃の窒素雰囲気で約３０分間の熱処理を行なってゲート絶縁膜１２を形成した。
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、Ｇｅ／（Ｇｅ＋Ｚｒ）＝０％のＺｒＯ2膜を、約３ｎｍの膜厚でスパッタ成膜方法により堆積した。その後、５００℃の窒素雰囲気で約３０分間の熱処理を行なってゲート絶縁膜１２を形成した。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布をＴＥＭのＺコントラストにより観察した。その結果、Ｇｅ基板１１の表面から０．５ｎｍの距離において、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、ゲート絶縁膜１２をＴＥＭにより観察したところ、結晶化したＺｒＯ2が存在していた。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（実施例２）
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、Ｇｅ／（Ｇｅ＋Ｚｒ）＝５０％のＺｒＧｅＯ膜を、約３ｎｍの膜厚でスパッタ成膜方法により堆積した。その後、６００℃の窒素雰囲気で約３０分間の熱処理を行なってゲート絶縁膜１２を形成した。
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、Ｇｅ／（Ｇｅ＋Ｚｒ）＝５０％のＺｒＧｅＯ膜を、約３ｎｍの膜厚でスパッタ成膜方法により堆積した。その後、６００℃の窒素雰囲気で約３０分間の熱処理を行なってゲート絶縁膜１２を形成した。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布を観察した結果、Ｇｅ基板１１の表面から０．５ｎｍの距離で、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、ゲート絶縁膜１２をＴＥＭにより観察したところ、アモルファス状であった。すなわち、図１３の写真に示したように、界面層を介さずにＧｅ基板上に直接接して、アモルファス膜を形成することができた。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（実施例３）
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、ＺｒＯ2膜をスパッタ成膜方法により約３ｎｍの膜厚で堆積した。得られたＺｒＯ2膜中には、Ｇｅイオンをイオン注入した後、４００℃で３０分間の熱処理を行なって、ＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。絶縁膜を通過してＧｅ基板に到達しＧｅ基板にダメージを与え、自身も余剰Ｇｅ原子として存在してしまうＧｅ原子は、Ｇｅの融点の約１／２程度の温度（約３５０℃）以上の熱工程により基板Ｇｅを種結晶として固相成長することによって、Ｇｅ基板中に取り込まれダメージも回復する。
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、ＺｒＯ2膜をスパッタ成膜方法により約３ｎｍの膜厚で堆積した。得られたＺｒＯ2膜中には、Ｇｅイオンをイオン注入した後、４００℃で３０分間の熱処理を行なって、ＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。絶縁膜を通過してＧｅ基板に到達しＧｅ基板にダメージを与え、自身も余剰Ｇｅ原子として存在してしまうＧｅ原子は、Ｇｅの融点の約１／２程度の温度（約３５０℃）以上の熱工程により基板Ｇｅを種結晶として固相成長することによって、Ｇｅ基板中に取り込まれダメージも回復する。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布を観察した結果、Ｇｅ基板１１の表面から０．５ｎｍの距離で、Ｚｒの濃度はバルク濃度に達していた。Ｇｅ基板１１とゲート絶縁膜１２との間には界面層が存在せず、ゲート絶縁膜１２はアモルファス状であることが確認された。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（実施例４）
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、２ｎｍのＺｒＯ2膜および１ｎｍのＧｅＯ2膜を順次スパッタ法により堆積して、積層膜を形成した。得られた積層膜を、４００℃で３０分間熱処理することによりＺｒＯ2膜とＧｅＯ2膜を十分混合させて、ＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。
素子分離絶縁膜１６が形成されたＧｅ基板１１上に、２ｎｍのＺｒＯ2膜および１ｎｍのＧｅＯ2膜を順次スパッタ法により堆積して、積層膜を形成した。得られた積層膜を、４００℃で３０分間熱処理することによりＺｒＯ2膜とＧｅＯ2膜を十分混合させて、ＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布を観察した結果、Ｇｅ基板１１の表面から０．５ｎｍの距離で、Ｚｒの濃度はバルク濃度に達していた。Ｇｅ基板１１とゲート絶縁膜１２との間には界面層が存在せず、ゲート絶縁膜１２はアモルファス状であることが確認された。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（実施例５）
スパッタ成膜時の雰囲気に窒素を導入した以外は、前述の実施例２と同様にして、素子分離絶縁膜１６が形成されたＧｅ基板１１上にＺｒＧｅＯＮ膜を堆積し、ゲート絶縁膜１２を形成した。
スパッタ成膜時の雰囲気に窒素を導入した以外は、前述の実施例２と同様にして、素子分離絶縁膜１６が形成されたＧｅ基板１１上にＺｒＧｅＯＮ膜を堆積し、ゲート絶縁膜１２を形成した。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布を観察した結果、Ｇｅ基板１１の表面から０．５ｎｍの距離で、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、ゲート絶縁膜１２はアモルファス状であり、膜中には１０ａｔｏｍ％程度の窒素が含有されていた。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（実施例６）
前述の実施例２と同様の手法によりスパッタ成膜および熱処理を行なって、素子分離絶縁膜１６が形成されたＧｅ基板１１上にＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。得られたＺｒＧｅＯ膜は、プラズマ窒化を施して窒素を導入した。なお、プラズマ窒化は、室温窒素雰囲気により行なった。
前述の実施例２と同様の手法によりスパッタ成膜および熱処理を行なって、素子分離絶縁膜１６が形成されたＧｅ基板１１上にＺｒＧｅＯ膜からなるゲート絶縁膜１２を形成した。得られたＺｒＧｅＯ膜は、プラズマ窒化を施して窒素を導入した。なお、プラズマ窒化は、室温窒素雰囲気により行なった。
Ｇｅ基板１１とゲート絶縁膜１２との界面におけるＺｒの濃度分布を観察した結果、Ｇｅ基板１１の表面から０．５ｎｍの距離で、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、ゲート絶縁膜１２はアモルファス状であり、膜中には１０ａｔｏｍ％程度の窒素が含有されていた。
ゲート絶縁膜１２上に常法によりゲート電極１３を形成し、さらにソース領域１４およびドレイン領域１５をＧｅ基板１１に形成して、図１１に示すＭＩＳＦＥＴを得た。
（参考例７）
素子分離絶縁膜２８が形成されたＳｉ基板２１上に、熱酸化によりトンネル酸化膜２２を形成した。トンネル酸化膜２２上には、表面にｐｏｌｙ Ｇｅを有するＳｉＧｅからなるフローティングテート２３を堆積し、さらにＧｅ／（Ｇｅ＋Ｚｒ）＝５０％のＺｒＧｅＯ膜をスパッタ法により成膜して、インターポリ絶縁膜２４を形成した。
素子分離絶縁膜２８が形成されたＳｉ基板２１上に、熱酸化によりトンネル酸化膜２２を形成した。トンネル酸化膜２２上には、表面にｐｏｌｙ Ｇｅを有するＳｉＧｅからなるフローティングテート２３を堆積し、さらにＧｅ／（Ｇｅ＋Ｚｒ）＝５０％のＺｒＧｅＯ膜をスパッタ法により成膜して、インターポリ絶縁膜２４を形成した。
フローティングゲート２３とインターポリ絶縁膜２４との界面におけるＺｒの濃度分布を観察した結果、Ｚｒ濃度がバルク濃度に達しているのは、フローティングゲート２３の表面から１ｎｍの距離であった。すなわち、フローティングゲート２３とインターポリ絶縁膜２４との間には界面層が存在しており、インターポリ絶縁膜２４はアモルファス状であった。
インターポリ絶縁膜２４上には、ＣＶＤ法によりコントロールゲート２５を形成し、得られた積層構造に対して露光、現像、異方性エッチングを行なった。さらにソース領域２６およびドレイン領域２７をＳｉ基板２１に形成して、図１２に示すフラッシュメモリーを得た。
（実施例８）
スパッタ成膜後のＺｒＧｅＯ膜を、４００℃で３０分間熱処理した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。
スパッタ成膜後のＺｒＧｅＯ膜を、４００℃で３０分間熱処理した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。
フローティングゲート２３とインターポリ絶縁膜２４との界面におけるＺｒの濃度分布を観察した結果、フローティングゲート２３の表面から０．５ｎｍの距離において、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、インターポリト絶縁膜２４はアモルファス状であった。
（実施例９）
フローティングゲート２３上にＺｒＯ2膜をスパッタ成膜し、４００℃で３０分間熱処理してインターポリ絶縁膜２４を形成した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。
フローティングゲート２３上にＺｒＯ2膜をスパッタ成膜し、４００℃で３０分間熱処理してインターポリ絶縁膜２４を形成した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。
フローティングゲート２３とインターポリ絶縁膜２４との界面におけるＺｒの濃度分布を観察した結果、フローティングゲート２３の表面から０．５ｎｍの距離において、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、インターポリト絶縁膜２４はアモルファス状であった。
（実施例１０）
フローティングゲート２３をｐｏｌｙ Ｓｉ1-xＧｅx（ｘは０から１）に変更し、インターポリ絶縁膜２４界面にｐｏｌｙ Ｇｅを有するＳｉＧｅによりコントロールゲート２５を形成した以外は、前述の実施例９と同様の手法によりフラッシュメモリーを作製した。
フローティングゲート２３をｐｏｌｙ Ｓｉ1-xＧｅx（ｘは０から１）に変更し、インターポリ絶縁膜２４界面にｐｏｌｙ Ｇｅを有するＳｉＧｅによりコントロールゲート２５を形成した以外は、前述の実施例９と同様の手法によりフラッシュメモリーを作製した。
コントロールゲート２５とインターポリ絶縁膜２４との界面におけるＺｒの濃度分布を観察した結果、コントロールゲート２５の表面から０．５ｎｍの距離において、Ｚｒの濃度はバルク濃度に達しており、界面層が存在しないことが確認された。また、インターポリト絶縁膜２４はアモルファス状であった。
（実施例１１）
スパッタ成膜後のＺｒＧｅＯ膜成膜前にフローティングゲートをプラズマ窒化した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。フローティングゲート表面には、プラズマ窒化によりＧｅＯＮからなる界面層が約１ｎｍの膜厚で形成されている。界面層がＧｅ酸化物単独である場合と比較して、ＧｅＯＮ膜はリーク電流の観点から素子特性が良好なものとなっている。なお、フローティングゲートがＳｉＧｅの場合には、界面層はＧｅＳｉＯＮから構成される。
スパッタ成膜後のＺｒＧｅＯ膜成膜前にフローティングゲートをプラズマ窒化した以外は、前述の参考例７と同様の手法によりフラッシュメモリーを作製した。フローティングゲート表面には、プラズマ窒化によりＧｅＯＮからなる界面層が約１ｎｍの膜厚で形成されている。界面層がＧｅ酸化物単独である場合と比較して、ＧｅＯＮ膜はリーク電流の観点から素子特性が良好なものとなっている。なお、フローティングゲートがＳｉＧｅの場合には、界面層はＧｅＳｉＯＮから構成される。
１…Ｇｅ基板； ２…結晶化したＺｒＧｅＯ膜； ３…Ｓｉ基板
４…界面層； ５…結晶化したＺｒＯ2膜； １０…ＭＩＳＦＥＴ
１１…基板； １２…ゲート絶縁膜； １３…ゲート電極； １４…ソース領域
１５…ドレイン領域； １６…素子分離絶縁膜； ２０…フラッシュメモリー
２１…基板； ２２…トンネル酸化膜； ２３…フローティングゲート
２４…インターポリ絶縁膜； ２５…コントロールゲート； ２６…ソース領域
２７…ドレイン領域； ２８…素子分離絶縁膜。
４…界面層； ５…結晶化したＺｒＯ2膜； １０…ＭＩＳＦＥＴ
１１…基板； １２…ゲート絶縁膜； １３…ゲート電極； １４…ソース領域
１５…ドレイン領域； １６…素子分離絶縁膜； ２０…フラッシュメモリー
２１…基板； ２２…トンネル酸化膜； ２３…フローティングゲート
２４…インターポリ絶縁膜； ２５…コントロールゲート； ２６…ソース領域
２７…ドレイン領域； ２８…素子分離絶縁膜。
Claims (3)
- Ｇｅ半導体領域の上に、Ｚｒ又はＨｆ、ゲルマニウムおよび酸素を含有するアモルファス状態の絶縁膜領域を形成する工程と、
前記絶縁膜領域がアモルファス状態を維持するようなＺｒ又はＨｆを含有した膜中のＧｅ含有量及び熱処理温度を選択し、界面層を消失するための熱処理を行い、前記Ｇｅ半導体領域との間に位置し、前記Ｚｒ又はＨｆの含有量が前記絶縁膜領域におけるバルク濃度未満の部分の膜厚を０．５ｎｍ以下に低減する工程と
を具備することを特徴とする半導体装置の製造方法。 - Ｚｒ又はＨｆ、および酸素を含有するアモルファス状態の絶縁膜領域と、Ｇｅ半導体領域とを接触させる工程、および
前記絶縁膜領域がアモルファス状態を維持するようなＺｒ又はＨｆを含有した膜中のＧｅ含有量及び熱処理温度を選択し、界面層を消失するための熱処理を行い、前記Ｇｅ半導体領域との間に位置し、前記Ｚｒ又はＨｆの含有量が前記絶縁膜領域におけるバルク濃度未満の部分の膜厚を０．５ｎｍ以下に低減する工程
を具備することを特徴とする半導体装置の製造方法。 - 前記絶縁膜領域に窒素を添加する工程をさらに具備することを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003431028A JP4216707B2 (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法 |
| US11/011,044 US20050142769A1 (en) | 2003-12-25 | 2004-12-15 | Semiconductor device and method for manufacturing the same |
| US12/137,929 US20080258264A1 (en) | 2003-12-25 | 2008-06-12 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003431028A JP4216707B2 (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191293A JP2005191293A (ja) | 2005-07-14 |
| JP4216707B2 true JP4216707B2 (ja) | 2009-01-28 |
Family
ID=34697639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003431028A Expired - Fee Related JP4216707B2 (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20050142769A1 (ja) |
| JP (1) | JP4216707B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9780172B2 (en) | 2014-01-06 | 2017-10-03 | Industry-Academic Cooperation Foundation, Yonsei University | Method of removing oxide from substrate and method of manufacturing semiconductor device using the same |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033956B1 (en) * | 2004-11-01 | 2006-04-25 | Promos Technologies, Inc. | Semiconductor memory devices and methods for making the same |
| JP2007005534A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体装置 |
| EP1818989A3 (en) | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| JP5222478B2 (ja) * | 2006-02-10 | 2013-06-26 | 株式会社半導体エネルギー研究所 | 不揮発性半導体記憶装置の作製方法 |
| US8629490B2 (en) * | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
| JP4524698B2 (ja) | 2006-10-26 | 2010-08-18 | エルピーダメモリ株式会社 | 容量素子を有する半導体装置及びその製造方法 |
| JP2009054881A (ja) * | 2007-08-28 | 2009-03-12 | Handotai Rikougaku Kenkyu Center:Kk | Ｇｅチャネル素子およびＧｅチャネル素子の製造方法 |
| JP4768788B2 (ja) * | 2008-09-12 | 2011-09-07 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2010070788A (ja) * | 2008-09-17 | 2010-04-02 | Tokyo Electron Ltd | 基板処理方法 |
| US8124513B2 (en) | 2009-03-18 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Germanium field effect transistors and fabrication thereof |
| JP5633346B2 (ja) * | 2009-12-25 | 2014-12-03 | 株式会社リコー | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
| JP5899615B2 (ja) * | 2010-03-18 | 2016-04-06 | 株式会社リコー | 絶縁膜の製造方法及び半導体装置の製造方法 |
| EP2517255B1 (en) | 2009-12-25 | 2019-07-03 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| WO2012147983A1 (ja) * | 2011-04-28 | 2012-11-01 | キヤノン株式会社 | 帯電部材、帯電部材の製造方法、電子写真装置およびプロセスカートリッジ |
| JP2013214553A (ja) * | 2012-03-30 | 2013-10-17 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| KR101677968B1 (ko) * | 2012-08-24 | 2016-11-21 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 게르마늄 층 상에 산화 게르마늄을 포함하는 막을 구비하는 반도체 구조 및 그 제조방법 |
| TWI566417B (zh) * | 2015-12-04 | 2017-01-11 | 財團法人工業技術研究院 | ｐ型金屬氧化物半導體材料與電晶體 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4602192A (en) * | 1983-03-31 | 1986-07-22 | Matsushita Electric Industrial Co., Ltd. | Thin film integrated device |
| EP0571692B1 (en) * | 1992-05-27 | 1998-07-22 | STMicroelectronics S.r.l. | EPROM cell with a readily scalable down interpoly dielectric |
| US5594263A (en) * | 1993-03-26 | 1997-01-14 | Uop | Semiconductor device containing a semiconducting crystalline nanoporous material |
| US5828131A (en) * | 1993-10-29 | 1998-10-27 | International Business Machines Corporation | Low temperature formation of low resistivity titanium silicide |
| US5847427A (en) * | 1995-12-21 | 1998-12-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks |
| US6188120B1 (en) * | 1997-02-24 | 2001-02-13 | International Business Machines Corporation | Method and materials for through-mask electroplating and selective base removal |
| US6060406A (en) * | 1998-05-28 | 2000-05-09 | Lucent Technologies Inc. | MOS transistors with improved gate dielectrics |
| JP2000208508A (ja) * | 1999-01-13 | 2000-07-28 | Texas Instr Inc <Ti> | 珪酸塩高誘電率材料の真空蒸着 |
| US6437392B1 (en) * | 1999-12-08 | 2002-08-20 | Agere Systems Optoelectronics Guardian Corp. | Article comprising a dielectric material of ZR-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same |
| FR2820870B1 (fr) * | 2001-02-12 | 2003-11-21 | Rigiflex Internat | Support d'affichage destine a etre mis en place dans un dispositif deroulant |
| DE10121132A1 (de) * | 2001-04-30 | 2002-10-31 | Infineon Technologies Ag | Verfahren zum Erzeugen einer metallischen oder metallhaltigen Schicht unter Verwendung eines Präkursors auf einer silizium- oder germaniumhaltigen Schicht, insbesondere eines elektronischen Bauelements |
| US6455890B1 (en) * | 2001-09-05 | 2002-09-24 | Macronix International Co., Ltd. | Structure of fabricating high gate performance for NROM technology |
| JP4034627B2 (ja) * | 2001-09-28 | 2008-01-16 | テキサス インスツルメンツ インコーポレイテツド | 集積回路及びその製造方法 |
| US6642573B1 (en) * | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
| US7442415B2 (en) * | 2003-04-11 | 2008-10-28 | Sharp Laboratories Of America, Inc. | Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films |
| US6835662B1 (en) * | 2003-07-14 | 2004-12-28 | Advanced Micro Devices, Inc. | Partially de-coupled core and periphery gate module process |
-
2003
- 2003-12-25 JP JP2003431028A patent/JP4216707B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-15 US US11/011,044 patent/US20050142769A1/en not_active Abandoned
-
2008
- 2008-06-12 US US12/137,929 patent/US20080258264A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9780172B2 (en) | 2014-01-06 | 2017-10-03 | Industry-Academic Cooperation Foundation, Yonsei University | Method of removing oxide from substrate and method of manufacturing semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005191293A (ja) | 2005-07-14 |
| US20050142769A1 (en) | 2005-06-30 |
| US20080258264A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4216707B2 (ja) | 半導体装置の製造方法 | |
| US6852645B2 (en) | High temperature interface layer growth for high-k gate dielectric | |
| US7282773B2 (en) | Semiconductor device with high-k dielectric layer | |
| US7138680B2 (en) | Memory device with floating gate stack | |
| US6803275B1 (en) | ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices | |
| TW200926293A (en) | Lanthanide dielectric with controlled interfaces | |
| JP4544737B2 (ja) | フラッシュメモリのゲート電極製造方法 | |
| TWI512979B (zh) | 含氧阻障層的金屬閘極堆疊的場效電晶體裝置 | |
| US7115533B2 (en) | Semiconductor device manufacturing method | |
| JP4521327B2 (ja) | 半導体装置の製造方法 | |
| JP2009060102A (ja) | アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法 | |
| JP4277268B2 (ja) | 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法 | |
| WO2002073696A1 (fr) | Procede pour fabriquer un dispositif semi-conducteur a circuit integre | |
| US20190393097A1 (en) | Method for forming a nanowire device | |
| US7465618B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3776889B2 (ja) | 半導体装置およびその製造方法 | |
| EP0258394A1 (en) | METHOD FOR THE PRODUCTION OF SOLID BODIES DEVICES WITH THIN DIALECTRIC LAYERS. | |
| JP2007053392A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
| JP2009055030A (ja) | 結晶質アルミニウム酸化物層のエネルギーバンドギャップを高める方法及びエネルギーバンドギャップの高い結晶質アルミニウム酸化物層を備える電荷トラップメモリ素子の製造方法 | |
| JP2008091555A (ja) | 半導体装置およびその製造方法 | |
| JP2004172178A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005183422A (ja) | 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置 | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2010199294A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |