TWI512979B - 含氧阻障層的金屬閘極堆疊的場效電晶體裝置 - Google Patents

含氧阻障層的金屬閘極堆疊的場效電晶體裝置 Download PDF

Info

Publication number
TWI512979B
TWI512979B TW100100289A TW100100289A TWI512979B TW I512979 B TWI512979 B TW I512979B TW 100100289 A TW100100289 A TW 100100289A TW 100100289 A TW100100289 A TW 100100289A TW I512979 B TWI512979 B TW I512979B
Authority
TW
Taiwan
Prior art keywords
layer
oxygen barrier
gate stack
nitride
tantalum
Prior art date
Application number
TW100100289A
Other languages
English (en)
Other versions
TW201143094A (en
Inventor
Praneet Adusumilli
Alessandro Callegari
Josephine B Chang
Changhwan Choi
Martin M Frank
Michael A Guillorn
Vijay Narayanan
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201143094A publication Critical patent/TW201143094A/zh
Application granted granted Critical
Publication of TWI512979B publication Critical patent/TWI512979B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

含氧阻障層的金屬閘極堆疊的場效電晶體裝置
本發明概與半導體結構與製造方法有關,更特別是與金屬閘極技術中具有導電氧阻障層的場效電晶體(FET,Field-Effect Transistor)結構有關,且最特別是與金屬閘極技術中具有導電氧阻障層的高介電常數(高K值)中的FET結構有關。
在半導體裝置領域中,已知可形成具有閘極、源極與汲極之FET。一般而言,閘極是藉由在矽基板上沉積一層二氧化矽(SiO2 )或氮氧化矽(SiON)作為閘極絕緣層、然後在閘極絕緣層上沉積一多晶矽層(poly-crystalline silicon)作為閘極電極層而形成。接著蝕刻閘極電極層(或者是閘極絕緣層)而形成適當形狀之閘極。
以二氧化矽與氮氧化矽作為閘極氧化物、並以多晶矽作為閘極電極係已成為FET之標準材料。由於電晶體在尺寸上已漸減小,二氧化矽閘極介電質的厚度也必須同時穩定地減小,以維持FET通道之良好靜電控制。然而,隨著二氧化矽的薄化,也會產生因穿隧通過二氧化矽所致的洩漏電流的問題。
為進一步降低FET尺寸,更先進的技術處理係使用高K值介電材料作為閘極介電層,同時以金屬(而非多晶矽)作為閘極電極。這種裝置係稱為高K值/金屬閘極(HKMG,high-K/metal gate)之FET。高K值閘極介電層一般係沉積在矽基板上(可存在非必要之介面層,例如二氧化矽或氮氧化矽),且在高K值閘極介電層上係形成有一金屬閘極電極。以高K值材料來取代二氧化矽介電質係可降低上述洩漏效應,同時增進通道之靜電控制。
本發明之發明人已經認同,在金屬閘極FET結構(特別是關於高k值者)中,在摻質活化退火程序中,會在高k值介電質/矽介面處產生二氧化矽(SiO2 )之無用再成長。這種二氧化矽之形成會衰化(增加)電容等效厚度(CET,Capacitance Equivalent Thickness)與等效氧化物厚度(EOT),二氧化矽的再成長係導因於閘極堆疊中的氧擴散。
對於以最小量之無用SiO2 形成之製造低電阻金屬閘極/高K值FET的所有習知解決方式係涉及了在活化退火程序期間原位之矽蓋層。
有需要在摻質活化退火程序(亦即,在所謂的「閘極優先」整合方式)中製造具有不含任何矽層之金屬閘極電極的FET(「完全金屬閘極」)。這種金屬閘極/高K值整合係高度被需要,因其例如可產生自對準之源極-汲極接點、降低變異性、同時持續進行間距調整。
因此,本發明已提出一種閘極堆疊中之傳導性、非矽之氧阻障以控制氧的擴散。
此外,發明人已解決閘極線電阻的問題。為了解決此問題,本發明之發明人係已提出一種包含傳導性非矽之氧阻障與低電阻金屬層之閘極堆疊。
根據本發明之第一態樣,上述與下述之本發明的各種優點與目的係藉由提供一場效電晶體裝置而實現,其包含一半導體基板、一閘極堆疊,該閘極堆疊包含一閘極介電層,其覆蓋於該半導體基板上;一導電氧阻障層,其覆蓋於該閘極介電層上;以及一低電阻金屬層,其覆蓋於該氧阻障層上,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%。該場效電晶體裝置更包含一間隔物,其與該閘極堆疊相鄰且與該閘極堆疊直接接觸。
根據本發明之第二態樣,係提供一種場效電晶體裝置,其包含一半導體基板、覆蓋於該半導體基板上之一高介電常數閘極介電層、覆蓋於高介電常數閘極介電層上之一金屬閘極層、以及覆蓋於該金屬閘極層上之氮化鉿氧阻障層。
根據本發明之一第三態樣,係提供一種用於製造一場效電晶體裝置的方法,其包含以下步驟:在一半導體基板上形成一閘極堆疊並進行摻質退火程序。閘極堆疊之形成包含以下步驟:在半導體基板上形成閘極介電層,在閘極介電層上形成一導電氧阻障層,在氧阻障層上形成低電阻層,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%。
根據本發明之第四態樣,係提供了一種用於製造一場效電晶體裝置的方法,其包含在一半導體基板上形成一閘極堆疊並進行摻質活化退火程序。閘極堆疊之形成包含以下步驟:在半導體基板上形成一高介電常數閘極介電層,且在閘極介電層上形成一導電氧阻障層,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%。
現即詳細參照圖式,特別是參照圖1,其繪示了具有氧阻障之閘極堆疊的第一具體實施例100。如圖1所示,半導體基板102具有一閘極堆疊104,製成半導體基板102之半導體材料可為任何半導體材料,包含但不限於矽、矽鍺、鍺、III-V族化合物半導體、或II-VI族化合物半導體。本發明可實施於絕緣體上覆矽(SOI,silicon-on-insulator)與散裝半導體(bulk semiconductor)技術。
閘極堆疊104包含數層材料層,包含一閘極介電層106、一導電氧阻障層110與一低電阻金屬層112。閘極介電層106係類似於二氧化矽或氮氧化矽之一介電層,但其較佳為高K值介電層,亦即具有比二氧化矽更高之介電常數的介電層,包含至少一種金屬元素,例如氧化鉿(HfO2 )、氧化鋯(ZrO2 )、氧化鋁(Al2 O3 )、矽酸鉿(HfSiO)、氮化矽酸鉿(HfSiON)、氮氧化鉿(HfOx Ny )、氧化鑭(La2 O3 )、鋁酸鑭(LaAlO3 )、矽酸鋯(ZrSiOx ),以及介電常數高於二氧化矽(SiO2 :介電常數為3.9)之任何其他介電材料。高K值介電層包含兩層以上的次層。高K值層106應具有大略10至40埃(angstrom)之厚度。
適合作為導電氧阻障層110之材料的部分實例包含(僅為說明而非限制之用)氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)、氮化鉭矽(TaSiN)、氮化鈦矽(TiSiN)、鉿(Hf)、鋯(Zr)、矽化鉿(HfSix )、矽化鋯(ZrSix )、矽化鈦(TiSix )、鈮摻雜矽化鈦、矽化鎢(WSix )、氮化鉿(HfN)、氮化鉿矽(HfSiN)、氮化鋯(ZrN)與氮化鈦鉿(TiHfN)。氧阻障層110應可抵擋超過攝氏950度之溫度且為傳導性,以具有低於1000μohm-cm(微歐姆-公分(microohm-centimeter))之電阻率。導電氧阻障層之厚度一般為10至300埃。
在導電氧阻障層110的頂部上係形成一低電阻金屬層112,其較佳係具有低於50ohm/sq之薄片電阻,且較佳是低於15ohm/sq。適合作為低電阻金屬層112之材料的某些實例包含但不限於鎢(W)、銅(Cu)、鉭(Ta)、鈦(Ti)、鈮、矽化鈦、矽化鎳、矽化鈷、矽化鎳鉑、鋁化鈦(Tix Aly )、鋁化鉭(Tax Aly )與其混合物。最佳為,低電阻金屬層112包含鎢或鉭。低電阻金屬層112的厚度一般為50至800埃。
在介電層106與導電氧阻障層110之間需要包含一非必要之傳導層108,適合作為非必要之傳導層108的材料之某些實例包含但不限於氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦矽(TiSiN)、氮化鉭矽(TaSiN)、碳化鈦(TiC)、碳化鉭(TaC或Ta2 C)、以及其組合。非必要之傳導層108之厚度一般係10至100埃。
在矽基板102上也可存在二氧化矽(SiO2 )或氮氧化矽薄層(一般小於15埃之厚度)114。二氧化矽或氮氧化矽薄層114係熱處理之結果,無論是在加入閘極堆疊104前或後。本發明藉由在閘極堆疊104中併入一導電氧阻障層110而試圖避免增加二氧化矽或氮氧化矽的薄層114,以延遲氧擴散至二氧化矽或氮氧化矽的薄層114中。若閘極介電層106為二氧化矽或氮氧化矽,則閘極介電層106的厚度即包含二氧化矽或氮氧化矽薄層114的厚度。
閘極堆疊104進一步包含絕緣氧化物或氮化物化合物之間隔物120,例如SiO2 、Si3 N4 、Al2 O3 、HfO2 、ZrO2 、或其混合物、或其多層,其中間隔物120最佳係與閘極堆疊104的所有層體直接接觸。
最佳為,閘極堆疊104並不包含閘極堆疊104中具有之矽、鍺或矽鍺組合物的原子百分比高於90%之任何層體。
現參照圖2,其繪示了具有氧阻障之閘極堆疊的第二具體實施例200。在第二具體實施例200中,基板202係類似於圖1所示之基板102,其具有一閘極堆疊204。閘極堆疊204包含一閘極介電層206,其最佳是與圖1中閘極介電層106類似的高K值介電層。在閘極介電層206的頂部上是與圖1中導電氧阻障層110類似的導電氧阻障層210。閘極堆疊204更包含一低電阻金屬層212,其類似於圖1中的低電阻金屬層112。閘極堆疊204另包含一蓋層216以於進一步處理閘極堆疊204與基板202時保護閘極堆疊204。如果需要的話,稍後即可移除蓋層216,即在執行了某些處理步驟之後。蓋層216應由低電阻材料所製成,例如氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦矽(TiSiN)、氮化鉭矽(TaSiN)、碳化鈦(TiC)、碳化鉭(TaC、Ta2 C)、氮化鎢(WN)與其組合,且一般應具有10至100埃之厚度。此外,在閘極介電層206與導電氧阻障層210之間可插置有非必要之傳導層208;非必要之導電層208係類似於圖1之非必要傳導層108。
具有導電氧阻障層之閘極堆疊的第二具體實施例200之基板202、閘極介電層206、非必要之傳導層208、導電氧阻障層210與低電阻金屬層212係由與具氧阻障層之閘極堆疊的第一具體實施例100的閘極介電層106、非必要傳導層108、導電氧阻障層110與低電阻金屬層112相同之材料與厚度所製成。
閘極堆疊204更包含二氧化矽薄層214(小於15埃的厚度),如先前在圖1中所描述者。本發明藉由在閘極堆疊204中併入一導電氧阻障層210而試圖避免增加二氧化矽薄層214,以延遲氧擴散至二氧化矽薄層214中。
閘極堆疊204進一步包含絕緣氧化物或氮化物化合物之間隔物220,例如SiO2 、Si3 N4 、Al2 O3 、HfO2 、ZrO2 、或其混合物、或其多層,其中間隔物220最佳係與閘極堆疊204的所有層體直接接觸。
最佳為,閘極堆疊204並不包含閘極堆疊204中具有之矽、鍺或矽鍺組合物的原子百分比高於90%之任何層體。
現參照圖3,其繪示了具氧阻障之閘極堆疊的第三具體實施例300。基板302與圖1中的基板102相同,閘極堆疊304包含一介電層306、非必要之傳導層308、傳導氧阻障層310與低電阻金屬層312,其與圖1中閘極堆疊104的介電層106、非必要之傳導層108、傳導氧阻障層110與低電阻金屬層112相同。
進一步如圖3所示,第三具體實施例300包含一封裝層318,其位於閘極堆疊304的頂部上;也包含由絕緣氧化物或氮化物化合物所組成之間隔物320,例如SiO2 、Si3 N4 、Al2 O3 、HfO2 、ZrO2 、或其混合物、或其多層,其中間隔物320最佳係與閘極堆疊304的所有層體直接接觸。封裝層318與間隔物320的組合實質上封裝閘極堆疊。封裝層318係由絕緣化合物製成,像是例如氮化矽(Si3 N4 )、氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、或氧化鋯(ZrO2 ),且具有10至500埃之厚度。封裝層318係由與間隔物320相同之材料所製成,或可由不同材料所製成。封裝層318係於接觸閘極線路之後續處理程序中部分或完全移除。舉例而言,封裝層318係於一後續步驟中開啟,以與閘極線路接觸。封裝層318的特別優點是可作為自對準源極/汲極接點之啟動者。在此例中,封裝層較佳為包含一種在暴露至蝕刻程序以形成源極-汲極接點孔洞時可呈現低蝕刻速率之材料。
閘極堆疊304進一步包含二氧化矽薄層314(小於15埃的厚度),如先前圖1中所述者。本發明藉由在閘極堆疊304中併入一導電氧阻障層310而試圖避免增加二氧化矽薄層314,以延遲氧擴散至二氧化矽薄層314中。
最佳為,閘極堆疊304並不包含閘極堆疊304中具有之矽、鍺或矽鍺組合物的原子百分比高於90%之任何層體。
現參照圖4,其繪示了具氧阻障之閘極堆疊的第四具體實施例400。基板402與圖1中的基板102相同。閘極堆疊404包含高K值閘極介電層406、傳導層408與導電氧阻障層410。閘極介電層406係由與圖1之閘極介電層106相同材料與厚度所製成。傳導層408係選自下列之材料(但不限於下列材料):氮化鈦、碳化鈦、氮化鉭與碳化鉭及其混合物。傳導層408具有10至200埃之厚度。導電氧阻障層410最佳為氮化鉿(HfN),且具有約100埃之厚度。已經發現氮化鉿對於高K值介電質而言是一種非常有效的氧移除劑,因而可避免二氧化矽下層的再成長。氮化鉿因而可作為一種氧沈降(oxygen sink)或阻障,以避免二氧化矽再成長。在高溫(攝氏1000度)下仍穩定之其他金屬化合物(例如氮化鈦/碳化鈦、或氮化鉭/碳化鉭)並不作為氧沈降或阻障,因此二氧化矽會在高溫下再成長。
閘極堆疊404進一步包含二氧化矽薄層414(小於15埃的厚度),如先前在圖1中所描述者。本發明藉由在閘極堆疊404中併入氮化鉿導電氧阻障層410而試圖避免增加二氧化矽薄層414,以延遲氧擴散至二氧化矽薄層414中。
閘極堆疊404進一步包含絕緣氧化物或氮化物化合物之間隔物420,例如SiO2 、Si3 N4 、Al2 O3 、HfO2 、ZrO2 、或其混合物、或其多層,其中間隔物420最佳係與閘極堆疊404的所有層體直接接觸。
最佳為,閘極堆疊404並不包含閘極堆疊404中具有之矽、鍺或矽鍺組合物的原子百分比高於90%之任何層體。
現參照圖5,其繪示了具氧阻障之閘極堆疊的第五具體實施例500。基板502與圖1中的基板102相同。閘極堆疊504包含高K值介電層506、傳導層508與氮化鉿導電氧阻障層510;其與圖4中閘極堆疊404的高K值介電層406、傳導層408和氮化鉿傳導氧阻障層410相同。此外,第五具體實施例500更包含一傳導層522,其係選自下列之材料(但不限於下列材料):氮化鈦、碳化鈦、氮化鉭與碳化鉭及其組合。傳導層520的目的在於避免氮化鉿傳導氧阻障層510在後續處理期間氧化。
閘極堆疊504進一步包含二氧化矽薄層514(小於15埃的厚度),如先前在圖1中所描述者。本發明藉由在閘極堆疊504中併入氮化鉿導電氧阻障層510而試圖避免增加二氧化矽薄層514,以延遲氧擴散至二氧化矽薄層514中。
閘極堆疊504進一步包含絕緣氧化物或氮化物化合物之間隔物520,例如SiO2 、Si3 N4 、Al2 O3 、HfO2 、ZrO2 、或其混合物、或其多層,其中間隔物520最佳係與閘極堆疊504的所有層體直接接觸。
最佳為,閘極堆疊504並不包含並閘極堆疊504中具有之矽、鍺或矽鍺組合物的原子百分比高於90%之任何層體。
轉參圖6與圖7,現將說明本發明之方法。先參照圖6,先取得一場效電晶體之半導體基板,如方塊610中所示。在半導體基板上製造具有導電氧阻障層之閘極堆疊,如方塊620所示。接著,對整個半導體基板與閘極堆疊結構進行摻質活化退火程序,如方塊630。摻質活化退火程序是一種在超過攝氏950度的溫度下進行之退火程序。在摻質活化退火程序期間,導電氧阻障層係使無用之介面二氧化矽之形成(亦即層體114、214、314、414、514)達最小。
現參圖7,以下將更詳細說明閘極堆疊的形成。閘極介電層係先形成在半導體基板上,如方塊710。最佳為,閘極介電層包含上述之高K值介電材料。在閘極介電層上方形成一導電氧阻障層,如方塊730所示。在一較佳具體實施例中,在閘極介電層與導電氧阻障層之間係形成一傳導材料層,如方塊720所示。在一較佳具體實施例中,如方塊740所示,在導電氧阻障層上方形成一低電阻金屬層。在另一較佳具體實施例中,係於低電阻金屬層上方形成一導電性蓋層,如方塊750所示。在又一較佳具體實施例中,在低電阻金屬層上方形成一封裝層760。在另一較佳具體實施例中,係形成間隔物,其較佳為與閘極堆疊層的所有層體直接接觸,如方塊770所示。接著對因而形成在半導體基板上的閘極堆疊進行上述活化退火程序,如方塊780所示。之後,裝置處理繼續進行,如方塊790。
圖1至圖5之閘極堆疊104、204、304、404、504係藉由傳統沉積與圖樣化方法而產生。根據傳統方式來製備基板102、202、302、402、502,接著藉由傳統方法來沉積閘極介電層106、206、306、406、506,例如金屬氧化物化學氣相沉積(MOCVD,metal oxide chemical vapor deposition)、濺鍍、化學氣相沉積(CVD,chemical vapor deposition)或原子層沉積(ALD,atomic layer deposition)。非必要之傳導層108、208、308(圖1至圖3)或傳導金屬層408、508(圖4至圖5)係藉由例如濺鍍、CVD、物理氣相沉積(PVD,physical vapor deposition)或ALD而沉積。導電氧阻障層110、210、310、410、510也是藉由例如濺鍍、CVD、MOCVD或ALD而沉積。在圖1至圖3之具體實施例中,低電阻金屬層112、212、312係藉由例如濺鍍、CVD、PVD或ALD所沉積。在圖2之具體實施例中,蓋層216係藉由例如濺鍍、CVD、PVD或ALD所沉積。在圖3之具體實施例中,封裝層318係藉由例如濺鍍、CVD、PVD或ALD所沉積。在圖5之具體實施例中,傳導層522係在沉積氮化鉿氧阻障層之後、在不破壞真空下藉由例如濺鍍、CVD、PVD或ALD所沉積。
在沉積了上述各層之後,沉積層之堆疊係經傳統半導體處理技術而加以圖樣化與蝕刻,並藉由傳統半導體處理技術來加入間隔物120、220、320、420、520,以形成如圖1至圖5所示之閘極堆疊104、204、304、404、504。然後,對各種具體實施例100、200、300、400、500進行傳統半導體處理技術,以將每一個具體實施例100、200、300、400、500完成為半導體結構。
實施例
實施例1:
第一樣品係製造於一矽晶圓上,其具有之層體為:二氧化矽介面層(0.9nm)、HfSiOx (矽原子百分率30%)高K值閘極介電質(1.7nm)、TiN(6.4nm)、HfN(9.5nm)、與TaC(12nm)。第二樣品係製於一矽晶圓上,其具有相同的二氧化矽介面層(0.9nm)與HfSiOx (1.7nm)高K值介電質和TiN(0.64nm)。每一個樣品都加熱到攝氏1000度達5秒,以模擬活化退火程序。
每一個樣品係切截面並予以檢視。第一樣品的電容等效厚度(CET)為1.45nm,而第二樣品之CET為1.9nm。第一樣品的CET數值較低,且其金屬介面較明顯,其表示無二氧化矽之再成長,而第二樣品則呈現出二氧化矽之再成長。
實施例2:
第一樣品係製造於一矽晶圓上,其具有二氧化矽介面層(5-10埃)、HfSiON高K值閘極介電層(20埃)、非必要之TiN傳導金屬層(75埃)、TaAlN氧阻障(100埃)、W低電阻金屬層(125埃)、以及Si3 N4 蓋層(200埃)。一第二樣品係製於含HfSiON高K值閘極介電層(20埃)、非必要之TiN傳導金屬層(75埃)、W低電阻金屬層(125埃)、以及Si3 N4 蓋層(200埃)之矽晶圓上。在第二樣品中並無導電氧阻障層。兩個樣品的製造包含在TaAlN與W沉積之間、和在W與Si3 N4 沉積之間之空氣暴露,其會使氧併入TaAlN與W層體中。兩個樣品都加熱到攝氏1000度達5秒,以模擬活化退火程序。
測試樣品的薄片電阻。在加熱之後,第一樣品之「沉積」薄片電阻係為11至13ohm/sq,薄片電阻高於所需之9至10ohm/sq。穿透式電子顯微鏡證實了在鎢層中有低密度之晶界。在加熱之後,第二樣品的薄片電阻係低於所需之20至40ohm/sq;穿透式電子顯微鏡證實在鎢層中有較高密度的晶界存在,其可能導致了較高的薄片電阻。在第一與第二樣品上所觀察到的所有薄片電阻值都低於不含W之類似堆疊的薄片電阻,其代表在層體中的傳導率是由W所主導。這些結果顯示TaAlN層體藉由形成較大的W晶粒而對於W薄片電阻的有利影響。
此外,兩個樣品的閘極堆疊電容值皆經測量。第一個樣品具有高於第二個樣品之電容值。穿透式電子顯微鏡證實了在第二個樣品中有較厚的介面SiO2 介面層,其說明了電容值的差異。這些結果表示在無TaAlN氧阻障下,加熱第二個樣品之後會導致SiO2 介面層之不良增加。
該領域技術人士應知在本發明之教示下,對本發明所進行、不超過上述具體實施例之諸多修飾皆不背離本發明之精神。因此,這些修飾例應視為在單由如附申請專利範圍所限制之發明範疇內。
100...第一具體實施例
102...半導體基板
104...閘極堆疊
106...閘極介電層
106...高K值層
108...非必要傳導層
110...導電氧阻障層
112...低電阻金屬層
114...薄層
120...間隔物
200...第二具體實施例
202...基板
204...閘極堆疊
206...閘極介電層
208...非必要傳導層
210...導電氧阻障層
212...低電阻金屬層
214...薄層
216...蓋層
220...間隔物
300...第三具體實施例
302...基板
304...閘極堆疊
306...閘極介電層
308...非必要傳導層
310...導電氧阻障層
312...低電阻金屬層
314...薄層
318...封裝層
320...間隔物
400...第四具體實施例
402...基板
404...閘極堆疊
406...高K值閘極介電層
408...傳導層
410...導電氧阻障層
414...薄層
420...間隔物
500...第五具體實施例
502...基板
504...閘極堆疊
506...高K值介電層
508...傳導層
510...氮化鉿導電氧阻障層
514...薄層
520...間隔物
522...傳導層
610-630...方塊
760...封裝層
710-750...方塊
770-790...方塊
本發明之特徵是新穎的,且本發明之元件特性係特別載於如附申請專利範圍中;圖式係僅為說明之用,且並未以實際尺寸加以繪製。然而,本發明本身(包括架構與運作方法)都可經由參照詳細說明與如附圖式而被詳細了解,其中:
圖1係本發明第一具體實施例之截面圖,其繪示了一種半導體裝置之閘極堆疊,其具有一導電氧阻障層。
圖2為本發明第二具體實施例之截面圖,其繪示了一種半導體裝置之閘極堆疊,其具有一導電氧阻障層。
圖3為本發明第三具體實施例之截面圖,其繪示了一種半導體裝置之閘極堆疊,其具有一導電氧阻障層。
圖4為本發明第四具體實施例之截面圖,其繪示了一種半導體裝置之閘極堆疊,其具有一導電氧阻障層。
圖5為本發明一第五具體實施例之截面圖,其繪示了一種半導體裝置之閘極堆疊,其具有一導電氧阻障層。
圖6為一流程圖,其說明了本發明之FET裝置之製造方法的概述。
圖7為一詳細流程圖,其說明了本發明之FET裝置的閘極堆疊之製造方法。
500...第五具體實施例
502...基板
504...閘極堆疊
506...高K值介電層
508...傳導層
510...氮化鉿導電氧阻障層
514...薄層
520...間隔物
522...傳導層

Claims (16)

  1. 一種場效電晶體裝置,其包含:一半導體基板;一閘極堆疊,包含:一閘極介電層,其覆蓋於該半導體基板上;一導電氧阻障層,其覆蓋於該閘極介電層上;一低電阻金屬層,其覆蓋於該氧阻障層上,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%;以及一傳導材料層,其位於該閘極介電層與該氧阻障層之間;一間隔物,其與該閘極堆疊相鄰且與該閘極堆疊的每一層直接接觸;以及一封裝層於該閘極介電層的一頂部上並與該低電阻金屬層相接觸,該封裝層與該間隔物相鄰並直接接觸。
  2. 如申請專利範圍第1項之場效電晶體裝置,其中該閘極介電層係一高介電常數之閘極介電層。
  3. 如申請專利範圍第1項之場效電晶體裝置,其中該低電阻金屬層係選自由鎢(W)或鉭(Ta)所組成之群組。
  4. 如申請專利範圍第1項之場效電晶體裝置,其中該傳導材料層係選自由氮化鈦、氮化鉭、氮化鈦矽、氮化鉭矽、碳化鈦、碳化鉭與其組合所組成之群組。
  5. 如申請專利範圍第1項之場效電晶體裝置,其中該封裝層係選自由氮化矽、氧化鋁、氧化鉿與氧化鋯所組成之群組。
  6. 如申請專利範圍第1項之場效電晶體裝置,其中該氧阻障層係選自由氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)、氮化鉭矽(TaSiN)、氮化鈦矽(TiSiN)、鉿(Hf)、鋯(Zr)、矽化鉿(HfSix )、矽化鋯(ZrSix )、矽化鈦(TiSix )、鈮摻雜矽化鈦、矽化鎢(WSix )、氮化鉿(HfN)、氮化鉿矽(HfSiN)、氮化鋯(ZrN)與氮化鈦鉿(TiHfN)所組成之群組。
  7. 一種場效電晶體裝置,其包含:一半導體基板;一閘極堆疊,包含:一閘極介電層,其覆蓋於該半導體基板上;一導電氧阻障層,其覆蓋於該閘極介電層上;一低電阻金屬層,其覆蓋於該氧阻障層上,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%;一導電層,其位於該低電阻金屬層上;以及一傳導材料層,其位於該閘極介電層與該氧阻障層之間;以及一間隔物,其與該閘極堆疊相鄰且與該閘極堆疊的每一層直接接觸。
  8. 一種用於製造場效電晶體裝置之方法,其包含下列步驟: 於一半導體基板上形成一閘極堆疊,其包含下列步驟:於該半導體基板上形成一閘極介電層;在該閘極介電層與該氧阻障層之間形成一傳導材料層;於該傳導材料層上形成一導電氧阻障層;以及於該氧阻障層上形成一低電阻層,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%;在該閘極堆疊上形成一封裝層與該低電阻金屬層相接觸並與該間隔物直接接觸;以及進行一摻質活化退火程序。
  9. 如申請專利範圍第8項之方法,其中該摻質退火程序係溫度高於攝氏950度之一退火程序。
  10. 如申請專利範圍第8項之方法,其中該低電阻金屬層係選自由鎢(W)與鉭(Ta)所組成之群組。
  11. 如申請專利範圍第8項之方法,其中該傳導材料層係選自由氮化鈦、氮化鉭、氮化鈦矽、氮化鉭矽、碳化鈦、碳化鉭與其組合所組成之群組。
  12. 如申請專利範圍第8項之方法,其中該封裝層係選自由氮化矽、氧化鋁、氧化鉿與氧化鋯所組成之群組。
  13. 如申請專利範圍第8項之方法,其中該氧阻障層係選自由氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)、氮化鉭矽(TaSiN)、 氮化鈦矽(TiSiN)、鉿(Hf)、鋯(Zr)、矽化鉿(HfSix )、矽化鋯(ZrSix )、矽化鈦(TiSix )、鈮摻雜矽化鈦、矽化鎢(WSix )、氮化鉿(HfN)、氮化鉿矽(HfSiN)、氮化鋯(ZrN)與氮化鈦鉿(TiHfN)所組成之群組。
  14. 如申請專利範圍第8項之方法,其中該氧阻障層係氮化鉿。
  15. 一種用於製造場效電晶體裝置之方法,其包含下列步驟:於一半導體基板上形成一閘極堆疊,其包含下列步驟:於該半導體基板上形成一閘極介電層;在該閘極介電層與該氧阻障層之間形成一傳導材料層;於該傳導材料層上形成一導電氧阻障層;以及於該氧阻障層上形成一低電阻層,其中該閘極堆疊中的每一層具有之矽、鍺或矽鍺組合物的原子百分比係低於90%;以及於該閘極介電層中的該低電阻金屬層上形成一導電層;於該閘極堆疊相鄰處形成一間隔物,且與該閘極堆疊的每一層直接接觸;以及進行一摻質活化退火程序。
  16. 如申請專利範圍第15項之方法,其中該摻質退火程序係溫度高於攝氏950度之一退火程序。
TW100100289A 2010-01-20 2011-01-05 含氧阻障層的金屬閘極堆疊的場效電晶體裝置 TWI512979B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/690,178 US8415677B2 (en) 2010-01-20 2010-01-20 Field-effect transistor device having a metal gate stack with an oxygen barrier layer

Publications (2)

Publication Number Publication Date
TW201143094A TW201143094A (en) 2011-12-01
TWI512979B true TWI512979B (zh) 2015-12-11

Family

ID=44276941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100289A TWI512979B (zh) 2010-01-20 2011-01-05 含氧阻障層的金屬閘極堆疊的場效電晶體裝置

Country Status (5)

Country Link
US (1) US8415677B2 (zh)
EP (1) EP2519976A4 (zh)
CN (1) CN102714177B (zh)
TW (1) TWI512979B (zh)
WO (1) WO2011090907A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598027B2 (en) 2010-01-20 2013-12-03 International Business Machines Corporation High-K transistors with low threshold voltage
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
CN102983156A (zh) * 2011-09-06 2013-03-20 联华电子股份有限公司 金属栅极结构及其工艺
US8564074B2 (en) 2011-11-29 2013-10-22 International Business Machines Corporation Self-limiting oxygen seal for high-K dielectric and design structure
JP2013197121A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
US20140021470A1 (en) * 2012-07-17 2014-01-23 International Business Machines Corporation Integrated circuit device including low resistivity tungsten and methods of fabrication
US8772116B2 (en) 2012-11-20 2014-07-08 International Business Machines Corporation Dielectric equivalent thickness and capacitance scaling for semiconductor devices
US10438856B2 (en) 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9384984B2 (en) 2013-09-03 2016-07-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
US9105720B2 (en) 2013-09-11 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
US9577062B2 (en) 2014-10-27 2017-02-21 International Business Machines Corporation Dual metal gate electrode for reducing threshold voltage
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
US10068984B2 (en) * 2016-04-27 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing high-k dielectric using HfO/Ti/Hfo layers
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11476416B2 (en) 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US20210057273A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
US20220246479A1 (en) * 2021-02-04 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions and methods of forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205947A1 (en) * 2004-03-17 2005-09-22 National University Of Singapore Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof
US20060261338A1 (en) * 1999-04-12 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20080224236A1 (en) * 2004-06-25 2008-09-18 National University Of Singapore Metal gate electrode for semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274899B1 (en) 2000-05-19 2001-08-14 Motorola, Inc. Capacitor electrode having conductive regions adjacent a dielectric post
US6358855B1 (en) 2000-06-16 2002-03-19 Infineon Technologies Ag Clean method for recessed conductive barriers
US6511876B2 (en) 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
JP2004281965A (ja) 2003-03-19 2004-10-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2006032300A1 (en) 2004-09-21 2006-03-30 Freescale Semiconductor, Inc Semiconductor device and method of forming the same
US7501336B2 (en) 2005-06-21 2009-03-10 Intel Corporation Metal gate device with reduced oxidation of a high-k gate dielectric
US7651935B2 (en) 2005-09-27 2010-01-26 Freescale Semiconductor, Inc. Process of forming an electronic device including active regions and gate electrodes of different compositions overlying the active regions
US7745890B2 (en) 2007-09-28 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal fully silicided (FUSI) gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261338A1 (en) * 1999-04-12 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20050205947A1 (en) * 2004-03-17 2005-09-22 National University Of Singapore Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof
US20080224236A1 (en) * 2004-06-25 2008-09-18 National University Of Singapore Metal gate electrode for semiconductor devices

Also Published As

Publication number Publication date
WO2011090907A2 (en) 2011-07-28
US20110175147A1 (en) 2011-07-21
CN102714177B (zh) 2016-01-06
US8415677B2 (en) 2013-04-09
EP2519976A4 (en) 2014-02-19
TW201143094A (en) 2011-12-01
WO2011090907A3 (en) 2012-03-08
EP2519976A2 (en) 2012-11-07
CN102714177A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
TWI512979B (zh) 含氧阻障層的金屬閘極堆疊的場效電晶體裝置
US10692985B2 (en) Protection of high-K dielectric during reliability anneal on nanosheet structures
JP5931312B2 (ja) Cmos半導体素子及びその製造方法
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US7700438B2 (en) MOS device with nano-crystal gate structure
JP4963021B2 (ja) 半導体構造
US6696332B2 (en) Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
JP4552973B2 (ja) 半導体装置の製造方法
US20050275035A1 (en) Gate Electrode Architecture for Improved Work Function Tuning and Method of Manufacture
TW201917782A (zh) 半導體裝置及其製作方法
US8026539B2 (en) Metal oxide semiconductor devices having doped silicon-compromising capping layers and methods for fabricating the same
US20120326314A1 (en) Large-grain, low-resistivity tungsten on a conductive compound
US8384166B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2011079594A1 (zh) 一种半导体器件及其制造方法
JP2005510872A (ja) シリコン欠乏雰囲気中のpecvdプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法
US20120135590A1 (en) Silicon removal from surfaces and method of forming high k metal gate structures using same
CN103871895A (zh) 用于制造场效应晶体管器件的方法
US8053317B2 (en) Method and structure for improving uniformity of passive devices in metal gate technology
JP2005005603A (ja) 半導体装置及びその製造方法
CN101325158B (zh) 半导体器件及形成其栅极的方法
WO2012167509A1 (zh) 一种半导体结构及其制造方法
US20140239419A1 (en) Semiconductor device and method of manufacturing the same
TWI478244B (zh) 具有經摻雜之含矽蓋層的金氧半導體裝置及其製造方法
US20230042567A1 (en) Reduced parasitic capacitance semiconductor device containing at least one local interconnect passthrough structure
TWI490949B (zh) 具有金屬閘極之電晶體及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees