JP5931312B2 - Ｃｍｏｓ半導体素子及びその製造方法 - Google Patents
Ｃｍｏｓ半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP5931312B2 JP5931312B2 JP2008041889A JP2008041889A JP5931312B2 JP 5931312 B2 JP5931312 B2 JP 5931312B2 JP 2008041889 A JP2008041889 A JP 2008041889A JP 2008041889 A JP2008041889 A JP 2008041889A JP 5931312 B2 JP5931312 B2 JP 5931312B2
- Authority
- JP
- Japan
- Prior art keywords
- metal nitride
- nitride layer
- region
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000002184 metal Substances 0.000 claims description 128
- 229910052751 metal Inorganic materials 0.000 claims description 128
- 150000004767 nitrides Chemical class 0.000 claims description 113
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 94
- 239000010408 film Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 239000000460 chlorine Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000009977 dual effect Effects 0.000 description 7
- 238000004380 ashing Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- -1 or the like Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005011 time of flight secondary ion mass spectroscopy Methods 0.000 description 2
- 238000002042 time-of-flight secondary ion mass spectrometry Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/18—Coverings for protecting hats, caps or hoods against dust, rain, or sunshine
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/004—Decorative arrangements or effects
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/04—Soft caps; Hoods
- A42B1/06—Caps with flaps; Motoring caps
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/203—Inflatable
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/24—Hats; Caps; Hoods with means for attaching articles thereto, e.g. memorandum tablets or mirrors
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42C—MANUFACTURING OR TRIMMING HEAD COVERINGS, e.g. HATS
- A42C5/00—Fittings or trimmings for hats, e.g. hat-bands
- A42C5/02—Sweat-bands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Description
本発明は、ＣＭＯＳ半導体素子及びその製造方法に係り、詳細にはデュアルメタルゲートＣＭＯＳ半導体素子及びその製造方法に関する。
ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）半導体素子の高い集積度と速い動作速度が要求されるにつれて、ゲート絶縁膜及びゲート電極の超薄膜化が要求される。二酸化ケイ素（ＳｉＯ２）絶縁膜の超薄膜化による物理的／製造工程上の限界を克服するために、二酸化ケイ素に比べて高い誘電定数を持つ高誘電性（high-k）ゲート絶縁膜の開発が必須である。高誘電性ゲート絶縁物質を使用することによって、同じ有効絶縁膜の厚さで実際絶縁膜の厚さを厚くできて、絶縁膜の漏れ電流を顕著に減らすことができる。高誘電性物質をゲート絶縁膜として使用し難い理由は、多結晶シリコン（poly-Si）との互換性及び固定電荷についての理解不足、界面制御の難しさ、移動度の低下そして高いゲート空乏層の形成などの問題に起因する。
ＭＩＰＳ（Metal Inserted poly-Si Stack）構造を持つＭＯＳトランジスタ（非特許文献１、非特許文献２参考）は、ゲートの空乏層の形成がなく、そして、絶縁膜へのドーパント浸透がないという長所を持つ。しかし、挿入された金属により、不純物注入による仕事関数の調節が難しい。したがって、ＭＩＰＳ構造のＣＭＯＳ半導体素子は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとに相異なる仕事関数を持つゲート構造またはゲート物質の使用を要求する。
特許文献１は、ｎＭＯＳにはｎ＋の仕事関数を持つ金属を、そしてｐＭＯＳにｐ＋の仕事関数を持つ金属を利用するデュアルメタルゲートについて紹介する。
特許文献２は、ｎＭＯＳまたはｐＭＯＳの一側に金属層をさらに一つ追加的に挿入する方法でデュアルメタルゲートを形成する方法を提示する。
米国特許６，７２７，１３０号明細書
米国特許公開２００４−００２３４７８号公報
Ｈ．−Ｓ． Ｊｕｎｇ ｅｔ ａｌ．， ＩＲＰＳ， ｐ５０， ２００５
Ｈ．−Ｓ． Ｊｕｎｇ ｅｔ ａｌ．， ＶＬＳＩ， ｐ２５２， ２００５
本発明はｎＭＯＳとｐＭＯＳとに同種物質からなるメタルゲートを利用することによって、製造工程が単純化されて収率が向上したＣＭＯＳ半導体素子及びその製造方法を提供する。
本発明の模範的な実施形態によるＣＭＯＳ半導体素子は、ｎＭＯＳ領域及びｐＭＯＳ領域を持つＣＭＯＳ半導体素子において、前記ｎＭＯＳ領域及びｐＭＯＳ領域には、ｐｏｌｙ−Ｓｉキャッピング層及びこの下部の金属窒化物層を備えるゲートがそれぞれ設けられ、前記ｎＭＯＳ領域及びｐＭＯＳ領域の各ゲートの下部にはゲート絶縁層が設けられ、前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は同種物質で形成され、各領域の金属窒化物層は不純物濃度差による相異なる仕事関数を持つ。
本発明の具体的な実施形態によれば、前記ゲート絶縁層は、ＨｆＯ２からなり、前記金属窒化物層は、Ｃ、Ｃｌ、Ｆ、Ｎ、Ｏのうち少なくともいずれか一つの成分を不純物として含有でき、一方、前記金属窒化物層は、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒのうち少なくともいずれか一つの成分を不純物として含有する。
本発明の望ましい実施形態によれば、前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は相異なる厚さを持ち、相対的に厚い金属窒化物層は複数の単位金属窒化物層を持ち、さらに具体的な実施形態によれば、前記厚い金属窒化物層の単位金属窒化物層は、相異なる濃度の不純物を含む。
本発明によるＣＭＯＳ半導体素子の製造方法は、ｎＭＯＳ領域及びｐＭＯＳ領域を持つシリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記ｎＭＯＳ領域及びｐＭＯＳ領域に対応するものとして、金属窒化物層及びこの上の多結晶シリコンキャッピング層を持つゲートをそれぞれ形成する工程と、を含み、前記ｎＭＯＳ領域の金属窒化物層及びｐＭＯＳ領域の金属窒化物層は同種物質で形成し、これらそれぞれに不純物濃度差を調節して前記両金属窒化物層に相異なる仕事関数を持たせることを特徴とする。
本発明の望ましい製造方法は、前記金属窒化物層の不純物濃度の調節は、金属窒化物層の蒸着温度調節により行い、さらに、前記ｐＭＯＳ領域の金属窒化物層は、ｎＭＯＳ領域の金属窒化物層に比べて厚い厚さを持ち、前記ｐＭＯＳ領域の金属窒化物層の仕事関数は、ｎＭＯＳ領域の金属窒化物層に比べて高い仕事関数を持つ。
本発明の望ましい実施形態によれば、前記ゲートを形成する工程は、前記絶縁膜上に１次金属窒化物層を形成する工程と、前記１次金属窒化物層から前記ｎＭＯＳに対応する部分を除去する工程と、前記１次金属窒化物層及び前記ｎＭＯＳ領域上に２次金属窒化物層を形成する工程と、前記２次金属窒化物層上に多結晶シリコンキャッピング層を形成する工程と、前記絶縁物質からその上の積層をパターニングして、前記ｎＭＯＳ領域及びｐＭＯＳ領域に対応するゲートを前記基板上に形成する工程と、を含む。
本発明の製造方法は、さらに具体的に、前記１次金属窒化物層及び２次金属窒化物層は、相異なる工程温度で形成し、さらに望ましくは、前記１次金属窒化物層の工程温度は、２次金属窒化物層の工程温度に比べて１００℃以上低いことを特徴とする。例えば、前記１次金属窒化物層の工程温度は実質的に４５０℃であり、２次金属窒化物層の工程温度は６８０℃である。
本発明による製造方法の具体的な実施形態によれば、前記金属窒化物層は、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒからなるグループから選択されたいずれか一つの元素及びＮを含み、前記不純物は、Ｃ、Ｃｌ、Ｆ、Ｎ、Ｏからなるグループから選択された少なくとも一つの元素を含む。
本発明は、ｎＭＯＳ及びｐＭＯＳに同種のメタルゲートを利用するため、従来のように異種物質によるゲートで現れうる異種物質間の反応がなく、したがって、これによる性能低下が発生しない。
本発明によるＣＭＯＳ半導体素子は、ＭＩＰＳ（Metal Inserted poly-Si Stack）構造のデュアルメタルゲートを持つ。本発明は、多結晶シリコン（poly-Si）との適応性及び高いゲート空乏の問題を解決するために、薄い金属窒化物層を多結晶シリコンとゲート絶縁層との間に介入させる研究に関連する。
介入された金属窒化物層は、ゲート空乏を防止し、多結晶シリコンからのドーパント拡散を効果的に防止することができる。
以下、添付された図面を参照しつつ、本発明の模範的実施形態によるＣＭＯＳ半導体素子及びその製造方法について説明する。
図１は、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）と高誘電性（ｈｉｇｈ−ｋ）物質層との間に金属窒化物層が介入された概略的なＭＩＰＳ構造を示す。そして、図２は、実際のＭＩＰＳ構造のＴＥＭ（Transition Electron Microscope）イメージを示す。図１及び図２に示したように、多結晶シリコン（poly-Si）と高誘電性物質であるＨｆＳｉＯＮによるＧｏｘ（Gate Oxide）物質との間に、薄い金属窒化物層として、ＣＶＤ（Chemical Vapor Deposition）により形成されたＴａＮ層が介入されている。ＴａＮを含む金属窒化物層は、他の金属電極に比べて熱的に非常に安定している。このようなＭＩＰＳ構造を適用すれば、既存の高誘電性物質／ｐｏｌｙ−Ｓｉの積層構造を適用するに当たって大きい問題のうち一つであるゲート空乏の問題が解決できる。図３は、金属窒化物層が多結晶シリコンとゲート絶縁物層との間に介入された構造と、そうでない構造のＣ−Ｖ曲線グラフである。図３で左側の（ａ）グラフは、ｎＭＯＳのＣ−Ｖグラフであり、右側の（ｂ）グラフは、ｐＭＯＳのＣ−Ｖグラフである。図３に示したように、多結晶シリコン（ｐｏｌｙ−Ｓｉ）とゲート絶縁層との間に金属窒化物層が介入されれば、仕事関数が金属窒化物層に従うために、単一の多結晶シリコン構造に比べてしきい電圧のシフト（Ｖｔｈ ｓｈｉｆｔ、移動）が観察される。したがって、たとえ、単一層の多結晶シリコン（ｐｏｌｙ−Ｓｉ）によるゲートで、製品で要求するしきい電圧Ｖｔｈを合せるとしても、金属窒化物層を多結晶シリコンとゲート絶縁層との間に介入させれば、しきい電圧を合せることができなくなる。すなわち、半導体素子で要求するｎＭＯＳとｐＭＯＳそれぞれに適したしきい電圧を合わせ難くなる。
しかし、ＭＩＰＳ構造で金属窒化物層の厚さが薄い場合は、金属窒化物層上にある電極の仕事関数に大きく影響される。図４は、ＭＩＰＳ構造でＴａＮの厚さを増大させた場合、ｎＭＯＳのしきい電圧及びｐＭＯＳのしきい電圧の変化を示す。
図４を参照すれば、ＴａＮの厚さを変えればしきい電圧が変わる。すなわち、ｎＭＯＳのしきい電圧はＴａＮの厚さが増大するほど増加し、ｐＭＯＳのしきい電圧はＴａＮの厚さが増大するほど減少する。
これを通じて、ＴａＮをｎＭＯＳに適用するに当たって、ＴａＮの厚さを薄くすることが有利であるということが分かる。一方、ｐＭＯＳの場合は、ｎＭＯＳに比べて相対的にＴａＮの厚さがｐＭＯＳのしきい電圧Ｖｔｈに影響を少なく及ぼすが、ＴａＮの厚さが厚いほど有利であることが分かる。
図５は、２つの異なる温度で蒸着したＴｉＮ薄膜のＣ−Ｖ特性グラフである。ＴｉＮは、４５０℃及び６８０℃の温度で５０Å程度の厚さに蒸着した。図５に示したように４５０℃で蒸着されたＴｉＮ（４５０℃ ＴｉＮ）の場合、Ｖｆｂ値が−０．３９１Ｖであり、６８０℃で蒸着されたＴｉＮ（６８０℃ ＴｉＮ）の場合には、Ｖｆｂ値が−０．６０７であった。したがって、相対的に低い温度、例えば、４５０℃で蒸着されたＴｉＮ（４５０℃ ＴｉＮ）は、相対的に高い温度、例えば、６８０℃で蒸着されたＴｉＮ（６８０℃ ＴｉＮ）に比べて仕事関数が大きいということが分かる。
したがって、デュアルメタルゲートの製造時に、ｐＭＯＳに高温蒸着ＴｉＮを適用する場合に、低いしきい電圧Ｖｔｈを得られると予想される。他の温度で蒸着されるＴｉＮ薄膜の仕事関数の差の原因を分析するために、Ｔｏｆ−ＳＩＭＳ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析を実施した。図６に示したように、６８０℃で蒸着されたＴｉＮ（６８０℃ ＴｉＮ）は、４５０℃で蒸着されたＴｉＮ（４５０℃ ＴｉＮ）に比べて薄膜内のＣｌ（ｃｈｌｏｒｉｎｅ）の含有量が少ないことが分かる。このようなＣｌの含有量によって仕事関数が変わったと予想される。このような工程温度別ＴｉＮの仕事関数の差等化は、不純物ＣｌだけでなくＣ、Ｆ、Ｎ、Ｏなどの含有量の差によっても仕事関数が変わりうる。
図７は、多様な金属窒化物層がＨＦ溶液でウェットエッチングできるかどうかについての結果を示している。４５０℃で蒸着したＴｉＮと、６８０℃で蒸着したＴｉＮと、５００℃で蒸着したＴａＮとのサンプルを準備した。図７を通じて、４５０℃で蒸着されたＴｉＮは、６８０℃で蒸着されたＴｉＮに比べてエッチング速度が速いということが分かる。一方、ＴａＮと熱処理されたＨｆＯ２とは、ＨＦ溶液に全くエッチングされないことも、図８を通じて分かる。このような結果は、熱処理されたＨｆＯ２と４５０℃で蒸着されたＴｉＮとが相互積層状態に存在する場合、ＴｉＮ層のみを選択的に除去できるということを意味する。
図９Ａないし図９Ｈは、本発明の模範的実施形態によるＣＭＯＳ半導体素子の製造工程を簡略に示す。この工程によれば、図９Ｈに示したようなｎＭＯＳでは、Ｇｏｘ／６８０℃−ＴｉＮ／ｐｏｌｙ−Ｓｉ、ｐＭＯＳでは、Ｇｏｘ／４５０℃−ＴｉＮ／６８０℃ＴｉＮ／ｐｏｌｙ−Ｓｉのスタックを持つＭＩＰＳ構造のデュアルメタルゲートＣＭＯＳ半導体素子が得られる。以下、図面を参照して本発明によるＣＭＯＳ半導体素子の製造工程を説明する。
図９Ａに示したように、通例的な先行工程を通じて隔離層１ａを介してｎＭＯＳ領域とｐＭＯＳ領域とを持つＳｉ基板１を準備する。準備された基板１上に、ｈｉｇｈ−ｋ物質としてＨｆ系酸化物を蒸着して、ｈｉｇｈ−ｋゲート絶縁膜（ＨｆＯ２）２を形成する。ゲート絶縁膜２を蒸着する前に、基板１上に先ず境界層１ｂを形成させる。境界層１ｂは、１．５ｎｍ以下の厚さを持つものであり、オゾンガスまたはオゾン水を利用した基板１の表面の洗浄により得られる。
Ｈｆ系酸化物は、ＡＬＤ（Atomic Layer Deposition）法としてＨｆＣｌ４、Ｈ２Ｏ反応物を利用するか、アルキルアミド系統のＨｆ前駆体とＨ２Ｏ、Ｏ３などを利用して蒸着できる。そして、Ｈｆ−ｔ−Ｂｕｘｏｘｉｄｅ、Ｈｆ−ＭＭＰなどのＨｆ前駆体と、Ｏ２、Ｏ３、ラジカル酸素などを使用して、ＣＶＤ方式によりゲート絶縁膜でＨｆＯ２を蒸着できる。またＨｆＯ２の代りにＨｆＡｌＯまたはＨｆＳｉＯを蒸着してもよい。Ｈｆ系酸化物による絶縁膜を形成した後、薄膜の緻密化（densification）のために、蒸着後の熱処理（ＰＤＡ：Post Deposition Annealing）を実施する。ＰＤＡは、５５０℃以上１０５０℃以下でＮ２、ＮＯ、Ｎ２Ｏ、Ｏ２、ＮＨ３のうち一つ、またはその組み合わせを含む雰囲気で実施する。
図９Ｂに示したように、１次ＴｉＮ３ａを任意の低温工程で蒸着する。すなわち、後続する２次ＴｉＮ３ｂの蒸着温度に比べて相対的に低い温度、例えば、４５０℃で１次ＴｉＮを１Å〜２００Åの厚さに蒸着する。この時、前駆体としてはＴｉＣｌ４及びＮＨ３を利用し、蒸着方法としては、ＡＬＤとＣＶＤ方式がいずれも可能である。
図９Ｃに示したように、前記１次ＴｉＮ３ａを蒸着した後に、特定領域（例えば、ｎＭＯＳ領域）を開放するフォトレジストマスク（ＰＲ ｍａｓｋ）４をｐＭＯＳ領域の１次ＴｉＮ３ａ上に形成する。
図９Ｄに示したように、マスク４に覆われていない開放されたｎＭＯＳ領域の１次ＴｉＮ３ａを部分的に除去する。この時、除去する方法としては、ウェットまたはドライのエッチング法いずれも適用でき、ドライエッチング時のプラズマ損傷を避けるためにウェットエッチングが望ましい。
図９Ｅに示したように、１次ＴｉＮ３ａのパターニングに利用されたマスク４を除去する。この時の除去方法は、通常のアッシング工程及びストリップ工程を利用する。この時、アッシング工程はＯ２アッシングだけでなく、Ｎ２アッシングまたはフッ素及び水素を含む物質を追加的に含むＮ２アッシング工程になりうる。一方、前記１次ＴｉＮ３ａのパターニングには、前記のようなフォトレジストマスクではないハードマスクを使用するＣＶＤ−ＴｉＮの除去方法も利用されうる。ハードマスクを適用する場合は、ＳｉＯ２、ＳｉＮ、ｐｏｌｙ−Ｓｉなどを使用でき、ＴｉＮ物質との優れた選択比を持つウェット化学剤の選定が必要である。
図９Ｆに示したように、１次ＴｉＮ３ａをｎＭＯＳ領域から除去した後、前述した１次ＴｉＮ３ａに比べて高い工程温度、例えば、６８０℃の工程温度で２次ＴｉＮ３ｂを約１〜２００Åの厚さに蒸着する。前記の１次ＴｉＮ３ａと２次ＴｉＮ３ｂとの工程温度差は、５０〜３００℃程度でなければならない。
図９Ｇに示したように、２次ＴｉＮを蒸着した後に、その上にｐｏｌｙ−Ｓｉを蒸着してキャッピング層５を形成し、後続する通例的ＣＭＯＳ工程フローにより、図９Ｈに示したように目的とするＣＭＯＳ半導体素子を得る。ここで、前記２次ＴｉＮと１次ＴｉＮとの厚さ差は、少なくとも１０Å以上であることが望ましい。
前記の実施形態で、１次ＴｉＮと２次ＴｉＮとの工程温度を差等化するのは、各ＴｉＮに対するＣｌのような不純物量を調節し、これを通じて仕事関数を調節するためである。したがって、本発明の他の実施形態によれば、１次ＴｉＮと２次ＴｉＮとを形成する方法は、前述した実施形態のような工程温度の差等化以外に、各ＴｉＮに対する不純物含有量を差等化できるいかなる条件の成膜方法でも利用可能である。
前記のような本発明の模範的実施形態により製造されうる本発明によるＣＭＯＳ半導体素子は、ｐｏｌｙ−ＳｉからなるｎＭＯＳ領域及びｐＭＯＳ領域の各キャッピング層とこれらそれぞれの下部のゲート絶縁膜との間に金属窒化物層が設けられ、この時に一側領域、本実施形態ではｐＭＯＳ領域で、金属窒化物層が不純物濃度の異なる二つの積層を備える。不純物、例えば、Ｃｌの濃度の異なる金属窒化物層によれば、目的とする調節された仕事関数のデュアルメタルゲートを得られるようになる。
前述した実施形態で、例えば、ｎＭＯＳ領域には一層のＴｉＮが形成され、ｐＭＯＳ領域には二層のＴｉＮが形成されると説明されたが、本発明の他の実施形態によれば、ｎＭＯＳ領域及びｐＭＯＳ領域でＴｉＮがいずれも複数層で形成され、この時にこれらの各積層数は異ならせてもよい。
一方、前述した実施形態ではＴｉＮについてのみ説明されているが、Ｔｉ以外にＴａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒなどの窒化物層も適用でき、前述したような工程温度差等化によるｎＭＯＳ、ｐＭＯＳ領域での仕事関数差等化が可能である。
したがって、本発明によるＣＭＯＳ半導体素子は、図８Ｈに示したようにｎＭＯＳ領域及びｐＭＯＳ領域を持ち、各領域にはｐｏｌｙ−Ｓｉキャッピング層とこの下部の金属窒化物層とを備えるゲートが設けられ、各領域のゲートの下部にはゲート絶縁層、例えば、Ｈｆ２Ｏのようなｈｉｇｈ−ｋ酸化物によるゲート絶縁層が設けられる。ここで、本発明を特徴付ける各領域の金属窒化物層は相異なる含有量の不純物を含み、この不純物にはＣ、Ｃｌ、Ｆ、Ｎ、Ｏのうち少なくともいずれか一つが含まれる。そして前記金属窒化物層は、前述したように、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒのうちいずれか一つの元素を含む。望ましくは、前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は相異なる厚さを持ち、相対的に厚い金属窒化物層は複層構造を持ち、望ましくは上下二つの単位積層を持ち、上下単位積層は相異なる濃度の不純物を含有する。
本発明は、半導体素子関連の技術分野に好適に用いられる。
１ Ｓｉ基板
１ａ 隔離層
１ｂ 境界層
２ ｈｉｇｈ−ｋゲート絶縁膜（ＨｆＯ２）
３ａ １次ＴｉＮ
３ｂ ２次ＴｉＮ
５ キャッピング層
１ａ 隔離層
１ｂ 境界層
２ ｈｉｇｈ−ｋゲート絶縁膜（ＨｆＯ２）
３ａ １次ＴｉＮ
３ｂ ２次ＴｉＮ
５ キャッピング層
Claims (13)
- ｎＭＯＳ領域及びｐＭＯＳ領域を持つＣＭＯＳ半導体素子において、
前記ｎＭＯＳ領域及びｐＭＯＳ領域には、ｐｏｌｙ−Ｓｉキャッピング層及びこの下部の金属窒化物層を備えるゲートがそれぞれ設けられ、
前記ｎＭＯＳ領域及びｐＭＯＳ領域の各ゲートの下部にはゲート絶縁層が設けられ、
前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は同一元素で形成され、
前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は相異なる厚さを持ち、前記両金属窒化物層のうち少なくとも相対的に厚い金属窒化物層は、複数の金属窒化物層を持ち、
前記ｎＭＯＳ領域の金属窒化物層全体の厚さは、ｐＭＯＳ領域の金属窒化物層全体の厚さに比べて薄い厚さを持ち、
前記厚い金属窒化物層が持つ前記複数の金属窒化物層は、相異なる濃度の不純物を含み、
前記厚い金属窒化物層が持つ前記複数の金属窒化物層は、前記不純物濃度差による相異なる仕事関数を持ち、
前記ｎＭＯＳ領域の金属窒化物層の仕事関数、または、前記ｎＭＯＳ領域の金属窒化物層が複数の金属窒化物層を持つときは前記ゲート絶縁層側に形成する金属窒化物層の仕事関数は、ｐＭＯＳ領域の複数の金属窒化物層のうち前記ゲート絶縁層側に形成する金属窒化物層の仕事関数に比べて小さい、
ことを特徴とするＣＭＯＳ半導体素子。 - 前記ゲート絶縁層は、ＨｆＯ２からなる
ことを特徴とする請求項１に記載のＣＭＯＳ半導体素子。 - 前記金属窒化物層は、Ｃ、Ｃｌ、Ｆ、Ｏのうち少なくともいずれか一つの成分を不純物として含有する
ことを特徴とする請求項１または請求項２に記載のＣＭＯＳ半導体素子。 - 前記金属窒化物層は、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒのうちいずれか一つの元素とＮとを含む
ことを特徴とする請求項１ないし３のうちいずれか１項に記載のＣＭＯＳ半導体素子。 - 前記金属窒化物層は、ＴｉＮからなる
ことを特徴とする請求項４に記載のＣＭＯＳ半導体素子。 - ｎＭＯＳ領域及びｐＭＯＳ領域を持つシリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記ｎＭＯＳ領域及びｐＭＯＳ領域に対応するものであって、金属窒化物層及びこの上の多結晶シリコンキャッピング層を持つゲートをそれぞれ形成する工程と、を含み、
前記ｎＭＯＳ領域の金属窒化物層及びｐＭＯＳ領域の金属窒化物層は同一元素で形成され、
前記ｎＭＯＳ領域及びｐＭＯＳ領域の金属窒化物層は相異なる厚さを持ち、前記両金属窒化物層のうち少なくとも相対的に厚い金属窒化物層は、複数の金属窒化物層を持ち、
前記ｐＭＯＳ領域の金属窒化物層全体の厚さは、前記ｎＭＯＳ領域の金属窒化物層全体の厚さに比べて厚く、
前記厚い金属窒化物層が持つ前記複数の金属窒化物層は、相異なる濃度の不純物を含むように不純物濃度差を調節して、相異なる仕事関数を持たせ、
前記ｐＭＯＳ領域の複数の金属窒化物層のうち前記ゲート絶縁膜側に形成する金属窒化物層の仕事関数は、前記ｎＭＯＳ領域の金属窒化物層の仕事関数または前記ｎＭＯＳ領域の金属窒化物層が複数の金属窒化物層を持つときは前記ゲート絶縁層側に形成する金属窒化物層の仕事関数に比べて大きい
ことを特徴とするＣＭＯＳ半導体素子の製造方法。 - 前記金属窒化物層の不純物濃度の調節は、ＴｉＣｌ４を原料としたＣＶＤにより不純物をＣｌとした場合に、金属窒化物層の蒸着温度調節により、行う
ことを特徴とする請求項６に記載のＣＭＯＳ半導体素子の製造方法。 - 前記ゲートを形成する工程は、
前記絶縁膜上に１次金属窒化物層を形成する工程と、
前記１次金属窒化物層から前記ｎＭＯＳに対応する部分を除去する工程と、
前記１次金属窒化物層及び前記ｎＭＯＳ領域上に２次金属窒化物層を形成する工程と、
前記２次金属窒化物層上に多結晶シリコンキャッピング層を形成する工程と、
前記絶縁物質からその上の積層をパターニングして、前記２次金属窒化物層からなる前記ｎＭＯＳ領域の金属窒化物層、及び前記１次金属窒化物層及び前記２次金属窒化物層からなるｐＭＯＳ領域の前記複数の金属窒化物層、を有する各領域、に対応するゲートを前記基板上に形成する工程と、を含む
ことを特徴とする請求項６に記載のＣＭＯＳ半導体素子の製造方法。 - 前記１次金属窒化物層及び２次金属窒化物層は、相異なる工程温度で形成する
ことを特徴とする請求項８に記載のＣＭＯＳ半導体素子の製造方法。 - 前記１次金属窒化物層の工程温度は、２次金属窒化物層の工程温度に比べて１００℃以上低い
ことを特徴とする請求項９に記載のＣＭＯＳ半導体素子の製造方法。 - 前記１次金属窒化物層の工程温度は４５０℃であり、２次金属窒化物層の工程温度は６８０℃である
ことを特徴とする請求項１０に記載のＣＭＯＳ半導体素子の製造方法。 - 前記金属窒化物層は、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｈｆ、Ｚｒからなるグループから選択されたいずれか一つの元素及びＮを含む
ことを特徴とする請求項６ないし１１のうちいずれか１項に記載のＣＭＯＳ半導体素子の製造方法。 - 前記不純物は、Ｃ、Ｃｌ、Ｆ、Ｏからなるグループから選択された少なくとも一つの元素を含む
ことを特徴とする請求項６ないし１２のうちいずれか１項に記載のＣＭＯＳ半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0020593 | 2007-02-28 | ||
| KR1020070020593A KR100868768B1 (ko) | 2007-02-28 | 2007-02-28 | Ｃｍｏｓ 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008219006A JP2008219006A (ja) | 2008-09-18 |
| JP5931312B2 true JP5931312B2 (ja) | 2016-06-08 |
Family
ID=39714903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008041889A Expired - Fee Related JP5931312B2 (ja) | 2007-02-28 | 2008-02-22 | Ｃｍｏｓ半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7919820B2 (ja) |
| JP (1) | JP5931312B2 (ja) |
| KR (1) | KR100868768B1 (ja) |
| CN (1) | CN101257023B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8034678B2 (en) * | 2008-01-17 | 2011-10-11 | Kabushiki Kaisha Toshiba | Complementary metal oxide semiconductor device fabrication method |
| US20090263944A1 (en) * | 2008-04-17 | 2009-10-22 | Albert Chin | Method for making low Vt gate-first light-reflective-layer covered dual metal-gates on high-k CMOSFETs |
| US7994036B2 (en) | 2008-07-01 | 2011-08-09 | Panasonic Corporation | Semiconductor device and fabrication method for the same |
| JP2010073985A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | 半導体装置 |
| JP4647682B2 (ja) * | 2008-11-12 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP5127694B2 (ja) * | 2008-12-26 | 2013-01-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7691701B1 (en) * | 2009-01-05 | 2010-04-06 | International Business Machines Corporation | Method of forming gate stack and structure thereof |
| JP2011003717A (ja) * | 2009-06-18 | 2011-01-06 | Panasonic Corp | 半導体装置及びその製造方法 |
| KR20110042614A (ko) | 2009-10-19 | 2011-04-27 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| US8860150B2 (en) * | 2009-12-10 | 2014-10-14 | United Microelectronics Corp. | Metal gate structure |
| US8378430B2 (en) * | 2010-02-12 | 2013-02-19 | Micron Technology, Inc. | Transistors having argon gate implants and methods of forming the same |
| JP5432798B2 (ja) * | 2010-03-30 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR101213811B1 (ko) * | 2010-04-15 | 2012-12-18 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그의 형성 방법 |
| US8343839B2 (en) | 2010-05-27 | 2013-01-01 | International Business Machines Corporation | Scaled equivalent oxide thickness for field effect transistor devices |
| US8466473B2 (en) * | 2010-12-06 | 2013-06-18 | International Business Machines Corporation | Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs |
| CN102169900B (zh) * | 2011-03-01 | 2013-03-27 | 清华大学 | 基于异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| US9595443B2 (en) | 2011-10-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
| US8912610B2 (en) * | 2011-11-11 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for MOSFETS with high-K and metal gate structure |
| JP2013191808A (ja) * | 2012-03-15 | 2013-09-26 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP5960491B2 (ja) | 2012-04-27 | 2016-08-02 | キヤノンアネルバ株式会社 | 半導体装置およびその製造方法 |
| KR101977286B1 (ko) | 2012-12-27 | 2019-05-30 | 에스케이하이닉스 주식회사 | 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법 |
| KR101986144B1 (ko) | 2012-12-28 | 2019-06-05 | 에스케이하이닉스 주식회사 | 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법 |
| KR102066851B1 (ko) * | 2013-02-25 | 2020-02-11 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102190673B1 (ko) | 2014-03-12 | 2020-12-14 | 삼성전자주식회사 | 중간갭 일함수 금속 게이트 전극을 갖는 반도체 소자 |
| KR102127644B1 (ko) | 2014-06-10 | 2020-06-30 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| US9859392B2 (en) * | 2015-09-21 | 2018-01-02 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
| KR102286112B1 (ko) | 2015-10-21 | 2021-08-04 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR102402761B1 (ko) | 2015-10-30 | 2022-05-26 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9837487B2 (en) | 2015-11-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with gate stack |
| US9768171B2 (en) * | 2015-12-16 | 2017-09-19 | International Business Machines Corporation | Method to form dual tin layers as pFET work metal stack |
| KR102490696B1 (ko) | 2016-11-07 | 2023-01-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102557915B1 (ko) * | 2018-07-05 | 2023-07-21 | 삼성전자주식회사 | 반도체 장치 |
| US10879392B2 (en) | 2018-07-05 | 2020-12-29 | Samsung Electronics Co., Ltd. | Semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028A (en) * | 1847-03-20 | monohot | ||
| US2012A (en) * | 1841-03-18 | Machine foe | ||
| US6727148B1 (en) * | 1998-06-30 | 2004-04-27 | Lam Research Corporation | ULSI MOS with high dielectric constant gate insulator |
| JP2002118175A (ja) * | 2000-10-05 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6537901B2 (en) * | 2000-12-29 | 2003-03-25 | Hynix Semiconductor Inc. | Method of manufacturing a transistor in a semiconductor device |
| KR100399356B1 (ko) * | 2001-04-11 | 2003-09-26 | 삼성전자주식회사 | 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법 |
| KR100476926B1 (ko) * | 2002-07-02 | 2005-03-17 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 형성방법 |
| US7045406B2 (en) * | 2002-12-03 | 2006-05-16 | Asm International, N.V. | Method of forming an electrode with adjusted work function |
| US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
| JP2005217176A (ja) * | 2004-01-29 | 2005-08-11 | Tokyo Electron Ltd | 半導体装置および積層膜の形成方法 |
| US7023064B2 (en) * | 2004-06-16 | 2006-04-04 | International Business Machines Corporation | Temperature stable metal nitride gate electrode |
| JP2007019396A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
| JP2007036116A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2007
- 2007-02-28 KR KR1020070020593A patent/KR100868768B1/ko active IP Right Grant
-
2008
- 2008-01-10 US US12/007,433 patent/US7919820B2/en not_active Expired - Fee Related
- 2008-02-22 JP JP2008041889A patent/JP5931312B2/ja not_active Expired - Fee Related
- 2008-02-22 CN CN2008100805787A patent/CN101257023B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008219006A (ja) | 2008-09-18 |
| KR20080079940A (ko) | 2008-09-02 |
| US7919820B2 (en) | 2011-04-05 |
| US20080203488A1 (en) | 2008-08-28 |
| CN101257023B (zh) | 2011-09-14 |
| CN101257023A (zh) | 2008-09-03 |
| KR100868768B1 (ko) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5931312B2 (ja) | Ｃｍｏｓ半導体素子及びその製造方法 | |
| TWI553906B (zh) | 用於多層高介電係數閘極堆疊之混合式閘極後製積體化方案 | |
| CN102714177B (zh) | 具有带氧阻障层的金属栅极堆叠的场效应晶体管器件 | |
| US8546211B2 (en) | Replacement gate having work function at valence band edge | |
| US7183596B2 (en) | Composite gate structure in an integrated circuit | |
| JP5270086B2 (ja) | ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法 | |
| US7884423B2 (en) | Semiconductor device and fabrication method thereof | |
| TWI624060B (zh) | 具有鎢閘極電極的半導體裝置及其製造方法 | |
| JP2012004577A (ja) | 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法 | |
| US9177869B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP1863097A1 (en) | Method for modulating the effective work function | |
| WO2011079594A1 (zh) | 一种半导体器件及其制造方法 | |
| US20070166970A1 (en) | ALD gate electrode | |
| JP2007208260A (ja) | 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 | |
| EP1863072A1 (en) | Method for modulating the effective work function | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| WO2006130239A1 (en) | Semiconductor device structure and method therefor | |
| US20120299113A1 (en) | Semiconductor device and method for fabricating the same | |
| US9142414B2 (en) | CMOS devices with metal gates and methods for forming the same | |
| JP2008004578A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006024894A (ja) | 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法 | |
| KR20120070801A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| JP3696196B2 (ja) | 半導体装置 | |
| JP2008311661A (ja) | 半導体素子及びそのゲート形成方法 | |
| KR102532520B1 (ko) | 문턱 전압이 제어된 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140828 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141024 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5931312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |