JP2008311661A - 半導体素子及びそのゲート形成方法 - Google Patents
半導体素子及びそのゲート形成方法 Download PDFInfo
- Publication number
- JP2008311661A JP2008311661A JP2008155174A JP2008155174A JP2008311661A JP 2008311661 A JP2008311661 A JP 2008311661A JP 2008155174 A JP2008155174 A JP 2008155174A JP 2008155174 A JP2008155174 A JP 2008155174A JP 2008311661 A JP2008311661 A JP 2008311661A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- film
- gate insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003839 Hf—Si Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 1
- 229910001942 caesium oxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】高誘電定数を有する物質からなるゲート絶縁膜を有する半導体素子及びそのゲート形成方法を提供する。
【解決手段】素子分離膜２０２によりアクティブ領域が画定されている半導体基板２００を提供する段階と、前記アクティブ領域上にゲート絶縁膜２０４を形成する段階と、前記ゲート絶縁膜２０４上にキャッピング膜２０６を形成する段階と、前記キャッピング膜２０６及び前記ゲート絶縁膜２０４を有する半導体基板２００に対してアニール工程を施す段階と、前記アクティブ領域の一部にフルシリサイドゲート２０８を形成する段階とを含む。
【選択図】図２Ｅ
【解決手段】素子分離膜２０２によりアクティブ領域が画定されている半導体基板２００を提供する段階と、前記アクティブ領域上にゲート絶縁膜２０４を形成する段階と、前記ゲート絶縁膜２０４上にキャッピング膜２０６を形成する段階と、前記キャッピング膜２０６及び前記ゲート絶縁膜２０４を有する半導体基板２００に対してアニール工程を施す段階と、前記アクティブ領域の一部にフルシリサイドゲート２０８を形成する段階とを含む。
【選択図】図２Ｅ
Description
本発明は半導体素子及びその製造方法に関し、特に、高誘電定数の物質からなるゲート絶縁膜を備えた半導体素子及びそのゲート形成方法に関する。
近年、半導体素子の高集積化やＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）フィーチャーサイズ（ｆｅａｔｕｒｅ ｓｉｚｅ）の減少に伴い、ゲートの長さとその下に形成されるチャネルの長さも短くなっている。そのため、ゲートとチャネルとの間におけるキャパシタンスを増加させ、トランジスタの動作特性を向上させるために、ゲート絶縁膜の厚さも薄く形成する必要がある。
しかしながら、これまで代表的に用いられてきたシリコン酸化膜又はシリコン酸化窒化膜で構成されるゲート絶縁膜は、その厚さが縮小されることにより、電気的な性質において物理的な限界に直面するようになり、ゲート絶縁膜の信頼性を確保し難くなる。従って、シリコン酸化膜又はシリコン酸化窒化膜でゲート絶縁膜を構成する場合には、これらの厚さを縮小するのに限界がある。
前記のような問題を克服するために、既存のシリコン酸化膜又はシリコン酸化窒化膜に替えて、薄い等価酸化膜厚（ｔｈｉｎ ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ（ＥＯＴ））を維持しながら、ゲート電極とチャネル領域との間の漏れ電流を減少させることができる高誘電定数（ｈｉｇｈ−ｋ）を有する物質からなる高誘電膜についての研究が活発に行われている。しかしながら、ＭＯＳＦＥＴ半導体素子のゲート絶縁膜として高誘電膜を用いる場合、多数のバルクトラップと半導体基板とゲート絶縁膜とのインターフェースにおけるインターフェーストラップにより、ゲート誘電膜下の半導体基板に形成されるチャネル領域で電子移動度が減少する。また、既存のシリコン酸化膜又はシリコン酸化窒化膜で構成されるゲート絶縁膜に比べて限界電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ、Ｖｔ）値が異常に高くなるという問題点がある。
このような問題を克服し、ポリシリコンで形成されるゲートが適用された素子で発生する不具合であるポリ空乏効果（ｐｏｌｙ ｄｅｐｌｅｔｉｏｎ ｅｆｆｅｃｔ）を低減させるために、完全シリサイド化（ＦＵＳＩ：Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ）ゲート及びメタルゲートを適用したＭＯＳＦＥＴ素子の構造が開発された。
図１Ａ〜図１Ｃは、従来技術による半導体素子のゲートの形成過程を示す工程断面図である。
図１Ａに示すように、アクティブ領域を画定するための素子分離膜１００が形成されている半導体基板１０２を用意する。このとき、半導体基板１０２はシリコン基板又はＳＯＩ基板であり、Ｐ型又はＮ型不純物がドーピングされている。
その後、図１Ｂに示すように、半導体基板１０２上に高誘電定数を有する物質、例えば、ＨｆＯ２を蒸着して、ゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４は、アクティブ領域上にのみ形成される。
このように、半導体基板１０２上に高誘電定数を有する物質、例えば、ＨｆＯ２を用いてゲート絶縁膜１０４を形成する場合、半導体基板のシリコンＳｉとＨｆＯ２が反応して誘電率の低い絶縁膜が発生し、これにより、ゲート絶縁膜の等価酸化膜厚（ＥＯＴ）が増加し、キャリアの移動速度が減少して半導体素子の特性を低下させるという問題点がある。
このような問題を解決するため、ゲートを形成する前にアニール工程を施すことで、半導体基板１０２のシリコンＳｉとＨｆＯ２が反応して誘電率の低い絶縁膜が形成されることを防止できる。
その後、図１Ｃに示すように、結果物上に伝導性物質、例えば、金属又はシリサイドを用いて金属又はシリサイドゲート１０６を形成する。
しかしながら、前記のように、シリサイド又は金属ゲート１０６を適用したＭＯＳＦＥＴにＨｆＯ２系の高誘電定数を有する物質を用いてゲート絶縁膜１０４を形成する場合、ＨｆＯ２のような高誘電定数を有する物質とポリシリコンとの界面におけるＨｆ−Ｓｉ結合によるフェルミ準位ピニング（ｆｅｒｍｉ−ｌｅｖｅｌ ｐｉｎｎｉｎｇ）現象により限界電圧（Ｖｔ）が増加して素子の特性を悪化させるという問題点がある。
即ち、高誘電定数を有する物質であるＨｆＯ２の内部トラップサイト（ｔｒａｐ ｓｉｔｅ）により金属又はシリサイドゲート１０６の仕事関数が変化するため、半導体素子の性能が悪化するという問題点がある。
本発明は上記事情に鑑みてなされたものであって、その目的は、高誘電定数を有する物質からなるゲート絶縁膜を有する半導体素子及びそのゲート形成方法を提供することにある。
前記目的を達成するために、本発明による半導体素子のゲート形成方法は、素子分離膜によりアクティブ領域が画定されている半導体基板を提供する段階と、前記アクティブ領域上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にキャッピング膜を形成する段階と、前記キャッピング膜及び前記ゲート絶縁膜を有する半導体基板に対してアニール工程を施す段階と、前記アクティブ領域の一部にゲートを形成する段階とを含む。
また、本発明による半導体素子は、素子分離膜によりアクティブ領域が画定されている半導体基板と、前記アクティブ領域上に形成されているアニールされたゲート絶縁膜と、前記アニールされたゲート絶縁膜上に形成されているアニールされたキャッピング膜と、前記アクティブ領域で前記アニールされたキャッピング膜上に形成されているゲートとを備える。
更に、本発明による半導体素子製造の形成方法は、半導体基板上にゲート絶縁膜及び非晶質シリコン膜を順次形成する段階、前記ゲート絶縁膜は前記半導体基板のアクティブ領域で形成され、高誘電定数の物質で形成され、前記非晶質シリコン膜及び前記ゲート絶縁膜を含む前記半導体基板に対してアニール工程を施す段階と、前記アクティブ領域で前記非晶質シリコン膜上にゲートを形成する段階とを含む。
本発明によれば、高誘電定数を有する物質であるゲート絶縁膜を形成した後、非結晶シリコンを用いてキャッピング膜を形成することで、ゲート絶縁膜と後で形成されるゲート物質の間の反応を抑止させてゲートの仕事関数が変わる現象を抑えられるだけでなく、低誘電定数を有する絶縁体が生成されることを防止でき、半導体素子の性能を向上させることができるという効果を奏する。
また、本発明は、高誘電定数を有するゲート絶縁膜とキャッピング膜を形成した後、フッ素ガス雰囲気でアニール工程を施すことで、ゲート絶縁膜内部のトラップサイトを防げるという効果がある。
更に、本発明は、金属又はフルシリサイドゲートを形成することで、等価酸化膜厚（ＥＯＴ）を効果的に低減できる。
以下、添付の図面を参照しつつ、本発明の好適な実施形態による半導体素子におけるゲートの形成過程について詳細に説明する。
図２Ａ〜図２Ｅは、本発明の実施形態による半導体素子のゲートの形成過程を示す断面図である。
図２Ａに示すように、素子分離膜２０２によりアクティブ領域が画定されている半導体基板２００を用意する。このとき、半導体基板２００はシリコン基板又はＳＯＩ基板であり、Ｐ型又はＮ型不純物がドーピングされているか、Ｐ型及びＮ型ウェルが形成されている。
その後、図２Ｂに示すように、金属酸化物のような高誘電定数を有する物質を用いてゲート絶縁膜２０４を半導体基板２００のアクティブ領域上に形成する。金属酸化物を含むゲート絶縁膜２０４は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程により形成される。高誘電定数を有する金属酸化物の例としては、タンタル酸化物（Ｔａ２Ｏ５）、チタン酸化物（ＴｉＯ２）、ハフニウム酸化物（ＨｆＯ２）、ジルコニウム酸化物（ＺｒＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、窒化アルミニウム酸化物（ＡｌｘＯｙＮｚ）、ハフニウムアルミニウム酸化物（ＨｆＡｌｘＯｙ）、イットリウム酸化物（Ｙ２Ｏ３）、ニオビウム酸化物（Ｎｂ２Ｏ５）、セシウム酸化物（ＣｅＯ２）、インジウム酸化物（ＩｎＯ２）又はランタン酸化物（ＬａＯ２）などが挙げられる。これらの金属酸化物は単一或いは２つ以上を組み合わせせて用いることもできる。
その後、図２Ｃに示すように、ゲート絶縁膜２０４の上部に薄膜のキャッピング膜２０６を形成する。前記キャッピング膜２０６は、非結晶シリコンを用いて２ｎｍ〜５ｎｍの厚さで形成され、化学気相成長（ＣＶＤ）工程、物理気相成長（ＰＶＤ）又はスパッタ工程などの方法で形成される。
このように、高誘電定数を有する物質であるゲート絶縁膜２０４を形成した後、非結晶シリコンを用いてキャッピング膜２０６を形成することで、ゲート絶縁膜２０４と後で形成されるゲート物質の間の反応が抑止されてゲートの仕事関数が変わる現象を防止できる。
その後、図２Ｄに示すように、図２Ｃの結果物上にアニール工程を施す。このとき、アニール工程は、フッ素（フローリン、Ｆ）ガス又はフッ素ガスが含有された混合ガスの雰囲気で、３５０℃〜７５０℃の温度で行われる。
前述したようなアニール工程を施すことで、ゲート絶縁膜２０４である高誘電定数を有する物質の内部で発生するトラップサイトを防ぐことができる。
その後、図２Ｅに示すように、アクティブ領域上に金属又はフルシリサイドゲート２０８を形成する。前記ゲート２０８は、ＴａＮ、ＴｉＮ、ＨｆＮ又はＬａ金属のいずれか１つを用いて形成される。
このように、金属又はフルシリサイドゲート２０８を形成することで、等価酸化膜厚（ＥＯＴ）を低減できる。
本発明の実施形態によれば、高誘電定数を有する物質を用いてゲート絶縁膜２０４を形成し、非結晶シリコンを用いてキャッピング膜２０６をゲート絶縁膜２０４上に形成した後、アニール工程を施す。従って、低誘電定数を有する絶縁物質が生成される現象を防止できるだけでなく、フェルミ準位ピニング現象が引き起こされることを防止できる。
なお、本発明は、上記実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
２００ 半導体基板、 ２０２ 素子分離膜、 ２０４ ゲート絶縁膜、 ２０６ キャッピング膜、 ２０８ フルシリサイドゲート。
Claims (20)
- 素子分離膜によりアクティブ領域が画定されている半導体基板を提供する段階と、
前記アクティブ領域上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にキャッピング膜を形成する段階と、
前記キャッピング膜及び前記ゲート絶縁膜を有する半導体基板に対してアニール工程を施す段階と、
前記アクティブ領域の一部にゲートを形成する段階と、
を含む半導体素子のゲート形成方法。 - 前記ゲート絶縁膜は、高誘電定数を有する金属酸化物で形成されることを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 前記ゲート絶縁膜は、原子層堆積（ＡＬＤ）方法で形成されることを特徴とする請求項２に記載の半導体素子のゲート形成方法。
- 前記キャッピング膜は、非晶質シリコンで形成されることを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 前記キャッピング膜は、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）又はスパッタ方式のうちの少なくとも１つを用いて形成されることを特徴とする請求項４に記載の半導体素子のゲート形成方法。
- 前記キャッピング膜は、２ｎｍ〜５ｎｍの厚さを有することを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 前記アニール工程は、フッ素ガス及びフッ素ガスを含有する混合ガスのうちの少なくとも１つを用いて施すことを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 前記アニール工程は、３５０℃〜７５０℃の温度で行われることを特徴とする請求項７に記載の半導体素子のゲート形成方法。
- 前記ゲートは、フルシリサイドゲートであることを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 前記ゲートは、ＴａＮ、ＴｉＮ、ＨｆＮ及びＬａで構成されるグループの中から選択された金属ゲートを含むことを特徴とする請求項１に記載の半導体素子のゲート形成方法。
- 素子分離膜によりアクティブ領域が画定されている半導体基板と、
前記アクティブ領域上に形成されているアニールされたゲート絶縁膜と、
前記アニールされたゲート絶縁膜上に形成されているアニールされたキャッピング膜と、
前記アクティブ領域で前記アニールされたキャッピング膜上に形成されているゲートと、
を備える半導体素子。 - 前記ゲート絶縁膜は、高誘電定数を有する金属酸化物で形成されることを特徴とする請求項１１に記載の半導体素子。
- 前記キャッピング膜は、
非結晶シリコンで形成されることを特徴とする請求項１２に記載の半導体素子。 - 前記キャッピング膜は、２ｎｍ〜５ｎｍの厚さを有することを特徴とする請求項１１に記載の半導体素子。
- 前記ゲートは、フルシリサイドゲートであることを特徴とする請求項１１に記載の半導体素子。
- 前記ゲートは、ＴａＮ、ＴｉＮ、ＨｆＮ及びＬａで構成されるグループの中から選択された金属ゲートを含むことを特徴とする請求項１１に記載の半導体素子。
- 半導体基板上にゲート絶縁膜及び非晶質シリコン膜を順次形成する段階、前記ゲート絶縁膜は前記半導体基板のアクティブ領域で形成され、高誘電定数の物質で形成され、
前記非晶質シリコン膜及び前記ゲート絶縁膜を含む前記半導体基板に対してアニール工程を施す段階と、
前記アクティブ領域で前記非晶質シリコン膜上にゲートを形成する段階と
を含む半導体素子の形成方法。 - 前記ゲートは、フルシリサイドゲートであることを特徴とする請求項１７に記載の半導体素子の形成方法。
- 前記ゲートは、ＴａＮ、ＴｉＮ、ＨｆＮ及びＬａで構成されるグループの中から選択された金属ゲートを含むことを特徴とする請求項１７に記載の半導体素子の形成方法。
- 前記高誘電定数物質は、金属酸化物を含むことを特徴とする請求項１７に記載の半導体素子の形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070059028A KR20080110366A (ko) | 2007-06-15 | 2007-06-15 | 반도체 소자의 게이트 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008311661A true JP2008311661A (ja) | 2008-12-25 |
Family
ID=40132738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008155174A Pending JP2008311661A (ja) | 2007-06-15 | 2008-06-13 | 半導体素子及びそのゲート形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080311730A1 (ja) |
| JP (1) | JP2008311661A (ja) |
| KR (1) | KR20080110366A (ja) |
| CN (1) | CN101325158B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474340A (zh) * | 2013-09-28 | 2013-12-25 | 复旦大学 | 一种利用双层绝缘层释放费米能级钉扎的方法 |
| US9799745B2 (en) * | 2015-10-20 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition methods and structures thereof |
| US10580643B2 (en) * | 2016-02-16 | 2020-03-03 | Applied Materials, Inc. | Fluorination during ALD high-k, fluorination post high-k and use of a post fluorination anneal to engineer fluorine bonding and incorporation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251801A (ja) * | 2004-03-01 | 2005-09-15 | Nec Electronics Corp | 半導体装置 |
| JP2005277318A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Leading Edge Technologies Inc | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
| JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007027500A (ja) * | 2005-07-19 | 2007-02-01 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007081211A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6027975A (en) * | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| US6211000B1 (en) * | 1999-01-04 | 2001-04-03 | Advanced Micro Devices | Method of making high performance mosfets having high conductivity gate conductors |
| US6459123B1 (en) * | 1999-04-30 | 2002-10-01 | Infineon Technologies Richmond, Lp | Double gated transistor |
| US6696327B1 (en) * | 2003-03-18 | 2004-02-24 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| JP2004335566A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| TWI221340B (en) * | 2003-05-30 | 2004-09-21 | Ind Tech Res Inst | Thin film transistor and method for fabricating thereof |
| JP2005277172A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-06-15 KR KR1020070059028A patent/KR20080110366A/ko not_active Application Discontinuation
-
2008
- 2008-06-11 US US12/136,793 patent/US20080311730A1/en not_active Abandoned
- 2008-06-13 JP JP2008155174A patent/JP2008311661A/ja active Pending
- 2008-06-13 CN CN2008101106972A patent/CN101325158B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251801A (ja) * | 2004-03-01 | 2005-09-15 | Nec Electronics Corp | 半導体装置 |
| JP2005277318A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Leading Edge Technologies Inc | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
| JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007027500A (ja) * | 2005-07-19 | 2007-02-01 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007081211A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080311730A1 (en) | 2008-12-18 |
| KR20080110366A (ko) | 2008-12-18 |
| CN101325158A (zh) | 2008-12-17 |
| CN101325158B (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI553906B (zh) | 用於多層高介電係數閘極堆疊之混合式閘極後製積體化方案 | |
| US9281373B2 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
| US7952118B2 (en) | Semiconductor device having different metal gate structures | |
| TWI406414B (zh) | 半導體裝置及其製造方法 | |
| US7390719B2 (en) | Method of manufacturing a semiconductor device having a dual gate structure | |
| US9478637B2 (en) | Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices | |
| JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| US20110037131A1 (en) | Gate structure for field effect transistor | |
| US20100252888A1 (en) | Semiconductor device | |
| US20080146012A1 (en) | Novel method to adjust work function by plasma assisted metal incorporated dielectric | |
| US8716813B2 (en) | Scaled equivalent oxide thickness for field effect transistor devices | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| KR100843223B1 (ko) | 채널 타입에 따라 이종의 메탈 게이트 구조를 채용하는반도체 소자 및 그 제조 방법 | |
| JP2008311661A (ja) | 半導体素子及びそのゲート形成方法 | |
| KR100843230B1 (ko) | 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법 | |
| US20130187241A1 (en) | Interfacial layer regrowth control in high-k gate structure for field effect transistor | |
| US9449829B1 (en) | Semiconductor process | |
| US11935934B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100943492B1 (ko) | 반도체 소자 제조 방법 | |
| JP2012023119A (ja) | 半導体装置及びその製造方法 | |
| JP2009272368A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20160093489A1 (en) | Method of forming a dielectric layer | |
| CN102299110A (zh) | 一种半导体器件的形成方法及其半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |