CN102299110A - 一种半导体器件的形成方法及其半导体器件 - Google Patents
一种半导体器件的形成方法及其半导体器件 Download PDFInfo
- Publication number
- CN102299110A CN102299110A CN2010102158505A CN201010215850A CN102299110A CN 102299110 A CN102299110 A CN 102299110A CN 2010102158505 A CN2010102158505 A CN 2010102158505A CN 201010215850 A CN201010215850 A CN 201010215850A CN 102299110 A CN102299110 A CN 102299110A
- Authority
- CN
- China
- Prior art keywords
- mentioned material
- layer
- rare earth
- semiconductor substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 104
- 239000002184 metal Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 63
- 239000012212 insulator Substances 0.000 claims description 43
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 229910003855 HfAlO Inorganic materials 0.000 claims description 12
- 229910004143 HfON Inorganic materials 0.000 claims description 12
- 229910004129 HfSiO Inorganic materials 0.000 claims description 12
- -1 HfSiON Inorganic materials 0.000 claims description 12
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 12
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 12
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims description 12
- 229910019899 RuO Inorganic materials 0.000 claims description 11
- 241001521328 Ruta Species 0.000 claims description 11
- 235000003976 Ruta Nutrition 0.000 claims description 11
- 229910004491 TaAlN Inorganic materials 0.000 claims description 11
- 229910010037 TiAlN Inorganic materials 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052741 iridium Inorganic materials 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052702 rhenium Inorganic materials 0.000 claims description 11
- 235000005806 ruta Nutrition 0.000 claims description 11
- 229910052707 ruthenium Inorganic materials 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910004140 HfO Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000014347 soups Nutrition 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件的形成方法及其半导体器件。其中，该方法包括：提供半导体衬底；在半导体衬底上形成绝缘界面层；在绝缘界面层上形成第一金属层；在第一金属层上形成栅介质层；在栅介质层上形成第二金属层；对所述器件进行加工，以形成栅极结构。该半导体器件包括：半导体衬底；形成于所述半导体衬底上的栅极结构，其中，所述栅极结构包括：在所述半导体衬底上的绝缘界面层、在所述绝缘界面层上的第一金属层、在所述第一金属层上的栅介质层、在所述栅介质层上的第二金属层。采用本发明，可以显著改善高k介质和界面绝缘层直接接触所带来的负面偶极子效应，大大提高阈值电压控制范围。
Description
技术领域
本发明通常涉及一种半导体器件的形成方法以及半导体器件，具体来说，涉及一种调节阈值电压特性的方法及其半导体器件结构。
背景技术
作为微电子技术核心的CMOS技术已经成为现代电子产品中的支撑力量。随着CMOS器件特征尺寸的不断减小，作为CMOS器件栅介质材料的SiO2的物理厚度已逐渐临近极限。采用高k栅介质材料和金属栅电极材料，标志着从推出多晶硅栅MOS晶体管以来，晶体管技术的一个突破，具有里程碑作用。高k栅介质材料的引入可以保证在同等等效氧化层厚度(EOT)的情况下，有效地增加栅介质的物理厚度，使得隧穿电流得到有效的抑制；金属栅电极材料的引入不仅消除了多晶硅栅电极的耗尽效应和掺杂原子扩散问题，而且还有效地降低了栅电极的电阻，并解决了高k栅介质材料与多晶硅栅之间的不兼容问题。
目前，有关高k栅介质材料的研究已取得了一定的进展。通过界面控制和成膜工艺优化，可以获得超薄(EOT：0.5nm，物理厚度：2.4nm)、低漏电流(Jg：10A/cm2)的HfO2高k栅介质绝缘膜。然而通过器件性能测试发现，随着EOT的极度减小(～0.5nm)，平带电压(Vfb)非常明显地向硅的带隙中间值附近偏移。这主要是由于高k栅介质和金属栅电极的兼容性问题和热稳定性问题造成的，并且会极大的增加器件的功耗。此外，Vfb的异常偏移现象是由于栅电极/高k栅介质间的特殊界面特性造成的，例如，多晶硅栅与HfO2界面处Si-Hf键的形成引起的费米能级钉扎效应、金属栅与高k栅介质界面及高k栅介质与SiO2界面处偶极子的形成引起的费米能级钉扎效应等。显然，金属栅与高k栅介质结构CMOS器件的阈值电压控制技术研究并不只是和金属栅材料本身的功函数有关，而是要把金属栅与高k栅介质结构作为一个整体来研究。要求nMOS和pMOS器件的阈值电压在保持绝对值大致相等的前提下，还要尽可能的降低阈值电压的数值。利用合适的材料和结构来调节有效功函数，进而降低器件阈值电压是目前最直接、可行和有效的方法。
目前的研究现状是，高k与IL之间有负面效应的偶极子，但金属栅与高k栅之间没有，因此，需要提出一种制造半导体器件的方法来消除界面偶极子。
发明内容
鉴于上述问题，本发明提供一种半导体器件的形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成绝缘界面层；在所述绝缘界面层上形成第一金属层；在所述第一金属层上形成栅介质层；在所述栅介质层上形成第二金属层；对所述器件进行加工，以形成栅极结构。
本发明还提供了一种通过上述方法形成的半导体器件，包括：半导体衬底；形成于所述半导体衬底上的栅极结构，其中，所述栅极结构包括：在所述半导体衬底上的绝缘界面层、在所述绝缘界面层上的第一金属层、在所述第一金属层上的栅介质层、在所述栅介质层上的第二金属层。
此外，本发明还提供了一种半导体器件的形成方法，所述方法包括：提供具有第一区域和第二区域的半导体衬底；在所述半导体衬底上形成第一绝缘界面层；在所述第一绝缘界面层上形成第一金属层；在所述第一金属层上形成第一栅介质层；在所述第一栅介质层上形成第二金属层；去除所述半导体衬底第二区域上的第二金属层；在所述器件上形成第三金属层；去除所述半导体衬底第一区域上的第三金属层；对所述器件进行加工，以分别形成属于第一区域的NMOS器件的第一栅极结构和属于第二区域的PMOS器件的第二栅极结构。
本发明还提供了一种通过上述方法形成的半导体器件，包括：具有第一区域和第二区域的半导体衬底；形成于所述第一区域的NMOS器件上的第一栅极结构和形成于所述第二区域PMOS器件上的第二栅极结构，其中，所述第一栅极结构包括：在所述半导体衬底上的第一绝缘界面层、在所述第一绝缘界面层上的第一金属层、在所述第一金属层上的第一栅介质层、在所述第一栅介质层上的第二金属层；所述第二栅极结构包括：在所述半导体衬底上的第一绝缘界面层、在所述第一绝缘界面层上的第一金属层、在所述第一金属层上的第一栅介质层、在所述第一栅介质层上的第三金属层。
利用本发明，可以显著改善高k介质和界面绝缘层直接接触所带来的负面偶极子效应，大大提高阈值电压控制范围，充分满足纳米尺度CMOS器件阈值电压的要求。同时，由于插入的金属层材料为导体，因此几乎不增加等效氧化层厚度，而且工艺流程非常简单。
附图说明
图1示出了根据本发明的第一实施例的半导体器件的形成方法的流程图；
图2-6示出了根据本发明第一实施例的半导体器件的各个制造阶段的示意图；
图7示出了根据本发明的第二实施例的半导体器件的形成方法的流程图；以及
图8-15示出了根据本发明第二实施例的半导体器件的各个制造阶段的示意图。
具体实施方式
本发明通常涉及一种半导体器件的形成方法，尤其涉及一种调节阈值电压特性的方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
第一实施例
参考图1，图1示出了根据本发明实施例的半导体器件的形成方法的流程图。该方法可能包含在集成电路的形成过程或其部分中，可能包括静态随机存取存储器(SRAM)和/或者其它逻辑电路，无源元件例如电阻、电容器和电感，和有源元件例如P沟道场效应晶体管(PFET)，N沟道场效应晶体管(NFET)，金属氧化物半导体场效应晶体管(MOSFET)，互补金属氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它记忆单元，其组合和/或者其它半导体器件。
步骤301，提供半导体衬底402(例如，晶片)。参考图2。在实施例中，衬底402包括晶体结构中的硅衬底。如本领域所知晓的，根据设计要求衬底可包括各种不同的掺杂配置(例如，p型衬底或者n型衬底)。衬底的其它例子包括其它元素半导体，例如锗和金刚石。或者，衬底可包括化合物半导体，例如，碳化硅，砷化镓，砷化铟，或者磷化铟。进一步，为了提高性能，衬底可选择性地包括一个外延层(epi层)，和/或者硅绝缘体(SOI)结构。更进一步，衬底可包括形成在其上的多种特征，包括有源区域，有源区域中的源极和漏极区域，隔离区域(例如，浅沟槽隔离(STI)特征)，和/或者本领域已知的其它特征，所述半导体衬底可以是经过前期工艺处理而提供的，例如经过清洗工艺，清洗药液包括H2SO4酸、HCl酸、H2O2、NH4OH、HF酸等。
步骤302，在半导体衬底402上形成绝缘界面层408。如图2所示，在半导体衬底402上生长绝缘界面层408。在本实施例中，绝缘界面层408为SiO2，也可以使用其他材料来形成绝缘界面层，例如SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
步骤303，在绝缘界面层408上形成第一金属层410。如图3所示，在绝缘界面层408上沉积第一金属层410。第一金属层410从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。第一金属层410可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。
步骤304，在第一金属层410上形成栅介质层412。如图4所示，在第一金属层410上沉积栅介质层412。栅介质层412可包括高-k材料，例如，和氧化硅相比具有高介电常数的材料。高-k材料的例子包括例如HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。栅介质层412的形成可包括多个层，包括那些在形成NMOS晶体管栅极结构或者PMOS晶体管栅极结构中使用到的层。栅介质层412可通过热氧化、化学气相沉积、原子层沉积(ALD)形成。这仅是示例，不局限于此。
步骤305，在栅介质层412上形成第二金属层414。如图5所示，在形成栅介质层412之后可以在其上沉积第二金属层414。第二金属层414从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。在本实施例中，第二金属层414可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。
步骤306，对所述器件进行加工，以形成栅极结构。如图6所示，对所述器件进行图形化，以形成栅极结构。可以利用干法刻蚀或者湿法刻蚀技术对所述器件进行图形化。这仅是示例，本发明不局限于此。
本实施例的MOS器件在绝缘界面层上插入了第一金属层，所述金属层可以是TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。利用该金属层与高k栅介质层和绝缘界面层之间无偶极子效应或费米能级钉扎效应，能够显著改善高k介质和界面绝缘层直接接触所带来的负面偶极子效应。通过采取该工艺，在几乎不增加器件的等效氧化层厚度(EOT)的情况下，可以有效地控制MOS器件的阈值电压。
第二实施例
下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认为与第一实施例采用了相同的步骤、方法或者工艺来进行，因此再次不再赘述。
参考图7，图7示出了根据本发明实施例的半导体器件的形成方法的流程图。该方法可能包含在集成电路的形成过程或其部分中，可能包括静态随机存取存储器(SRAM)和/或者其它逻辑电路，无源元件例如电阻、电容器和电感，和有源元件例如P沟道场效应晶体管(PFET)，N沟道场效应晶体管(NFET)，金属氧化物半导体场效应晶体管(MOSFET)，互补金属氧化物半导体(CMOS)晶体管，双极晶体管，高压晶体管，高频晶体管，其它记忆单元，其组合和/或者其它半导体器件。
步骤101，提供具有第一区域204和第二区域206的半导体衬底202(例如，晶片)。参考图8。在实施例中，衬底202包括晶体结构中的硅衬底。如本领域所知晓的，根据设计要求衬底可包括各种不同的掺杂配置(例如，p型衬底或者n型衬底)，其中所述第一区域204具有与所述第二区域206不同的掺杂类型，例如第一区域可以用于形成NMOS器件，第二区域可以用于形成PMOS器件，或者反之。衬底的其它例子包括其它元素半导体，例如锗和金刚石。或者，衬底可包括化合物半导体，例如，碳化硅，砷化镓，砷化铟，或者磷化铟。进一步，为了提高性能，衬底可选择性地包括一个外延层(epi层)，和/或者硅绝缘体(SOI)结构。更进一步，衬底可包括形成在其上的多种特征，包括有源区域，有源区域中的源极和漏极区域，隔离区域(例如，浅沟槽隔离(STI)特征)，和/或者本领域已知的其它特征，所述半导体衬底可以是经过前期工艺处理而提供的，例如经过清洗工艺，清洗药液包括H2SO4酸、HCl酸、H2O2、NH4OH、HF酸等。参考图8的例子，提供了一个包含第一区域204和第二区域206的半导体衬底202。
而后，形成第一区域的NMOS器件的栅堆叠，具体来说，在步骤102，在半导体衬底202上形成第一绝缘界面层208。如图8所示，在半导体衬底202上生长第一绝缘界面层208。在本实施例中，第一绝缘界面层208为SiO2，也可以使用其他材料来形成第一绝缘界面层，例如SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
步骤103，在第一绝缘界面层208上形成第一金属层210。如图9所示，在第一绝缘界面层208上沉积第一金属层210。第一金属层210从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。第一金属层210可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。所形成的第一金属层，能够使得随后将要在其上形成的高k栅介质层和其下面的绝缘界面层之间不产生偶极子效应或费米能级钉扎效应，从而通过加入该第一金属层来显著改善高k介质和界面绝缘层直接接触所带来的负面偶极子效应。
步骤104，在第一金属层210上形成第一栅介质层212。如图10所示，在第一金属层210上沉积第一栅介质层212。第一栅介质层212可包括高-k材料，例如和氧化硅相比具有高介电常数的材料。高-k材料的例子包括例如HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。第一栅介质层212的形成可包括多个层，包括那些在形成NMOS晶体管栅极结构和/或者PMOS晶体管栅极结构中使用到的层。第一栅介质层212可通过热氧化、化学气相沉积、原子层沉积(ALD)形成。这仅是示例，不局限于此。
步骤105，在第一栅介质层212上形成第二金属层214。如图11所示，在形成第一栅介质层212之后可以在其上沉积第二金属层214。第二金属层214从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。在本实施例中，第二金属层214可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。
步骤106，去除半导体衬底202第二区域206上的第二金属层214。首先，在第一区域204上的第二金属层214上覆盖一层掩模层，然后对未覆盖掩模层的第二区域206上的第二金属层214进行刻蚀；接着，去除掉第一区域204上的第二金属层214上的掩模层，以形成如图12所示的器件结构。
而后，形成第二区域的PMOS器件的栅堆叠，具体来说，在步骤107，在所述器件上形成第三金属层216。如图13所示，在上述器件上沉积第三金属层216。第三金属层216从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。在本实施例中，第三金属层216可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。
步骤108，去除半导体衬底202第一区域204上的第三金属层216。对第一区域204上的第三金属层216进行化学机械研磨抛光，以形成如图14所示的器件结构。
步骤109，对所述器件进行加工，以分别形成属于第一区域的NMOS器件的第一栅极结构和属于第二区域的PMOS器件的第二栅极结构。如图15所示，对所述第一区域和第二区域进行图形化，以形成第一栅极结构和第二栅极结构。可以利用干法刻蚀或者湿法刻蚀技术对所述第一区域和第二区域进行图形化。这仅是示例，本发明不局限于此。
本发明是在MOS器件的绝缘界面层上插入了第一金属层，所述金属层可以是TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。利用该金属层与高k栅介质层和绝缘界面层之间无偶极子效应或费米能级钉扎效应，能够显著改善高k介质和界面绝缘层直接接触所带来的负面偶极子效应。通过采取该工艺，在几乎不增加器件的等效氧化层厚度(EOT)的情况下，可以有效地控制MOS器件的阈值电压。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (20)
1.一种半导体器件的形成方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成绝缘界面层；
在所述绝缘界面层上形成第一金属层；
在所述第一金属层上形成栅介质层；
在所述栅介质层上形成第二金属层；
对所述器件进行加工，以形成栅极结构。
2.根据权利要求1所述的方法，其中所述绝缘界面层从包含下列元素的组中选择来形成：SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
3.根据权利要求1所述的方法，其中所述第一金属层从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。
4.根据权利要求1所述的方法，其中所述栅介质层为高k介质层。
5.根据权利要求4所述的器件，其中所述高k介质层从包含下列元素的组中选择来形成：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
6.一种半导体器件，包括：
半导体衬底；
形成于所述半导体衬底上的栅极结构，
其中，所述栅极结构包括：在所述半导体衬底上的绝缘界面层、在所述绝缘界面层上的第一金属层、在所述第一金属层上的栅介质层、在所述栅介质层上的第二金属层。
7.根据权利要求6所述的器件，其中所述绝缘界面层从包含下列元素的组中选择来形成：SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
8.根据权利要求6所述的器件，其中所述第一金属层从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。
9.根据权利要求6所述的器件，其中所述栅介质层为高k介质层。
10.根据权利要求9所述的器件，其中所述高k介质层从包含下列元素的组中选择来形成：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON、或者上述材料的组合。
11.一种半导体器件的形成方法，所述方法包括：
提供具有第一区域和第二区域的半导体衬底；
在所述半导体衬底上形成第一绝缘界面层；
在所述第一绝缘界面层上形成第一金属层；
在所述第一金属层上形成第一栅介质层；
在所述第一栅介质层上形成第二金属层；
去除所述半导体衬底第二区域上的第二金属层；
在所述器件上形成第三金属层；
去除所述半导体衬底第一区域上的第三金属层；
对所述器件进行加工，以分别形成属于第一区域的NMOS器件的第一栅极结构和属于第二区域的PMOS器件的第二栅极结构。
12.根据权利要求11所述的方法，其中所述第一绝缘界面层从包含下列元素的组中选择来形成：SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
13.根据权利要求11所述的方法，其中所述第一金属层从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。
14.根据权利要求11所述的方法，其中所述第一栅介质层为高k介质层。
15.根据权利要求14所述的器件，其中所述高k介质层从包含下列元素的组中选择来形成：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
16.一种半导体器件，包括：
具有第一区域和第二区域的半导体衬底；
形成于所述第一区域的NMOS器件的第一栅极结构和形成于所述第二区域的PMOS器件的第二栅极结构，
其中，所述第一栅极结构包括：在所述半导体衬底上的第一绝缘界面层、在所述第一绝缘界面层上的第一金属层、在所述第一金属层上的第一栅介质层、在所述第一栅介质层上的第二金属层；
所述第二栅极结构包括：在所述半导体衬底上的第一绝缘界面层、在所述第一绝缘界面层上的第一金属层、在所述第一金属层上的第一栅介质层、在所述第一绝缘介质层上的第三金属层。
17.根据权利要求16所述的器件，其中所述第一绝缘界面层从包含下列元素的组中选择来形成：SiO2、SiON、HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
18.根据权利要求16所述的器件，其中所述第一金属层从包含下列元素的组中选择来形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTax、HfRux、多晶硅、金属硅化物或者上述材料的组合。
19.根据权利要求16所述的器件，其中所述第一栅介质层为高k介质层。
20.根据权利要求19所述的器件，其中所述高k介质层从包含下列元素的组中选择来形成：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、Y2O3、AlN、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx、SiON或者上述材料的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102158505A CN102299110A (zh) | 2010-06-22 | 2010-06-22 | 一种半导体器件的形成方法及其半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102158505A CN102299110A (zh) | 2010-06-22 | 2010-06-22 | 一种半导体器件的形成方法及其半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102299110A true CN102299110A (zh) | 2011-12-28 |
Family
ID=45359425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102158505A Pending CN102299110A (zh) | 2010-06-22 | 2010-06-22 | 一种半导体器件的形成方法及其半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299110A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740570A (zh) * | 2008-11-26 | 2010-06-16 | 中国科学院微电子研究所 | 互补型金属氧化物半导体晶体管器件及其制作方法 |
| CN101930979A (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阈值电压的CMOSFETs结构及其制造方法 |
-
2010
- 2010-06-22 CN CN2010102158505A patent/CN102299110A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740570A (zh) * | 2008-11-26 | 2010-06-16 | 中国科学院微电子研究所 | 互补型金属氧化物半导体晶体管器件及其制作方法 |
| CN101930979A (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阈值电压的CMOSFETs结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9419099B2 (en) | Method of fabricating spacers in a strained semiconductor device | |
| US7160781B2 (en) | Transistor device and methods of manufacture thereof | |
| US7462538B2 (en) | Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials | |
| US7344934B2 (en) | CMOS transistor and method of manufacture thereof | |
| CN102299156B (zh) | 一种半导体器件及其制造方法 | |
| US8410555B2 (en) | CMOSFET device with controlled threshold voltage and method of fabricating the same | |
| US8410541B2 (en) | CMOSFET device with controlled threshold voltage characteristics and method of fabricating the same | |
| CN102110611B (zh) | 具有改善的载流子迁移率的nmos的制造方法 | |
| US8624325B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN102299155A (zh) | 一种半导体器件及其制造方法 | |
| US9136181B2 (en) | Method for manufacturing semiconductor device | |
| US7253050B2 (en) | Transistor device and method of manufacture thereof | |
| CN102110650A (zh) | 一种半导体器件及其制造方法 | |
| US20100308418A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| US7943458B2 (en) | Methods for obtaining gate stacks with tunable threshold voltage and scaling | |
| US9911821B2 (en) | Semiconductor device structure and method for forming the same | |
| US8293596B2 (en) | Formation of a channel semiconductor alloy by depositing a hard mask for the selective epitaxial growth | |
| US8173531B2 (en) | Structure and method to improve threshold voltage of MOSFETS including a high K dielectric | |
| JP2011009712A (ja) | 半導体装置及びその製造方法 | |
| US9418995B2 (en) | Method and structure for transistors using gate stack dopants with minimal nitrogen penetration | |
| US8324091B2 (en) | Enhancing integrity of a high-k gate stack by confining a metal cap layer after deposition | |
| US20120292671A1 (en) | Method of Forming Spacers That Provide Enhanced Protection for Gate Electrode Structures | |
| CN102299110A (zh) | 一种半导体器件的形成方法及其半导体器件 | |
| CN102157378A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111228 |