JP2005277172A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005277172A JP2005277172A JP2004089478A JP2004089478A JP2005277172A JP 2005277172 A JP2005277172 A JP 2005277172A JP 2004089478 A JP2004089478 A JP 2004089478A JP 2004089478 A JP2004089478 A JP 2004089478A JP 2005277172 A JP2005277172 A JP 2005277172A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- gate electrode
- sidewall
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 78
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 46
- 229910052814 silicon oxide Inorganic materials 0.000 description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 44
- 238000009792 diffusion process Methods 0.000 description 38
- 230000005669 field effect Effects 0.000 description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 28
- 238000001020 plasma etching Methods 0.000 description 20
- 125000006850 spacer group Chemical group 0.000 description 19
- 229910052759 nickel Inorganic materials 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 9
- 229910021334 nickel silicide Inorganic materials 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ゲート電極側面からのシリサイド化を抑制でき、さらにトランジスタとしての信頼性を維持することができる半導体装置を提供する。
【解決手段】 半導体基板１１上に、ゲート絶縁膜１５を介してゲート電極１６が形成され、ゲート電極１６上にシリサイド膜２３Ａが形成されている。ゲート電極１６の側面に第１ゲート側壁膜２０が形成され、第１ゲート側壁膜２０上に第２ゲート側壁膜２１が形成されている。ゲート電極１６上のシリサイド膜２３Ａの側面に側壁膜２４Ａが形成されている。さらに、ゲート絶縁膜１５下に形成されるチャネル領域を挟むように、半導体基板１１にソース領域及びドレイン領域１９が形成され、ソース領域上及びドレイン領域１９上の第１、第２ゲート側壁膜２０、２１の端部上に、側壁膜２４Ｂが形成されている。
【選択図】 図１
【解決手段】 半導体基板１１上に、ゲート絶縁膜１５を介してゲート電極１６が形成され、ゲート電極１６上にシリサイド膜２３Ａが形成されている。ゲート電極１６の側面に第１ゲート側壁膜２０が形成され、第１ゲート側壁膜２０上に第２ゲート側壁膜２１が形成されている。ゲート電極１６上のシリサイド膜２３Ａの側面に側壁膜２４Ａが形成されている。さらに、ゲート絶縁膜１５下に形成されるチャネル領域を挟むように、半導体基板１１にソース領域及びドレイン領域１９が形成され、ソース領域上及びドレイン領域１９上の第１、第２ゲート側壁膜２０、２１の端部上に、側壁膜２４Ｂが形成されている。
【選択図】 図１
Description
この発明は、半導体装置及びその製造方法に関するものであり、特にシリサイドプロセスを適用したＭＩＳ型電界効果トランジスタのゲート側壁構造に関するものである。
近年、ＭＩＳ型電界効果トランジスタのゲート電極上及びソース／ドレイン領域上にシリサイド膜を形成するシリサイド技術は、寄生抵抗を低減するために必須のプロセスとなっている（例えば、特許文献１参照）。しかし、ＭＩＳ型電界効果トランジスタのスケーリングに伴い、シリサイドプロセスに関わる問題が見られるようになっている。
図１９及び図２０は、シリサイドプロセスに関わる問題を示す半導体装置の断面図である。図１９及び図２０に示すように、ゲート電極５０Ａ、５０Ｂの側面にゲート側壁膜５１をそれぞれ形成すると、ゲート側壁膜５１がゲート電極５０Ａ、５０Ｂの上面から若干落ち込んだ状態になり、ゲート電極５０Ａ、５０Ｂ上部の側面が露出してしまう。この状態でゲート電極上部のシリサイド化を行うと、ゲート電極５０Ａ、５０Ｂ上部の露出した側面からシリサイド化が進む。
図１９に示すように、ゲート電極５０Ａのゲート長が長い場合には、ゲート電極５０Ａに対して、ゲート電極上部の側面から進行するシリサイド化の影響は小さい。すなわち、シリサイド膜５２Ａがゲート電極５０Ａの深い位置まで形成されることはない。しかし、図２０に示すように、ゲート長のスケーリングが進みゲート長が短くなった場合は、ゲート電極５０Ｂに対して、ゲート電極上部の側面から進行するシリサイド化の影響は無視できなくなる。ゲート長が短くなるほど、シリサイド膜５２Ｂが厚く形成され（逆細線効果）、極端な場合にはシリサイド膜がゲート絶縁膜５３に達することもある。そのため、ゲート長によってシリサイド膜のシート抵抗がばらつくことや、ゲート絶縁膜の信頼性を劣化させること、またゲート電極材の仕事関数が変わることに伴ったしきい値電圧のシフトも考えられる。また、ゲート長、ゲート電極高さ、ゲート側壁幅がスケーリングされる一方で、シリサイド膜形成前に行う自然酸化膜を除去するためのエッチング量（シリサイド前処理量）は一定であるため、ゲート電極高さに占めるゲート電極側面の露出量は大きくなっている。そこで、ゲート電極側面からのシリサイド化を抑制する対策がさらに必要な状況となっている。
図２１にゲート電極とゲート側壁膜の詳細な断面構造を示し、この図２１を参照して本発明が解決しようとする課題を述べる。図２１に示す従来の構造では、シリサイド膜形成前に行う自然酸化膜の除去処理によってシリコン酸化膜からなるゲート側壁膜はエッチングされ、ゲート電極上部の側面が露出して、ゲート電極上部の側面からシリサイド化が進行するという問題が生じるため対策が必要である（図２１中のＡ）。また、トランジスタとしての信頼性を維持するために、ゲート電極下部の側面にはシリコン酸化膜を形成する必要がある（図２１中のＢ）。また、ゲート側壁膜の幅がスケーリングされた時にゲート側壁膜がリフトオフすることや、エレベーテッドソース／ドレインプロセスの適用により、ゲートとソース／ドレインがショートするという問題があるため、半導体基板と接するゲート側壁膜の端部は、シリサイド膜形成前に行う自然酸化膜の除去処理でエッチングされない材料、例えばシリコン窒化膜で形成することが望ましい（図２１中のＣ）。
特開２００１−１１１０４４号公報（図１６等）
この発明は、前記事情に鑑みてなされたものであり、ゲート電極側面からのシリサイド化を抑制してシリサイド膜がゲート電極内の深い位置まで形成されることを防止でき、さらにトランジスタとしての信頼性を維持することができる半導体装置及びその製造方法を提供することを目的とする。
この発明の一実施形態によれば、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成されたシリサイド膜と、前記ゲート電極の側面に形成された第１ゲート側壁膜と、前記ゲート電極の側面上の前記第１ゲート側壁膜上に形成された第２ゲート側壁膜と、前記ゲート電極上の前記シリサイド膜の側面に形成された第１側壁膜と、前記ゲート絶縁膜下に形成されるチャネル領域を挟むように、前記半導体基板に形成されたソース領域及びドレイン領域と、前記ソース領域上及びドレイン領域上の前記第１、第２ゲート側壁膜の端部上に形成された第２側壁膜とを具備する半導体装置が提供される。
また、この発明の他の実施形態によれば、半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側面上及び前記半導体基板上に、第１ゲート側壁膜を形成する工程と、前記第１ゲート側壁膜上に第２ゲート側壁膜を形成する工程と、前記第２ゲート側壁膜上に第３ゲート側壁膜を形成する工程と、前記ゲート電極上部の側面、及び前記半導体基板上の前記第１、第２ゲート側壁膜の端部上に、第１側壁膜を形成する工程と、前記第３ゲート側壁膜をマスクとして用いたイオン注入法により、前記第３ゲート側壁膜の両側の前記半導体基板に、ソース領域及びドレイン領域を形成する工程と、前記ゲート電極上、前記ソース領域及びドレイン領域上の自然酸化膜を除去する工程と、前記ゲート電極上、前記ソース領域及びドレイン領域上に金属膜を形成する工程と、前記ゲート電極、前記ソース領域及びドレイン領域、及び前記金属膜に対して熱処理を行い、前記ゲート電極上、前記ソース領域及びドレイン領域上に金属シリサイド膜を形成する工程とを具備する半導体装置の製造方法が提供される。
この発明によれば、ゲート電極側面からのシリサイド化を抑制してシリサイド膜がゲート電極内の深い位置まで形成されることを防止でき、さらにトランジスタとしての信頼性を維持することができる半導体装置及びその製造方法を提供できる。
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
まず、この発明の第１の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。図１は、第１の実施形態のＭＯＳ型電界効果トランジスタの構成を示す断面図である。
まず、この発明の第１の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。図１は、第１の実施形態のＭＯＳ型電界効果トランジスタの構成を示す断面図である。
ｐ型シリコン半導体基板（またはｎ型シリコン半導体基板）１１には、素子分離絶縁膜１２が形成されている。素子分離絶縁膜１２に囲まれた能動素子部の半導体基板１１には、ウェル領域１３及びチャネル領域１４が形成されている。能動素子部の半導体基板（チャネル領域）１１上には、ゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にはゲート電極１６が形成されている。
ゲート電極１６の側面には、シリコン酸化膜からなるオフセットスペーサ１７が形成されている。半導体基板１１の表面領域には、チャネル領域１４を挟むように浅い拡散層１８が形成されている。さらに、浅い拡散層１８を挟むように、その表面領域にはソース領域またはドレイン領域を構成する高濃度拡散層１９が形成されている。
ゲート電極１６側面上のオフセットスペーサ１７上には、シリコン酸化膜からなる第１ゲート側壁膜２０が形成されている。この第１ゲート側壁膜２０上には、シリコン窒化膜からなる第２ゲート側壁膜２１が形成され、さらに第２ゲート側壁膜２１上にはシリコン酸化膜からなる第３ゲート側壁膜２２が形成されている。前記第１ゲート側壁膜２０及び第２ゲート側壁膜２１は、それぞれＬ字型形状を有し、それらの一端は高濃度拡散層１９上まで達している。
ゲート電極１６の上面上にはシリサイド膜２３Ａが形成され、高濃度拡散層１９上にはシリサイド膜２３Ｂが形成されている。ゲート電極１６上面上のシリサイド膜２３Ａの側面上には、シリコン窒化膜からなる側壁膜２４Ａが形成されている。さらに、高濃度拡散層１９上の第１、第２ゲート側壁膜２０、２１の側面上には、シリコン窒化膜からなる側壁膜２４Ｂ形成されている。これら側壁膜２４Ａ、２４Ｂは同一の製造工程により形成される。
前記構造を有する半導体装置では、ゲート電極上部の側面に、シリコン酸化膜と異なる材料、例えばシリコン窒化膜が形成されているため、シリサイド膜形成前に行う前工程においてゲート電極上部の側面が露出するのを防ぐことができる。詳述すると、ゲート電極１６上のシリサイド膜２３Ａの側面に、シリコン酸化膜と異なる側壁膜（シリコン窒化膜）２４Ａが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、ゲート電極上部の側面からゲート電極がシリサイド化されるのを抑制でき、シリサイド膜がゲート電極の上面から深い位置まで形成されるのを防止できる。
また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）２０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。なお、ゲート電極１６下部の側面には、オフセットスペーサ１７が形成されているが、オフセットスペーサだけでは膜厚が薄いため信頼性を維持することはできない。
また、半導体基板１１と接する第１、第２ゲート側壁膜２０、２１の側面（端部）には、側壁膜（シリコン窒化膜）２４Ｂが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去処理で、第１ゲート側壁膜（シリコン酸化膜）２０がエッチングされるのを防ぐことができる。これにより、第２、第３ゲート側壁膜２１、２２がリフトオフすることを防止でき、第３ゲート側壁膜２２のスケーリングが可能となる。さらに、エレベーテッドソース／ドレインプロセスを適用した場合でも、形成されるシリコン層あるいはシリコンゲルマニウム層などによってゲートとソース／ドレインがショートすることを防止できる。
次に、前記第１の実施形態のＭＯＳ型電界効果トランジスタの製造方法について説明する。図２〜図６は、前記ＭＯＳ型電界効果トランジスタの製造方法を示す各工程の断面図である。
まず、図２に示すように、ｐ型半導体基板（またはｎ型半導体基板）１１に、埋め込み素子分離法により、深さ２００〜３５０ｎｍの素子分離絶縁膜１２を形成する。素子分離絶縁膜１２に囲まれた能動素子部のｐ型半導体基板１１上に、膜厚２０ｎｍ以下のシリコン酸化膜を形成した後、イオン注入法により不純物を導入し、さらに活性化ラピットサーマルアニール（以下ＲＴＡと記す）を行い、ウェル領域１３及びチャネル領域１４を形成する。このときのイオン注入条件は以下の通りである。例えば、ｎ型ウェル領域を形成する場合は、リン（Ｐ）を加速電圧５００ＫｅＶ、ドーズ量３．０×１０１３ｃｍ−２で注入し、そのチャネル領域の形成ではボロン（Ｂ）を加速電圧１０ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２で注入する。また、ｐ型ウェル領域を形成する場合は、ボロンを加速電圧２６０ＫｅＶ、ドーズ量２．０×１０１３ｃｍ−２で注入し、そのチャネル領域の形成ではヒ素（Ａｓ）を加速電圧１００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２で注入する。
次に、ウェル領域１３内のチャネル領域１４上に、熱酸化法あるいはＬＰＣＶＤ法により、図２に示すように、シリコン酸化膜からなるゲート絶縁膜１５を膜厚１〜６ｎｍ程度形成する。ゲート絶縁膜１５上に、ポリシリコン膜あるいはポリシリコンゲルマニウム膜を膜厚５０ｎｍから２００ｎｍ程度堆積する。そして、光リソグラフィー法、Ｘ線リソグラフィー法、あるいは電子ビームリソグラフィー法によりレジストマスクパターンを作成し、反応性イオンエッチング（ＲＩＥ）法によりポリシリコン膜あるいはポリシリコンゲルマニウム膜のエッチングを行って、ゲート電極１６を形成する。なお、ゲート絶縁膜１５は、シリコン酸化膜（ＳｉＯ２）にて形成したが、これに換えてＳｉＯＮ、ＳｉＮ、あるいは高誘電体膜、例えばＴａ２Ｏ５などを用いて形成してもよい。また、ゲート電極１６は、ポリシリコン膜またはポリシリコンゲルマニウム膜にて形成したが、これに換えてタングステン（Ｗ）を用いて形成し、窒化チタニウム（ＴｉＮ）、窒化タングステン（ＷＮ）をバリアメタルとしたメタルゲート構造としてもよい。
次に、図２に示した構造上に、後酸化として熱酸化法によってシリコン酸化膜（ＳｉＯ２）を膜厚１〜６ｎｍ形成する。さらに、ＬＰＣＶＤ法によりシリコン酸化膜を堆積する。そして、反応性イオンエッチング（ＲＩＥ）法によりエッチバックを行うことにより、図３に示すように、ゲート電極１６の側面上にオフセットスペーサ１７を形成する。続いて、オフセットスペーサ１７の両側の半導体基板１１に、イオン注入法により不純物を導入し、さらにＲＴＡを行い、チャネル領域１４を挟むように、浅い拡散層１８を形成する。このときのイオン注入条件は以下の通りである。例えば、ｎ型拡散層を形成する場合は、ヒ素（Ａｓ）を加速電圧１〜５ＫｅＶ、ドーズ量５．０×１０１４ｃｍ−２で注入する。ｐ型拡散層を形成する場合は、ＢＦ２を加速電圧１〜３ＫｅＶ、ドーズ量５．０×１０１４〜１．５×１０１５ｍ−２で注入するか、あるいはボロン（Ｂ）を注入する。
次に、図３に示した構造上に、すなわちゲート電極１６側面のオフセットスペーサ１７上に、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜を順に堆積する。続いて、これらシリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜を反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図４に示すように、第１ゲート側壁膜２０、第２ゲート側壁膜２１、及び第３ゲート側壁膜２２をそれぞれ形成する。このとき、これら側壁絶縁膜のパターニングを確実に行うために、多少のオーバーエッチングが行われる。このため、ゲート電極１６上部の側面が露出される。
続いて、図４に示した構造上に、シリコン窒化膜を堆積する。その後、反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図５に示すように、ゲート電極１６上部の側面上に側壁膜２４Ａを形成すると同時に、半導体基板１１上の第１、第２ゲート側壁膜２０、２１の側面（端部）上に、側壁膜２４Ｂを形成する。この際、側壁膜２４Ａ、２４Ｂによって、シリコン酸化膜からなるＬ字型の第１ゲート側壁膜２０の露出を防ぐ。さらに、第３ゲート側壁膜２２の両側の半導体基板１１に、イオン注入法により不純物を導入し、さらにＲＴＡを行い、ソース領域あるいはドレイン領域となる高濃度拡散層１９を形成する。ここでは、側壁膜２４Ａ、２４Ｂを形成した後に、高濃度拡散層１９を形成したが、側壁膜２４Ａ、２４Ｂを形成する前に高濃度拡散層１９を形成してもよい。
次に、図５に示した構造に対し、自然酸化膜を除去するための希フッ酸処理を行った後、ゲート電極１６上にシリサイド膜２３Ａを形成すると同時に、高濃度拡散層１９上に、シリサイド膜２３Ｂを形成する（サリサイド工程）。シリサイド膜２３Ａ、２３Ｂには、例えばＮｉ、Ｔｉ、Ｃｏ、Ｐｂ等の珪化物が用いられる。ここでは、ニッケルシリサイド膜を形成するサリサイド工程を説明する。まず、ゲート電極１６上及び高濃度拡散層１９上に、ニッケル膜をスパッタ法により堆積する。続いて、ニッケル膜をシリサイド化するために４００〜５００℃のＲＴＡを行う。その後、硫酸と過酸化水素水の混合溶液で未反応のニッケル膜を除去して、ゲート電極１６上及び高濃度拡散層１９上に、図６に示すように、ニッケルシリサイド膜２３Ａ、２３Ｂを形成する。なお、ニッケル膜を堆積した後に、窒化チタニウム（ＴｉＮ）膜を堆積してもよい。また、一度、２５０〜４００℃の低温でＲＴＡを行った後に、硫酸と過酸化水素水の混合溶液でニッケル膜をエッチングし、再度、低シート抵抗化のために４００〜５００℃のＲＴＡを行うプロセス（２ステップアニール）を用いてもよい。また、高濃度拡散層１９の形成前後で、シリコン選択エピタキシャル成長、あるいはシリコンゲルマニウムを選択成長するプロセスを用いてもよい。
その後、ここでは図示していないが、ＣＭＯＳデバイスの製造は以下のように行われる。図６に示した構造上に、後の工程で形成される層間絶縁膜に対してエッチング選択比が高い膜をシリサイド膜２３Ｂ上に形成する。ここで、エッチング選択比が高い膜をシリサイド膜２３Ｂ上に形成するのは、後述する反応性イオンエッチング（ＲＩＥ）法によるコンタクトホールの形成で、半導体基板１１上のシリサイド膜２３Ｂがエッチングされ、接合リークが劣化することを防ぐためである。
続いて、層間絶縁膜、例えばＴＥＯＳ、ＢＰＳＧ、ＳｉＮなどを堆積し、ＣＭＰを行って層間絶縁膜の表面を平坦化する。さらに、フォトリソグラフィ法により、コンタクトホール形成のためのレジストマスクパターンを作成した後、反応性イオンエッチング（ＲＩＥ）法によりコンタクトホールを形成する。その後、バリアメタルとしてチタニウム（Ｔｉ）、窒化チタニウム（ＴｉＮ）を堆積し、タングステン（Ｗ）を選択成長あるいは全体に形成した後、ＣＭＰを行う。最後に、配線となる金属膜を堆積し、この金属膜をパターニングすることにより、層間絶縁膜上にコンタクトホールに接続された配線を形成する。以上により、ＣＭＯＳデバイスが形成される。
前述した製造工程では、ゲート電極１６上部の側面に、シリコン酸化膜と異なる側壁膜（シリコン窒化膜）２４Ａが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、シリサイド膜の形成工程において、ニッケル膜がゲート電極１６上部の側面に形成されることはない。したがって、ゲート電極１６上部の側面からゲート電極がシリサイド化されるのを抑制でき、すなわちゲート電極１６の側面からニッケルシリサイド膜が形成されるのを抑制できるため、シリサイド膜がゲート電極１６の上面から深い位置まで形成されるのを防止できる。また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）２０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。
また、半導体基板１１と接する第１、第２ゲート側壁膜２０、２１の側面（端部）には、側壁膜（シリコン窒化膜）２４Ｂが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、第１ゲート側壁膜（シリコン酸化膜）２０がエッチングされるのを防ぐことができる。これにより、第２、第３ゲート側壁膜２１、２２がリフトオフすることを防止できると共に、エレベーテッドソース／ドレインプロセスを適用した場合でも、形成されるシリコン層あるいはシリコンゲルマニウム層などによってゲートとソース／ドレインがショートすることを防止できる。
［第２の実施形態］
次に、この発明の第２の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
次に、この発明の第２の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
図７は、第２の実施形態のＭＯＳ型電界効果トランジスタの構成を示す断面図である。ｐ型シリコン半導体基板（またはｎ型シリコン半導体基板）１１には、素子分離絶縁膜１２が形成されている。素子分離絶縁膜１２に囲まれた能動素子部の半導体基板１１には、ウェル領域１３及びチャネル領域１４が形成されている。能動素子部の半導体基板（チャネル領域）１１上には、ゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にはゲート電極１６が形成されている。
ゲート電極１６の側面には、シリコン酸化膜からなるオフセットスペーサ１７が形成されている。半導体基板１１の表面領域には、チャネル領域１４を挟むように浅い拡散層１８が形成されている。さらに、浅い拡散層１８を挟むように、その表面領域にはソース領域またはドレイン領域を構成する高濃度拡散層１９が形成されている。
ゲート電極１６側面上のオフセットスペーサ１７上には、シリコン酸化膜からなる第１ゲート側壁膜２０が形成されている。この第１ゲート側壁膜２０上には、シリコン窒化膜からなる第２ゲート側壁膜３１が形成されている。前記第１ゲート側壁膜２０は、Ｌ字型形状を有し、その一端は高濃度拡散層１９上まで達している。
ゲート電極１６の上面上にはシリサイド膜２３Ａが形成され、高濃度拡散層１９上にはシリサイド膜２３Ｂが形成されている。ゲート電極１６上面上のシリサイド膜２３Ａの側面上には、シリコン窒化膜からなる側壁膜３２Ａが形成されている。さらに、高濃度拡散層１９上の第１ゲート側壁膜２０の側面上には、シリコン窒化膜からなる側壁膜３２Ｂが形成されている。これら側壁膜３２Ａ、３２Ｂは同一の製造工程により形成される。
前記構造を有する半導体装置では、ゲート電極上部の側面に、シリコン酸化膜と異なる材料、例えばシリコン窒化膜が形成されているため、シリサイド膜形成前に行う前工程においてゲート電極上部の側面が露出するのを防ぐことができる。詳述すると、ゲート電極１６上のシリサイド膜２３Ａの側面に、シリコン酸化膜と異なる側壁膜（シリコン窒化膜）３２Ａが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、ゲート電極上部の側面からゲート電極がシリサイド化されるのを抑制でき、シリサイド膜がゲート電極の上面から深い位置まで形成されるのを防止できる。
また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）２０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。なお、ゲート電極１６下部の側面には、オフセットスペーサ１７が形成されているが、オフセットスペーサだけでは膜厚が薄いため信頼性を維持することはできない。また、半導体基板１１と接する第１ゲート側壁膜２０の側面（端部）には、側壁膜（シリコン窒化膜）３２Ｂが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去処理で、第１ゲート側壁膜（シリコン酸化膜）２０がエッチングされるのを防ぐことができる。このため、第２ゲート側壁膜３１がリフトオフすることを防止できるため、第２ゲート側壁膜３１のスケーリングが可能となる。さらに、エレベーテッドソース／ドレインプロセスを適用した場合でも、形成されるシリコン層あるいはシリコンゲルマニウム層などによってゲートとソース／ドレインがショートすることを防止できる。
次に、前記第２の実施形態のＭＯＳ型電界効果トランジスタの製造方法について説明する。図８〜図１２は、前記ＭＯＳ型電界効果トランジスタの製造方法を示す各工程の断面図である。
図８、図９に示す工程は、前記第１の実施形態の図２、図３に示した工程と同様である。次に、図９に示した構造上に、すなわちゲート電極１６側面のオフセットスペーサ１７上に、シリコン酸化膜、及びシリコン窒化膜を順に堆積する。続いて、これらシリコン酸化膜、及びシリコン窒化膜を反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図１０に示すように、第１ゲート側壁膜２０、及び第２ゲート側壁膜３１をそれぞれ形成する。これにより、Ｌ字型形状の第１ゲート側壁膜２０上に、第２ゲート側壁膜３１が配置される。なお、これら側壁絶縁膜のパターニングを確実に行うために、多少のオーバーエッチングが行われる。このため、ゲート電極１６上部の側面が露出される。
続いて、図１０に示した構造上に、シリコン窒化膜を堆積する。その後、反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図１１に示すように、ゲート電極１６上部の側面上に側壁膜３２Ａを形成すると同時に、半導体基板１１上の第１ゲート側壁膜２０の側面（端部）上に、側壁膜３２Ｂを形成する。この際、側壁膜３２Ａ、３２Ｂによって、シリコン酸化膜からなるＬ字型の第１ゲート側壁膜２０の露出を防ぐ。さらに、第２ゲート側壁膜３１の両側の半導体基板１１に、イオン注入法により不純物を導入し、さらにＲＴＡを行い、ソース領域あるいはドレイン領域となる高濃度拡散層１９を形成する。ここでは、側壁膜３２Ａ、３２Ｂを形成した後に、高濃度拡散層１９を形成したが、側壁膜３２Ａ、３２Ｂを形成する前に高濃度拡散層１９を形成してもよい。
次に、図１１に示した構造に対し、自然酸化膜を除去するための希フッ酸処理を行った後、ゲート電極１６上シリサイド膜２３Ａを形成すると同時に、高濃度拡散層１９上にシリサイド膜２３Ｂを形成する（サリサイド工程）。シリサイド膜２３Ａ、２３Ｂには、例えばＮｉ、Ｔｉ、Ｃｏ、Ｐｂ等の珪化物が用いられる。ここでは、ニッケルシリサイド膜を形成するサリサイド工程を説明する。まず、ゲート電極１６上及び高濃度拡散層１９上に、ニッケル膜をスパッタ法により堆積する。続いて、ニッケル膜をシリサイド化するために４００〜５００℃のＲＴＡを行う。その後、硫酸と過酸化水素水の混合溶液で未反応のニッケル膜を除去して、ゲート電極１６上及び高濃度拡散層１９上に、図１２に示すように、ニッケルシリサイド膜２３Ａ、２３Ｂを形成する。その他の製造方法は、前記第１の実施形態と同様である。
前述した製造工程では、図１１に示したように、ゲート電極１６上部の側面に、シリコン酸化膜と異なる側壁膜（シリコン窒化膜）３２Ａが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、シリサイド膜の形成工程において、ニッケル膜がゲート電極１６上部の側面に形成されることはない。したがって、ゲート電極１６上部の側面からゲート電極がシリサイド化されるのを抑制でき、すなわちゲート電極１６の側面からニッケルシリサイド膜が形成されるのを抑制できるため、シリサイド膜がゲート電極１６の上面から深い位置まで形成されるのを防止できる。また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）２０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。
また、半導体基板１１と接する第１ゲート側壁膜２０の側面（端部）には、側壁膜（シリコン窒化膜）３２Ｂが形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、第１ゲート側壁膜（シリコン酸化膜）２０がエッチングされるのを防ぐことができる。これにより、第２ゲート側壁膜３１がリフトオフすることを防止できると共に、エレベーテッドソース／ドレインプロセスを適用した場合でも、形成されるシリコン層あるいはシリコンゲルマニウム層などによってゲートとソース／ドレインがショートすることを防止できる。
［第３の実施形態］
次に、この発明の第３の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
次に、この発明の第３の実施形態のＭＯＳ型電界効果トランジスタを含む半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付す。
図１３は、第３の実施形態のＭＯＳ型電界効果トランジスタの構成を示す断面図である。ｐ型シリコン半導体基板（またはｎ型シリコン半導体基板）１１には、素子分離絶縁膜１２が形成されている。素子分離絶縁膜１２に囲まれた能動素子部の半導体基板１１には、ウェル領域１３及びチャネル領域１４が形成されている。能動素子部の半導体基板（チャネル領域）１１上には、ゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にはゲート電極１６が形成されている。
ゲート電極１６の側面には、シリコン酸化膜からなるオフセットスペーサ１７が形成されている。半導体基板１１の表面領域には、チャネル領域１４を挟むように浅い拡散層１８が形成されている。さらに、浅い拡散層１８を挟むように、その表面領域にはソース領域またはドレイン領域を構成する高濃度拡散層１９が形成されている。
ゲート電極１６側面上のオフセットスペーサ１７上には、シリコン酸化膜からなる第１ゲート側壁膜４０が形成されている。この第１ゲート側壁膜４０上、及びゲート電極１６上部の側面上には、シリコン窒化膜からなる第２ゲート側壁膜４１が形成されている。ゲート電極１６の上面上にはシリサイド膜２３Ａが形成され、高濃度拡散層１９上にはシリサイド膜２３Ｂが形成されている。さらに、ゲート電極１６上面上のシリサイド膜２３Ａの側面上には、前記第２ゲート側壁膜４１が形成されている。
前記構造を有する半導体装置では、ゲート電極上部の側面に、シリコン酸化膜と異なる材料、例えばシリコン窒化膜が形成されているため、シリサイド膜形成前に行う前工程においてゲート電極上部の側面が露出するのを防ぐことができる。詳述すると、ゲート電極１６上のシリサイド膜２３Ａの側面に、シリコン酸化膜と異なる第２ゲート側壁膜（シリコン窒化膜）４１が形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、ゲート電極上部の側面からゲート電極がシリサイド化されるのを抑制でき、シリサイド膜２３Ａがゲート電極の上面から深い位置まで形成されるのを防止できる。
また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）４０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。なお、ゲート電極１６下部の側面には、オフセットスペーサ１７が形成されているが、オフセットスペーサだけでは膜厚が薄いため信頼性を維持することはできない。
次に、前記第３の実施形態のＭＯＳ型電界効果トランジスタの製造方法について説明する。図１４〜図１８は、前記ＭＯＳ型電界効果トランジスタの製造方法を示す各工程の断面図である。
図１４、図１５に示す工程は、前記第１の実施形態の図２、図３に示した工程と同様である。次に、図１５に示した構造上に、すなわちゲート電極１６側面のオフセットスペーサ１７上に、シリコン酸化膜を堆積する。そして、シリコン酸化膜を反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図１６に示すように、ゲート電極１６側面のオフセットスペーサ１７上に、第１ゲート側壁膜４０を形成する。このとき、この第１ゲート側壁膜４０のパターニングを確実に行うために、多少のオーバーエッチングが行われる。このため、ゲート電極１６上部の側面が露出される。
続いて、図１６に示した構造上に、シリコン窒化膜を堆積する。その後、反応性イオンエッチング（ＲＩＥ）法によりエッチバックして、図１７に示すように、ゲート電極１６上部の側面上、及びゲート電極１６側面の第１ゲート側壁膜４０上に、第２ゲート側壁膜４１を形成する。この際、第２ゲート側壁膜４１によって、シリコン酸化膜からなる第１ゲート側壁膜４０の露出を防ぐ。さらに、第２ゲート側壁膜４１の両側の半導体基板１１に、イオン注入法により不純物を導入し、さらにＲＴＡを行い、ソース領域あるいはドレイン領域となる高濃度拡散層１９を形成する。
次に、図１７に示した構造に対し、自然酸化膜を除去するための希フッ酸処理を行った後、ゲート電極１６上にシリサイド膜２３Ａを形成すると同時に、高濃度拡散層１９上にシリサイド膜２３Ｂを形成する（サリサイド工程）。シリサイド膜２３Ａ、２３Ｂには、例えばＮｉ、Ｔｉ、Ｃｏ、Ｐｂ等の珪化物が用いられる。ここでは、ニッケルシリサイド膜を形成するサリサイド工程を説明する。まず、ゲート電極１６上及び高濃度拡散層１９上に、ニッケル膜をスパッタ法により堆積する。続いて、ニッケル膜をシリサイド化するために４００〜５００℃のＲＴＡを行う。その後、硫酸と過酸化水素水の混合溶液で未反応のニッケル膜を除去して、ゲート電極１６上及び高濃度拡散層１９上に、図１８に示すように、ニッケルシリサイド膜２３Ａ、２３Ｂを形成する。その他の製造方法は、前記第１の実施形態と同様である。
前述した製造工程では、図１８に示したように、ゲート電極１６上部の側面に、シリコン酸化膜と異なる第２ゲート側壁膜（シリコン窒化膜）４１が形成されているため、シリサイド膜形成前に行う自然酸化膜の除去工程において、ゲート電極上部の側面が露出するのを防ぐことができる。これにより、シリサイド膜の形成工程において、ニッケル膜がゲート電極１６上部の側面に形成されることはない。したがって、ゲート電極１６上部の側面からゲート電極がシリサイド化されるのを抑制でき、すなわちゲート電極１６の側面からニッケルシリサイド膜が形成されるのを抑制できるため、シリサイド膜がゲート電極１６の上面から深い位置まで形成されるのを防止できる。また、ゲート電極１６下部の側面には第１ゲート側壁膜（シリコン酸化膜）４０が形成されているため、トランジスタとしての信頼性が低下するなどの問題が生じることがない。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
１１…ｐ型シリコン半導体基板（またはｎ型シリコン半導体基板）、１２…素子分離絶縁膜、１３…ウェル領域、１４…チャネル領域、１５…ゲート絶縁膜、１６…ゲート電極、１７…オフセットスペーサ、１８…浅い拡散層、１９…高濃度拡散層、２０…第１ゲート側壁膜、２１…第２ゲート側壁膜、２２…第３ゲート側壁膜、２３Ａ、２３Ｂ…シリサイド膜、２４Ａ、２４Ｂ…側壁膜、３１…第２ゲート側壁膜、３２Ａ、３２Ｂ…側壁膜、４０…第１ゲート側壁膜、４１…第２ゲート側壁膜。
Claims (5)
- 半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上に形成されたシリサイド膜と、
前記ゲート電極の側面に形成された第１ゲート側壁膜と、
前記ゲート電極の側面上の前記第１ゲート側壁膜上に形成された第２ゲート側壁膜と、
前記ゲート電極上の前記シリサイド膜の側面に形成された第１側壁膜と、
前記ゲート絶縁膜下に形成されるチャネル領域を挟むように、前記半導体基板に形成されたソース領域及びドレイン領域と、
前記ソース領域上及びドレイン領域上の前記第１、第２ゲート側壁膜の端部上に形成された第２側壁膜と、
を具備することを特徴とする半導体装置。 - 前記第１、第２ゲート側壁膜は、前記ゲート電極のゲート長方向に沿った断面においてＬ字型形状を有し、前記第１ゲート側壁膜は、前記第２ゲート側壁膜、第１側壁膜、及び第２側壁膜により覆われていることを特徴とする請求項１に記載の半導体装置。
- 前記第１ゲート側壁膜は、前記ゲート電極のゲート長方向に沿った断面においてＬ字型形状を有し、前記第１ゲート側壁膜は、前記第２ゲート側壁膜、第１側壁膜、及び第２側壁膜により覆われていることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上に形成されたシリサイド膜と、
前記ゲート電極の側面に形成された第１ゲート側壁膜と、
前記ゲート電極の側面上の前記第１ゲート側壁膜上、及び前記シリサイド膜の側面に形成された第２ゲート側壁膜と、
を具備することを特徴とする半導体装置。 - 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側面上及び前記半導体基板上に、第１ゲート側壁膜を形成する工程と、
前記第１ゲート側壁膜上に第２ゲート側壁膜を形成する工程と、
前記第２ゲート側壁膜上に第３ゲート側壁膜を形成する工程と、
前記ゲート電極上部の側面、及び前記半導体基板上の前記第１、第２ゲート側壁膜の端部上に、第１側壁膜を形成する工程と、
前記第３ゲート側壁膜をマスクとして用いたイオン注入法により、前記第３ゲート側壁膜の両側の前記半導体基板に、ソース領域及びドレイン領域を形成する工程と、
前記ゲート電極上、前記ソース領域及びドレイン領域上の自然酸化膜を除去する工程と、
前記ゲート電極上、前記ソース領域及びドレイン領域上に金属膜を形成する工程と、
前記ゲート電極、前記ソース領域及びドレイン領域、及び前記金属膜に対して熱処理を行い、前記ゲート電極上、前記ソース領域及びドレイン領域上に金属シリサイド膜を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004089478A JP2005277172A (ja) | 2004-03-25 | 2004-03-25 | 半導体装置及びその製造方法 |
| US10/947,405 US20050212040A1 (en) | 2004-03-25 | 2004-09-23 | Semiconductor device having gate sidewall structure in silicide process and producing method of the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004089478A JP2005277172A (ja) | 2004-03-25 | 2004-03-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005277172A true JP2005277172A (ja) | 2005-10-06 |
Family
ID=34988760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004089478A Abandoned JP2005277172A (ja) | 2004-03-25 | 2004-03-25 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050212040A1 (ja) |
| JP (1) | JP2005277172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107456A (ja) * | 2012-11-28 | 2014-06-09 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2017204649A (ja) * | 2017-07-14 | 2017-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060013276A1 (en) * | 2004-07-15 | 2006-01-19 | Mchugo Scott A | VCSEL having an air gap and protective coating |
| KR20080110366A (ko) * | 2007-06-15 | 2008-12-18 | 주식회사 동부하이텍 | 반도체 소자의 게이트 형성 방법 |
| US8536053B2 (en) | 2010-12-21 | 2013-09-17 | Institute of Microelectronics, Chinese Academy of Sciences | Method for restricting lateral encroachment of metal silicide into channel region |
| CN102569048B (zh) * | 2010-12-21 | 2014-10-29 | 中国科学院微电子研究所 | 自对准金属硅化物的形成方法 |
| CN102412269B (zh) * | 2011-07-27 | 2013-12-04 | 上海华力微电子有限公司 | 一种cmos侧墙结构及其制备方法 |
| US10134895B2 (en) * | 2012-12-03 | 2018-11-20 | Stmicroelectronics, Inc. | Facet-free strained silicon transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228730B1 (en) * | 1999-04-28 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating field effect transistor |
| US6512266B1 (en) * | 2001-07-11 | 2003-01-28 | International Business Machines Corporation | Method of fabricating SiO2 spacers and annealing caps |
| US6815770B1 (en) * | 2003-08-14 | 2004-11-09 | United Microelectronics Corp. | MOS transistor having reduced source/drain extension sheet resistance |
-
2004
- 2004-03-25 JP JP2004089478A patent/JP2005277172A/ja not_active Abandoned
- 2004-09-23 US US10/947,405 patent/US20050212040A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107456A (ja) * | 2012-11-28 | 2014-06-09 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2017204649A (ja) * | 2017-07-14 | 2017-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050212040A1 (en) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11150268A (ja) | 半導体装置及びその製造方法 | |
| JP2008060408A (ja) | 半導体装置 | |
| US7825482B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2010010587A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP3762378B2 (ja) | 半導体装置及びその製造方法 | |
| US8004050B2 (en) | Semiconductor device comprising gate electrode having arsenic and phosphorous | |
| JP4424887B2 (ja) | 半導体素子の製造方法 | |
| JP5015533B2 (ja) | 半導体装置の製造方法 | |
| US6333249B2 (en) | Method for fabricating a semiconductor device | |
| JP2005277172A (ja) | 半導体装置及びその製造方法 | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| US20070196976A1 (en) | Semiconductor device | |
| KR100811386B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4791722B2 (ja) | 半導体装置の製造方法 | |
| JP2007251194A (ja) | 半導体装置およびその製造方法 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| JP2007288051A (ja) | 半導体装置及びその製造方法 | |
| JP2000106436A (ja) | 半導体装置の製造方法 | |
| JP3394204B2 (ja) | 半導体装置の製造方法及び該方法により形成された半導体装置 | |
| JP2006140290A (ja) | 半導体装置およびその製造方法 | |
| JP2007110084A (ja) | 半導体装置の製造方法 | |
| JP2010067912A (ja) | 半導体装置及びその製造方法 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| JP3886316B2 (ja) | 半導体装置の製造方法 | |
| JP2004253707A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060719 |