JP2014107456A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014107456A
JP2014107456A JP2012260354A JP2012260354A JP2014107456A JP 2014107456 A JP2014107456 A JP 2014107456A JP 2012260354 A JP2012260354 A JP 2012260354A JP 2012260354 A JP2012260354 A JP 2012260354A JP 2014107456 A JP2014107456 A JP 2014107456A
Authority
JP
Japan
Prior art keywords
insulating film
source
film
drain region
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012260354A
Other languages
English (en)
Other versions
JP6220122B2 (ja
Inventor
Kan Ogata
完 緒方
Toshifumi Iwasaki
敏文 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012260354A priority Critical patent/JP6220122B2/ja
Priority to US14/091,247 priority patent/US9171928B2/en
Publication of JP2014107456A publication Critical patent/JP2014107456A/ja
Application granted granted Critical
Publication of JP6220122B2 publication Critical patent/JP6220122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置の性能や製造歩留まりを向上させる。
【解決手段】半導体基板ＳＢ上にゲート電極ＧＥを覆うように絶縁膜ＩＬ２，ＩＬ３を順次形成してから、絶縁膜ＩＬ３，ＩＬ２をエッチバックすることにより、ゲート電極ＧＥの側壁上に絶縁膜ＩＬ２，ＩＬ３からなるサイドウォールスペーサＳＷを形成する。それから、ゲート電極ＧＥおよびサイドウォールスペーサＳＷをマスクとしてイオン注入を行うことにより、半導体基板ＳＢにソース・ドレイン領域ＳＤを形成する。それから、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件でサイドウォールスペーサＳＷを等方性エッチングして、サイドウォールスペーサＳＷの厚みを小さくする。その後、ソース・ドレイン領域ＳＤ上に、金属とソース・ドレイン領域ＳＤとの反応層を形成する。
【選択図】図１６

Description

本発明は、半導体装置の製造方法に関し、例えば、ＭＩＳＦＥＴを備えた半導体装置の製造方法に好適に利用できるものである。
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴを形成することができる。ＭＩＳＦＥＴの形成後、半導体基板上にＭＩＳＦＥＴを覆うように層間絶縁膜を形成し、その層間絶縁膜にコンタクトホールを形成し、コンタクトホールを埋める導電性のプラグを形成し、更に配線を形成することで、ＭＩＳＦＥＴを有する半導体装置を製造することができる。
特開２０００−２３６０９０号公報（特許文献１）および特開２０１０−４０７３４号公報（特許文献２）には、サイドウォールをマスクにした不純物注入によりソース／ドレイン領域を形成し、サイドウォールをエッチングする技術が記載されている。
特開２０００−２３６０９０号公報 特開２０１０−４０７３４号公報
ＭＩＳＦＥＴを有する半導体装置においても、できるだけ性能を向上させることが望まれる。または、半導体装置の製造歩留まりを向上させることが望まれる。若しくはその両方を実現することが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体基板上に、ゲート電極を覆うように、第１絶縁膜および第２絶縁膜を順次形成し、第２絶縁膜および第１絶縁膜をエッチバックすることにより、前記ゲート電極の側壁上に第１絶縁膜および第２絶縁膜からなるサイドウォールスペーサを形成する。それから、ゲート電極およびサイドウォールスペーサをマスクとして半導体基板にイオン注入を行うことにより、半導体基板にソース・ドレイン領域を形成する。その後、第２絶縁膜よりも第１絶縁膜がエッチングされにくい条件で、サイドウォールスペーサを等方性エッチングして、サイドウォールスペーサの厚みを小さくする。
一実施の形態によれば、半導体装置の性能を向上させることができる。または、半導体装置の製造歩留まりを向上させることができる。若しくはその両方を実現することができる。
一実施の形態の半導体装置の製造工程を示す工程フロー図である。 図１に続く半導体装置の製造工程を示す工程フロー図である。 一実施の形態の半導体装置の製造工程中の要部断面図である。 図３に続く半導体装置の製造工程中の要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。 図２０に続く半導体装置の製造工程中の要部断面図である。 図２１に続く半導体装置の製造工程中の要部断面図である。 第１検討例の半導体装置の製造工程中の要部断面図である。 図２３に続く半導体装置の製造工程中の要部断面図である。 図２４に続く半導体装置の製造工程中の要部断面図である。 図２５に続く半導体装置の製造工程中の要部断面図である。 図２６に続く半導体装置の製造工程中の要部断面図である。 図２７に続く半導体装置の製造工程中の要部断面図である。 サイドウォールスペーサの厚みとソース・ドレイン電流との相関を示すグラフである。 一実施の形態の半導体装置の製造工程中の要部断面図である。 図３０に続く半導体装置の製造工程中の要部断面図である。 図３１に続く半導体装置の製造工程中の要部断面図である。 図３２に続く半導体装置の製造工程中の要部断面図である。 図３３に続く半導体装置の製造工程中の要部断面図である。 図３４に続く半導体装置の製造工程中の要部断面図である。 第１変形例の半導体装置の製造工程中の要部断面図である。 図３６に続く半導体装置の製造工程中の要部断面図である。 図３７に続く半導体装置の製造工程中の要部断面図である。 図３８に続く半導体装置の製造工程中の要部断面図である。 図３９に続く半導体装置の製造工程中の要部断面図である。 図４０に続く半導体装置の製造工程中の要部断面図である。 他の実施の形態の半導体装置の製造工程を示す工程フロー図である。 他の実施の形態の半導体装置の製造工程中の要部断面図である。 図４３に続く半導体装置の製造工程中の要部断面図である。 図４４に続く半導体装置の製造工程中の要部断面図である。 図４５に続く半導体装置の製造工程中の要部断面図である。 図４６に続く半導体装置の製造工程中の要部断面図である。 図４７に続く半導体装置の製造工程中の要部断面図である。 図４８に続く半導体装置の製造工程中の要部断面図である。 図４９に続く半導体装置の製造工程中の要部断面図である。 図５０に続く半導体装置の製造工程中の要部断面図である。 第２変形例の半導体装置の製造工程中の要部断面図である。 図５２に続く半導体装置の製造工程中の要部断面図である。 図５３に続く半導体装置の製造工程中の要部断面図である。 図５４に続く半導体装置の製造工程中の要部断面図である。 図５５に続く半導体装置の製造工程中の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
＜製造工程について＞
一実施の形態である半導体装置の製造工程を図面を参照して説明する。
図１および図２は、一実施の形態である半導体装置、ここではＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３〜図２２は、本実施の形態の半導体装置、ここではＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。なお、本実施の形態では、ＭＩＳＦＥＴとして、ｎチャネル型のＭＩＳＦＥＴを形成する場合を例に挙げて説明するが、ｎチャネル型のＭＩＳＦＥＴの代わりにｐチャネル型のＭＩＳＦＥＴを形成する場合に、本実施の形態を適用することもできる。また、ｎチャネル型のＭＩＳＦＥＴの代わりにＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を形成する場合に、本実施の形態を適用することもできる。
まず、図３に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）ＳＢを準備する（図１のステップＳ１）。
次に、半導体基板ＳＢの主面に素子分離領域ＳＴを形成する（図１のステップＳ２）。
素子分離領域ＳＴは酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon）法などにより形成される。例えば、半導体基板ＳＢに溝（素子分離溝）を形成し、その溝に絶縁膜を埋め込むことにより、素子分離領域ＳＴを形成することができる。その場合、素子分離領域ＳＴは、半導体基板ＳＢに形成された溝（素子分離溝）に埋め込まれた絶縁膜からなる。
次に、半導体基板ＳＢの主面から所定の深さにわたってウエル領域、ここではｐ型ウエル（ウエル領域）ＰＷ１，ＰＷ２、を形成する（図１のステップＳ３）。
ｐ型ウエルＰＷ１，ＰＷ２は、半導体基板ＳＢに例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成することができる。ｐ型ウエルＰＷ１とｐ型ウエルＰＷ２とは、同じ導電型であるため、同じイオン注入工程で形成しても、あるいは、異なるイオン注入工程で形成してもよい。他の形態として、ｐ型ウエルＰＷ１とｐ型ウエルＰＷ２とが異なる導電型の場合（すなわちｐ型ウエルＰＷ１，ＰＷ２のうちの一方がｐ型ウエルで他方がｎ型ウエルであった場合）は、異なるイオン注入工程で形成する。
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板ＳＢの表面を清浄化（洗浄）した後、半導体基板ＳＢの表面（すなわちｐ型ウエルＰＷ１，ＰＷ２の表面）上にゲート絶縁膜ＧＩを形成する（図１のステップＳ４）。
ゲート絶縁膜ＧＩは、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。ゲート絶縁膜ＧＩとして、酸化シリコン膜の代わりに酸窒化シリコン膜などを形成することもでき、この場合、例えば、熱酸化法で形成した酸化シリコン膜を窒化処理することにより、ゲート絶縁膜ＧＩとしての酸窒化シリコン膜を形成することができる。
次に、図４に示されるように、ゲート電極ＧＥを形成する（図１のステップＳ５）。
ゲート電極ＧＥは、例えば次のようにして形成することができる。まず、半導体基板ＳＢ上（すなわちゲート絶縁膜ＧＩ上）に、ゲート電極形成用の導体膜（導電膜）として、多結晶シリコン（ポリシリコン）膜のようなシリコン膜を形成する。このシリコン膜は、成膜時または成膜後に不純物を導入して低抵抗率の半導体膜（ドープトポリシリコン膜）とすることが好ましい。このシリコン膜は、例えばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により形成することができ、その厚み（形成膜厚）は、例えば１００ｎｍ程度とすることができる。それから、このシリコン膜を、フォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極ＧＥを形成する。この場合、ゲート電極ＧＥは、パターニングされたシリコン膜（ドープトポリシリコン膜）からなる。
ゲート電極ＧＥは、半導体基板ＳＢ上に形成されたゲート絶縁膜ＧＩ上に形成される。すなわち、ゲート電極ＧＥは、半導体基板ＳＢ上（より特定的にはｐ型ウエルＰＷ１，ＰＷ２上）にゲート絶縁膜ＧＩを介して形成される。図４では、ｐ型ウエルＰＷ１上にゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、ｐ型ウエルＰＷ２上にゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成されている。
ゲート電極ＧＥの下に残存するゲート絶縁膜ＧＩが、ＭＩＳＦＥＴのゲート絶縁膜となり、ゲート電極ＧＥが、ＭＩＳＦＥＴのゲート電極となる。ゲート電極ＧＥで覆われない部分のゲート絶縁膜ＧＩは、ゲート電極ＧＥを加工するためのドライエッチングや、その後のウェットエッチングで、除去され得る。
次に、図５に示されるように、半導体基板ＳＢの主面上に、ゲート電極ＧＥを覆うように、オフセットスペーサ用の絶縁膜ＩＬ１を形成する（図１のステップＳ６）。絶縁膜ＩＬ１は、酸化シリコン膜または窒化シリコン膜などからなり、その形成膜厚（厚み）は、例えば３〜５ｎｍ程度とすることができる。また、絶縁膜ＩＬ１は、例えばＣＶＤ法などを用いて形成することができる。
次に、図６に示されるように、絶縁膜ＩＬ１をＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法などにより異方性エッチング（エッチバック）することによって、ゲート電極ＧＥの側壁上に絶縁膜ＩＬ１を残し、他の領域（ゲート電極ＧＥ上およびゲート電極ＧＥで覆われていない部分の半導体基板ＳＢ上）の絶縁膜ＩＬ１を除去する。これにより、ゲート電極ＧＥの側壁上に残存する絶縁膜ＩＬ１からなる側壁絶縁膜（オフセットスペーサ）ＳＰが形成される（図１のステップＳ７）。
側壁絶縁膜ＳＰはゲート電極ＧＥの側壁上に形成されるが、ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰが不要であれば、ステップＳ６の絶縁膜ＩＬ１形成工程と、ステップＳ７の絶縁膜ＩＬ１の異方性エッチング工程とを省略することもできる。
側壁絶縁膜ＳＰは、後述のエクステンション領域ＥＸを形成するためのイオン注入の前に形成され、エクステンション領域ＥＸを形成するためのイオン注入においてイオン注入阻止マスクとして機能する。一方、後述のサイドウォールスペーサＳＷは、後述のソース・ドレイン領域ＳＤを形成するためのイオン注入の前に形成され、後述のソース・ドレイン領域ＳＤを形成するためのイオン注入においてイオン注入阻止マスクとして機能する。
なお、ＣＭＩＳＦＥＴを形成する場合は、ｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴとで、側壁絶縁膜ＳＰの厚み（ゲート長方向の厚み）を異ならせる場合もある。
次に、図７に示されるように、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）のゲート電極ＧＥの両側の領域に、導電型の不純物（ドーパント）をイオン注入することにより、エクステンション領域（ソース・ドレインエクステンション領域、ｎ−型半導体領域、ｎ型不純物拡散層）ＥＸを形成する（図１のステップＳ８）。
ここでは、ｎチャネル型のＭＩＳＦＥＴを形成する場合について説明しているため、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、エクステンション領域ＥＸを形成し、エクステンション領域ＥＸはｎ型の半導体領域である。ｐチャネル型のＭＩＳＦＥＴを形成する場合は、ホウ素（Ｂ）などのｐ型の不純物をイオン注入する。
エクステンション領域ＥＸは、後で形成するソース・ドレイン領域ＳＤよりも不純物濃度が低い。また、エクステンション領域ＥＸの深さ（接合深さ）は、後で形成されるソース・ドレイン領域ＳＤの深さ（接合深さ）よりも浅い。エクステンション領域ＥＸを形成するためのイオン注入の際、ゲート電極ＧＥおよび側壁絶縁膜ＳＰはマスク（イオン注入阻止マスク）として機能することができる。
半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）におけるゲート電極ＧＥおよび側壁絶縁膜ＳＰの直下の領域には、ゲート電極ＧＥとその側壁上の側壁絶縁膜ＳＰとにより不純物イオンの注入が遮蔽される。このため、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）において、ゲート電極ＧＥおよび側壁絶縁膜ＳＰの両側の領域に、エクステンション領域ＥＸが形成される。従って、エクステンション領域ＥＸは、ゲート電極ＧＥの側壁上の側壁絶縁膜ＳＰの側面（ゲート電極ＧＥに隣接している側とは反対側の側面）に対して自己整合的に形成される。
但し、イオン注入では不純物（ドーパント）は横方向にも広がる場合があり、また、イオン注入後に熱処理を行うと不純物（ドーパント）は更に横方向に拡散する。このため、エクステンション領域ＥＸの一部は側壁絶縁膜ＳＰの下やゲート電極ＧＥの下にも侵入（延在）し得る（図７はこの状態が示されている）。
また、他の形態として、ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰを形成しない場合もある。その場合は、エクステンション領域ＥＸを形成するためのイオン注入の際に、ゲート電極ＧＥがマスク（イオン注入阻止マスク）として機能する。このため、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）におけるゲート電極ＧＥの直下の領域には、ゲート電極ＧＥにより不純物イオンの注入が遮蔽されるため、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）において、ゲート電極ＧＥの両側の領域に、エクステンション領域ＥＸが形成される。
側壁絶縁膜ＳＰを形成するかしないかにかかわらず、エクステンション領域ＥＸを形成するイオン注入は、少なくとも、ゲート電極ＧＥ形成後で、かつ、ゲート電極ＧＥの側壁上に後述のサイドウォールスペーサＳＷを形成する前に行う必要がある。ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰを形成する場合は、ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰを形成した後で、かつ、後述のサイドウォールスペーサＳＷを形成する前に、エクステンション領域ＥＸを形成するイオン注入を行えばよい。
また、エクステンション領域ＥＸを形成するためのイオン注入において、ゲート電極ＧＥ（を構成するシリコン膜）にもｎ型の不純物がイオン注入され得る。
次に、図８に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥを覆うように、絶縁膜ＩＬ２を形成する（図１のステップＳ９）。それから、図９に示されるように、半導体基板ＳＢの主面（主面全面）上に、すなわち絶縁膜ＩＬ２上に、絶縁膜ＩＬ３を形成する（図１のステップＳ１０）。ステップＳ９の絶縁膜ＩＬ２の形成工程と、ステップＳ１０の絶縁膜ＩＬ３の形成工程とを行うことにより、絶縁膜ＩＬ２と絶縁膜ＩＬ２上の絶縁膜ＩＬ３との積層膜ＬＭが、半導体基板ＳＢの主面上に、ゲート電極ＧＥを覆うように、形成された状態となる。
絶縁膜ＩＬ２と絶縁膜ＩＬ３とは、互いに異なる絶縁材料からなる。好ましくは、絶縁膜ＩＬ２は酸化シリコン膜からなり、絶縁膜ＩＬ３は窒化シリコン膜からなる。絶縁膜ＩＬ２，ＩＬ３は、例えばＣＶＤ法などを用いて形成することができる。絶縁膜ＩＬ３の厚み（形成膜厚）Ｔ２は、絶縁膜ＩＬ２の厚み（形成膜厚）Ｔ１よりも大きい（厚い）ことが好ましい（すなわちＴ２＞Ｔ１）。絶縁膜ＩＬ２の厚み（形成膜厚）Ｔ１は、例えば３〜５ｎｍ程度とすることができ、絶縁膜ＩＬ３の厚み（形成膜厚）Ｔ２は、例えば２８〜３２ｎｍ程度とすることができる。
また、後で形成されるサイドウォールスペーサＳＷの厚み（幅）Ｔ４は、積層膜ＬＭの厚みＴ３にほぼ相当したものとなる（Ｔ４≒Ｔ３）ため、積層膜ＬＭの厚みＴ３により、後で形成されるソース・ドレイン領域ＳＤがゲート電極ＧＥの端部（ゲート長方向の端部）から離間する距離を制御することができる。ここで、積層膜ＬＭの厚みＴ３は、絶縁膜ＩＬ２の厚みＴ１と絶縁膜ＩＬ３の厚みＴ２の合計に対応している（すなわちＴ３＝Ｔ１＋Ｔ２）。また、サイドウォールスペーサＳＷの厚みＴ４（厚みＴ４は後述の図１０に図示してある）は、ゲート長方向（そのサイドウォールスペーサＳＷが側壁に形成されているゲート電極ＧＥのゲート長方向に対応）に沿った方向の厚み（寸法）に対応している。側壁絶縁膜ＳＰの厚み（ゲート長方向の厚み）とサイドウォールスペーサＳＷの厚みＴ４との合計は、例えば３４〜４２ｎｍ程度とすることができる。
次に、図１０に示されるように、異方性エッチング技術により積層膜ＬＭ（絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜ＬＭ）をエッチバック（エッチング、ドライエッチング、異方性エッチング）することにより、ゲート電極ＧＥの両方の側壁上にサイドウォールスペーサ（サイドウォール、側壁絶縁膜）ＳＷを形成する（図１のステップＳ１１）。すなわち、ステップＳ１１では、絶縁膜ＩＬ３および絶縁膜ＩＬ２をエッチバックすることにより、ゲート電極ＧＥの両方の側壁上に、絶縁膜ＩＬ３および絶縁膜ＩＬ２からなるサイドウォールスペーサＳＷを形成する。異方性エッチング技術としては、例えばＲＩＥ法などを用いることができる。
ステップＳ１１のエッチバック工程では、積層膜ＬＭ（絶縁膜ＩＬ２と絶縁膜ＩＬ３との積層膜ＬＭ）の堆積膜厚の分だけ積層膜ＬＭを異方性エッチング（エッチバック）することにより、ゲート電極ＧＥの両方の側壁（側面）上に積層膜ＬＭを残してサイドウォールスペーサＳＷとし、他の領域の積層膜ＬＭを除去する。これにより、図１０に示されるように、ゲート電極ＧＥの両方の側壁上に残存する積層膜ＬＭにより、サイドウォールスペーサＳＷが形成される。なお、ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰを形成していた場合（すなわちステップＳ６，Ｓ７を行った場合）は、サイドウォールスペーサＳＷは、ゲート電極ＧＥの側壁上に、側壁絶縁膜ＳＰを介して形成される。
サイドウォールスペーサＳＷは、絶縁膜ＩＬ２と絶縁膜ＩＬ２上の絶縁膜ＩＬ３との積層膜ＬＭにより形成されている。具体的には、サイドウォールスペーサＳＷは、半導体基板ＳＢ上からゲート電極ＧＥの側壁（側壁絶縁膜ＳＰを形成している場合は側壁絶縁膜ＳＰの側面）上にかけて連続的に延在する絶縁膜ＩＬ２と、絶縁膜ＩＬ２を介して半導体基板ＳＢおよびゲート電極ＧＥ（側壁絶縁膜ＳＰを形成している場合は側壁絶縁膜ＳＰ）から離間する絶縁膜ＩＬ３とで形成されている。
サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２は、半導体基板ＳＢ上からゲート電極ＧＥの側壁上にかけてほぼ一様（均一）の厚みで延在している。すなわち、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２は、半導体基板ＳＢ上に延在する部分と、ゲート電極ＧＥの側壁上に（側壁絶縁膜ＳＰを介して）延在する部分とを、ほぼ一様の厚みで一体的に有している。サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３は、半導体基板ＳＢから絶縁膜ＩＬ２の分だけ離間し、かつゲート電極ＧＥから側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２の分だけ離間している。すなわち、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３と半導体基板ＳＢとの間と、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３とゲート電極ＧＥ（側壁絶縁膜ＳＰを形成している場合は側壁絶縁膜ＳＰ）との間とに、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２が介在している。
次に、図１１に示されるように、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）のゲート電極ＧＥおよびサイドウォールスペーサＳＷの両側の領域に、導電型の不純物（ドーパント）をイオン注入することにより、ソース・ドレイン領域（ｎ＋型半導体領域、ｎ型不純物拡散層）ＳＤを形成する（図２のステップＳ１２）。ソース・ドレイン領域ＳＤは、ソースまたはドレイン用の半導体領域である。
ここでは、ｎチャネル型のＭＩＳＦＥＴを形成する場合について説明しているため、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ソース・ドレイン領域ＳＤを形成し、ソース・ドレイン領域ＳＤはｎ型の半導体領域である。ｐチャネル型のＭＩＳＦＥＴを形成する場合は、ホウ素（Ｂ）などのｐ型の不純物をイオン注入する。
ソース・ドレイン領域ＳＤを形成するためのイオン注入の際、ゲート電極ＧＥおよびその側壁上のサイドウォールスペーサＳＷはマスク（イオン注入阻止マスク）として機能することができる。なお、ゲート電極ＧＥの側壁上に側壁絶縁膜ＳＰを形成していた場合（すなわちステップＳ６，Ｓ７を行った場合）は、ゲート電極ＧＥおよびその側壁上のサイドウォールスペーサＳＷに加えて、ゲート電極ＧＥとサイドウォールスペーサＳＷとの間に介在する側壁絶縁膜ＳＰも、ソース・ドレイン領域ＳＤ形成用のイオン注入の際に、マスク（イオン注入阻止マスク）として機能することができる。
半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）におけるゲート電極ＧＥおよびサイドウォールスペーサＳＷの直下の領域には、ゲート電極ＧＥおよびサイドウォールスペーサＳＷにより不純物イオンの注入が遮蔽される。このため、半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）において、ゲート電極ＧＥおよびサイドウォールスペーサＳＷの両側の領域に、ソース・ドレイン領域ＳＤが形成される。従って、ソース・ドレイン領域ＳＤは、ゲート電極ＧＥの側壁上のサイドウォールスペーサＳＷの側面（側壁絶縁膜ＳＰを介してゲート電極ＧＥに隣接している側とは反対側の側面）に対して自己整合的に形成される。
但し、イオン注入では不純物（ドーパント）は横方向にも広がる場合があり、また、イオン注入後に熱処理を行うと不純物（ドーパント）は更に横方向に拡散する。このため、ソース・ドレイン領域ＳＤの一部はサイドウォールスペーサＳＷの下にも侵入（延在）し得る（図１１はこの状態が示されている）。
ソース・ドレイン領域ＳＤは、エクステンション領域ＥＸと同じ導電型（ｎチャネル型ＭＩＳＦＥＴの場合はｎ型）であるが、エクステンション領域ＥＸよりも不純物濃度が高い。これにより、ＭＩＳＦＥＴのソースまたはドレインとして機能する半導体領域（ｎチャネル型ＭＩＳＦＥＴの場合はｎ型の半導体領域）が、ソース・ドレイン領域ＳＤおよびエクステンション領域ＥＸにより形成される。すなわち、エクステンション領域ＥＸと、それよりも高不純物濃度のソース・ドレイン領域ＳＤとは、ＬＤＤ（Lightly doped Drain）構造を有するソースまたはドレイン用の半導体領域（ｎチャネル型ＭＩＳＦＥＴの場合はｎ型の半導体領域）として機能する。また、ソース・ドレイン領域ＳＤは、エクステンション領域ＥＸよりも接合深さが深い。
半導体基板ＳＢにおける、ゲート電極ＧＥの下部の領域が、ＭＩＳＦＥＴのチャネルが形成される領域（チャネル形成領域）となる。半導体基板ＳＢにおいて、チャネル形成領域を挟んで互いに離間する領域に、エクステンション領域ＥＸが形成され、エクステンション領域ＥＸの外側（チャネル形成領域から離れる側）に、ソース・ドレイン領域ＳＤが形成されている。つまり、エクステンション領域ＥＸは、チャネル形成領域に隣接しており、ソース・ドレイン領域ＳＤは、チャネル形成領域からエクステンション領域ＥＸの分だけ離間し（チャネル長方向に離間し）、かつエクステンション領域ＥＸに接する位置に形成されている。
なお、上述のように、サイドウォールスペーサＳＷは、ソース・ドレイン領域ＳＤ形成用のイオン注入（ステップＳ１２のイオン注入）を行う際のイオン注入阻止マスクとして機能する。このため、サイドウォールスペーサＳＷの厚みＴ４により、ソース・ドレイン領域ＳＤがゲート電極ＧＥの端部（ゲート長方向の端部）から離間する距離を制御することができる。
また、ＣＭＩＳＦＥＴを形成する場合は、ｎチャネル型ＭＩＳＦＥＴ用のソース・ドレイン領域を形成するイオン注入の際には、ｐチャネル型ＭＩＳＦＥＴを形成する領域はフォトレジスト層で覆っておき、ｐチャネル型ＭＩＳＦＥＴ用のソース・ドレイン領域を形成するイオン注入の際には、ｎチャネル型ＭＩＳＦＥＴを形成する領域はフォトレジスト層で覆っておく。
このようにして、ｐ型ウエルＰＷ１に、電界効果トランジスタとしてｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑ１が形成される。また、ｐ型ウエルＰＷ２に、電界効果トランジスタとしてｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑ２が形成される。これにより、図１１の構造が得られる。
すなわち、ｐ型ウエルＰＷ１上にＭＩＳＦＥＴＱ１用のゲート絶縁膜ＧＩを介してＭＩＳＦＥＴＱ１用のゲート電極ＧＥが形成され、また、このｐ型ウエルＰＷ１にＭＩＳＦＥＴＱ１用のエクステンション領域ＥＸおよびソース・ドレイン領域ＳＤが形成されることで、ｐ型ウエルＰＷ１にＭＩＳＦＥＴＱ１が形成される。また、ｐ型ウエルＰＷ２上にＭＩＳＦＥＴＱ２用のゲート絶縁膜ＧＩを介してＭＩＳＦＥＴＱ２用のゲート電極ＧＥが形成され、また、このｐ型ウエルＰＷ２にＭＩＳＦＥＴＱ２用のエクステンション領域ＥＸおよびソース・ドレイン領域ＳＤが形成されることで、ｐ型ウエルＰＷ２にＭＩＳＦＥＴＱ２が形成される。なお、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥの側壁上に形成されたサイドウォールスペーサＳＷを、ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷと称し、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥの側壁上に形成されたサイドウォールスペーサＳＷを、ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷと称することとする。
なお、ＭＩＳＦＥＴＱ１とＭＩＳＦＥＴＱ２とが同じ導電型である場合（両方ともｎチャネル型であるか、あるいは両方ともｐチャネル型である場合）は、ＭＩＳＦＥＴＱ１用のソース・ドレイン領域ＳＤとＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤとは、同じイオン注入で形成しても、異なるイオン注入で形成してもよい。一方、ＭＩＳＦＥＴＱ１とＭＩＳＦＥＴＱ２とが異なる導電型である場合（一方がｎチャネル型で他方がｐチャネル型の場合）は、ＭＩＳＦＥＴＱ１用のソース・ドレイン領域ＳＤとＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤとは、異なるイオン注入で形成する。
また、ＭＩＳＦＥＴＱ１とＭＩＳＦＥＴＱ２とが同じ導電型である場合（両方ともｎチャネル型であるか、あるいは両方ともｐチャネル型である場合）は、ＭＩＳＦＥＴＱ１用のエクステンション領域ＥＸとＭＩＳＦＥＴＱ２用のエクステンション領域ＥＸとは、同じイオン注入で形成しても、異なるイオン注入で形成してもよい。一方、ＭＩＳＦＥＴＱ１とＭＩＳＦＥＴＱ２とが異なる導電型である場合（一方がｎチャネル型で他方がｐチャネル型の場合）は、ＭＩＳＦＥＴＱ１用のエクステンション領域ＥＸとＭＩＳＦＥＴＱ２用のエクステンション領域ＥＸとは、異なるイオン注入で形成する。
次に、図１２に示されるように、サイドウォールスペーサＳＷを等方性エッチングする（図２のステップＳ１３）。このステップＳ１３のエッチングは、好ましくはウェットエッチングにより行うことができる。なお、図１２では、ステップＳ１３のエッチングを行う前の段階（すなわち図１１の段階）における、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の表面の位置を、点線で示してある。
ステップＳ１３のエッチング（等方性エッチング）は、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件（エッチング条件）で、エッチングを行う。すなわち、ステップＳ１３では、絶縁膜ＩＬ３のエッチング速度よりも絶縁膜ＩＬ２のエッチング速度が小さく（遅く）なるような条件（エッチング条件）で、エッチングを行う。換言すれば、ステップＳ１３のエッチング（等方性エッチング）は、絶縁膜ＩＬ２よりも絶縁膜ＩＬ３がエッチングされやすい条件（エッチング条件）で、エッチングを行う。すなわち、ステップＳ１３では、絶縁膜ＩＬ２のエッチング速度よりも絶縁膜ＩＬ３のエッチング速度が大きく（速く）なるような条件（エッチング条件）で、エッチングを行う。絶縁膜ＩＬ２と絶縁膜ＩＬ３とは異なる絶縁材料により形成されているため、絶縁膜ＩＬ２に対する絶縁膜ＩＬ３のエッチング選択比を確保することができる。
このため、ステップＳ１３のエッチング工程では、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３が選択的にエッチングされ、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ２は、エッチングが抑えられることになる。また、ステップＳ１３は等方性のエッチングであるため、ステップＳ１３のエッチング工程では、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３は、横方向（すなわち、そのサイドウォールスペーサＳＷが形成されているゲート電極ＧＥのゲート長方向に略平行な方向）にもエッチング（サイドエッチング）される。
このため、ステップＳ１３のエッチング工程を行うと、サイドウォールスペーサＳＷの厚みが小さく（薄く）なる。すなわち、ステップＳ１３のエッチング工程の前後で、サイドウォールスペーサＳＷの厚みが小さく（薄く）なる。
つまり、ステップＳ１３のエッチング工程の前は、サイドウォールスペーサＳＷの厚みは厚みＴ４であったが、ステップＳ１３のエッチング工程を行うと、サイドウォールスペーサＳＷの厚みは、厚みＴ４よりも小さな厚みＴ５となる（Ｔ５＜Ｔ４）。この厚みＴ５は、ステップＳ１３のエッチング工程を行った直後のサイドウォールスペーサＳＷの厚みである。
ここで、サイドウォールスペーサＳＷの厚み（例えば厚みＴ４，Ｔ５）を言うときは、ゲート長方向（そのサイドウォールスペーサＳＷが側壁に形成されているゲート電極ＧＥのゲート長方向に対応）に沿った方向の厚み（寸法）に対応している。また、サイドウォールスペーサＳＷの厚みは、サイドウォールスペーサＳＷのゲート電極ＧＥの側壁に（側壁絶縁膜ＳＰを介して）隣接している側の側面から、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面（側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面）までの距離に対応している。
ステップＳ１３では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３が横方向（ゲート電極ＧＥのゲート長方向に略平行な方向）にもエッチングされることで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面（側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面）が、ゲート電極ＧＥ側に後退する。このため、ステップＳ１３のエッチング工程を行うことにより、サイドウォールスペーサＳＷの厚みが小さく（薄く）なる。
また、ステップＳ１３のエッチングを行うことにより、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面（側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面）よりも突出した状態になる。
すなわち、ステップＳ１３のエッチング工程を行う直前は、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）上に延在する部分の端部ＥＧは、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面と、ほぼ一致（整合）した位置にある。しかしながら、ステップＳ１３のエッチングでは、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３はサイドエッチングが進むのに対して、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２はエッチング自体が抑えられる。このため、ステップＳ１３のエッチング工程を行うと、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。ここで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面とは、側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面である。
また、ステップＳ１３の前は、サイドウォールスペーサＳＷは、絶縁膜ＩＬ２と絶縁膜ＩＬ３とにより形成されているが、ステップＳ１３では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３全体を除去するのではなく、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の一部（表層部分）をエッチングして除去する。このため、ステップＳ１３後も、サイドウォールスペーサＳＷは、絶縁膜ＩＬ２と絶縁膜ＩＬ３とにより形成されている。
また、ステップＳ１３では、半導体基板ＳＢの基板領域（Ｓｉ領域）が、できるだけエッチングされないようにすることが好ましい。このため、ステップＳ１３では、絶縁膜ＩＬ３のエッチング速度よりも半導体基板ＳＢのエッチング速度が小さく（遅く）なるような条件（エッチング条件）で、エッチングを行うことが好ましい。換言すれば、ステップＳ１３では、半導体基板ＳＢのエッチング速度よりも絶縁膜ＩＬ３のエッチング速度が大きく（速く）なるような条件（エッチング条件）で、エッチングを行うことが好ましい。つまり、ステップＳ１３では、絶縁膜ＩＬ３よりも半導体基板ＳＢがエッチングされにくいようなエッチング条件で、エッチングを行うことが好ましい。これにより、ステップＳ１３において、サイドウォールスペーサＳＷを構成していた絶縁膜ＩＬ３をエッチングにより除去するとともに、半導体基板ＳＢがエッチングされるのを抑制または防止することができる。
ステップＳ１３では、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３を、等方的かつ選択的にエッチングできるエッチング法を用いることが好ましく、ウェットエッチングが好ましい。また、窒化シリコンは、酸化シリコンやシリコンなどに対して高選択比のエッチングが可能であり、この場合、ウェットエッチングを好適に用いることができる。このため、絶縁膜ＩＬ２が酸化シリコンからなり、絶縁膜ＩＬ３が窒化シリコンからなる場合は、ウェットエッチングにより、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３を等方的にエッチングしてサイドウォールスペーサＳＷの厚みを薄くするとともに、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ２と半導体基板ＳＢのエッチングを的確に抑制または防止できる。この場合、ウェットエッチングの薬液としては、熱リン酸などを好適に用いることができる。熱リン酸の温度は、必要に応じて設定できるが、一例として１５０℃程度を例示できる。従って、絶縁膜ＩＬ２と絶縁膜ＩＬ３とは異なる材料からなるが、絶縁膜ＩＬ３が窒化シリコン膜で、かつ絶縁膜ＩＬ２が酸化シリコン膜であれば、より好ましい。
つまり、半導体基板ＳＢおよび絶縁膜ＩＬ２に対する絶縁膜ＩＬ３の高いエッチング選択比を確保できるように、絶縁膜ＩＬ２および絶縁膜ＩＬ３の各材料を選択することが好ましく、この観点で、絶縁膜ＩＬ３を窒化シリコン膜とし、かつ、絶縁膜ＩＬ２を酸化シリコン膜とすることは好適である。
次に、これまでのイオン注入で導入した不純物の活性化のための熱処理（アニール処理）を行う（図１のステップＳ１４）。このステップＳ１４の熱処理（アニール処理）は、例えば、１０２５℃程度のスパイクアニール（最高温度（ここでは１０２５℃）での保持時間が１秒未満のアニール処理）により行うことができる。このステップＳ１４の熱処理により、エクステンション領域ＥＸおよびソース・ドレイン領域ＳＤに導入されている不純物（ドーパント）が活性化される。
次に、サリサイド（Salicide：Self Aligned Silicide）技術により後述の金属シリサイド層ＳＬを形成するが、その前に、金属シリサイド層ＳＬの形成を防止すべき領域に、金属シリサイド層ＳＬの形成を防ぐ後述のシリサイドブロック膜ＢＫを形成する。以下、具体的に説明する。
まず、図１３に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷおよびソース・ドレイン領域ＳＤを覆うように、絶縁膜ＩＬ４を形成（堆積）する（図２のステップＳ１５）。絶縁膜ＩＬ４は、例えば酸化シリコン膜とすることができ、ＣＶＤ法などにより形成することができる。絶縁膜ＩＬ４の厚み（形成膜厚）は、例えば１５〜２５ｎｍ程度とすることができる。他の形態として、絶縁膜ＩＬ４を窒化シリコン膜とすることもできる。
次に、フォトリソグラフィ法を用いて、絶縁膜ＩＬ４上にフォトレジストパターン（レジストパターン）ＰＲ１を形成する。このフォトレジストパターンＰＲ１は、後述のシリサイドブロック膜ＢＫを形成する予定の領域に形成される。
次に、フォトレジストパターンＰＲ１をエッチングマスクとして用いて絶縁膜ＩＬ４をエッチングしてパターニングすることにより、図１４に示されるように、シリサイドブロック膜ＢＫを形成する（図２のステップＳ１６）。ステップＳ１６のエッチングは、ドライエッチング、またはウェットエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせを用いることができる。ウェットエッチングを用いる場合、絶縁膜ＩＬ４が酸化シリコン膜であれば、エッチング液としては、例えばフッ酸などを用いることができる。その後、フォトレジストパターンＰＲ１を除去し、図１４には、フォトレジストパターンＰＲ１を除去した段階が示されている。シリサイドブロック膜ＢＫは、パターニングされた絶縁膜ＩＬ４からなる。
図１４の場合、ＭＩＳＦＥＴＱ１を形成した領域からは、ステップＳ１６で絶縁膜ＩＬ４が除去されるため、ＭＩＳＦＥＴＱ１を形成した領域にはシリサイドブロック膜ＢＫは形成されない。すなわち、ステップＳ１６では、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥ、サイドウォールスペーサＳＷおよびソース・ドレイン領域ＳＤ上から絶縁膜ＩＬ４がエッチングにより除去されるため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥ、サイドウォールスペーサＳＷおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫは形成されない。これは、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥとソース・ドレイン領域ＳＤについては、後で金属シリサイド層ＳＬを形成するためである。
一方、図１４の場合、ＭＩＳＦＥＴＱ２を形成した領域には、ステップＳ１６で絶縁膜ＩＬ４が残されるため、ＭＩＳＦＥＴＱ２を形成した領域にはシリサイドブロック膜ＢＫが形成される。すなわち、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥ、サイドウォールスペーサＳＷおよびソース・ドレイン領域ＳＤ上には、絶縁膜ＩＬ４が残されることでシリサイドブロック膜ＢＫが形成される。これは、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥとソース・ドレイン領域ＳＤについては、後で金属シリサイド層ＳＬが形成されないようにするためである。
但し、ＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤにおいて、後でコンタクトホールＣＴを形成する領域（後述するコンタクトホールＣＴから露出される領域）には、コンタクト抵抗低減のために金属シリサイド層ＳＬを形成することが好ましい。このため、ＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤにおいて、一部の領域（後でコンタクトホールＣＴを形成する領域を含む）にはシリサイドブロック膜ＢＫを形成せず、それ以外の領域に、シリサイドブロック膜ＢＫを形成する。従って、ＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤについては、そのソース・ドレイン領域ＳＤの少なくとも一部上にステップＳ１６で絶縁膜ＩＬ４を残してシリサイドブロック膜ＢＫを形成し、シリサイドブロック膜ＢＫで覆われた部分のソース・ドレイン領域ＳＤに、後述の金属シリサイド層ＳＬが形成されないようにする。
つまり、シリサイドブロック膜ＢＫは、半導体基板ＳＢの表層部に形成された半導体領域（例えばソース・ドレイン領域ＳＤ）や半導体基板ＳＢ上に形成された半導体領域（例えばゲート電極やポリシリコン抵抗素子）のうち、サリサイドプロセスで金属シリサイド層ＳＬを形成したくない領域を覆うように形成し、シリサイド化を防止するための膜である。シリサイドブロック膜ＢＫは、絶縁材料からなる。
このようにしてシリサイドブロック膜ＢＫを形成した後、サリサイド技術により金属シリサイド層ＳＬを形成する（図２のステップＳ１７）。以下、ステップＳ１７の金属シリサイド層ＳＬ形成工程について、具体的に説明する。
まず、図１５に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、ソース・ドレイン領域ＳＤおよびシリサイドブロック膜ＢＫを覆うように、金属膜（金属層）ＭＥを形成（堆積）する。金属膜ＭＥは、例えばコバルト（Ｃｏ）膜、ニッケル（Ｎｉ）膜、またはニッケル白金合金膜などからなり、スパッタリング法などを用いて形成することができる。この際、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されていなかったため、金属膜ＭＥは、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤに接触している。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されているため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤは、シリサイドブロック膜ＢＫで覆われていない領域（すなわち後でコンタクトホールＣＴを形成する領域）を除き、金属膜ＭＥに接触していない。金属膜ＭＥの厚さ（形成膜厚）は、後でどの程度の厚さの金属シリサイド層ＳＬを形成するかなどにもよるが、一例として２０ｎｍ程度を例示できる。
次に、熱処理により、金属膜ＭＥと、ゲート電極ＧＥ（を構成するＳｉ）およびソース・ドレイン領域ＳＤ（を構成するＳｉ）とを反応させることにより、図１６に示されるように、金属と半導体の反応層である金属シリサイド層ＳＬを形成する。ゲート電極ＧＥおよびソース・ドレイン領域ＳＤの各上部（上層部）と金属膜ＭＥとが反応することにより金属シリサイド層ＳＬが形成されるので、金属シリサイド層ＳＬは、ゲート電極ＧＥおよびソース・ドレイン領域ＳＤの各表面（上層部）に形成される。このときの熱処理には、例えばランプアニールなどを用いることができる。その後、未反応の（余剰の）金属膜ＭＥを除去する。図１６は、この段階（金属膜ＭＥの未反応部分を除去した段階）、が示されている。また、他の形態として、金属膜ＭＥの形成後に、１回目の熱処理を行って金属膜ＭＥとゲート電極ＧＥおよびソース・ドレイン領域ＳＤとを反応させてから、未反応の（余剰の）金属膜ＭＥを一旦除去し、その後、２回目の熱処理を行って、金属シリサイド層ＳＬを形成することもできる。金属シリサイド層ＳＬを形成したことで、拡散抵抗やコンタクト抵抗などを低抵抗化することができる。
ソース・ドレイン領域ＳＤ上に形成される金属シリサイド層ＳＬは、金属（金属膜ＭＥを構成していた金属）とソース・ドレイン領域ＳＤとの反応層であり、従って、金属（金属膜ＭＥを構成していた金属）とソース・ドレイン領域ＳＤを構成する元素との化合物層（金属化合物層）である。ゲート電極ＧＥ上に形成される金属シリサイド層ＳＬは、金属（金属膜ＭＥを構成していた金属）とゲート電極ＧＥとの反応層であり、従って、金属（金属膜ＭＥを構成していた金属）とゲート電極ＧＥを構成する元素との化合物層（金属化合物層）である。
半導体基板ＳＢがシリコン基板でゲート電極ＧＥがポリシリコンゲート電極の場合は、金属シリサイド層ＳＬは、金属膜ＭＥを構成する金属元素のシリサイド（つまり金属シリサイド）により構成される。この場合、金属膜ＭＥがコバルト膜の場合は、金属シリサイド層ＳＬはコバルトシリサイド層となり、金属膜ＭＥがニッケル膜の場合は、金属シリサイド層ＳＬはニッケルシリサイド層となり、金属膜ＭＥがニッケル白金合金膜の場合は、金属シリサイド層ＳＬはニッケル白金シリサイド層となる。
ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されていなかった。このため、金属膜ＭＥ形成すると、図１５にも示されるように、金属膜ＭＥはＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤに接触する。従って、熱処理を行うと、金属膜ＭＥが、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤと反応できるため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤの各上部（上層部）に金属シリサイド層ＳＬが形成される。
一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されていた。このため、金属膜ＭＥ形成すると、図１５にも示されるように、金属膜ＭＥは、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤには、シリサイドブロック膜ＢＫで覆われていない領域（すなわち後でコンタクトホールＣＴを形成する領域）を除き、接触してない。従って、熱処理を行っても、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤは、シリサイドブロック膜ＢＫで覆われていない領域を除き、金属膜ＭＥと反応しない。このため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤには、シリサイドブロック膜ＢＫで覆われていない領域を除き、金属シリサイド層ＳＬは形成されない。
つまり、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、その上にシリサイドブロック膜ＢＫを形成しなかったため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのほぼ全体の上部（上層部）に金属シリサイド層ＳＬが形成される。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、一部を除き、その上にシリサイドブロック膜ＢＫを形成した。このため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われなかった部分の上部（上層部）には金属シリサイド層ＳＬが形成されるが、シリサイドブロック膜ＢＫで覆われた部分には金属シリサイド層ＳＬは形成されない。すなわち、ＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われた部分には、金属膜ＭＥとソース・ドレイン領域ＳＤとの反応層（金属シリサイド層ＳＬ）は形成されず、また、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥのうち、シリサイドブロック膜ＢＫで覆われた部分には、金属膜ＭＥとゲート電極ＧＥとの反応層（金属シリサイド層ＳＬ）は形成されない。
なお、本実施の形態では、シリサイドブロック膜ＢＫで覆わないＭＩＳＦＥＴにおいて、ソース・ドレイン領域ＳＤおよびゲート電極ＧＥの両方に金属シリサイド層ＳＬを形成する場合について説明したが、他の形態として、ソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成するが、ゲート電極ＧＥ上には金属シリサイド層ＳＬを形成しない場合もあり得る。例えば、ゲート電極ＧＥを導電膜と導電膜上の絶縁膜との積層構造とした場合や、ゲート電極を半導体膜ではなく金属膜または金属化合物膜で形成した場合などである。このような場合は、ステップＳ１７において、ソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成するが、ゲート電極ＧＥ上には、シリサイドブロック膜ＢＫで覆われていなくとも、金属シリサイド層ＳＬは形成されない。
上述のようにして金属シリサイド層ＳＬを形成した後、図１７に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、金属シリサイド層ＳＬおよびシリサイドブロック膜ＢＫを覆うように、絶縁膜ＩＬ５を形成する（図２のステップＳ１８）。それから、図１８に示されるように、半導体基板ＳＢの主面（主面全面）上に、すなわち絶縁膜ＩＬ５上に、絶縁膜（層間絶縁膜）ＩＬ６を形成する（図２のステップＳ１９）。
ステップＳ１８（絶縁膜ＩＬ５形成工程）およびステップＳ１９（絶縁膜ＩＬ６形成工程）を行うことにより、絶縁膜ＩＬ５と絶縁膜ＩＬ５上の絶縁膜ＩＬ６との積層膜が、半導体基板ＳＢ上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、金属シリサイド層ＳＬおよびシリサイドブロック膜ＢＫを覆うように形成された状態となる。
絶縁膜ＩＬ６は、主として層間絶縁膜として機能する絶縁膜であり、絶縁膜ＩＬ５は、後でコンタクトホールＣＴを形成するために絶縁膜ＩＬ６をエッチングする際に、エッチングストッパ膜として機能する絶縁膜である。絶縁膜ＩＬ５と絶縁膜ＩＬ６とは、互いに異なる絶縁材料からなり、絶縁膜ＩＬ５は、好ましくは窒化シリコン膜とすることができ、絶縁膜ＩＬ６は、好ましくは酸化シリコン膜とすることができる。絶縁膜ＩＬ６の形成膜厚（堆積膜厚）は、好ましくは、絶縁膜ＩＬ５の形成膜厚（堆積膜厚）よりも厚い。絶縁膜ＩＬ５の厚み（形成膜厚）は、例えば２０〜４０ｎｍ程度とすることができる。また、絶縁膜ＩＬ５は、例えばＣＶＤ法などを用いて形成することができ、また、絶縁膜ＩＬ６は、例えばＣＶＤ法などを用いて形成することができる。
絶縁膜ＩＬ６は、好ましくは酸化シリコン膜であり、この酸化シリコン膜は、酸化シリコンを主体とする絶縁膜であるが、炭素（Ｃ）、フッ素（Ｆ）、窒素（Ｎ）、ホウ素（Ｂ）およびリン（Ｐ）のうちの一種以上を含有させることもできる。
絶縁膜ＩＬ６の形成後、必要に応じて、絶縁膜ＩＬ６の上面をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法で研磨するなどして絶縁膜ＩＬ６の上面の平坦性を高めることもできる。すなわち、絶縁膜ＩＬ６の上面を平坦化処理することができる。
次に、図１９および図２０に示されるように、絶縁膜ＩＬ６上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜ＩＬ６，ＩＬ５の積層膜をドライエッチングすることにより、絶縁膜ＩＬ６，ＩＬ５の積層膜にコンタクトホール（貫通孔、孔）ＣＴを形成する（図２のステップＳ２０）。コンタクトホールＣＴは、絶縁膜ＩＬ６，ＩＬ５の積層膜を貫通するように形成される。ステップＳ２０のコンタクトホールＣＴ形成工程は、次のように行うことができる。
コンタクトホールＣＴを形成するには、まず、図１９に示されるように、絶縁膜ＩＬ５（窒化シリコン膜）に比較して絶縁膜ＩＬ６（酸化シリコン膜）がエッチングされやすい条件で絶縁膜ＩＬ６のドライエッチングを行い、絶縁膜ＩＬ５をエッチングストッパ膜（エッチング停止膜）として機能させることで、絶縁膜ＩＬ６にコンタクトホールＣＴを形成する。この段階では、コンタクトホールＣＴは絶縁膜ＩＬ５を貫通しておらず、コンタクトホールＣＴの底部では、絶縁膜ＩＬ５が露出された状態となる。それから、図２０に示されるように、絶縁膜ＩＬ６（酸化シリコン膜）に比較して絶縁膜ＩＬ５（窒化シリコン膜）がエッチングされやすい条件でコンタクトホールＣＴの底部の絶縁膜ＩＬ５をドライエッチングして除去することで、貫通孔（絶縁膜ＩＬ６，ＩＬ５の積層膜を貫通する孔）としてのコンタクトホールＣＴが形成される。コンタクトホールＣＴ形成時（絶縁膜ＩＬ６のエッチング時）に絶縁膜ＩＬ５をエッチングストッパ膜として機能させたことで、コンタクトホールＣＴの掘り過ぎや下地のダメージなどを抑制または防止することができる。
コンタクトホールＣＴは、例えば、ソース・ドレイン領域ＳＤの上部やゲート電極ＧＥの上部（すなわちソース・ドレイン領域ＳＤの上層部分に形成された金属シリサイド層ＳＬの上部やゲート電極ＧＥの上層部分に形成された金属シリサイド層ＳＬの上部）などに形成される。ソース・ドレイン領域ＳＤの上部に形成されたコンタクトホールＣＴの底部では、ソース・ドレイン領域ＳＤ上の金属シリサイド層ＳＬが露出され、また、ゲート電極ＧＥの上部に形成されたコンタクトホールＣＴの底部では、ゲート電極ＧＥ上の金属シリサイド層ＳＬが露出される。
次に、図２１に示されるように、コンタクトホールＣＴ内に、接続用の導電体部として、タングステン（Ｗ）などからなる導電性のプラグＰＧを形成する（図２のステップＳ２１）。プラグＰＧを形成すると、コンタクトホールＣＴはプラグＰＧで埋め込まれた状態となる。プラグＰＧは、次のようにして形成することができる。
プラグＰＧを形成するには、まず、コンタクトホールＣＴの内部（底部および側壁上）を含む絶縁膜ＩＬ６上に、スパッタリング法またはプラズマＣＶＤ法などによりバリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜を、ＣＶＤ法などによってバリア導体膜上にコンタクトホールＣＴを埋めるように形成する。その後、コンタクトホールＣＴの外部（絶縁膜ＩＬ６上）の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去する。これにより、絶縁膜ＩＬ６の上面が露出し、絶縁膜ＩＬ６，ＩＬ５のコンタクトホールＣＴ内に埋め込まれて残存するバリア導体膜および主導体膜により、プラグＰＧが形成される。なお、図面の簡略化のために、図２１では、プラグＰＧを構成するバリア導体膜と主導体膜とを一体化して示してある。
ソース・ドレイン領域ＳＤの上部に形成されたプラグＰＧ（すなわちソース・ドレイン領域ＳＤの上部に形成されたコンタクトホールＣＴに埋め込まれたプラグＰＧ）は、その底部でソース・ドレイン領域ＳＤの表面上の金属シリサイド層ＳＬに接して電気的に接続される。このため、後述の配線Ｍ１からプラグＰＧを通じて、ソース・ドレイン領域ＳＤの表面上の金属シリサイド層ＳＬに（従って金属シリサイド層ＳＬの下のソース・ドレイン領域ＳＤに）、所望の電位（ソース電位またはドレイン電位）を供給することが可能となる。
また、図示はしないけれども、コンタクトホールＣＴおよびそこに埋め込まれたプラグＰＧがゲート電極ＧＥの上部にも形成された場合は、そのプラグＰＧは、そのプラグＰＧの底部でゲート電極ＧＥあるいはその表面の金属シリサイド層ＳＬに接して電気的に接続される。
次に、図２２に示されるように、プラグＰＧが埋め込まれた絶縁膜ＩＬ６上に、配線形成用の絶縁膜ＩＬ７を形成する。絶縁膜ＩＬ７は、単体膜（単体絶縁膜）または積層膜（積層絶縁膜）とすることができる。
次に、シングルダマシン法により第１層目の配線を形成する。まず、フォトレジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜ＩＬ７の所定の領域に配線溝（配線Ｍ１を埋め込むための溝）を形成した後、半導体基板ＳＢの主面上（すなわち配線溝の底部および側壁上を含む絶縁膜ＩＬ７上）にバリア導体膜（バリアメタル膜）を形成する。バリア導体膜は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜（主導体膜）を形成する。銅めっき膜により配線溝の内部を埋め込む。それから、配線溝以外の領域の銅めっき膜、シード層およびバリア導体膜をＣＭＰ法により除去して、配線溝内に、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図２２では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。配線Ｍ１は、プラグＰＧに接続され、プラグＰＧを介して、ソース・ドレイン領域ＳＤやゲート電極ＧＥなどと電気的に接続される。
その後、デュアルダマシン法により２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１および２層目以降の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
また、本実施の形態では、ＭＩＳＦＥＴとして、ｎチャネル型のＭＩＳＦＥＴを形成する場合について説明したが、導電型を逆にして、ｐチャネル型のＭＩＳＦＥＴを形成することもできる。また、同一の半導体基板ＳＢにｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴとの両方を形成することもできる。これは、後述の実施の形態２についても同様である。
＜検討例について＞
デバイスの微細化が進み、ＭＩＳＦＥＴのゲート電極やサイドウォールスペーサの寸法が小さくなってきている。サイドウォールスペーサの厚み（後述の厚みＴ６に対応）が小さくなると、エクステンション領域に対するソース・ドレイン領域の影響が相対的に強くなりやすい。つまり、エクステンション領域およびソース・ドレイン領域の不純物プロファイルは、ソース・ドレイン領域のエクステンション領域への回り込みが顕著になる不純物プロファイルとなってしまう。また、ゲート電極のゲート長も小さくなってきているため、短チャネル特性と基板リーク電流への対策が両立できるように、エクステンション領域を形成するイオン注入の条件が設定される。このため、実効ゲート長を稼ぎ、かつ接合が急峻にならないようにするために、エクステンション領域およびソース・ドレイン領域の不純物プロファイルは、エクステンション領域のチャネル形成領域側の端部がソース・ドレイン領域側に後退する不純物プロファイルになってしまう。
このとき、サイドウォールスペーサの厚みが変動したときに、ＭＩＳＦＥＴの電気的特性、例えばソース・ドレイン電流が変動しやすくなるという問題が生じてしまう。このため、ＭＩＳＦＥＴの電気的特性の観点、例えばサイドウォールスペーサの厚みがばらついた（変動した）ときのソース・ドレイン電流の変動を抑制する観点からは、サイドウォールスペーサの厚みを大きくする（従ってゲート長方向でのエクステンション領域の寸法を大きくする）ことが望ましい。しかしながら、サイドウォールスペーサの厚みを大きくすることは、後述の図２３〜図２８で説明するような問題（プラグの導通不良など）につながってしまい、コンタクトホールの加工性の観点では不利となる。
以下、検討例を参照して具体的に説明する。
図２３〜図２８は、本発明者が検討した第１検討例の半導体装置の製造工程中の要部断面図である。なお、図２３〜図２８には、ソース・ドレイン領域ＳＤ２を共有してゲート長方向に２つのＭＩＳＦＥＴＱ３，Ｑ４（のゲート電極ＧＥ）が隣り合っている場合について、図示してある。図２３〜図２８に示されるように、ｐ型ウエルＰＷ１にＭＩＳＦＥＴＱ３，Ｑ４が形成され、ＭＩＳＦＥＴＱ３のゲート電極ＧＥとＭＩＳＦＥＴＱ４のゲート電極ＧＥとがゲート長方向に隣り合っており、ＭＩＳＦＥＴＱ３のゲート電極ＧＥとＭＩＳＦＥＴＱ４のゲート電極ＧＥとの間に配置されたソース・ドレイン領域ＳＤ２が、ＭＩＳＦＥＴＱ３とＭＩＳＦＥＴＱ４とで共有されている。
第１検討例においても、上記ステップＳ１で半導体基板ＳＢを準備し、上記ステップＳ２で素子分離領域ＳＴを形成し、上記ステップＳ３でｐ型ウエルＰＷ１を形成し、上記ステップＳ４でゲート絶縁膜ＧＩを形成し、上記ステップＳ５でゲート電極ＧＥを形成し、上記ステップＳ６，Ｓ７で側壁絶縁膜ＳＰを形成し、上記ステップＳ８でエクステンション領域ＥＸを形成する。ここまでの工程は、本実施の形態と同様である。それから、第１検討例では、半導体基板ＳＢの主面上に、ゲート電極ＧＥを覆うように、サイドウォールスペーサＳＷ２形成用の絶縁膜を形成してから、その絶縁膜を異方性エッチング技術によりエッチバックすることにより、ゲート電極ＧＥの両方の側壁上にサイドウォールスペーサＳＷ２を形成する。その後、ゲート電極ＧＥおよびサイドウォールスペーサＳＷ２をマスク（イオン注入阻止マスク）として半導体基板ＳＢにイオン注入することで、上記ソース・ドレイン領域ＳＤ相当するソース・ドレイン領域ＳＤ２を形成する。それから、第１検討例の場合は、上記ステップＳ１３（サイドウォールスペーサを等方性エッチングする工程）を行うことなく、サリサイド技術により上記金属シリサイド層ＳＬに相当する金属シリサイド層ＳＬ２を、ゲート電極ＧＥおよびソース・ドレイン領域ＳＤ２の各上部（上層部）に形成する。このようにして、図２３の構造が得られる。
それから、第１検討例では、図２４に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ２および金属シリサイド層ＳＬ２を覆うように、上記絶縁膜ＩＬ５に相当する絶縁膜ＩＬ１５（窒化シリコン膜）を形成し、この絶縁膜ＩＬ１５上に、図２５に示されるように、上記絶縁膜ＩＬ６に相当する絶縁膜ＩＬ１６（酸化シリコン膜）を形成する。
それから、第１検討例では、図２６に示されるように、絶縁膜ＩＬ１６上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜ＩＬ１６，ＩＬ１５の積層膜をドライエッチングすることにより、絶縁膜ＩＬ１６，ＩＬ１５の積層膜にコンタクトホールＣＴ２を形成する。
コンタクトホールＣＴ２を形成する際には、まず、絶縁膜ＩＬ１５（窒化シリコン膜）に比較して絶縁膜ＩＬ１６（酸化シリコン膜）がエッチングされやすい条件で絶縁膜ＩＬ１６（酸化シリコン膜）のドライエッチングを行い、絶縁膜ＩＬ１５（窒化シリコン膜）をエッチングストッパ膜として機能させることで、絶縁膜ＩＬ１６（酸化シリコン膜）にコンタクトホールＣＴ２を形成する。それから、絶縁膜ＩＬ１６（酸化シリコン膜）に比較して絶縁膜ＩＬ１５（窒化シリコン膜）がエッチングされやすい条件でコンタクトホールＣＴ２の底部の絶縁膜ＩＬ１５（窒化シリコン膜）をドライエッチングすることで、コンタクトホールＣＴ２が形成される。
それから、図２７に示されるように、コンタクトホールＣＴ２内に、上記プラグＰＧに相当する導電性のプラグＰＧ２を埋め込む。その後、第１検討例では、図２８に示されるように、プラグＰＧ２が埋め込まれた絶縁膜ＩＬ１６上に上記絶縁膜ＩＬ７に相当する絶縁膜ＩＬ１７を形成し、ダマシン法を用いて上記配線Ｍ１に相当する配線Ｍ２を形成する。
図２３〜図２８に示されるような第１検討例の場合、以下のような課題があることが、本発明者の検討により分かった。
すなわち、ソース・ドレイン領域（ＳＤ２）を間に挟んで（共有して）ゲート長方向に隣り合うゲート電極ＧＥの間隔Ｗ１（間隔Ｗ１は図２３に示してある）は、半導体素子の小型化（微細化）に伴い、小さくなる傾向にある。ゲート電極ＧＥの側壁上にはサイドウォールスペーサＳＷ２が形成されているため、ゲート電極ＧＥの間隔Ｗ１が小さくなると、それらゲート電極ＧＥの側壁上に形成されたサイドウォールスペーサＳＷ２の隣接間隔Ｗ２（隣接間隔Ｗ２は図２３に示してある）も小さくなる。
なお、Ｗ１＝Ｗ２＋Ｔ６×２＋Ｔ７×２の関係が成り立ち、ここでＴ６（厚みＴ６は図２３に示してある）は、サイドウォールスペーサＳＷ２の厚み（ゲート長方向に沿った方向の厚み）である。また、Ｔ７は、側壁絶縁膜ＳＰの厚み（ゲート長方向に沿った方向の厚み）である（但し厚みＴ７は図示していない）。
このため、絶縁膜ＩＬ１５を形成する際には、絶縁膜ＩＬ１５は、サイドウォールスペーサＳＷ２間の狭い隙間（領域）にも堆積することになる。
絶縁膜ＩＬ１５の成膜工程において、絶縁膜ＩＬ１５を厚み（堆積膜厚）Ｔ８で堆積させた場合を仮定する。この場合、サイドウォールスペーサＳＷ２間の狭い隙間（領域）を埋め込む絶縁膜ＩＬ１５に着目すると、半導体基板ＳＢの主面に垂直な方向での絶縁膜ＩＬ１５の厚みＴ９は、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２が小さくなると、大きくなる。
すなわち、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２が絶縁膜ＩＬ１５の堆積膜厚Ｔ８の２倍以上（すなわちＷ２≧Ｔ８×２）の場合は、サイドウォールスペーサＳＷ２間の領域を埋め込む部分の絶縁膜ＩＬ１５の厚みＴ９は、ほぼ絶縁膜ＩＬ１５の堆積膜厚Ｔ８と同じ（Ｔ９＝Ｔ８）である。但し、厚みＴ９は、半導体基板ＳＢの主面に垂直な方向の厚みである。しかしながら、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２が絶縁膜ＩＬ１５の堆積膜厚Ｔ８の２倍よりも小さい（すなわちＷ２＜Ｔ８×２）場合は、サイドウォールスペーサＳＷ２間の領域を埋め込む部分の絶縁膜ＩＬ１５の厚みＴ９は、絶縁膜ＩＬ１５の堆積膜厚Ｔ８よりも大きくなる（Ｔ９＞Ｔ８）。そして、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２が小さくなるほど、サイドウォールスペーサＳＷ２間の領域を埋め込む部分の絶縁膜ＩＬ１５の厚みＴ９は大きくなってしまう。
サイドウォールスペーサＳＷ２の隣接間隔Ｗ２が小さくなることで、サイドウォールスペーサＳＷ２間の領域を埋め込む部分の絶縁膜ＩＬ１５の厚みＴ９が大きくなると、次の様な課題が生じてしまう。すなわち、隣接間隔Ｗ２で隣り合うサイドウォールスペーサＳＷ２間のソース・ドレイン領域ＳＤ２上にコンタクトホールＣＴ２を形成するエッチング工程において、絶縁膜ＩＬ１５の厚みＴ９が大きいことにより、コンタクトホールＣＴ２の底部で絶縁膜ＩＬ１５のエッチング残りが発生しやすくなる。図２６では、コンタクトホールＣＴ２の底部における絶縁膜ＩＬ１５のエッチング残りを、符号ＩＬ１５ａを付して示してある。コンタクトホールＣＴ２の底部において、絶縁膜ＩＬ１５のエッチング残りＩＬ１５ａがあると、そのコンタクトホールＣＴ２内にプラグＰＧ２を形成したときに、プラグＰＧ２とソース・ドレイン領域ＳＤ２上の金属シリサイド層ＳＬ２上との間に絶縁膜ＩＬ１５のエッチング残りＩＬ１５ａが介在し、プラグＰＧ２の導通不良を招く虞がある。プラグＰＧ２の導通不良は、半導体装置の製造歩留まりを低下させてしまう。
コンタクトホールＣＴ２の底部での絶縁膜ＩＬ１５のエッチング残りＩＬ１５ａに起因したプラグＰＧ２の導通不良を防ぐために、コンタクトホールＣＴ２形成工程における絶縁膜ＩＬ１５のエッチング工程でオーバーエッチングを大きくすることも考えられる。しかしながら、この場合、絶縁膜ＩＬ１５が堆積膜厚Ｔ８と同じ厚みで形成されている領域（すなわちサイドウォールスペーサＳＷ２同士が近接している領域以外の領域）に形成されるコンタクトホールＣＴ２については、そのコンタクトホールＣＴ２の掘り過ぎや下地のダメージを招いてしまう。
また、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２を大きくするために、サイドウォールスペーサＳＷ２を形成する際に、サイドウォールスペーサＳＷ２の厚みＴ６が薄くなるように、サイドウォールスペーサＳＷ２を形成することも考えられる。サイドウォールスペーサＳＷ２の厚みＴ６は、サイドウォールスペーサＳＷ２形成用の絶縁膜の厚みにより制御することができる。このため、比較的薄い厚みでサイドウォールスペーサＳＷ２形成用の絶縁膜を形成し、この薄い絶縁膜を異方性エッチング技術によりエッチバックすることでサイドウォールスペーサＳＷ２を形成すれば、サイドウォールスペーサＳＷ２の厚みＴ６を薄くでき、それによって、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２を大きくすることができる。しかしながら、この場合、薄い厚みのサイドウォールスペーサＳＷ２をマスク（イオン注入阻止マスク）としてソース・ドレイン領域ＳＤ２を形成することになる。
しかしながら、ソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６により、ＬＤＤ構造におけるエクステンション領域ＥＸの寸法（ゲート長方向（従ってチャネル長方向）の寸法）が制御される。このため、ソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６を薄くすると、チャネル形成領域とソース・ドレイン領域ＳＤ２との間に介在するエクステンション領域ＥＸの寸法（チャネル長方向の寸法）が小さくなる。しかしながら、ＭＩＳＦＥＴの特性を考慮すると、ソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６を大きくしたい要求がある。その一例を、図２９のグラフを参照して説明する。
図２９は、サイドウォールスペーサＳＷ２の厚みＴ６とソース・ドレイン電流Ｉｄｓとの相関を示すグラフである。図２９からも分かるように、サイドウォールスペーサＳＷ２の厚みＴ６を増加するほど、ソース・ドレイン電流Ｉｄｓが減少する傾向にある。しかしながら、図２９のグラフは完全な直線ではなく、サイドウォールスペーサＳＷ２の厚みＴ６が大きくなると、図２９のグラフの傾きは小さくなっている。
このことは、サイドウォールスペーサＳＷ２の厚みＴ６が製造条件の変動などにより設計値から変動した場合に、ソース・ドレイン電流Ｉｄｓが設計値から変動する量は、サイドウォールスペーサＳＷ２の厚みＴ６が大きい方が、小さくなることを示している。つまり、製造条件の変動などによりサイドウォールスペーサＳＷ２の厚みＴ６が設計値から変動した場合、ＭＩＳＦＥＴの特性（例えばソース・ドレイン電流Ｉｄｓ）の変動量は、サイドウォールスペーサＳＷ２の厚みＴ６が大きい方が、小さくなる。このため、ソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６はある程度の大きさを確保することが好ましく、これにより、たとえ製造条件の変動などによりサイドウォールスペーサＳＷ２の厚みＴ６が設計値から変動したとしても、ＭＩＳＦＥＴの特性（例えばソース・ドレイン電流Ｉｄｓ）が変動するのを抑制することができるようになる。
このため、ＭＩＳＦＥＴの特性向上のためには、ソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６を大きくしたいが、これは、サイドウォールスペーサＳＷ２の隣接間隔Ｗ２の縮小につながり、上述のように、コンタクトホールＣＴ２形成時の課題の発生につながる。
＜本実施の形態の主要な特徴について＞
本実施の形態では、ステップＳ９で半導体基板ＳＢ上に、ゲート電極ＧＥを覆うように、絶縁膜ＩＬ２を形成してから、ステップＳ１０で絶縁膜ＩＬ２上に絶縁膜ＩＬ３を形成し、その後、ステップＳ１１で絶縁膜ＩＬ３および絶縁膜ＩＬ２をエッチバックすることにより、ゲート電極ＧＥの側壁上に絶縁膜ＩＬ２および絶縁膜ＩＬ３からなるサイドウォールスペーサＳＷを形成する。それから、ステップＳ１２で、ゲート電極ＧＥおよびサイドウォールスペーサＳＷをマスクとして半導体基板ＳＢにイオン注入を行うことにより、半導体基板にＭＩＳＦＥＴ用のソース・ドレイン領域ＳＤを形成する。その後、ステップＳ１３で、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件で、サイドウォールスペーサＳＷを等方性エッチングして、サイドウォールスペーサＳＷの厚みを小さくする。更に、その後で、ステップＳ１７でソース・ドレイン領域ＳＤ上に金属とソース・ドレイン領域ＳＤとの反応層（金属シリサイド層ＳＬ）を形成してから、ステップＳ１８，Ｓ１９で絶縁膜ＩＬ５，ＩＬ６を順次形成し、ステップＳ２０で絶縁膜ＩＬ６，ＩＬ５にコンタクトホールＣＴを形成する。
本実施の形態では、ソース・ドレイン領域ＳＤの形成後に、サイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さく（薄く）することを、主要な特徴のうちの一つとしている。このため、ステップＳ１８で絶縁膜ＩＬ５を形成する際のサイドウォールスペーサＳＷの厚み（Ｔ５）は、ステップＳ１２でソース・ドレイン領域ＳＤを形成する際のサイドウォールスペーサＳＷの厚み（Ｔ４）よりも小さくすることができる。従って、ソース・ドレイン領域ＳＤ形成時（すなわちステップＳ１２のイオン注入時）におけるサイドウォールスペーサＳＷの厚み（Ｔ４）については、ある程度の大きさを確保しながら、絶縁膜ＩＬ５形成時（ステップＳ１８）におけるサイドウォールスペーサＳＷの厚み（Ｔ５）については、小さく（薄く）することができる。これにより、絶縁膜ＩＬ５形成時（ステップＳ１８）におけるサイドウォールスペーサＳＷの厚み（Ｔ５）を小さく（薄く）したことで、コンタクトホールＣＴ形成時の不具合を抑制または防止できる。このため、半導体装置の製造歩留まりを向上できる。また、絶縁膜ＩＬ５形成時（ステップＳ１８）におけるサイドウォールスペーサＳＷの厚み（Ｔ５）を小さく（薄く）するのに、ソース・ドレイン領域ＳＤ形成時（すなわちステップＳ１２のイオン注入時）におけるサイドウォールスペーサＳＷの厚み（Ｔ４）を小さく（薄く）しなくともよいため、ＭＩＳＦＥＴの特性（電気的特性）を向上することができる。このため、半導体装置の性能を向上できる。
以下、具体的に説明する。
図３０〜図３５は、本実施の形態の半導体装置の製造工程中の要部断面図である。図３０〜図３５の場合の製造工程も、上記図１〜図２２を参照して上述した本実施の形態の製造工程と基本的には同じである。
図３０の場合も、上記図１６までの工程を上述のように行って、上記図１６に相当する図３０の構造を得る。
但し、図３０には、ソース・ドレイン領域ＳＤを共有してゲート長方向に２つのＭＩＳＦＥＴＱ５，Ｑ６（のゲート電極ＧＥ）が隣り合っている場合について、図示してある。図３０に示されるように、ｐ型ウエルＰＷ１にＭＩＳＦＥＴＱ５，Ｑ６が形成され、ＭＩＳＦＥＴＱ５のゲート電極ＧＥとＭＩＳＦＥＴＱ６のゲート電極ＧＥとがゲート長方向に隣り合っており、ＭＩＳＦＥＴＱ５のゲート電極ＧＥとＭＩＳＦＥＴＱ６のゲート電極ＧＥとの間に配置されたソース・ドレイン領域ＳＤが、ＭＩＳＦＥＴＱ５とＭＩＳＦＥＴＱ６とで共有されている。これ以外については、ＭＩＳＦＥＴＱ５，Ｑ６のそれぞれ構成は、上記ＭＩＳＦＥＴＱ１と基本的には同じである。つまり、図１６の左半分の構造（ＭＩＳＦＥＴＱ１）を、ソース・ドレイン領域ＳＤを共有させてゲート長方向に並べたものが、図３０の構造にほぼ対応している。
図３０の構造を得るまでの工程は、上記図１６の構造を得るまでの工程と基本的には同じであるので、ここではその繰り返しの説明は省略する。
それから、上記図１７の工程段階に対応する図３１に示されるように、上記ステップＳ１８を行って、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷおよび金属シリサイド層ＳＬを覆うように、絶縁膜ＩＬ５を形成する。それから、上記図１８の工程段階に対応する図３２に示されるように、上記ステップＳ１９を行って、絶縁膜ＩＬ５上に絶縁膜ＩＬ６を形成する。それから、上記図２０の工程段階に対応する図３３に示されるように、上記ステップＳ２０を行って、絶縁膜ＩＬ６，ＩＬ５の積層膜にコンタクトホールＣＴを形成する。コンタクトホールＣＴの形成法は、上記図１９および図２０を参照して説明したのと同様である。それから、上記図２１の工程段階に対応する図３４に示されるように、上記ステップＳ２１を行って、コンタクトホールＣＴ内に導電性のプラグＰＧを埋め込む。その後、上記図２２の工程段階に対応する図３５に示されるように、プラグＰＧが埋め込まれた絶縁膜ＩＬ６上に絶縁膜ＩＬ７を形成し、ダマシン法を用いて配線Ｍ１を形成する。このようにして、本実施の形態の半導体装置が製造される。
ここで、図３０に示される、ソース・ドレイン領域（ＳＤ）を間に挟んで（共有して）ゲート長方向に隣り合うゲート電極ＧＥの間隔Ｗ３は、上記図２３の場合におけるゲート電極ＧＥの間隔Ｗ１と同じ（すなわちＷ３＝Ｗ１）であると仮定する。また、側壁絶縁膜ＳＰの厚み（ゲート長方向に沿った方向の厚み）は、図３０の場合と上記図２３の場合とで同じであると仮定する。また、図３０の場合にステップＳ１１でサイドウォールスペーサＳＷを形成したときのサイドウォールスペーサＳＷの上記厚みＴ４が、上記図２３の場合のサイドウォールスペーサＳＷ２の厚みＴ６と同じであると仮定する。この場合、図３０の場合のソース・ドレイン領域ＳＤ形成時におけるサイドウォールスペーサＳＷの厚みＴ４と、上記図２３の場合のソース・ドレイン領域ＳＤ２形成時におけるサイドウォールスペーサＳＷ２の厚みＴ６とが同じことになる。
しかしながら、本実施の形態では、ソース・ドレイン領域ＳＤの形成後に、サイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さく（薄く）している。このため、図３０の場合の絶縁膜ＩＬ５を形成する段階でのサイドウォールスペーサＳＷの隣接間隔Ｗ４は、上記図２３の場合の絶縁膜ＩＬ１５を形成する段階でのサイドウォールスペーサＳＷ２の隣接間隔Ｗ２よりも大きくなる。ここで、サイドウォールスペーサＳＷの隣接間隔Ｗ４は、ゲート長方向に隣り合うゲート電極ＧＥの互いに対向する側壁上に形成されたサイドウォールスペーサＳＷ同士の間隔に対応している。
つまり、本実施の形態では、ソース・ドレイン領域ＳＤの形成後に、サイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さく（薄く）することにより、サイドウォールスペーサＳＷの隣接間隔Ｗ４を大きくすることができる。
ここで、図３１の場合の絶縁膜ＩＬ１５の成膜工程において、絶縁膜ＩＬ５を厚み（堆積膜厚）Ｔ１１で堆積させ、この絶縁膜ＩＬ５の堆積膜厚Ｔ１１が、上記図２４の場合の絶縁膜ＩＬ１５の堆積膜厚Ｔ８と同じであると仮定する。このとき、図３１の場合のサイドウォールスペーサＳＷ間の狭い隙間（領域）を埋め込む絶縁膜ＩＬ５に着目すると、半導体基板ＳＢの主面に垂直な方向での絶縁膜ＩＬ５の厚みＴ１２は、上記図２４の場合のサイドウォールスペーサＳＷ２間の領域を埋め込む部分の絶縁膜ＩＬ１５の厚みＴ９よりも小さくなる。こうなるのは、図３０および図３１の場合のサイドウォールスペーサＳＷの隣接間隔Ｗ４は、上記図２３および図２４の場合のサイドウォールスペーサＳＷ２の隣接間隔Ｗ２よりも大きいためである。
すなわち、サイドウォールスペーサの隣接間隔Ｗ４，Ｗ２が小さくなるほど、サイドウォールスペーサ間の領域を埋め込む部分の絶縁膜ＩＬ５，ＩＬ１５の厚みＴ１２，Ｔ９は大きくなってしまうが、本実施の形態では、ステップＳ１３でサイドウォールスペーサＳＷの厚みを小さくした分、サイドウォールスペーサＳＷの隣接間隔Ｗ４を大きくすることができる。このため、サイドウォールスペーサ間の領域を埋め込む部分の絶縁膜ＩＬ５の厚みＴ１２を、絶縁膜ＩＬ５の堆積膜厚Ｔ１１に近づけることができる。換言すれば、本実施の形態では、サイドウォールスペーサＳＷ間の領域を埋め込む部分の絶縁膜ＩＬ５の厚みＴ１２と、絶縁膜ＩＬ５の堆積膜厚Ｔ１１との差を、小さくすることができる。
このため、本実施の形態では、図３３に示されるように、隣接間隔Ｗ４で隣り合うサイドウォールスペーサＳＷ間のソース・ドレイン領域ＳＤ上にコンタクトホールＣＴを形成するエッチング工程において、コンタクトホールＣＴの底部で絶縁膜ＩＬ５のエッチング残りが発生するのを抑制または防止することができる。これにより、プラグＰＧの導通不良を防止でき、半導体装置の製造歩留まりを向上させることができる。また、絶縁膜ＩＬ５のエッチング工程でオーバーエッチングを大きくしなくともよいため、コンタクトホールＣＴの掘り過ぎや下地のダメージを抑制または防止できる。
また、本実施の形態では、絶縁膜ＩＬ５形成時（ステップＳ１８）におけるサイドウォールスペーサＳＷの厚み（Ｔ５）を小さく（薄く）するのに、ソース・ドレイン領域ＳＤ形成時（すなわちステップＳ１２のイオン注入時）におけるサイドウォールスペーサＳＷの厚み（Ｔ４）を小さく（薄く）しなくともよい。このため、ソース・ドレイン領域ＳＤ形成用のイオン注入時におけるサイドウォールスペーサＳＷの厚み（Ｔ４）を大きくすることができる。これにより、活性化アニールによってソース・ドレイン領域ＳＤ中のドーパントがエクステンション領域ＥＸ側に拡散したとしても、ソース・ドレイン領域ＳＤからエクステンション領域ＥＸがチャネル形成領域側に突き出すような不純物プロファイルを的確に形成することができる。このため、ＭＩＳＦＥＴの特性（電気的特性）を向上することができる。例えば、製造条件のばらつきなどで、たとえサイドウォールスペーサＳＷ形成時のサイドウォールスペーサＳＷの厚み（Ｔ４）がばらついた（変動した）としても、ＭＩＳＦＥＴの電気的特性（例えばソース・ドレイン電流）が変動するのを抑制することができる。従って、半導体装置の性能を向上させることができる。
また、ゲート電極同士の間隔（Ｗ１，Ｗ３）が狭く、上記図２３〜図２８で説明したような問題が特に生じやすいのは、金属シリサイドＳＬを形成するＭＩＳＦＥＴ（すなわちシリサイドブロック膜ＢＫで覆わないＭＩＳＦＥＴ）であり、例えばメモリ（ＳＲＡＭやフラッシュメモリなど）のメモリセルを形成した領域である。本実施の形態では、後でシリサイドブロック膜ＢＫで覆われないＭＩＳＦＥＴと後でシリサイドブロック膜ＢＫで覆われるＭＩＳＦＥＴとの両方について、ステップＳ１３でサイドウォールスペーサＳＷの厚みを小さくする。このため、上記図２３〜図２８で説明したような問題が生じやすい、シリサイドブロック膜ＢＫで覆われないＭＩＳＦＥＴにおいて、上記図２３〜図２８で説明したような問題が生じるのを防止することができる。
一方、シリサイドブロック膜ＢＫを形成して金属シリサイド層ＳＬの形成を防ぐようなＭＩＳＦＥＴの場合、ゲート電極同士の間隔（Ｗ１，Ｗ３）はそれほど狭くない。このため、シリサイドブロック膜ＢＫを形成するＭＩＳＦＥＴについては、シリサイドブロック膜ＢＫがサイドウォールスペーサ（ＳＷ）の隣接間隔（Ｗ４）を狭くするように作用してしまうが、それは、上記図２３〜図２８で説明したような問題の発生にはつながらない。
また、ゲート電極同士の間隔（Ｗ１，Ｗ３）が狭く、上記図２３〜図２８で説明したような問題が特に生じやすいのは、メモリ（ＳＲＡＭやフラッシュメモリ（不揮発性メモリ）など）のメモリセルを形成した領域である。このため、本実施の形態や後述の実施の形態２は、メモリ（ＳＲＡＭやフラッシュメモリ（不揮発性メモリ）など）を有する半導体装置を製造する場合に適用すれば、特に効果が大きい。
本実施の形態の主要な特徴のうちの他の一つは、サイドウォールスペーサを絶縁膜ＩＬ２，ＩＬ３により形成し、ステップＳ１３でサイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さくする際に、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件でエッチングを行うことである。
本実施の形態とは異なり、絶縁膜ＩＬ３と絶縁膜ＩＬ２とが同じエッチング速度でエッチングされる条件か、あるいは、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされやすい条件でサイドウォールスペーサＳＷを等方性エッチングした場合、この等方性エッチンング工程において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のサイドエッチングが促進されてしまう。サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のサイドエッチングが促進されてしまうことは、後でソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）がチャネル形成領域に近づくことにつながり、リーク電流の増加を招いてしまう。すなわち、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２がエッチングされて基板領域（Ｓｉ基板領域）が露出されると、後でサリサイド技術で金属シリサイド層ＳＬを形成した際に、その露出された基板領域（Ｓｉ基板領域）にも金属シリサイド層ＳＬが形成されてしまうため、金属シリサイド層ＳＬの端部がチャネル形成領域に近づいてしまい、リーク電流の増加を招いてしまう。リーク電流の増加は、半導体装置の性能の低下につながる。また、リーク電流の増加は、リーク電流起因の歩留まり低下につながる。
それに対して、本実施の形態では、ステップＳ１３でサイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さくする際に、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件でエッチングを行う。このため、ステップＳ１３の等方性エッチンング工程においては、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３がサイドエッチングされることで、サイドウォールスペーサＳＷの厚みを小さくするとともに、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のエッチングを抑制することができる。従って、ステップＳ１３の等方性エッチングを行うと、図１２に示されるように、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。本実施の形態では、ステップＳ１３の等方性エッチンング工程においてサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のエッチングを抑制できるため、後でソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）がチャネル形成領域に近づくことを抑制または防止でき、リーク電流を抑制することができる。すなわち、ステップＳ１３の等方性エッチングでは、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２がエッチングされて基板領域（Ｓｉ基板領域）が露出されるのを抑制または防止できるため、後でサリサイド技術で金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部がチャネル形成領域に近づいてしまうのを抑制または防止できる。このため、リーク電流を抑制することができる。従って、半導体装置の性能を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
つまり、サイドウォールスペーサＳＷを絶縁膜ＩＬ２，ＩＬ３により形成しているが、上記図２３〜図２８および図３０〜図３５で説明したような、サイドウォールスペーサの間の絶縁膜ＩＬ５，ＩＬ１５の埋め込み性に主として寄与するのは、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２，ＩＬ３のうちの上層側の絶縁膜ＩＬ３である。また、金属シリサイド層ＳＬの端部の形成位置に主として寄与するのは、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２，ＩＬ３のうちの下層側の絶縁膜ＩＬ２である。このため、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２，ＩＬ３のうち、絶縁膜ＩＬ３をステップＳ１３で選択的に等方性エッチングする。これにより、サイドウォールスペーサＳＷの隣接間隔Ｗ４を大きくして、サイドウォールスペーサＳＷ間の領域を埋め込む部分の絶縁膜ＩＬ５の厚みＴ１２と、絶縁膜ＩＬ５の堆積膜厚Ｔ１１との差を小さくすることができる。このため、プラグＰＧの導通不良を防止でき、半導体装置の製造歩留まりを向上させることができる。一方、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２，ＩＬ３のうちの下層側の絶縁膜ＩＬ２については、ステップＳ１３でのエッチングを抑制することで、金属シリサイド層ＳＬを形成したときに、金属シリサイド層ＳＬの端部がチャネル形成領域に近づいてしまうのを抑制または防止できる。このため、リーク電流を抑制することができ、半導体装置の性能を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
また、絶縁膜ＩＬ３の厚み（形成膜厚）Ｔ２は、絶縁膜ＩＬ２の厚み（形成膜厚）Ｔ１よりも大きい（厚い）ことが好ましい（すなわちＴ２＞Ｔ１）。これにより、サイドウォールスペーサＳＷの絶縁膜ＩＬ２により金属シリサイド層ＳＬの端部の形成位置を制御できるとともに、サイドウォールスペーサＳＷ間の領域を埋め込む部分の絶縁膜ＩＬ５の厚みＴ１２と、絶縁膜ＩＬ５の堆積膜厚Ｔ１１との差を小さくする効果を、高めることができる。
また、本実施の形態では、ステップＳ１３のサイドウォールスペーサＳＷの等方性エッチング工程は、ステップＳ１４の活性化のための熱処理である活性化アニールの前に行っている。ステップＳ１４の活性化アニールは、半導体装置の製造プロセスの中で、最も高温の熱処理であり、そのような高温の熱処理（活性化アニール）を行うと、サイドウォールスペーサＳＷ（の絶縁膜ＩＬ３）はエッチングされにくい状態になりやすい。しかしながら、本実施の形態では、ステップＳ１４の活性化アニールの前に、ステップＳ１３のサイドウォールスペーサＳＷの等方性エッチング工程を行うことで、このステップＳ１３においてサイドウォールスペーサＳＷ（の絶縁膜ＩＬ３）をエッチングしやすくなるため、ステップＳ１３のエッチング工程が行いやすいという利点を得られる。
また、ステップＳ１３のエッチング工程では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３が全て除去される前にエッチングを終了することが好ましい。このため、ステップＳ１３のエッチング工程を行った後も、サイドウォールスペーサＳＷは絶縁膜ＩＬ２および絶縁膜ＩＬ３により形成されていることが好ましい。サイドウォールスペーサＳＷを構成していた絶縁膜ＩＬ３の少なくとも一部を、ステップＳ１３のエッチング工程を行った後も残存させることで、コンタクトホールＣＴ形成時にコンタクトホールＣＴの目外れ（コンタクトホールＣＴ形成位置の設計からのずれ）が生じたとしても、絶縁膜ＩＬ３の存在により、コンタクトホールＣＴからエクステンション領域ＥＸが露出するのを防止しやすくなる。また、サイドウォールスペーサＳＷを構成していた絶縁膜ＩＬ３の少なくとも一部を、ステップＳ１３のエッチング工程を行った後も残存させることで、後で形成する絶縁膜ＩＬ５を剥離しにくくすることができる。
また、本実施の形態では、ステップＳ１３のサイドウォールスペーサＳＷの等方性エッチング工程では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３がサイドエッチングされることで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面が、ゲート電極ＧＥ側に後退する。ここで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面とは、側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面を指すものとする。しかしながら、コンタクトホールＣＴを形成する段階において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面の下端は、エクステンション領域ＥＸの上方ではなく、ソース・ドレイン領域ＳＤの上方に位置していることが好ましい。すなわち、コンタクトホールＣＴを形成する段階において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面の下端が、ソース・ドレイン領域ＳＤとエクステンション領域ＥＸとの境界（ステップＳ１４の活性化アニール後の境界の位置）よりも、外側に位置することが好ましい。ここで、ゲート長方向に見て、ゲート電極ＧＥに近い側を内側、ゲート電極ＧＥから遠い側を外側としている。
コンタクトホールＣＴを形成する段階において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面の下端が、エクステンション領域ＥＸの上方ではなく、ソース・ドレイン領域ＳＤの上方に位置している場合、エクステンション領域ＥＸは、ゲート電極ＧＥ、側壁絶縁膜ＳＰ、およびサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３により覆われた状態になる。このため、ソース・ドレイン領域ＳＤ上にコンタクトホールＣＴを形成したときに、コンタクトホールＣＴの目外れ（コンタクトホールＣＴの形成位置の設計からのずれ）が生じたとしても、エクステンション領域ＥＸはサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３により覆われていたため、コンタクトホールＣＴからエクステンション領域ＥＸが露出されてしまうのを的確に防止できる。
この観点から、ステップＳ１３のエッチング工程において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３のエッチング量（サイドエッチング量）は、例えば３〜１０ｎｍ程度とすることが好ましい。なお、サイドウォールスペーサＳＷの厚みＴ４（ステップＳ１３のエッチング前の厚みＴ４）と厚みＴ５（ステップＳ１３のエッチング後の厚みＴ５）との差が、ステップＳ１３のエッチング工程における、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３のエッチング量（サイドエッチング量）に対応している。
また、ステップＳ１３のエッチングを行うことにより、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１，ＰＷ２）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。ステップＳ１３での絶縁膜ＩＬ３のエッチング量（サイドエッチング量）を上述した３〜１０ｎｍに設定した場合、サイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ３の側面の下端からの、絶縁膜ＩＬ２の端部ＥＧの突出量（ゲート長方向に突出した距離）は、概ね３〜１０ｎｍ程度となる。
＜変形例について＞
本実施の形態１の変形例（第１変形例）について、図３６〜図４１を参照して説明する。図３６〜図４１は、本実施の形態１の変形例の半導体装置の製造工程中の要部断面図である。本実施の形態１の変形例を、ここでは第１変形例と称することとする。
第１変形例は、ステップＳ１６で絶縁膜ＩＬ４をエッチングによりパターニングしてシリサイドブロック膜ＢＫを形成する際に、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の一部がエッチングされる場合に対応している。以下、具体的に説明する。
まず、上記図１３の構造を得るまでは、第１変形例も、上記実施の形態１と同様の工程を行うため、ここではその繰り返しの説明は省略する。すなわち、上記図１〜図１３を参照して説明したようにして上記ステップＳ１５（絶縁膜ＩＬ４形成工程）までを行い、更に、フォトリソグラフィ法を用いて絶縁膜ＩＬ４上にフォトレジストパターン（レジストパターン）ＰＲ１を形成することで、上記図１３の構造を得る。
それから、ステップＳ１６で、フォトレジストパターンＰＲ１をエッチングマスクとして用いて絶縁膜ＩＬ４をエッチングしてパターニングすることにより、図３６に示されるように、シリサイドブロック膜ＢＫを形成する。ステップＳ１６のエッチングは、ドライエッチング、またはウェットエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせを用いることができる。その後、フォトレジストパターンＰＲ１を除去し、図３６には、フォトレジストパターンＰＲ１を除去した段階が示されている。シリサイドブロック膜ＢＫは、パターニングされた絶縁膜ＩＬ４からなる。
ステップＳ１６を行うと、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥとサイドウォールスペーサＳＷとソース・ドレイン領域ＳＤとが露出され（すなわちシリサイドブロック膜ＢＫで覆われず）、一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥとサイドウォールスペーサＳＷとソース・ドレイン領域ＳＤの一部とがシリサイドブロック膜ＢＫで覆われた状態になる。これは、上記図１４の場合と図３６の場合とで共通である。
すなわち、ステップＳ１６を行うと、ＭＩＳＦＥＴＱ１を覆っていた絶縁膜ＩＬ４が除去されるため、ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷが露出されることになる。このとき、上記図１４の場合は、ステップＳ１６で絶縁膜ＩＬ４をエッチングする際に、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のエッチングを抑制している。例えば、ステップＳ１６の絶縁膜ＩＬ４のエッチング工程においてオーバーエッチングをできるだけ少なくすることで、このエッチング工程でサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２がエッチングされるのを抑制することができる。あるいは、絶縁膜ＩＬ２，３，４の各絶縁材料の選択により、ステップＳ１６の絶縁膜ＩＬ４のエッチング工程でサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２がエッチングされるのを抑制することができる。このため、図１４の場合は、シリサイドブロック膜ＢＫで覆われずに露出されるサイドウォールスペーサＳＷにおいても、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態は、ステップＳ１６を行っても維持されている。ここで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面とは、側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面に対応している。
一方、第１変形例（図３６）の場合は、ステップＳ１６で絶縁膜ＩＬ４をエッチングする際に、絶縁膜ＩＬ４を除去したことで露出したサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷに対応）において、そのサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２もエッチングされる。例えば、絶縁膜ＩＬ２と絶縁膜ＩＬ４とを同種の絶縁材料（例えば酸化シリコン）により形成し、ステップＳ１６の絶縁膜ＩＬ４のエッチング工程において、ある程度オーバーエッチングを行うことで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２についてもエッチングが進行する。つまり、ステップＳ１６で絶縁膜ＩＬ４をエッチングする工程において、シリサイドブロック膜ＢＫで覆われないサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のうち、そのサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した部分が、エッチングされる。
このため、図３６の場合は、シリサイドブロック膜ＢＫで覆われずに露出されたサイドウォールスペーサＳＷにおいては、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態は、ステップＳ１６を行うことで解消されている。すなわち、図３６の場合は、シリサイドブロック膜ＢＫで覆われずに露出されたサイドウォールスペーサＳＷにおいては、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）は、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面にほぼ一致（整合）する位置となる。
つまり、第１変形例の場合、シリサイドブロック膜ＢＫで覆われずに露出されるサイドウォールスペーサＳＷにおいて、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３よりも突出（ゲート電極ＧＥから離れる方向に突出）していた部分の絶縁膜ＩＬ２が、ステップＳ１６でエッチングされて除去される。これ以外は、第１変形例にけるステップＳ１６も上述した実施の形態１におけるステップＳ１６とほぼ同様であるので、ここでは同様な部分の繰り返しの説明は省略する。
以降の工程は、第１変形例も、上述した実施の形態１の製造工程と同様である。
すなわち、上記ステップＳ１７を行って、金属シリサイド層ＳＬを形成する。具体的には、図３７に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、ソース・ドレイン領域ＳＤおよびシリサイドブロック膜ＢＫを覆うように、金属膜ＭＥを形成する。それから、熱処理により、金属膜ＭＥと、ゲート電極ＧＥ（を構成するＳｉ）およびソース・ドレイン領域ＳＤ（を構成するＳｉ）とを反応させることにより、図３８に示されるように、金属シリサイド層ＳＬを形成する。その後、未反応の（余剰の）金属膜ＭＥは除去し、図３８は、この段階が示されている。
ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、その上にシリサイドブロック膜ＢＫを形成しなかったため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのほぼ全体の上部（上層部）に金属シリサイド層ＳＬが形成される。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、一部を除き、その上にシリサイドブロック膜ＢＫを形成した。このため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われなかった部分の上部（上層部）には金属シリサイド層ＳＬが形成されるが、シリサイドブロック膜ＢＫで覆われた部分には金属シリサイド層ＳＬは形成されない。
それから、図３９に示されるように、ステップＳ１８で、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、金属シリサイド層ＳＬおよびシリサイドブロック膜ＢＫを覆うように、絶縁膜ＩＬ５を形成してから、ステップＳ１９で、絶縁膜ＩＬ５上に絶縁膜ＩＬ６を形成する。絶縁膜ＩＬ６の形成後、必要に応じて、絶縁膜ＩＬ３の上面をＣＭＰ法で研磨するなどして絶縁膜ＩＬ６の上面の平坦性を高めることもできる。
それから、図４０に示されるように、ステップＳ２０で、絶縁膜ＩＬ６，ＩＬ５の積層膜にコンタクトホールＣＴを形成する。コンタクトホールＣＴの形成法は、上記図１９および図２０を参照して説明したのと同様である。それから、ステップＳ２１で、コンタクトホールＣＴ内に導電性のプラグＰＧを形成する（埋め込む）。その後、図４１に示されるように、プラグＰＧが埋め込まれた絶縁膜ＩＬ６上に絶縁膜ＩＬ７を形成し、ダマシン法を用いて配線Ｍ１を形成する。このようにして、半導体装置が製造される。
実施の形態１（図３〜図２２）の場合は、ステップＳ１６のエッチングの際に、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のエッチングを抑制している。このため、シリサイドブロック膜ＢＫで覆われないＭＩＳＦＥＴＱ１において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態で、ステップＳ１７を行って金属シリサイド層ＳＬを形成している。
一方、第１変形例（図３８〜図４２）の場合は、ステップＳ１６のエッチングの際に、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２も一部エッチングされる。このため、シリサイドブロック膜ＢＫで覆われないＭＩＳＦＥＴＱ１において、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面とほぼ一致（整合）する状態で、ステップＳ１７を行って金属シリサイド層ＳＬを形成している。
このため、実施の形態１（図３〜図２２）の場合に比べて、第１変形例（図３８〜図４２）の場合の方が、ソース・ドレイン領域ＳＤ上に形成した金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）とチャネル形成領域との間の距離（間隔）が、小さく（短く）なる。このため、リーク電流の低減の観点では、第１変形例（図３８〜図４２）の場合よりも、実施の形態１（図３〜図２２）の場合の方が、有利である。
しかしながら、実施の形態１の場合と同様に、第１変形例の場合も、上記ステップＳ１３のエッチング工程では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のエッチングを抑制している。このため、実施の形態１の場合と同様に、第１変形例の場合も、ステップＳ１６のエッチング工程の直前の段階では、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態となっている。
ここで、ステップＳ１６のエッチング工程の直前の段階で、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面と一致（整合）している場合を仮定し、これを第２検討例と称することとする。この第２検討例は、実施の形態１や第１変形例とは異なり、ステップＳ１３のエッチング工程で、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２と絶縁膜ＩＬ３とを同じエッチング速度となる条件でエッチングした場合に対応している。
ステップＳ１６のエッチング工程の直前の段階のサイドウォールスペーサＳＷについて、第１変形例の場合は、絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面よりも突出した状態となり、一方、第２検討例の場合は、絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面と一致した状態となっている。これを反映し、ステップＳ１６のエッチング工程の直後のシリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷに着目すると、第１変形例の場合は、絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面とほぼ一致（整合）した状態となり、一方、第２検討例の場合は、絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面よりもゲート電極ＧＥ側に後退した状態となる。すなわち、ステップＳ１６のエッチング工程の直後のシリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷについて、第２検討例の場合と第１変形例の場合とを比べると、絶縁膜ＩＬ２の端部（ＥＧ）の位置は、第２検討例の場合よりも第１変形例の場合の方が、ゲート電極ＧＥからより離れた位置とすることができる。この状態でステップＳ１７を行って金属シリサイド層ＳＬを形成すると、ソース・ドレイン領域ＳＤ上に形成した金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）とチャネル形成領域との間の距離（間隔）は、第２検討例よりも第１変形例の方が、大きく（長く）なる。このため、リーク電流の低減の観点では、第２検討例の場合よりも、第１変形例の場合の方が、有利である。
つまり、ステップＳ１６のエッチング工程での絶縁膜ＩＬ２のエッチングの程度によらず、ステップＳ１３でサイドウォールスペーサＳＷを等方性エッチングする際に絶縁膜ＩＬ２のエッチングを抑制しながら絶縁膜ＩＬ３を選択的にエッチングすることが、ソース・ドレイン領域ＳＤ上に形成した金属シリサイド層ＳＬの端部とチャネル形成領域との間の距離を大きくすることに有効である。このため、実施の形態１（図３〜図２２）と第１変形例（図３８〜図４２）のいずれの場合も、ステップＳ１３の等方性エッチングを、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件で行うことで、ソース・ドレイン領域ＳＤ上に形成した金属シリサイド層ＳＬの端部とチャネル形成領域との間の距離（間隔）を大きくして、リーク電流の低減を図ることができる。
実施の形態１（図３〜図２２）の場合は、更に、ステップＳ１６のエッチング工程での絶縁膜ＩＬ２のエッチングを抑制することで、ソース・ドレイン領域ＳＤ上に形成した金属シリサイド層ＳＬの端部とチャネル形成領域との間の距離（間隔）を更に大きくして、リーク電流の更なる低減を図ることができる。従って、半導体装置の更なる性能向上を図ることができる。
一方、第１変形例の場合は、ステップＳ１６のエッチング工程でオーバーエッチングをある程度大きくしてもよいため、シリサイドブロック膜ＢＫを形成すべきでない領域に絶縁膜ＩＬ４が残存してしまうのをより的確に防止できる。このため、金属シリサイド層ＳＬの形成不良を、より的確に防止することができる。従って、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
また、第１変形例の場合は、ソース・ドレイン領域ＳＤの上面のうち、シリサイドブロック膜ＢＫで覆われずかつサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３でも覆われていない領域は、ほぼ全体に金属シリサイド層ＳＬが形成される。これは、ステップＳ１７で金属シリサイド層ＳＬを形成する際に、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面から突出していないためである。このため、コンタクトホールＣＴを形成した際に、コンタクトホールＣＴの底部で、金属シリサイド層ＳＬが形成されていない部分のソース・ドレイン領域ＳＤが露出されるのを、より的確に防止することができる。
これ以外については、第１変形例も、実施の形態１とほぼ同様の効果を得ることができる。
なお、第１変形例の場合は、製造された半導体装置において、シリサイドブロック膜ＢＫで覆われたサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷ）の構造と、シリサイドブロック膜ＢＫで覆われないサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷ）の構造とが、以下の点で相違したものとなる。すなわち、シリサイドブロック膜ＢＫで覆われたサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷ）においては、半導体基板ＳＢ（ｐ型ウエルＰＷ２）上に延在する部分の絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面よりも突出した状態となる。一方、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷ）においては、半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の絶縁膜ＩＬ２の端部（ＥＧ）が絶縁膜ＩＬ３の側面とほぼ一致（整合）した状態となる。
また、更に他の変形例として、ステップＳ１５（絶縁膜ＩＬ４形成工程）およびステップＳ１６（シリサイドブロック膜ＢＫ形成工程）を省略する場合もあり得る。この場合は、ステップＳ１６でサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２がエッチングされることがない。このため、実施の形態１と同様の効果を得ることができる。
（実施の形態２）
本実施の形態２の半導体装置の製造工程を図面を参照して説明する。
図４２は、本実施の形態２の半導体装置の製造工程の一部を示す製造プロセスフロー図である。図４２は、上記実施の形態１の上記図２に対応するものであり、上記図１のステップＳ１〜Ｓ１１の後に、図４２に記載されているステップＳ１２，Ｓ１４，Ｓ１５，Ｓ１６，Ｓ１３ａ，Ｓ１７，Ｓ１８，Ｓ１９，Ｓ２０，Ｓ２１を順に行う。図４３〜図５１は、本実施の形態２の半導体装置の製造工程中の要部断面図である。
本実施の形態２は、上記実施の形態１において、上記ステップＳ１３を、上記ステップＳ１２と上記ステップＳ１４との間ではなく、上記ステップＳ１６と上記ステップＳ１７との間に行う場合に対応している。以下、具体的に説明する。
本実施の形態２の形態の製造工程は、ステップＳ１２でソース・ドレイン領域ＳＤをイオン注入により形成するまでは、上記実施の形態１の製造工程と同様であるため、ここではその説明は省略する。
本実施の形態２では、上記実施の形態１と同様にステップＳ１２（イオン注入でソース・ドレイン領域ＳＤを形成する工程）までを行って、上記図１１と同様の図４３の構造を得た後、上記実施の形態１とは異なり上記ステップＳ１３（サイドウォールスペーサＳＷの等方性エッチング工程）を行わずに、ステップＳ１４の活性化アニール工程を行う（図４２のステップＳ１４）。このステップＳ１４の活性化アニール（熱処理）については、上記実施の形態１と基本的には同じであるので、ここではその繰り返しの説明は省略する。
次に、図４４に示されるように、上記実施の形態１と同様に、ステップＳ１５で、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷおよびソース・ドレイン領域ＳＤを覆うように、絶縁膜ＩＬ４を形成する（図４２のステップＳ１５）。それから、上記実施の形態１と同様に、フォトリソグラフィ法を用いて絶縁膜ＩＬ４上にフォトレジストパターンＰＲ１を形成する。
次に、図４５に示されるように、上記実施の形態１と同様に、ステップＳ１６で、フォトレジストパターンＰＲ１をエッチングマスクとして用いて絶縁膜ＩＬ４をエッチングしてパターニングすることにより、シリサイドブロック膜ＢＫを形成する（図４２のステップＳ１６）。その後、フォトレジストパターンＰＲ１を除去し、図４５には、フォトレジストパターンＰＲ１を除去した段階が示されている。シリサイドブロック膜ＢＫがどの領域に形成されるかについては、本実施の形態２も上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
次に、図４６に示されるように、上記ステップＳ１３に相当するステップＳ１３ａで、サイドウォールスペーサＳＷを等方性エッチングする（図４２のステップＳ１３ａ）。なお、図４６では、ステップＳ１３ａのエッチングを行う前の段階（すなわち図４５の段階）における、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の表面の位置を、点線で示してある。
ステップＳ１３ａの等方性エッチングの条件などは、上記実施の形態１のステップＳ１３の等方性エッチングの条件などと同様であるので、ここではその繰り返しの説明は省略する。概略だけ述べると、ステップＳ１３ａの等方性エッチングは、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件（エッチング条件）で、エッチングを行う。また、ステップＳ１３ａの等方性エッチングでは、絶縁膜ＩＬ３よりも半導体基板ＳＢがエッチングされにくいような条件（エッチング条件）で、エッチングを行うことが好ましい。また、ステップＳ１３ａの等方性エッチングは、ウェットエッチングが好ましい。
上記実施の形態１のステップＳ１３と同様に、本実施の形態２のステップＳ１３ａにおいても、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３が選択的にエッチングされ、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ２は、エッチングが抑えられる。また、ステップＳ１３ａは等方性のエッチングであるため、サイドウォールスペーサＳＷを構成している絶縁膜ＩＬ３は、横方向にもエッチング（サイドエッチング）される。このため、ステップＳ１３ａのエッチング工程を行うと、サイドウォールスペーサＳＷの厚みが小さく（薄く）なる。すなわち、ステップＳ１３ａのエッチング工程の前後で、サイドウォールスペーサＳＷの厚みが小さく（薄く）なる。
つまり、ステップＳ１３ａのエッチング工程の前は、サイドウォールスペーサＳＷの厚みはほぼ上記厚みＴ４であったが、ステップＳ１３ａのエッチング工程を行うと、サイドウォールスペーサＳＷの厚みは、厚みＴ４よりも小さな厚みＴ５となる（Ｔ５＜Ｔ４）。
また、ステップＳ１３ａのエッチングを行うことにより、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。ここで、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面は、側壁絶縁膜ＳＰおよび絶縁膜ＩＬ２を介してゲート電極ＧＥに隣接している側とは反対側の側面に対応している。
本実施の形態２のステップＳ１３ａが、上記実施の形態１のステップＳ１３と相違しているのは、本実施の形態２のステップＳ１３ａでは、シリサイドブロック膜ＢＫを形成した状態で、ステップＳ１３ａの等方性エッチングを行うことである。ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷとＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷのうち、ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷはシリサイドブロック膜ＢＫで覆われ、一方、ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷは、シリサイドブロック膜ＢＫで覆われていない。
このため、ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷについては、ステップＳ１３ａでエッチングされて、そのサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。一方、ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷについては、シリサイドブロック膜ＢＫで覆われているため、ステップＳ１３ａではエッチングされず、そのサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ２）上に延在する部分の端部ＥＧが、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面とほぼ一致（整合）した状態になる。これ以外については、ステップＳ１３ａは、上記ステップＳ１３と基本的には同じである。
以降の工程は、本実施の形態２も、上記実施の形態１の製造工程と同様である。
すなわち、ステップＳ１７を行って、金属シリサイド層ＳＬを形成する。具体的には、図４７に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、ソース・ドレイン領域ＳＤおよびシリサイドブロック膜ＢＫを覆うように、金属膜ＭＥを形成する。この際、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されていなかったため、金属膜ＭＥは、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤに接触している。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤ上にはシリサイドブロック膜ＢＫが形成されているため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤは、シリサイドブロック膜ＢＫで覆われていない領域を除き、金属膜ＭＥに接触していない。それから、熱処理により、金属膜ＭＥと、ゲート電極ＧＥ（を構成するＳｉ）およびソース・ドレイン領域ＳＤ（を構成するＳｉ）とを反応させることにより、図４８に示されるように、金属シリサイド層ＳＬを形成する。その後、未反応の（余剰の）金属膜ＭＥは除去し、図４８は、この段階が示されている。
ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、その上にシリサイドブロック膜ＢＫを形成しなかったため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのほぼ全体の上部（上層部）に金属シリサイド層ＳＬが形成される。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、一部を除き、その上にシリサイドブロック膜ＢＫを形成した。このため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われなかった部分の上部（上層部）には金属シリサイド層ＳＬが形成されるが、シリサイドブロック膜ＢＫで覆われた部分には金属シリサイド層ＳＬは形成されない。すなわち、ＭＩＳＦＥＴＱ２用のソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われた部分には、金属膜ＭＥとソース・ドレイン領域ＳＤとの反応層（金属シリサイド層ＳＬ）は形成されず、また、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥのうち、シリサイドブロック膜ＢＫで覆われた部分には、金属膜ＭＥとゲート電極ＧＥとの反応層（金属シリサイド層ＳＬ）は形成されない。
それから、図４９に示されるように、ステップＳ１８で、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、金属シリサイド層ＳＬおよびシリサイドブロック膜ＢＫを覆うように、絶縁膜ＩＬ５を形成してから、ステップＳ１９で、絶縁膜ＩＬ５上に絶縁膜ＩＬ６を形成する。絶縁膜ＩＬ６の形成後、必要に応じて、絶縁膜ＩＬ３の上面をＣＭＰ法で研磨するなどして絶縁膜ＩＬ６の上面の平坦性を高めることもできる。
それから、図５０に示されるように、ステップＳ２０で、絶縁膜ＩＬ６，ＩＬ５の積層膜にコンタクトホールＣＴを形成する。コンタクトホールＣＴの形成法は、上記図１９および図２０を参照して説明したのと同様である。それから、ステップＳ２１で、コンタクトホールＣＴ内に導電性のプラグＰＧを形成する（埋め込む）。その後、図５１に示されるように、プラグＰＧが埋め込まれた絶縁膜ＩＬ６上に絶縁膜ＩＬ７を形成し、ダマシン法を用いて配線Ｍ１を形成する。このようにして、半導体装置が製造される。
本実施の形態２でも、上記実施の形態１とほぼ同様の効果を得ることができるが、以下の点が、上記実施の形態１と相違している。
すなわち、上記実施の形態１では、ステップＳ１３でサイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さくした後で、ステップＳ１５，Ｓ１６でシリサイドブロック膜ＢＫを形成し、その後にステップＳ１７で金属シリサイド層ＳＬを形成している。一方、本実施の形態２では、ステップＳ１５，Ｓ１６でシリサイドブロック膜ＢＫを形成した後で、ステップＳ１３ａでサイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを小さくし、その後にステップＳ１７で金属シリサイド層ＳＬを形成している。
上記実施の形態１および本実施の形態２では、ステップＳ１３，Ｓ１３ａでサイドウォールスペーサＳＷを等方性エッチングしてサイドウォールスペーサＳＷの厚みを薄くしたときに、絶縁膜ＩＬ３よりも絶縁膜ＩＬ２がエッチングされにくい条件でエッチングを行う。このため、ステップＳ１３，Ｓ１３ａを行うと、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２の半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる。この状態は、上記実施の形態１よりも、本実施の形態２の方が、ステップＳ１７で金属シリサイド層ＳＬを形成する工程まで維持されやすい。
すなわち、本実施の形態２では、ステップＳ１３ａを行った後、ステップＳ１５，Ｓ１６を行わずにステップＳ１７（金属シリサイド層ＳＬ形成工程）に移行できる。このため、本実施の形態２では、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、ステップＳ１６のエッチング（絶縁膜ＩＬ４のエッチング）で、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２が、ステップＳ１６のエッチング工程でエッチングされずにすむ。
このため、ソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）がチャネル形成領域に近づくことをできるだけ防止するという観点では、上記実施の形態１よりも本実施の形態２の方が、更に有利である。従って、本実施の形態２では、金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部がチャネル形成領域に近づいてしまうのを、より的確に抑制または防止でき、リーク電流をより的確に抑制することができる。このため、半導体装置の性能の更なる向上を図ることができる。
一方、上記実施の形態１では、ステップＳ１３のサイドウォールスペーサＳＷの等方性エッチング工程は、ステップＳ１４の活性化のための熱処理である活性化アニールの前に行うことができる。ステップＳ１４の活性化アニールは、半導体装置の製造プロセスの中で、最も高温の熱処理であり、そのような高温の熱処理（活性化アニール）を行うと、サイドウォールスペーサＳＷ（の絶縁膜ＩＬ３）はエッチングされにくい状態になりやすい。このため、ステップＳ１３，Ｓ１３ａのエッチング工程が行いやすいという観点では、本実施の形態２よりも上記実施の形態１の方が、有利である。このため、半導体装置の製造工程を適切に管理しやすいという点では、上記実施の形態１は特に好適である。
また、ゲート電極同士の間隔（Ｗ１，Ｗ３）が狭く、上記図２３〜図２８で説明したような問題が生じやすいのは、金属シリサイドＳＬを形成するＭＩＳＦＥＴ（すなわちシリサイドブロック膜ＢＫで覆わないＭＩＳＦＥＴ）であり、例えばメモリ（ＳＲＡＭやフラッシュメモリなど）のメモリセルを形成した領域である。本実施の形態２では、シリサイドブロック膜ＢＫで覆われないＭＩＳＦＥＴについては、ステップＳ１３ａでサイドウォールスペーサＳＷの厚みを小さくすることにより、上記図２３〜図２８で説明したような問題が生じるのを防止することができる。一方、シリサイドブロック膜ＢＫを形成して金属シリサイド層ＳＬの形成を防ぐようなＭＩＳＦＥＴの場合、ゲート電極同士の間隔（Ｗ１，Ｗ３）はそれほど狭くない。このため、本実施の形態２では、シリサイドブロック膜ＢＫを形成するＭＩＳＦＥＴについては、サイドウォールスペーサＳＷがシリサイドブロック膜ＢＫで覆われた状態でステップＳ１３ａを行うため、ステップＳ１３ａでサイドウォールスペーサＳＷの厚みは小さくならないが、それは、上記図２３〜図２８で説明したような問題の発生にはつながらない。
なお、本実施の形態２の場合は、製造された半導体装置において、シリサイドブロック膜ＢＫで覆われたサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷ）の構造と、シリサイドブロック膜ＢＫで覆われないサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷ）の構造とが、以下の点で相違したものとなる。すなわち、シリサイドブロック膜ＢＫで覆われたサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷ）よりも、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷ）の方が、サイドウォールスペーサＳＷの厚みが小さくなる。これは、シリサイドブロック膜ＢＫで覆われたサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ２用のサイドウォールスペーサＳＷ）の厚みは、上記厚みＴ４に相当し、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷ（ＭＩＳＦＥＴＱ１用のサイドウォールスペーサＳＷ）の厚みは、上記厚みＴ５に相当し、Ｔ５＜Ｔ４が成り立つためである。
次に、本実施の形態２の変形例（第２変形例）について、図５２〜図５６を参照して説明する。図５２〜図５６は、本実施の形態２の変形例の半導体装置の製造工程中の要部断面図である。本実施の形態２の変形例を、ここでは第２変形例と称することとする。
第２変形例においては、上述した実施の形態２の製造工程に従ってステップＳ１３ａ（サイドウォールスペーサＳＷの等方性エッチング工程）までを行い、上記図４６と同様の図５２の構造を得る。ここまでの工程は、第２変形例も、上述した実施の形態２と同様であるため、ここではその繰り返しの説明は省略する。
それから、ステップＳ１７を行って、金属シリサイド層ＳＬを形成するが、このステップＳ１７は、上記実施の形態１でも説明したように、金属膜ＭＥを形成する工程と、熱処理により金属膜ＭＥとソース・ドレイン領域ＳＤおよびゲート電極ＧＥの各上部（上層部）とを反応させる工程と、未反応の（余剰の）金属膜ＭＥを除去する工程とを有している。未反応の（余剰の）金属膜ＭＥを除去する工程の後で、２回目の熱処理を行う場合もある。
金属膜ＭＥは、例えばスパッタリング法などを用いて形成することができるが、ステップＳ１３ａの後で、金属膜ＭＥを形成する前に、半導体基板ＳＢを洗浄処理（ウェット洗浄処理）することが好ましい。この洗浄処理を、金属膜ＭＥの成膜前の洗浄処理と称することとする。この金属膜ＭＥの成膜前の洗浄処理は、半導体基板ＳＢをウェット洗浄する処理である。金属膜ＭＥの成膜前の洗浄処理の後は、速やかに金属膜ＭＥの成膜工程を行うことが好ましい。
この金属膜ＭＥの成膜前の洗浄処理は、エッチング作用を有する場合がある。例えば、フッ酸の水溶液などを用いて、金属膜ＭＥの成膜前の洗浄処理を行うことができる。金属膜ＭＥの成膜前の洗浄処理がエッチング作用を有していれば、ソース・ドレイン領域ＳＤ上などに自然酸化膜が形成されていたとしても、この自然酸化膜を除去して、シリサイドブロック膜ＢＫで覆われていないソース・ドレイン領域ＳＤに金属膜ＭＥが確実に接触するように、金属膜ＭＥを形成することができる。これにより、自然酸化膜が金属シリサイド層ＳＬの形成を阻害するのを、より的確に防止することができる。
しかしながら、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２が、金属膜ＭＥの成膜前の洗浄処理により、エッチングされてしまう場合があり、図５３には、その場合の金属膜ＭＥの成膜前の洗浄処理を行った直後の状態が示されている。
すなわち、ステップＳ１３ａの等方性エッチングを行うと、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、半導体基板ＳＢ（ｐ型ウエルＰＷ１）上に延在する部分の絶縁膜ＩＬ２の端部（ＥＧ）が、サイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した状態になる（図５２参照）。この絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２が、金属膜ＭＥの成膜前の洗浄処理により、エッチングされてしまうのである（図５３参照）。つまり、金属膜ＭＥの成膜前の洗浄処理において、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ２のうち、そのサイドウォールスペーサＳＷを構成する絶縁膜ＩＬ３の側面よりも突出した部分が、エッチングされる。
以降の工程は、上述した実施の形態２の製造工程と同様である。すなわち、金属膜ＭＥの成膜前の洗浄処理を行った後、図５４に示されるように、半導体基板ＳＢの主面（主面全面）上に、ゲート電極ＧＥ、サイドウォールスペーサＳＷ、ソース・ドレイン領域ＳＤおよびシリサイドブロック膜ＢＫを覆うように、金属膜ＭＥをスパッタリング法などを用いて形成（堆積）する。それから、熱処理により、金属膜ＭＥと、ゲート電極ＧＥ（を構成するＳｉ）およびソース・ドレイン領域ＳＤ（を構成するＳｉ）とを反応させることにより、金属と半導体の反応層である金属シリサイド層ＳＬを形成し、その後、未反応の（余剰の）金属膜ＭＥを除去する。図５５は、未反応の（余剰の）金属膜ＭＥを除去した段階が示されている。未反応の（余剰の）金属膜ＭＥを除去した後、更に２回目の熱処理を行う場合もある。
ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、その上にシリサイドブロック膜ＢＫを形成しなかったため、ＭＩＳＦＥＴＱ１用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのほぼ全体の上部（上層部）に金属シリサイド層ＳＬが形成される。一方、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤについては、一部を除き、その上にシリサイドブロック膜ＢＫを形成した。このため、ＭＩＳＦＥＴＱ２用のゲート電極ＧＥおよびソース・ドレイン領域ＳＤのうち、シリサイドブロック膜ＢＫで覆われなかった部分の上部（上層部）には金属シリサイド層ＳＬが形成されるが、シリサイドブロック膜ＢＫで覆われた部分には金属シリサイド層ＳＬは形成されない。
それから、図５６に示されるように、ステップＳ１８で絶縁膜ＩＬ５を形成してから、ステップＳ１９で絶縁膜ＩＬ５上に絶縁膜ＩＬ６を形成し、ステップＳ２０で絶縁膜ＩＬ６，ＩＬ５の積層膜にコンタクトホールＣＴを形成し、ステップＳ２１で、コンタクトホールＣＴ内に導電性のプラグＰＧを形成する（埋め込む）。その後、プラグＰＧが埋め込まれた絶縁膜ＩＬ６上に絶縁膜ＩＬ７を形成し、ダマシン法を用いて配線Ｍ１を形成する。このようにして、半導体装置が製造される。
第２変形例の場合も、上述した実施の形態２とほぼ同様の効果を得ることができるが、以下の点が、上述した実施の形態２と相違している。
すなわち、第２変形例の場合は、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２が、金属膜ＭＥの成膜前の洗浄処理により、エッチングされている。このエッチングの分、第２変形例は、実施の形態２に比べると、ソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）がチャネル形成領域に近づく虞がある。
しかしながら、洗浄処理は、積極的なエッチング工程ではないため、そのエッチング作用は、一般的なエッチング工程に比べて小さい。このため、サイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２がエッチングされる程度を、第２変形例における金属膜ＭＥの成膜前の洗浄処理時と、上記実施の形態１の第１変形例におけるステップＳ１６のエッチング時とで比べると、第２変形例における金属膜ＭＥの成膜前の洗浄処理時の方が小さくなりやすい。
このため、ソース・ドレイン領域ＳＤ上に金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部（チャネル形成領域に対向する側の端部）がチャネル形成領域に近づくことをできるだけ防止するという観点では、第２変形例は、上記実施の形態１の第１変形例よりも有利である。
このため、上述した実施の形態２だけでなく、第２変形例の場合も、金属シリサイド層ＳＬを形成した際に、金属シリサイド層ＳＬの端部がチャネル形成領域に近づいてしまうのを抑制または防止でき、リーク電流を抑制することができるという効果を得られる。但し、その効果は、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷにおいて、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２が、金属膜ＭＥの成膜前の洗浄処理でエッチングされるのを抑制した方が、より大きくなる。
一方、第２変形例の場合は、金属膜ＭＥの成膜前の洗浄処理において、シリサイドブロック膜ＢＫで覆われていないサイドウォールスペーサＳＷで、絶縁膜ＩＬ３の側面よりも突出した部分の絶縁膜ＩＬ２がエッチングされるとしても、ソース・ドレイン領域ＳＤ上などに自然酸化膜が形成されている場合にその自然酸化膜を除去しやすい。このため、シリサイドブロック膜ＢＫで覆われていないソース・ドレイン領域ＳＤに金属膜ＭＥが確実に接触するように、金属膜ＭＥを形成することができ、自然酸化膜が金属シリサイド層ＳＬの形成を阻害するのを、より的確に防止することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＫ シリサイドブロック膜
ＣＴ，ＣＴ２ コンタクトホール
ＥＧ 端部
ＥＸ エクステンション領域
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６，ＩＬ７ 絶縁膜
ＩＬ１５，ＩＬ１６，ＩＬ１７ 絶縁膜
ＩＬ１５ａ エッチング残り
ＬＭ 積層膜
Ｍ１，Ｍ２ 配線
ＭＥ 金属膜
ＰＧ，ＰＧ２ プラグ
ＰＲ１ フォトレジストパターン
ＰＷ１，ＰＷ２ ｐ型ウエル
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６ ＭＩＳＦＥＴ
ＳＢ 半導体基板
ＳＤ，ＳＤ２ ソース・ドレイン領域
ＳＬ，ＳＬ２ 金属シリサイド層
ＳＰ 側壁絶縁膜
ＳＴ 素子分離領域
ＳＷ，ＳＷ２ サイドウォールスペーサ

Claims (16)

  1. 第１ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上にゲート絶縁膜を介して前記第１ＭＩＳＦＥＴ用の第１ゲート電極を形成する工程、
    （ｃ）前記（ｂ）工程後、前記半導体基板上に、前記第１ゲート電極を覆うように、第１絶縁膜を形成する工程、
    （ｄ）前記（ｃ）工程後、前記第１絶縁膜上に第２絶縁膜を形成する工程、
    （ｅ）前記（ｄ）工程後、前記第２絶縁膜および前記第１絶縁膜をエッチバックすることにより、前記第１ゲート電極の側壁上に前記第１絶縁膜および前記第２絶縁膜からなる第１サイドウォールスペーサを形成する工程、
    （ｆ）前記（ｅ）工程後、前記第１ゲート電極および第１サイドウォールスペーサをマスクとして前記半導体基板にイオン注入を行うことにより、前記半導体基板に前記第１ＭＩＳＦＥＴ用の第１ソース・ドレイン領域を形成する工程、
    （ｇ）前記（ｆ）工程後、前記第２絶縁膜よりも前記第１絶縁膜がエッチングされにくい条件で、前記第１サイドウォールスペーサを等方性エッチングして、前記第１サイドウォールスペーサの厚みを小さくする工程、
    （ｈ）前記（ｇ）工程後、前記第１ソース・ドレイン領域上に、金属と前記第１ソース・ドレイン領域との反応層を形成する工程、
    （ｉ）前記（ｈ）工程後、前記第１ゲート電極および前記第１サイドウォールスペーサを覆うように、前記半導体基板上に第３絶縁膜を形成する工程、
    （ｊ）前記（ｉ）工程後、前記第３絶縁膜上に第４絶縁膜を形成する工程、
    （ｋ）前記（ｊ）工程後、前記第４絶縁膜および前記第３絶縁膜に、コンタクトホールを形成する工程、
    を有する、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｇ）工程後も、前記第１サイドウォールスペーサは前記第１絶縁膜および前記第２絶縁膜により形成されている、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記（ｇ）工程では、前記等方性エッチングにより、前記第１サイドウォールスペーサを構成する前記第１絶縁膜の前記半導体基板上に延在する部分の端部が、前記第１サイドウォールスペーサを構成する前記第２絶縁膜の側面よりも突出した状態になる、半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記（ｈ）工程は、
    （ｈ１）前記半導体基板上に、前記第１ゲート電極、前記第１サイドウォールスペーサおよび前記第１ソース・ドレイン領域を覆うように、かつ前記第１ソース・ドレイン領域に接するように、金属膜を形成する工程、
    （ｈ２）熱処理により前記金属膜と前記第１ソース・ドレイン領域とを反応させて、前記第１ソース・ドレイン領域上に前記金属膜と前記第１ソース・ドレイン領域との前記反応層を形成する工程、
    （ｈ３）前記金属膜の未反応部分を除去する工程、
    を有する、半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記（ｇ）工程では、前記第２絶縁膜よりも前記第１絶縁膜および前記半導体基板がエッチングされにくい条件で、前記第１サイドウォールスペーサを等方性エッチングする、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記第１絶縁膜と前記第２絶縁膜とは、異なる絶縁材料からなる、半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記（ｄ）工程で形成した前記第２絶縁膜の厚みは、前記（ｃ）工程で形成した前記第１絶縁膜の厚みよりも厚い、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第１絶縁膜は酸化シリコン膜からなり、前記第２絶縁膜は窒化シリコン膜からなる、半導体装置の製造方法。
  9. 請求項４記載の半導体装置の製造方法において、
    前記（ｂ）工程後で、前記（ｃ）工程前に、
    （ｂ１）前記第１ゲート電極をマスクとして前記半導体基板にイオン注入を行うことにより、前記第１ソース・ドレイン領域と同じ導電型でかつ前記第１ソース・ドレイン領域よりも低不純物濃度の第１半導体領域を形成する工程、
    を有する、半導体装置の製造方法。
  10. 請求項４記載の半導体装置の製造方法において、
    前記（ｇ）工程後で、前記（ｈ）工程前に、
    （ｇ１）前記第１ソース・ドレイン領域に導入されている不純物を活性化する熱処理を行う工程、
    を有する、半導体装置の製造方法。
  11. 請求項４記載の半導体装置の製造方法において、
    前記（ｅ）工程後で前記（ｇ）工程前に、
    （ｆ１）前記半導体基板に第２ＭＩＳＦＥＴ用の第２ソース・ドレイン領域を形成する工程、
    を有し、
    前記（ｇ）工程後で、前記（ｈ）工程前に、
    （ｇ２）前記半導体基板上に、前記第１ゲート電極、前記第１サイドウォールスペーサ、前記第１ソース・ドレイン領域および前記第２ソース・ドレイン領域を覆うように、第５絶縁膜を形成する工程、
    （ｇ３）前記（ｇ２）工程後、前記第１ゲート電極、前記第１サイドウォールスペーサおよび前記第１ソース・ドレイン領域上から前記第５絶縁膜をエッチングにより除去し、前記第２ソース・ドレイン領域の少なくとも一部上に前記第５絶縁膜を残す工程、
    を有し、
    前記（ｈ１）工程では、前記半導体基板上に、前記第１ゲート電極、前記第１サイドウォールスペーサ、前記第１ソース・ドレイン領域および前記第２ソース・ドレイン領域を覆うように、かつ前記第１ソース・ドレイン領域に接するように、前記金属膜が形成され、
    前記（ｈ２）工程では、前記第２ソース・ドレイン領域の前記第５絶縁膜で覆われた部分には、前記第２ソース・ドレイン領域と前記金属膜との反応層は形成されない、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｇ３）工程では、前記第１サイドウォールスペーサを構成する前記第１絶縁膜のうち、前記第１サイドウォールスペーサを構成する前記第２絶縁膜の側面よりも突出した部分がエッチングされる、半導体装置の製造方法。
  13. 請求項４記載の半導体装置の製造方法において、
    前記（ｅ）工程後で前記（ｇ）工程前に、
    （ｆ１）前記半導体基板に第２ＭＩＳＦＥＴ用の第２ソース・ドレイン領域を形成する工程、
    （ｆ２）前記（ｆ）工程および前記（ｆ１）工程後に、前記半導体基板上に、前記第１ゲート電極、前記第１サイドウォールスペーサ、前記第１ソース・ドレイン領域および前記第２ソース・ドレイン領域を覆うように、第５絶縁膜を形成する工程、
    （ｆ３）前記（ｆ２）工程後、前記第１ゲート電極、前記第１サイドウォールスペーサおよび前記第１ソース・ドレイン領域上から前記第５絶縁膜をエッチングにより除去し、前記第２ソース・ドレイン領域の少なくとも一部上に前記第５絶縁膜を残す工程、
    を有し、
    前記（ｈ１）工程では、前記半導体基板上に、前記第１ゲート電極、前記第１サイドウォールスペーサ、前記第１ソース・ドレイン領域および前記第２ソース・ドレイン領域を覆うように、かつ前記第１ソース・ドレイン領域に接するように、前記金属膜が形成され、
    前記（ｈ２）工程では、前記第２ソース・ドレイン領域の前記第５絶縁膜で覆われた部分には、前記第２ソース・ドレイン領域と前記金属膜との反応層は形成されない、半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記（ｆ）工程および前記（ｆ１）工程後で、前記（ｆ２）工程前に、
    （ｆ４）前記第１ソース・ドレイン領域に導入されている不純物を活性化する熱処理を行う工程、
    を有する、半導体装置の製造方法。
  15. 請求項１３記載の半導体装置の製造方法において、
    前記（ｈ）工程は、
    （ｈ４）前記（ｈ１）工程前に、前記半導体基板をウェット洗浄する工程、
    を有し、
    前記（ｈ４）工程では、前記第１サイドウォールスペーサを構成する前記第１絶縁膜のうち、前記第１サイドウォールスペーサを構成する前記第２絶縁膜の側面よりも突出した部分がエッチングされる、半導体装置の製造方法。
  16. 請求項４記載の半導体装置の製造方法において、
    前記（ｋ）工程は、
    （ｋ１）前記第５絶縁膜をエッチングすることで前記第５絶縁膜に前記コンタクトホールを形成する工程、
    （ｋ２）前記（ｋ１）工程後、前記コンタクトホールの底部の前記第４絶縁膜をエッチングにより除去する工程、
    を有し、
    前記（ｋ１）工程では、前記第４絶縁膜がエッチングストッパ膜として機能する、半導体装置の製造方法。
JP2012260354A 2012-11-28 2012-11-28 半導体装置の製造方法 Active JP6220122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012260354A JP6220122B2 (ja) 2012-11-28 2012-11-28 半導体装置の製造方法
US14/091,247 US9171928B2 (en) 2012-11-28 2013-11-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260354A JP6220122B2 (ja) 2012-11-28 2012-11-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017137697A Division JP6385532B2 (ja) 2017-07-14 2017-07-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014107456A true JP2014107456A (ja) 2014-06-09
JP6220122B2 JP6220122B2 (ja) 2017-10-25

Family

ID=50773649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012260354A Active JP6220122B2 (ja) 2012-11-28 2012-11-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9171928B2 (ja)
JP (1) JP6220122B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046445A (ja) * 2014-08-25 2016-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299798B2 (en) * 2013-11-26 2016-03-29 Globalfoundries Singapore Pte. Ltd. Semiconductor device and methods for forming a semiconductor device
JP6246664B2 (ja) * 2014-06-04 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10332795B2 (en) * 2015-06-11 2019-06-25 Renesas Electronics Corporation Manufacturing method of semiconductor device
US9548314B1 (en) * 2015-11-19 2017-01-17 Nxp Usa, Inc. Method of making a non-volatile memory (NVM) with trap-up reduction
US10256321B2 (en) * 2016-08-19 2019-04-09 International Business Machines Corporation Semiconductor device including enhanced low-k spacer
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10944002B2 (en) * 2018-09-07 2021-03-09 Micron Technology, Inc. Integrated assemblies having a portion of a transistor gate extending into a recessed region of a semiconductor base, and methods of forming integrated assemblies
FR3088483B1 (fr) 2018-11-14 2022-01-14 Commissariat Energie Atomique Transistor a blocs de source et de drain siliciures proches du canal
CN112259568B (zh) * 2020-10-22 2022-06-07 华虹半导体(无锡)有限公司 应用于图像传感器的接触孔形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236090A (ja) * 1999-02-15 2000-08-29 Sony Corp 半導体装置の製造方法
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002368008A (ja) * 2001-06-04 2002-12-20 Toshiba Corp 半導体装置の製造方法と半導体装置
JP2003151991A (ja) * 2001-08-23 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005277172A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 半導体装置及びその製造方法
US20050287751A1 (en) * 2004-06-25 2005-12-29 Freidoon Mehrad Multi-layer reducible sidewall process
US20060205169A1 (en) * 2005-03-08 2006-09-14 Texas Instruments Incorporated Method for manufacturing a semiconductor device using a sidewall spacer etchback
JP2007012824A (ja) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
JP2008130963A (ja) * 2006-11-24 2008-06-05 Sharp Corp 半導体装置及びその製造方法
JP2009238877A (ja) * 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010034140A (ja) * 2008-07-25 2010-02-12 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5869866A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US5882973A (en) * 1997-01-27 1999-03-16 Advanced Micro Devices, Inc. Method for forming an integrated circuit having transistors of dissimilarly graded junction profiles
TW410387B (en) * 1999-05-18 2000-11-01 United Microelectronics Corp Fabrication of a semiconductor device
JP4257055B2 (ja) * 2001-11-15 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2010040734A (ja) 2008-08-05 2010-02-18 Sony Corp 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236090A (ja) * 1999-02-15 2000-08-29 Sony Corp 半導体装置の製造方法
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002368008A (ja) * 2001-06-04 2002-12-20 Toshiba Corp 半導体装置の製造方法と半導体装置
JP2003151991A (ja) * 2001-08-23 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005277172A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 半導体装置及びその製造方法
US20050287751A1 (en) * 2004-06-25 2005-12-29 Freidoon Mehrad Multi-layer reducible sidewall process
US20060205169A1 (en) * 2005-03-08 2006-09-14 Texas Instruments Incorporated Method for manufacturing a semiconductor device using a sidewall spacer etchback
JP2007012824A (ja) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
JP2008130963A (ja) * 2006-11-24 2008-06-05 Sharp Corp 半導体装置及びその製造方法
JP2009238877A (ja) * 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010034140A (ja) * 2008-07-25 2010-02-12 Panasonic Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046445A (ja) * 2014-08-25 2016-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6220122B2 (ja) 2017-10-25
US9171928B2 (en) 2015-10-27
US20140147982A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP6220122B2 (ja) 半導体装置の製造方法
JP5944285B2 (ja) 半導体装置およびその製造方法
US9324883B2 (en) Semiconductor device and method of manufacturing the same
JP5847537B2 (ja) 半導体装置の製造方法および半導体装置
US9640440B2 (en) Method of manufacturing a semiconductor device with wider sidewall spacer for a high voltage MISFET
TWI587481B (zh) Semiconductor device and manufacturing method thereof
US8664053B2 (en) Semiconductor device with isolation structures and gate insulating film that contain an element for threshold reduction and method of manufacturing the same
US20030151098A1 (en) Semiconductor device having dual-gate structure and method of manufacturing the same
US20080290415A1 (en) Semiconductor device and method for fabricating the same
KR20210040233A (ko) 반도체 소자
JP6279291B2 (ja) 半導体装置の製造方法
TW201926546A (zh) 半導體裝置之製造方法
KR101698271B1 (ko) 반도체 디바이스 구조물 및 그 형성 방법
JP6385532B2 (ja) 半導体装置の製造方法
TW201630124A (zh) 半導體裝置及其製造方法
JP2009094439A (ja) 半導体装置と半導体装置の製造方法
US8823112B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
JP2012049350A (ja) 半導体装置の製造方法
JP2012099530A (ja) 半導体装置およびその製造方法
JP2005223196A (ja) 半導体装置及びその製造方法
JP2013093516A (ja) 半導体装置およびその製造方法
JP2013021171A (ja) 半導体装置およびその製造方法
KR20080062557A (ko) 반도체 소자의 제조방법
JP2019110211A (ja) 半導体装置の製造方法
JP2010027980A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R150 Certificate of patent or registration of utility model

Ref document number: 6220122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150