CN102412269B - 一种cmos侧墙结构及其制备方法 - Google Patents
一种cmos侧墙结构及其制备方法 Download PDFInfo
- Publication number
- CN102412269B CN102412269B CN2011101236431A CN201110123643A CN102412269B CN 102412269 B CN102412269 B CN 102412269B CN 2011101236431 A CN2011101236431 A CN 2011101236431A CN 201110123643 A CN201110123643 A CN 201110123643A CN 102412269 B CN102412269 B CN 102412269B
- Authority
- CN
- China
- Prior art keywords
- coating
- nitride layer
- oxide skin
- shaped
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明一般涉及半导体集成电路制造领域，更确切的说，本发明涉及一种CMOS侧墙结构及其制备方法。本发明公开了一种CMOS侧墙结构及其制备方法，通过采用ONON结构及干法刻蚀和湿法刻蚀向结合的刻蚀工艺，能有效去除侧墙，增大相邻栅极之间沟槽的底部的物理距离，从而改善金属前介质的填充条件，且有效避免了干法刻蚀造成硅衬底的损耗，及湿法去除侧墙时对硅化物的损耗；通过减小偏置隔离墙在工艺中的损耗，使栅极得到充分的保护。
Description
技术领域
本发明一般涉及半导体集成电路制造领域，更确切的说，本发明涉及一种CMOS侧墙结构及其制备方法。
背景技术
随着半导体组件集成度越来越高，散热和量子隧道效应成为芯片小型化工艺技术的新的难题，而应变硅技术采用一种成本相对较低、可大规模应用的方法来加大硅原子间距，从而减小电子通行所受到的阻碍，即减小了电阻，器件的发热量和能耗得到一定的降低，运行速度则得以提升，而这段扩张的空间就是电子流动的空间，从而有效降低了散热问题和量子隧道效应。
当前，应变硅技术作为先进集成电路制造中的必选项，应变硅及其相关技术已经成为热点。如专利（申请号：200610147324.3）提出一种栅极结构制造方法，包括：在半导体衬底上形成氧化层；沉积栅层，所述栅层覆盖所述氧化层；刻蚀所述栅层，以形成栅极；去除未被所述栅极覆盖的所述氧化层；沉积阻挡层，所述阻挡层覆盖所述栅极及所述半导体衬底。通过去除现行栅极结构中包含的侧墙，可最大幅度地扩大各栅极结构间线缝尺寸。由于采用没有侧墙的栅极及氧化层-氮化层（ON）结构，虽然通过采用应变硅技术，提高半导体器件的性能（增强应力记忆效应），但当进行干法或湿法刻蚀去除侧墙工艺时，会造成底层硅衬底或者硅化物的损伤。
如图1所示，现有技术中的栅极结构中，栅极之间的沟槽8一般是上宽下窄的沟道，在实际生产中，在形成栅极结构后淀积金属前绝缘层（Pre-Metal Dielectric，简称PMD）时，易产生孔洞。此空洞在经历后续平整化过程后，易造成导电材料对孔洞的填充，进而易导致此导电材料向器件内部扩散，导致器件漏电流过大，引发集成电路器件的实效等不良影响；分析得出，此空洞是由于器件特征尺寸的减小导致栅极结构中沟槽的深宽比增大，继而导致现行淀积工艺的沟槽填充能力受限而造成，专利（申请号：200510126986.8）提出一种制作应变硅晶体管的方法。首先提供一半导体衬底，该半导体衬底上包括有一栅极、至少一间隙壁以及一源极/漏极区域。然后进行一第一快速升温退火工艺，接着移除该间隙壁，并形成一高张力薄膜（high tensile stress film）于该栅极与该源极/漏极区域表面，随后进行一第二快速升温退火工艺。上述工艺同样采用无侧墙结构的栅极及氧化层-氮化层（ON）结构，通过增大孔洞的宽深比，以利于金属前介质填充，降低填充空洞出现的概率，但当采用干法或湿法刻蚀侧墙时会造成底层硅衬底或者硅化物的损伤，而偏置隔离侧墙（offset Spacer）在干法刻蚀的环境中会损伤严重，导致栅极损坏，造成器件的性能降低。
发明内容
鉴于上述问题，本发明提供了一种CMOS侧墙结构，包括一设置有栅极的半导体衬底，其中，还包括：设置在所述栅极侧壁的偏置隔离墙，及一设置在所述偏置隔离墙侧壁的L形氧化物层，所述L形氧化物层的上部纵向延伸并覆盖在所述偏置隔离墙的侧面，下部横向延伸并覆盖在部分所述半导体衬底上；
一L形氮化物层设置在所述L形氧化物层上，其上部纵向延伸并部分覆盖所述L形氧化物层的纵向延伸部分，下部横向延伸并覆盖所述L型氧化物层的横向延伸部分；
以用于增大相邻栅极之间沟槽的底部的物理距离，从而改善金属前介质的填充条件。
上述的CMOS侧墙结构，其中，所述栅极与所述半导体衬底之间设置有介电层。
上述的CMOS侧墙结构，其中，所述偏置隔离墙设置在所述栅极的侧壁上。
上述的CMOS侧墙结构，其中，所述半导体衬底为硅衬底。
本发明还提供了一种CMOS侧墙结构的制备方法，其中，包括以下步骤：
于一设置有栅极的半导体衬底上依次沉积第一氧化物层、第一氮化物层、第二氧化物层及第二氮化物层，其中，所述栅极的侧壁上设置有偏置隔离墙；
选择性干法刻蚀所述第二氮化物层，形成位于所述栅极侧面的所述第二氧化物层外侧的侧壁氮化物层；
以所述侧壁氮化物层为掩膜，湿法刻蚀所述第二氧化物层，刻蚀掉位于所述栅极顶部的第二氧化物层，及没被所述侧壁氮化物层覆盖住的其他所述第二氧化物层，并形成位于所述栅极侧面的第一氮化物层外侧的L形外侧氧化物层；
湿法刻蚀去除所述侧壁氮化物层，同时刻蚀所述第一氮化物层，刻蚀掉位于所述栅极顶部的第一氮化物层，及没被所述L形外侧氧化物层覆盖住的其他第一氮化物层，以形成L形氮化物层；
湿法刻蚀去除所述L形外侧氧化物层，同时刻蚀所述第一氧化物层，刻蚀掉位于所述栅极顶部的所述第一氧化物层，及没被所述L形氮化物层覆盖住的其他第一氧化物层，以形成L形氧化物层；
其中，所述L形氧化物层位于所述偏置隔离墙和所述L形氮化物层之间，所述L形氧化物层的上部纵向延伸并覆盖在所述偏置隔离墙的侧面，下部横向延伸并覆盖在部分所述半导体衬底上；所述L形氮化物层的上部纵向延伸并部分覆盖所述L形氧化物层的纵向延伸部分，下部横向延伸并覆盖所述L型氧化物层的横向延伸部分。
上述的CMOS侧墙结构的制备方法，其中，所述栅极与所述半导体衬底之间设置有介电层。
上述的CMOS侧墙结构的制备方法，其中，所述偏置隔离墙设置在所述栅极的侧壁上。
上述的CMOS侧墙结构的制备方法，其中，所述半导体衬底为硅衬底。
上述的CMOS侧墙结构的制备方法，其中，所述湿法刻蚀所述第二氧化物层采用的刻蚀溶液是氢氟酸溶液。
上述的CMOS侧墙结构的制备方法，其中，在形成所述L形外侧氧化物层工艺后或形成所述L形氮化物层工艺后，可进行离子注入工艺，以形成半导体器件的漏源区。
上述的CMOS侧墙结构的制备方法，其中，所述湿法刻蚀所述第一氮化物层及去除所述侧壁氮化物层采用磷酸溶液。
上述的CMOS侧墙结构的制备方法，其中，所述湿法刻蚀所述第一氧化物层及去除所述L形外侧氧化物层采用氢氟酸溶液。
上述的CMOS侧墙结构的制备方法，其中，所述湿法刻蚀所述第一氧化物层之后，进行形成接触栅极、有源区的硅化物的工艺流程。
与现有技术相比，本发明提出一种CMOS侧墙结构及其制备方法，通过采用氮化物层-氧化物层-氮化物层-氧化物层（ONON）结构及干法刻蚀和湿法刻蚀相结合的工艺，使本发明具有以下优点：
1、能有效去除侧墙，增大相邻栅极之间沟槽的底部的物理距离，从而改善金属前介质的填充条件；
2、消除了干法刻蚀造成的硅（Si）衬底损耗，及湿法去除侧墙时对硅化物（NiSi或CoSi）的损耗。
3、消除偏置隔离墙在制备工艺中的损耗，起到对栅极的充分保护（有助于硅化物的形状保持）。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明中背景技术栅极结构中沟槽的示意图；
图2是本发明CMOS侧墙结构示意图；
图3a-e是本发明CMOS侧墙结构的制备方法流程示意图。
具体实施方式
参见图2所示，本发明提供了一种CMOS侧墙结构，包括设置有栅极4的硅衬底2，其中，还包括：设置在栅极4侧壁上的偏置隔离墙5，及设置在偏置隔离墙5侧壁上的L形氧化物层6，L形氧化物层6的上部纵向延伸并覆盖在偏置隔离墙5的侧面上，下部横向延伸并覆盖在部分硅衬底2上；L形氮化物层7设置在L形氧化物层6上，其上部纵向延伸并部分覆盖L形氧化物层6的纵向延伸部分上，下部横向延伸并覆盖L型氧化物层6的横向延伸部分，从而形成L型的侧墙，以用于增大相邻栅极之间沟槽的底部的物理距离，即增大了栅极之间孔洞的宽深比，以利于金属前介质填充，从而改善半导体器件的性能。
其中，在栅极4和硅衬底2之间设置有介电层3。
参见图3a-e所示，本发明还提供了一种CMOS侧墙结构的制备方法，其步骤包括：
于一设置有栅极17的硅衬底11上依次沉积第一氧化物层12、第一氮化物层13、第二氧化物层14及第二氮化物层15，其中，栅极17的侧壁上设置有偏置隔离墙18，在栅极17和硅衬底11之间设置有介电层16。
选择性干法刻蚀第二氮化物层15，形成位于栅极17侧面的第二氧化物层14外侧的侧壁氮化物层151；以侧壁氮化物层151为掩膜，湿法刻蚀第二氧化物层14，刻蚀掉位于栅极17顶部的第二氧化物层，及没被侧壁氮化物层151覆盖住的其他第二氧化物层，并形成位于栅极17侧面的第一氮化物层13外侧的L形外侧氧化物层141；湿法刻蚀去除侧壁氮化物层151，同时刻蚀第一氮化物层13，刻蚀掉位于栅极17顶部的第一氮化物层，及没被L形外侧氧化物层141覆盖住的其他第一氮化物层，以形成L形氮化物层131；湿法刻蚀去除L形外侧氧化物层141，同时刻蚀第一氧化物层12，刻蚀掉位于栅极17顶部的第一氧化物层，及没被L形氮化物层131覆盖住的其他第一氧化物层，以形成L形氧化物层121。
其中，L形氧化物层121位于偏置隔离墙18和L形氮化物层131之间，L形氧化物层121的上部纵向延伸并覆盖在偏置隔离墙18的侧面，下部横向延伸并覆盖在部分半导体衬底11上；L形氮化物层131的上部纵向延伸并部分覆盖L形氧化物层121的纵向延伸部分，下部横向延伸并覆盖L型氧化物层121的横向延伸部分。
具体的，即在一设置有栅极17的硅衬底11上依次沉积第一氧化物层12、第一氮化物层13、第二氧化物层14和第二氮化物层15，其中，第一氧化物层12覆盖硅衬底11和栅极17上，第一氮化物层13覆盖第一氧化物层12上，第二氧化物层14覆盖第一氮化物层13上，第二氮化物层15覆盖第二氧化层14上，从而形成氧化物-氮化物-氧化物-氮化物（ONON）结构侧墙，以区别传统的氧化物-氮化物（ON）结构侧墙；通过干法刻蚀打开第二氮化物层15形成侧壁氮化物层151，由于采用ONON结构从而消除了干法刻蚀对硅衬底11的损耗；再以侧壁氮化物层151为掩膜，采用湿法刻蚀对第二氧化物层14进行刻蚀并形成L形外侧氧化物层141，其中，此步骤中采用氢氟酸（HF）溶液作为刻蚀溶液进行湿法刻蚀；上述工艺步骤后可以进行离子注入工艺，以形成COMS器件的漏源区。
进一步的，采用磷酸（HPO）溶液进行湿法刻蚀，以去除侧壁氮化物层151，同时以L形外侧氧化层141为掩膜刻蚀第一氮化物层13形成L形氮化物层131；此工艺步骤后也可以进行离子注入工艺。再采用氢氟酸（HF）溶液进行湿法刻蚀，以去除L形外侧氧化物层141，同时刻蚀第一氧化物层12形成L形氧化物层121，进行形成接触栅极、有源区的硅化物的工艺流程。
由于采用ONON结构，有效避免偏置隔离墙在刻蚀工艺中的损耗，从而使栅极得到充分的保护。
其中，由于L形氧化物层121和L形氮化物层131，能增大栅极之间孔洞的宽深比，有利于金属前介质填充，从而改善半导体器件的性能。
本发明提出一种CMOS侧墙结构及其制备方法，通过采用ONON结构及干法刻蚀和湿法刻蚀相结合的刻蚀工艺，能有效去除侧墙，增大相邻栅极之间沟槽的底部的物理距离，从而改善金属前介质的填充条件，且有效避免了干法刻蚀造成硅衬底的损耗，及湿法去除侧墙时对硅化物的损耗；通过减小偏置隔离墙在工艺中的损耗，使栅极得到充分的保护。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种CMOS侧墙结构的制备方法，其特征在于，包括以下步骤：
于一设置有栅极的半导体衬底上依次沉积第一氧化物层、第一氮化物层、第二氧化物层及第二氮化物层，其中，所述栅极的侧壁上设置有偏置隔离墙；
选择性干法刻蚀所述第二氮化物层，形成位于所述栅极侧面的所述第二氧化物层外侧的侧壁氮化物层；
以所述侧壁氮化物层为掩膜，湿法刻蚀所述第二氧化物层，刻蚀掉位于所述栅极顶部的第二氧化物层，及没被所述侧壁氮化物层覆盖住的其他所述第二氧化物层，并形成位于所述栅极侧面的第一氮化物层外侧的L形外侧氧化物层；
湿法刻蚀去除所述侧壁氮化物层，同时刻蚀所述第一氮化物层，刻蚀掉位于所述栅极顶部的第一氮化物层，及没被所述L形外侧氧化物层覆盖住的其他第一氮化物层，以形成L形氮化物层；
湿法刻蚀去除所述L形外侧氧化物层，同时刻蚀所述第一氧化物层，刻蚀掉位于所述栅极顶部的所述第一氧化物层，及没被所述L形氮化物层覆盖住的其他第一氧化物层，以形成L形氧化物层；
其中，所述L形氧化物层位于所述偏置隔离墙和所述L形氮化物层之间，所述L形氧化物层的上部纵向延伸并覆盖在所述偏置隔离墙的侧面，下部横向延伸并覆盖在部分所述半导体衬底上；所述L形氮化物层的上部纵向延伸并部分覆盖所述L形氧化物层的纵向延伸部分，下部横向延伸并覆盖所述L形氧化物层的横向延伸部分。
2.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述栅极与所述半导体衬底之间设置有介电层。
3.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述偏置隔离墙设置在所述栅极的侧壁上。
4.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述半导体衬底为硅衬底。
5.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述湿法刻蚀所述第二氧化物层采用的刻蚀溶液是氢氟酸溶液。
6.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，在形成所述L形外侧氧化物层工艺后或形成所述L形氮化物层工艺后，可进行离子注入工艺，以形成半导体器件的漏源区。
7.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述湿法刻蚀所述第一氮化物层及去除所述侧壁氮化物层采用磷酸溶液。
8.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述湿法刻蚀所述第一氧化物层及去除所述L形外侧氧化物层采用氢氟酸溶液。
9.如权利要求1所述的CMOS侧墙结构的制备方法，其特征在于，所述湿法刻蚀所述第一氧化物层之后，进行形成接触栅极、有源区的硅化物的工艺流程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101236431A CN102412269B (zh) | 2011-07-27 | 2011-07-27 | 一种cmos侧墙结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101236431A CN102412269B (zh) | 2011-07-27 | 2011-07-27 | 一种cmos侧墙结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412269A CN102412269A (zh) | 2012-04-11 |
| CN102412269B true CN102412269B (zh) | 2013-12-04 |
Family
ID=45914254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101236431A Active CN102412269B (zh) | 2011-07-27 | 2011-07-27 | 一种cmos侧墙结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412269B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9530887B1 (en) * | 2016-02-25 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin-type field effect transistor device and manufacturing method thereof |
| CN106531629B (zh) * | 2016-12-23 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 一种侧墙回刻工艺 |
| CN110620084B (zh) * | 2019-08-29 | 2022-04-08 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN113432778B (zh) * | 2021-05-25 | 2023-09-29 | 歌尔微电子股份有限公司 | Mems差压传感器及其制造方法 |
| CN115799161B (zh) * | 2023-01-09 | 2023-05-09 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005406A (ja) * | 2003-06-10 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2005277172A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010283209A (ja) * | 2009-06-05 | 2010-12-16 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2011
- 2011-07-27 CN CN2011101236431A patent/CN102412269B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| JP特开2010-283209A 2010.12.16 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412269A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI538063B (zh) | 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet | |
| CN102412269B (zh) | 一种cmos侧墙结构及其制备方法 | |
| JP2012216876A5 (zh) | ||
| CN104217953A (zh) | Pmos晶体管及其制作方法 | |
| US6541825B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| CN104752513B (zh) | 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN104103586B (zh) | 半导体器件的形成方法 | |
| CN104425520B (zh) | 半导体器件及形成方法 | |
| US8106450B2 (en) | Semiconductor device having a saddle fin shaped gate and method for manufacturing the same | |
| KR100838387B1 (ko) | 부동 게이트 메모리 셀 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| CN102479709B (zh) | 晶体管及其制作方法 | |
| CN103426753B (zh) | 源漏区的制备方法和mos器件 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN112271134B (zh) | 半导体功率器件的制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN103681264B (zh) | 半导体器件的形成方法以及mos晶体管的形成方法 | |
| CN109817524B (zh) | 半导体器件及其形成方法 | |
| CN102956534B (zh) | 减少窄沟道效应的工艺方法 | |
| KR20120120682A (ko) | 반도체 장치 및 그 제조방법 | |
| CN102437117B (zh) | 一种新的硅化物和金属前介质集成工艺及该形成的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |