TWI538063B - 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet - Google Patents

使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet Download PDF

Info

Publication number
TWI538063B
TWI538063B TW103144875A TW103144875A TWI538063B TW I538063 B TWI538063 B TW I538063B TW 103144875 A TW103144875 A TW 103144875A TW 103144875 A TW103144875 A TW 103144875A TW I538063 B TWI538063 B TW I538063B
Authority
TW
Taiwan
Prior art keywords
trench
layer
oxide layer
oxide
preparing
Prior art date
Application number
TW103144875A
Other languages
English (en)
Other versions
TW201528386A (zh
Inventor
立德 高
馬督兒 博德
李亦衡
虹 常
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201528386A publication Critical patent/TW201528386A/zh
Application granted granted Critical
Publication of TWI538063B publication Critical patent/TWI538063B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

使用氧化物填充溝槽之雙氧化物溝槽閘極功率MOSFET
本發明係關於一種功率MO5FET的溝槽閘極結構製造方法，具體來說，係關於一種使用氧化物填充溝槽的雙氧化物溝槽閘極功率MOSFET。
功率金屬-氧化物-矽場效應電晶體(MOSFET)用於需要高電壓及高電流的應用中。一種類型的功率MOSFET使用溝槽閘極結構，電晶體閘極位於形成在基板表面的垂直溝槽中。藉由內襯在溝槽側壁及基極的閘極氧化層，使溝槽閘極與基板絕緣。源極及本體區形成在基板表面的溝槽附近，汲極區形成在基板的對面。因此，電晶體的通道沿溝槽的垂直側壁形成在本體區中。使用溝槽閘極的功率MOSFET有時稱為溝槽MOSFET或溝槽閘極功率MOSFET，或者溝槽閘極垂直功率MOSFET。
在一些應用中，使用雙氧化物厚度的溝槽閘極結構，對於溝槽閘極功率MOSFET元件十分有利。在雙氧化物厚度的溝槽閘極結構中，溝槽閘極形成在內襯襯裡氧化層的溝槽中，溝槽底部的襯裡氧化層比溝槽頂部的薄閘極氧化層厚。第1圖摘自共同受讓的美國專利申請案編號13/776,523中之第3N圖，表示溝槽閘極功率MOSFET元件的雙氧化物厚度之溝槽閘極結構的一個示例。美國專利申請案編號13/776,523是於2013年 2月25日歸檔之標題為《用於功率MOSFET應用的端接溝槽》的專利案，特此引用以作為參考。用於製備雙氧化物厚度之溝槽閘極結構的傳統製備製程包括，在矽基板中製備溝槽到第一深度，在溝槽之側壁上製備一個氮化物墊片，然後利用氮化物墊片作為自對準遮罩，而將溝槽中的矽基板進一步蝕刻到第二深度。傳統的製程是藉由熱氧化，在溝槽底部生長襯裡氧化層。除去氮化物墊片，進行熱氧化，在溝槽頂部生長閘極氧化層。
在製備雙氧化物厚度的溝槽閘極結構中仍然存在許多挑戰。例如，在第二次溝槽蝕刻過程中，粒子的碎屑會嵌入溝槽底部。粒子碎屑會抑制襯裡氧化，造成溝槽閘極及矽基板之間短路。
本發明的目的在於提供一種製備功率MOSFET雙氧化物厚度之溝槽閘極結構的方法，包括製備用氧化層部分填充的一個溝槽，在溝槽中之氧化層上方製備一個氮化物墊片，利用氮化物墊片作為自對準遮罩，而蝕刻部分填充之氧化層。未被蝕刻之剩餘部分氧化層，則成為溝槽底部的襯裡氧化層。從而利用矽基板中獨立的溝槽蝕刻，而製備溝槽結構。另外，藉由遮罩及蝕刻代替熱氧化來製備襯裡氧化物，可以更好地控制襯裡氧化物的厚度。而且，氧化層填充了溝槽底部，保護了溝槽不受後續蝕刻製程所帶來的污染碎屑的影響。最終，取消了襯裡氧化物之熱氧化過程，使功率MOSFET製備製程之整體熱聚積有所降低。因此，無需改變整個過程之熱聚積，就可以改變襯裡氧化層之厚度。
為了達到上述目的，本發明藉由以下技術方案實現： 一種製備功率MOSFET雙氧化物厚度之溝槽閘極結構的方法，其包括：製備一個半導體基板；在基板頂面製備一個第一溝槽；在第一溝槽中製備第一氧化層，第一氧化層的第一深度係從第一溝槽底部起算；沿第一溝槽之側壁及第一氧化層上，製備一個電介質墊片；使用電介質墊片作為遮罩，蝕刻暴露在電介質墊片之外之第一氧化層到第二深度，第二深度從第一溝槽底部起算係低於第一深度；除去電介質墊片；以及沿第一氧化層上方之第一溝槽側壁來製備第二氧化層，第二氧化層之厚度比第一氧化層之厚度薄。
最佳地，更包括：在第一溝槽中製備一個多晶矽層，多晶矽層為功率MOSFET製備一個溝槽閘極，第二氧化層包括一個閘極氧化層，第一氧化層包括一個襯裡氧化層。
最佳地，其中在第一溝槽中製備一個第一氧化層，包括在第一溝槽中沉積第一氧化層；沿第一溝槽的側壁製備一個第二氧化層，其包括利用熱氧化沿第一溝槽的側壁來製備第二氧化層。
最佳地，其中在第一溝槽中製備第一氧化層包括：在第一溝槽中沉積一個氧化層；以及向下蝕刻第一溝槽中之氧化層到第一深度。
如申請專利範圍第4項所述的方法，其中在第一溝槽中沉積氧化層包括：在第一溝槽中沉積一個高密度等離子氧化層。
最佳地，其中沿第一溝槽之側壁及第一氧化層上製備電介質墊片，包括：沿第一溝槽之側壁及第一氧化層上製備一個氮化矽墊片。
最佳地，更包括：在半導體基板中製備第二溝槽，所形成的第二溝槽沿半導體基板的邊緣，其寬度大於第一溝槽的寬度；在第二溝槽 中製備第一氧化層，第一氧化層具有在第二溝槽的外邊緣之側壁部分以及具有從第二溝槽底部起算的第三深度之底部；沿第二溝槽之側壁及第一氧化層之側壁部分，製備一個電介質墊片，電介質墊片形成在第一氧化層之底部上方；利用電介質墊片作為遮罩，來蝕刻第一氧化層到第四深度，第四深度從第二溝槽的底部起算係低於第三深度；除去電介質墊片；以及沿第一氧化層上方之第二溝槽側壁來製備第二氧化層，第二氧化層之厚度係小於第一氧化層之厚度。
最佳地，其中在第二溝槽中製備第一氧化層包括：在第二溝槽中沉積一個氧化層；在第二溝槽的外邊緣，遮蔽一部分氧化層；以及向下蝕刻第二溝槽中暴露之氧化層到第三深度，從而在第二溝槽的外邊緣形成側壁部分。
最佳地，其中在第二溝槽的外邊緣遮蔽一部分氧化層，包括：在第二溝槽中沉積之氧化層上製備一個氮化矽層；以及形成氮化矽層的圖案，覆蓋第二溝槽外邊緣處的那部分氧化層。
最佳地，其中在第二溝槽中沉積一個氧化層，包括：在第二溝槽中沉積一個高密度等離子氧化層。
最佳地，更包括：在靠近第一溝槽之矽基板中製備一個本體區；在本體區中製備一個源極區；以及製備到本體區和源極區的一個接點。
最佳地，其中在基板的頂面上製備一個第一溝槽，包括：在基板的頂面上製備一個硬遮罩層；在硬遮罩層之頂面上製備一個電介質保護層；形成電介質保護層及硬遮罩層的圖案，使要製備第一溝槽之區域被 暴露出來；以及利用具圖案之電介質保護層及硬遮罩層作為遮罩，來蝕刻半導體基板，形成第一溝槽。
最佳地，其中在基板之頂面上製備一個硬遮罩層，包括製備一個氮化矽層，夾在兩個氧化層之間，作為硬遮罩層；以及在硬遮罩層之頂面上製備一個電介質保護層，其包括在硬遮罩層之頂面上製備一個氮化矽層。
最佳地，其中在第一溝槽中製備一個第一氧化層，包括：在第一溝槽中及氮化物保護層上方沉積一個氧化層；以及在第一溝槽中，向下蝕刻氧化層到第一深度，以及向下蝕刻到氮化物保護層。
本發明與習知技術相比具有以下優點：本發明所述之溝槽氧化物蝕刻方法具有多種優勢。首先，由於使用遮罩及蝕刻代替熱氧化來製備襯裡氧化物，因此本方法可以更好地控制襯裡氧化物之厚度。藉由氮化物墊片層之厚度控制襯裡氧化物之厚度。第二，利用蝕刻製程製備襯裡氧化物，代替傳統製程中的氧化製程，而降低了整個元件的熱聚積。第三，邊緣溝槽結構為自端接。利用遮罩在邊緣端接晶胞處自動形成厚氧化物。邊緣端接無需額外的處理步驟。
100‧‧‧方法
102、104、106、108、110、112、114、116‧‧‧步驟
202‧‧‧基板
204‧‧‧硬遮罩層
206‧‧‧第一氮化物保護層
208、210‧‧‧溝槽
212‧‧‧氧化層
214‧‧‧第二氮化物保護層
216‧‧‧氮化矽層
218‧‧‧氮化物墊片
220‧‧‧閘極氧化層
222‧‧‧多晶矽層
230‧‧‧本體區
232‧‧‧源極區
234‧‧‧接點
d1‧‧‧第一深度
d2‧‧‧第二深度
以下的詳細說明及附圖說明了本發明之各個實施例。
第1圖係為摘自共同受讓的美國專利申請案編號13/776,523中之第3N圖表示溝槽閘極功率MOSFET元件之雙氧化物厚度的溝槽閘極結構之一個示例的示意圖。
第2圖係為表示依據本發明的一個實施例在功率MOSFET中雙氧化物厚度之溝槽閘極結構製備方法之流程圖。
第3(a)圖至第3(m)圖為溝槽閘極功率MOSFET元件之剖面圖，表示依據本發明的實施例用於製備雙氧化物厚度之溝槽閘極結構的處理步驟。
第4圖係為表示依據本發明的一個可選實施例利用溝槽氧化物蝕刻方法所製備的獨立氧化物厚度溝槽結構之剖面圖。
第5圖係為表示依據本發明的一個可選實施例利用溝槽氧化物蝕刻方法所製備的多氧化物厚度溝槽結構之剖面圖。
本發明可以以各種方式實現，包括作為一個製程；一種裝置；一個系統；和/或一種物質合成物。在本說明書中，這些實現方式或本發明可能採用的任意一種其他方式，都可以稱為技術。一般來說，可以在本發明的範圍內變換所述製程步驟的順序。
本發明的一個或多個實施例的詳細說明以及附圖解釋了本發明的原理。雖然，本發明與這些實施例一起提出，但是本發明的範圍並不局限於任何實施例。本發明的範圍僅由申請專利範圍書定義，本發明包含多種可選方案、修正以及等效方案。在以下說明中，所提出的各種具體細節用於全面理解本發明。這些細節用於解釋說明，無需這些詳細細節中的部分細節或全部細節，依據申請專利範圍書，就可以實現本發明。為了簡便，本發明相關技術領域中眾所周知的技術材料並沒有詳細說明，以免對本發明產生不必要的混淆。
在本發明的實施例中，一種為功率MOSFET元件製備雙氧化物厚度的溝槽閘極結構的方法，包括製備用氧化層部分填充的一個溝槽，在溝槽中的氧化層上方製備一個氮化物墊片，利用氮化物墊片作為自對準遮罩，蝕刻部分填充的氧化層。未被蝕刻的剩餘部分氧化層，成為溝槽底部的襯裡氧化層。從而利用矽基板中獨立的溝槽蝕刻，製備溝槽結構。另外，藉由遮罩和蝕刻代替熱氧化，製備襯裡氧化物，可以更好地控制襯裡氧化物的厚度。而且，氧化層填充了溝槽底部，保護溝槽不受後續的蝕刻製程所帶來的污染碎屑的影響。最終，取消了襯裡氧化物的熱氧化過程，使功率MOSFET製備製程的整體熱聚積有所降低。因此，無需改變整個過程的熱聚積，就可以改變襯裡氧化層的厚度。
第2圖表示依據本發明的一個實施例，在功率MOSFET中雙氧化物厚度的溝槽閘極結構製備方法的流程圖。第2圖之流程圖所示製程參照第3(a)圖至第3(m)圖進行介紹，第3(a)圖至第3(m)圖為溝槽閘極功率MOSFET元件的剖面圖，表示依據本發明的實施例，用於製備雙氧化物厚度的溝槽閘極結構的處理步驟。在本發明的實施例中，功率MOSET元件形成在半導體基板202中，如第3(a)圖所示。半導體基板202可以是N-型基板或P-型基板。在本實施例中，假設功率MOSFET為N-型電晶體，因此基板202為N-型矽基板。基板202構成功率MOSFET元件的輕摻雜漂流區。重摻雜汲極接觸區「圖中沒有表示出」可以形成在半導體基板202的底部。
參見第2圖，藉由在基板202上方形成一個氧化物-氮化物-氧化物(ONO)硬遮罩層204，在功率MOSFET元件中製備雙氧化物厚度的 溝槽閘極結構的方法100從102開始。在一個示例中，ONO硬遮罩層204包括一個250Å的底部氧化層，一個1400Å的氮化層以及一個1400Å的頂部氧化層。然後，在104處，在ONO硬遮罩層204上製備一個第一氮化矽保護層206(“第一氮化物保護層”)。在其他實施例中，第一氮化物保護層206可以利用其他適宜的電介質材料製備。
在106中，使用溝槽遮罩等，形成ONO硬遮罩層204和第一氮化物保護層206的圖案，定義要形成溝槽的區域。除去第一氮化物保護層206和ONO硬遮罩層204，使基板202中要製備溝槽的頂面暴露出來。然後，蝕刻基板202，形成溝槽208和210，如第3(b)圖所示。溝槽208形成在功率MOSFET元件的主動區中，用於製備功率MOSFET元件的主動晶胞。溝槽210為端接溝槽，形成在半導體基板202的邊緣附近的主動區外部，用於製備功率MOSFET元件的端接結構。在本說明中，端接溝槽210的寬度和深度均大於主動溝槽208。
在108中，在第3(b)圖所示的半導體基板上方沉積一個氧化層212。確切地說，氧化層212沉積在溝槽208、210以及第一氮化物保護層206的頂面上方，如第3(c)圖所示。在一個實施例中，氧化層212為高密度的等離子(HDP)氧化層。在其他實施例中，可以使用其他類型的沉積氧化層。然後，在沉積氧化層212的頂面上製備第二氮化物保護層214(“第二氮化物保護層”)，如第3(c)圖所示。
在110中，形成第二氮化物保護層214的圖案，以定義接下來要製備溝槽閘極的區域。換言之，形成第二氮化物保護層214的圖案，以定義接下來將要接收多晶矽沉積的區域或溝槽。在一個實施例中，利用多 晶矽遮罩形成第二氮化物保護層214的圖案，並從將要接收多晶矽沉積的區域上除去第二氮化物保護層214。形成第二氮化物保護層214的圖案後，利用第二氮化物保護層214作為遮罩，蝕刻氧化層212。氧化物蝕刻製程之後，除去主動溝槽208中的氧化層212到第一深度d1，如第3(d)圖所示。在端接溝槽210處，第二氮化物保護層214部分延伸到溝槽開口上方，因此只能除去端接溝槽210中的一部分氧化層212。氧化層212的厚側壁仍然在第二氮化物保護層214的懸垂部分下方，如第3(d)圖所示。端接溝槽210中的厚氧化物側壁提供絕緣和邊緣端接的功能。
在112中，在暴露的矽表面生長一個襯墊氧化層。然後，在半導體基板上方沉積一個共形氮化矽層216，如第3(e)圖所示。各向異性地蝕刻共形氮化矽層216，使氮化物墊片218沿溝槽208、210的側壁形成，如第3(f)圖所示。因此，氮化物墊片218形成在氧化層212上方。各向異性的蝕刻除去氮化矽層216，使氮化物墊片218之間的那部分氧化層212暴露出來。
在114中，將溝槽208、210中暴露出來的氧化層212蝕刻到第二深度d2，如第3(g)圖所示。同時，被氮化物墊片218保護的氧化層212和溝槽中的氧化層212的底部仍然構成襯裡氧化層。然後，除去氮化物墊片218。最終形成的氧化物厚度溝槽結構如第3(h)圖所示。也就是說，利用氮化物墊片218蝕刻氧化層212中的溝槽，從而在溝槽底部形成襯裡氧化層。
在116中，除去襯墊氧化層，在第3(h)圖所示的半導體基板上進行閘極氧化，從而在溝槽208、210的側壁上生長一個閘極氧化層 220。首先，閘極氧化層形成在襯裡氧化層上方暴露的矽溝槽側壁上。然後用多晶矽層222填充溝槽208、210，如第3(i)圖所示，以形成製備功率MOSFET閘極電極的多晶矽層。
如第3(i)圖所示，雙氧化物厚度的溝槽閘極結構形成在在溝槽中製備多晶矽溝槽閘極的地方，並藉由形成在溝槽頂部的薄閘極氧化層和形成在溝槽底部較厚的襯裡氧化層，與矽基板絕緣。較厚的襯裡氧化物是藉由蝕刻形成在溝槽中的氧化層形成。在蝕刻過程中，氧化層保護溝槽底部，蝕刻的碎屑將落在氧化層上，避免落入溝槽，並與基板隔離，不會造成元件受損。另外，襯裡氧化層的側壁厚度由製備氮化物墊片所用的共形氮化層的厚度決定。因此，可以很好地控制襯裡氧化層的厚度，無需改變製備製程的熱聚積，就可以改變襯裡氧化層的厚度。襯裡氧化層的厚度由氧化物蝕刻過程決定，可以精確地控制。
在本發明的實施例中，繼續進行功率MOSFET的製備過程，完成電晶體元件。第3(j)圖至第3(m)圖表示在本發明的一些示例中，完成功率MOSFET元件的剩餘處理製程。參見第3(j)圖，氮化物墊片224形成在ONO硬遮罩層204附近以及多晶矽填充的溝槽上方。在邊緣端接晶胞處，氮化物墊片延伸到ONO硬遮罩層204上方的HDP氧化層上方。然後，利用氧化物蝕刻製程，除去ONO硬遮罩層204的頂部氧化層，如第3(k)圖所示。
然後，利用氧化物沉積，在第3(k)圖所示的半導體基板上沉積氧化層224。使該結構與ONO硬遮罩層204中的氮化矽層上方相平。然後，除去檯面結構上方ONO硬遮罩中的氮化層，形成第3(I)圖所示的 結構。在一個實施例中，再次使用氧化物蝕刻製程中所用的多晶矽遮罩，覆蓋邊緣端接晶胞，同時使氮化物帶過程所用的主動晶胞檯面結構暴露出來。
最終，進行阱離子注入製程，在主動晶胞檯面結構中形成摻雜區，作為功率MOSFET的本體區230。在本說明中，阱注入為P-型注入。進行源極離子注入製程，在主動晶胞檯面結構中製備摻雜區，作為功率MOSFET的源極區232。在本說明中，源極注入為N-型注入。形成源極區和本體區之後，在半導體基板上方沉積一個絕緣層，連接到源極區232，然後形成本體區230。利用各種不同製程形成源極和本體接點。例如如第3(m)圖所示，利用自對準製程，製備源極/本體接點234。第3(m)圖表示依據本發明的實施例，利用雙氧化物厚度的閘極溝槽結構製備的功率MOSFET元件。
可選實施例
在上述實施例中，利用氮化矽層製備墊片，以蝕刻氧化層212中的氧化物溝槽。在其他實施例中，可以使用氧化矽等其他電介質材料製備墊片。
在上述說明中，在功率MOSFET中製備雙氧化物厚度的溝槽閘極結構的方法，是使用氮化物墊片蝕刻氧化層，氮化物墊片形成在用氧化層部分填充的溝槽中。由於用氮化物墊片蝕刻溝槽中的氧化層，因此該方法可稱為溝槽氧化物蝕刻方法。利用部分填充的溝槽，製備雙氧化物厚度的溝槽結構。在本發明的其他實施例中，該方法可用於製備帶有獨立氧化物厚度的溝槽結構。第4圖表示依據本發明的一個可選實施例，利用溝 槽氧化物蝕刻方法製備的獨立氧化物厚度的溝槽結構的剖面圖。參見第4圖，為了製備帶有獨立氧化物厚度的溝槽，要用氧化層212填充溝槽208，並將氧化層僅僅蝕刻到溝槽頂部。然後，沿ONO硬遮罩層206和第一氮化物保護層206的邊緣，形成氮化物墊片218。蝕刻暴露的氧化層212，在具有獨立氧化物厚度的整個溝槽中，形成襯裡氧化層。
更可選擇，本發明所述的溝槽氧化物蝕刻方法用於製備帶有多個氧化物厚度的溝槽結構。第5圖表示依據本發明的一個可選實施例，利用溝槽氧化物蝕刻方法，製備的多氧化物厚度溝槽結構的剖面圖。參見第5圖，一次或多次重複氮化物墊片和氧化物蝕刻製程，在溝槽208、210中形成交錯的氧化物結構。
在本發明所述的其他實施例中，溝槽氧化物蝕刻方法可用於製備氧化物或多晶矽填充的虛擬溝槽。
最後，在某些實施例中，省去本體和源極注入，用蕭特基金屬覆蓋檯面結構，可以製備蕭特基二極體。
本發明所述的溝槽氧化物蝕刻方法具有多種優勢。首先，由於使用遮罩和蝕刻代替熱氧化，製備襯裡氧化物，因此本方法可以更好地控制襯裡氧化物的厚度。藉由氮化物墊片層的厚度控制襯裡氧化物的厚度。第二，利用蝕刻製程，製備襯裡氧化物，代替傳統製程中的氧化製程，降低了整個元件的熱聚積。第三，邊緣溝槽結構為自端接。利用遮罩，在邊緣端接晶胞處自動形成厚氧化物。邊緣端接無需額外的處理步驟。
雖然為了表述清楚，以上內容對實施例進行了詳細介紹，但是本發明並不局限於上述細節。實施本發明另有許多可選方案。文中的實施例僅用於解釋說明，不用於局限。
100‧‧‧方法
102、104、106、108、110、112、114、116‧‧‧步驟

Claims (8)

  1. 一種製備包括端接結構之功率MOSFET雙氧化物厚度之溝槽閘極結構之方法，其包括：製備一個半導體基板；在該半導體基板上製備一個硬遮罩層；在該硬遮罩層上製備一個第一電介質保護層；形成該硬遮罩層和該第一電介質保護層的圖案以定義一個第一溝槽作為有源溝槽、一個第二溝槽作為端接溝槽，所形成的該第二溝槽沿該半導體基板的邊緣形成端接結構；利用該硬遮罩層及該第一電介質保護層作為遮罩，在該半導體基板頂面製備一個第一溝槽及第二溝槽，該第二溝槽之寬度大於該第一溝槽之寬度，該第二溝槽之深度大於該第一溝槽之深度；在該半導體基板上製備一第一氧化層，並填充該第一溝槽及該第二溝槽；在形成之該硬遮罩層和該第一電介質保護層之圖案上製備該第一氧化層；在該第一氧化層上製備一個第二電介質保護層；形成該第二電介質保護層之圖案以限定製作溝槽閘極結構的區域，其包括：形成該第二電介質保護層的圖案，使至少包含該第一溝槽的整個開口、遠離該半導體基板邊緣的該第二溝槽的開口內部部 分的區域裸露出來，該第二電介質保護層覆蓋第二溝槽的開口外部部分；利用該第二電介質保護層作為遮罩，刻蝕該第一氧化層的一部分在該第一溝槽和該第二溝槽內部；將在該第一溝槽頂部部分的該第一氧化層移除，僅保留該第一溝槽底部部分的該第一氧化層，第一溝槽底部部分的第一氧化層具有從該第一溝槽底部起算的第一深度；將在該第二溝槽內部頂部部分的該第一氧化層移除，保留該第二溝槽底部部分和第二溝槽外側壁部分的該第一氧化層，製備一個側壁氧化物部分，該由第二電介質保護層刻蝕形成的該側壁氧化物部分遮罩內襯在該第二溝槽整個深度的外緣；沿該第一溝槽和該第二溝槽之側壁和分別在該第一溝槽內、該第二溝槽內形成的該第一氧化層上，製備一個電介質墊片，在該第二溝槽內的該側壁氧化物部分上製備電介質墊片；使用該電介質墊片作為一遮罩，來蝕刻在該第一溝槽及該第二溝槽內之該第一氧化層到一第二深度，該第二深度從該第一溝槽底部起算係低於該第一深度；除去該電介質墊片；以及沿該第一氧化層上方之該第一溝槽側壁和至少沿該第二氧化層內緣的側壁製備該第二氧化層，該第二氧化層之厚度比該第一氧化層之厚度薄。
  2. 如申請專利範圍第1項所述之方法，更包括： 在該第一溝槽和該第二溝槽中製備一個多晶矽層，在該第一溝槽及該第二溝槽內緣製備該多晶矽層為功率MOSFET為一個溝槽閘極，該第二氧化層包括一個閘極氧化層，該第一氧化層包括一個襯裡氧化層。
  3. 如申請專利範圍第2項所述之方法，其中在該半導體基板上製備該第一氧化層並且填充該第一溝槽及該第二溝槽，包括在該半導體基板上及該第一溝槽和該第二溝槽中沉積該第一氧化層；沿該第一氧化層上方之該第一溝槽之側壁和至少沿該第二溝槽內緣之側壁製備該第二氧化層，包括利用熱氧化沿該第一氧化層上方之該第一溝槽之側壁和至少沿第二溝槽內緣之側壁製備該第二氧化層。
  4. 如申請專利範圍第3項所述之方法，其中在該半導體基板上和在該第一溝槽及該第二溝槽中沉積該第一氧化層，包括在該半導體基板上和在該第一溝槽及該第二溝槽中沉積一個高密度等離子氧化層。
  5. 如申請專利範圍第1項所述之方法，其中沿該第一溝槽和該第二溝槽之側壁及該第一氧化層上製備該電介質墊片，包括：沿該第一溝槽和該第二溝槽之側壁及該第一氧化層上製備一個氮化矽墊片。
  6. 如申請專利範圍第2項所述之方法，更包括：在靠近該第一溝槽和該第二溝槽的內緣的之該半導體基板中製備一個本體區；在該本體區中製備一個源極區；以及製備到該本體區及該源極區之一個接點。
  7. 如申請專利範圍第1項所述之方法，其中在該半導體基板之頂面上製備該硬遮罩層，包括製備一個氮化矽層，夾在兩個氧化矽層之間，作為該硬遮罩層；以及在該硬遮罩層之頂面上製備該第一電介質保護層，包括在該硬遮罩層之頂面上製備第一氮化矽層。
  8. 如申請專利範圍第1項所述之方法，其中在該第一氧化層上製備該第二電介質保護層，包括在該第一氧化層上製備一個第二氮化矽保護層。
TW103144875A 2013-12-22 2014-12-22 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet TWI538063B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/138,103 US9190478B2 (en) 2013-12-22 2013-12-22 Method for forming dual oxide trench gate power MOSFET using oxide filled trench

Publications (2)

Publication Number Publication Date
TW201528386A TW201528386A (zh) 2015-07-16
TWI538063B true TWI538063B (zh) 2016-06-11

Family

ID=53400973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144875A TWI538063B (zh) 2013-12-22 2014-12-22 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet

Country Status (3)

Country Link
US (2) US9190478B2 (zh)
CN (1) CN104733531B (zh)
TW (1) TWI538063B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097704B (zh) * 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法
US9312382B2 (en) * 2014-07-22 2016-04-12 Empire Technology Development Llc High voltage transistor device with reduced characteristic on resistance
US10729600B2 (en) 2015-06-30 2020-08-04 The Procter & Gamble Company Absorbent structure
WO2017079599A1 (en) 2015-11-04 2017-05-11 The Procter & Gamble Company Absorbent structure
EP3370664B1 (en) 2015-11-04 2022-01-26 The Procter & Gamble Company Absorbent article comprising an absorbent structure
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
DE102016115008A1 (de) * 2016-08-12 2018-02-15 Infineon Technologies Dresden Gmbh Verfahren zum herstellen einer halbleitervorrichtung
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET
CN108962892B (zh) * 2017-05-26 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
CN109216172B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 半导体器件的分裂栅结构的制造方法
CN109216439B (zh) * 2017-07-03 2020-11-13 无锡华润上华科技有限公司 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN109216438B (zh) * 2017-07-03 2021-06-04 无锡华润上华科技有限公司 半导体器件的堆叠多晶硅栅结构的制造方法
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
WO2019090292A1 (en) 2017-11-06 2019-05-09 The Procter & Gamble Company Absorbent article with conforming features
CN109887989A (zh) * 2017-12-06 2019-06-14 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法
US10312363B1 (en) * 2018-02-02 2019-06-04 Sanken Electric Co., Ltd. Semiconductor device having improved edge trench, source electrode and gate electrode structures
CN111354785A (zh) * 2018-12-24 2020-06-30 夏泰鑫半导体(青岛)有限公司 形成氧化物结构的方法
DE102019107151A1 (de) * 2019-03-20 2020-09-24 Infineon Technologies Ag Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür
US11217689B2 (en) * 2019-06-17 2022-01-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US11316154B2 (en) 2019-12-03 2022-04-26 International Business Machines Corporation High throughput insulation of 3D in-silicon high volumetric energy and power dense energy storage devices
CN111933712B (zh) * 2020-09-11 2021-06-18 中芯集成电路制造(绍兴)有限公司 沟槽型场效应晶体管及其形成方法
US11955514B2 (en) * 2021-06-01 2024-04-09 Globalfoundries U.S. Inc. Field-effect transistors with a gate structure in a dual-depth trench isolation structure
CN115064443A (zh) * 2022-06-21 2022-09-16 上海晶岳电子有限公司 一种功率半导体结构制造方法
CN117174650B (zh) * 2023-11-02 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US6541349B2 (en) * 2001-01-18 2003-04-01 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric and planarizatrion
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7029963B2 (en) * 2001-08-30 2006-04-18 Micron Technology, Inc. Semiconductor damascene trench and methods thereof
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) * 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US20110057259A1 (en) * 2009-09-04 2011-03-10 Tiesheng Li Method for forming a thick bottom oxide (tbo) in a trench mosfet
DE102011004757B4 (de) * 2011-02-25 2012-12-20 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren

Also Published As

Publication number Publication date
US9673289B2 (en) 2017-06-06
CN104733531A (zh) 2015-06-24
US20150179750A1 (en) 2015-06-25
US9190478B2 (en) 2015-11-17
CN104733531B (zh) 2018-04-03
US20160099325A1 (en) 2016-04-07
TW201528386A (zh) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI538063B (zh) 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet
TWI683439B (zh) 半導體基板中的半導體元件及其製備方法
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
TWI459476B (zh) 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
TWI423440B (zh) 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵
JP2008547225A (ja) トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
TWI502742B (zh) 形成在具有基板頂面之半導體基板上之半導體元件及其製備方法
TW201503366A (zh) 溝渠式功率半導體元件及其製作方法
TWI527096B (zh) Ｍｏｓ電晶體及其形成方法
JP2013065672A (ja) 半導体装置および半導体装置の製造方法
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
US11652170B2 (en) Trench field effect transistor structure free from contact hole
TW201816858A (zh) 功率金氧半導體場效電晶體的製造方法
TWI447817B (zh) 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
TW201214533A (en) Semiconductor device and the manufacturing method of the same
CN108010968B (zh) 鳍式场效应晶体管及其制作方法
WO2003075345A2 (en) Raised extension structure for high performance cmos
JP4572541B2 (ja) 半導体装置の製造方法
JP4206768B2 (ja) トランジスタの形成方法
TW201232666A (en) Trench power MOSFET and fabrication method thereof