DE102016115008A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102016115008A1
DE102016115008A1 DE102016115008.8A DE102016115008A DE102016115008A1 DE 102016115008 A1 DE102016115008 A1 DE 102016115008A1 DE 102016115008 A DE102016115008 A DE 102016115008A DE 102016115008 A1 DE102016115008 A1 DE 102016115008A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor
mixture
hydrofluoric acid
ethylene glycol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016115008.8A
Other languages
English (en)
Inventor
Marko Lemke
Alfred Vater
Carsten Moritz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102016115008.8A priority Critical patent/DE102016115008A1/de
Priority to US15/671,228 priority patent/US20180047582A1/en
Publication of DE102016115008A1 publication Critical patent/DE102016115008A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B81C1/00928—Eliminating or avoiding remaining moisture after the wet etch release of the movable structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B81C1/00952—Treatments or methods for avoiding stiction during the manufacturing process not provided for in groups B81C1/00928 - B81C1/00944
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden einer Vielzahl von Gräben in einem Halbleiterkörper (S100), wodurch eine Vielzahl vorstehender Halbleiterbereiche zwischen benachbarten Gräben definiert wird, und danach ein Behandeln des Halbleiterkörpers mit einer Mischung aus Fluorwasserstoffsäure und Ethylenglykol (S110) und ein Inkontaktbringen von Seitenwänden der Vielzahl vorstehender Halbleiterbereiche mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Kraftfahrzeug- und Industrieelektronik verwendet werden, erfordern einen niedrigen Einschaltwiderstand (Ron × A), während ein hohes Spannungssperrvermögen sichergestellt wird. Beispielsweise sollte ein MOS-(”Metall-Oxid-Halbleiter”-)Leistungstransistor je nach Anwendungsanforderungen imstande sein, Drain-Source-Spannungen Vds von einigen zehn bis einige hundert oder tausend Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, welche bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V bis zu einige hundert Ampere betragen können.
  • Leistungsschaltvorrichtungen wurden entwickelt, um das gewünschte Spannungssperrvermögen im Aus-Zustand zu erzielen, während im gleichen Siliziumstück im Einschaltzustand ein niedriger Rdson erreicht wird.
  • Gemäß Konzepten kann ein Leistungstransistor durch einen ADZFET (”Feldeffekttransistor mit aktiver Driftzone”) realisiert werden. ADZFETs nutzen Kaskaden von Grundelementen, um einen beliebigen gewünschten Wert einer Durchbruchsspannung und einen beliebigen gewünschten Wert von Rdson zu erreichen, einfach durch Wählen der Anzahl von Elementen, welche miteinander parallel verbunden werden (Rdson), und von Elementen, welche miteinander seriell bzw. in Reihe verbunden werden (Durchbruchsspannung).
  • Ein Grundelement solch eines ADZFET ist eine vertikale FinFET-Vorrichtung, die eine Siliziumstruktur mit einem sehr hohen Aspektverhältnis nutzt. Es wurde festgestellt, dass Probleme eines Zusammenhaftens bzw. Sticking von Siliziumstrukturen mit einem sehr hohen Aspektverhältnis auftreten können.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen.
  • Gemäß Ausführungsformen wird die obige Aufgabe durch den beanspruchten Gegenstand gemäß den unabhängigen Ansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Ansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Vielzahl von Gräben in einem Halbleiterkörper, wodurch eine Vielzahl vorstehender Halbleiterbereiche zwischen benachbarten Gräben definiert wird. Das Verfahren umfasst ferner danach ein Behandeln des Halbleiterkörpers mit einer Mischung aus Flusssäure bzw. Fluorwasserstoffsäure und Ethylenglykol und ein Inkontaktbringen von Seitenwänden der Vielzahl vorstehender Halbleiterbereiche mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung durch das Verfahren wie oben definiert hergestellt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen der Erfindung zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsformen der Erfindung und viele der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A bis 1G veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • 2A bis 2F veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
  • 3 fasst ein Verfahren gemäß einer Ausführungsform zusammen.
  • 4 zeigt ein Beispiel einer Halbleitervorrichtung, welche unter Verwendung des beschriebenen Verfahrens hergestellt werden kann.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”vorne”, ”hinten” usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsformen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem durch die Patentansprüche definierten Umfang abzuweichen.
  • Die Beschreibung der Ausführungsformen ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsformen mit Elementen von verschiedenen Ausführungsformen kombiniert werden.
  • Wie hierin verwendet, sind die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • In dieser Beschreibung bedeuten die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt” nicht notwendigerweise, dass die Elemente direkt miteinander gekoppelt sein müssen – zwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein. Der Ausdruck „elektrisch verbunden” beabsichtigt die Beschreibung einer niederohmigen elektrischen Verbindung zwischen den elektrisch miteinander verbundenen Elementen.
  • Die Begriffe ”Wafer”, ”Substrat” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsformen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden. Der Ausdruck ”Halbleiterkörper” soll ein Halbleitersubstrat oder irgendeine andere, z. B. polykristalline oder amorphe, Halbleiterschicht über einem geeigneten Träger bedeuten.
  • Die Begriffe ”lateral” und ”horizontal”, wie diese in dieser Beschreibung verwendet werden, sollen eine Orientierung im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. Chips sein.
  • Der Begriff ”vertikal”, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden des besseren Verständnisses wegen die dotierten Bereiche häufig mit ”p” oder ”n”-dotiert bezeichnet. Wie sich offensichtlich versteht, ist diese Bezeichnung keineswegs beschränkend zu verstehen. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Auch können in allen Ausführungsformen die Dotierungstypen vertauscht sein.
  • Wie im Folgenden diskutiert wird, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Vielzahl von Gräben 150, 250 in einem Halbleiterkörper 100, 200, wodurch eine Vielzahl vorstehender Halbleiterbereiche 160, 260 zwischen benachbarten Gräben 150, 250 definiert wird.
  • 1A zeigt einen Halbleiterkörper 100 mit einer Vielzahl von Gräben 150. Die Querschnittsansicht zwischen C und D ist entlang einer ersten Richtung, z. B. der x-Richtung, gelegt. Die Gräben 150 können eine Längsachse aufweisen, die sich in einer zweiten Richtung, z. B. der y-Richtung, erstreckt. Die Halbleitervorrichtung kann ferner eine erste Vertiefung 170 mit einer in der ersten Richtung verlaufenden Längsachse z. B. in einer Ebene vor oder hinter der dargestellten Zeichnungsebene aufweisen. Die Querschnittsansicht zwischen A und B ist entlang der zweiten Richtung gelegt. Die Lagen der Querschnittsansichten können aus 1B entnommen werden, die ein Beispiel eines Layouts einer Halbleitervorrichtung zeigt. Vorstehende Bereiche 160 können zwischen benachbarten Gräben 150 definiert sein. Beispielsweise können die vorstehenden Bereiche 160 als Rippen bzw. Grate ausgeführt sein, z. B. wenn es keine in der ersten Richtung verlaufende Gräben gibt. Gemäß weiteren Ausführungsformen können die vorstehenden Bereiche 160 Säulen bilden, welche zwischen benachbarten, in der ersten Richtung verlaufenden Gräben angeordnet sind. 1A zeigt ferner eine zweite Vertiefung 180, welche das Array von Gräben 150 umgeben kann.
  • Zum Beispiel kann eine Tiefe der Gräben 150 (oder eine Höhe der vorstehenden Bereiche 160) mehr als 500 nm, z. B. mehr als 1000 nm, z. B. 1000 bis 2000 nm, betragen. Ferner kann eine Breite der vorstehenden Bereiche 160, wobei die Breite entlang der ersten Richtung gemessen wird, weniger als 100 nm, z. B. weniger als 70 nm, betragen. Die Breite kann zum Beispiel zwischen 20 und 80 nm, z. B. 30 bis 70 nm, liegen. Ein Aspektverhältnis, d. h. ein Verhältnis von Höhe zu Breite, kann beispielsweise mehr als 10, z. B. mehr als 20 und ferner mehr als 20 oder 30 betragen. Gewöhnlich können die Gräben 150 z. B. unter Verwendung einer strukturierten Hartmaske als Ätzmaske durch Ätzen gebildet werden. Allgemein können, wenn eine Halbleitervorrichtung hergestellt wird, mehr als 1000, z. B. mehr als 105, Gräben mit dazwischen angeordneten, vorstehenden Bereichen gebildet werden.
  • Wenn ein entsprechend bearbeiteter Wafer gehandhabt wird, können Probleme auftreten, dass benachbarte vorstehende Bereiche 160 zusammenhaften. Wenn beispielsweise der Wafer gehandhabt oder bewegt oder externen Kräften wie etwa einer elektrostatischen Aufladung ausgesetzt oder bearbeitet, z. B. unter Verwendung von Flüssigkeiten, z. B. geätzt, wird, können die vorstehenden Bereiche 160 zusammenhaften. Insbesondere können die Kapillarkräfte ein Zusammenhaften bzw. Sticking der vorstehenden Bereiche zur Folge haben, und es kann schwer sein, sie später zu trennen.
  • 1A zeigt ein Beispiel eines Werkstücks nach Definieren von Gräben 150 im Halbleiterkörper 100. Das Werkstück kann ferner eine erste Vertiefung 170 aufweisen, welche eine größere Tiefe und eine größere Breite als die Gräben 150 aufweisen kann. Die erste Vertiefung 170 kann sich in der ersten Richtung erstrecken. Das Werkstück umfasst ferner eine zweite Vertiefung 180, welche mit einem isolierenden Material 185 wie etwa Siliziumoxid gefüllt sein kann. Beispielsweise kann die zweite Vertiefung 180 das Array von Gräben 150 umgeben. Eine erste Hartmaskenschicht 130, welche Siliziumnitrid aufweisen kann, ist über der ersten Hauptoberfläche 110 des Halbleiterkörpers ausgebildet. Eine zweite Hartmaskenschicht 140, welche Siliziumoxid aufweisen kann, ist über der ersten Hartmaskenschicht 130 ausgebildet. Beispielsweise kann das Material der zweiten Hartmaskenschicht 140 unter Verwendung eines Nassätzprozesses entfernbar sein. Wie oben erwähnt wurde, können beim Anwenden eines Nassprozesses auf das Werkstück Probleme mit einem Zusammenhaften bzw. Sticking auftreten.
  • Gemäß einer Ausführungsform wird eine dünne Siliziumnitridschicht 190 über der Oberfläche des in 1A gezeigten Werkstücks ausgebildet. Beispielsweise kann die Siliziumnitridschicht 190 durch ein LPCVD-(”chemische Gasphasenabscheidung unter niedrigem Druck”-)Verfahren gebildet werden. Die Siliziumnitridschicht 190 kann zum Beispiel eine Dicke aufweisen, die geeignet ist, nur die Seitenwände der Gräben 150 zu bedecken. Detaillierter beschrieben, ist eine Dicke der Siliziumnitridschicht 190 geringer als die halbe Breite der Gräben 150. Wenn zum Beispiel die Gräben eine Breite von mehr als 100 nm und weniger als 200 nm, z. B. 110 nm, aufweisen, hat die Siliziumnitridschicht 190 eine Dicke von weniger als 50 nm, z. B. weniger als 40 nm, z. B. 20 bis 30 nm, zum Beispiel 20 bis 25 nm.
  • 1C zeigt ein Beispiel einer resultierenden Struktur. Wie dargestellt ist, ist die Siliziumnitridschicht 190 über dem Werkstück konform angeordnet. Detaillierter beschrieben, bedeckt die Siliziumnitridschicht 190 die Seitenwände, während die Form der Gräben 150 beibehalten wird. Danach wird ein anisotropes Ätzverfahren durchgeführt, z. B. ein Trockenätzverfahren, um die horizontalen Bereiche der Siliziumnitridschicht 190 zu entfernen.
  • 1D zeigt ein Beispiel einer resultierenden Struktur. Wie dargestellt ist, ist ein horizontaler Bereich der Siliziumnitridschicht 190 entfernt. Insbesondere ist die Siliziumnitridschicht 190 von einer Bodenseite der Gräben 190 entfernt, und die zweite Hartmaskenschicht 140 ist unbedeckt. Danach wird die zweite Hartmaskenschicht 140 entfernt. Wenn zum Beispiel die zweite Hartmaskenschicht Siliziumoxid aufweist, kann dies unter Verwendung von Fluorwasserstoffsäure bewerkstelligt werden.
  • 1E zeigt ein Beispiel einer resultierenden Struktur. Wie gezeigt ist, ist die zweite Hartmaskenschicht 140 von der Oberfläche des Werkstücks entfernt. Da die Füllung 185 innerhalb der zweiten Vertiefung 180 durch die erste Hartmaskenschicht 130 geschützt ist, wird das Siliziumoxid 185 in der zweiten Vertiefung 180 nicht geätzt. Aufgrund des Vorhandenseins der auf den Seitenwänden der Gräben 150 angeordneten Siliziumnitridschicht 190 wird ein Zusammenhaften bzw. Sticking der vorstehenden Bereiche 160 während eines Nassätzprozesses vermieden oder unterdrückt.
  • Danach wird das Werkstück mit einer Mischung aus Fluorwasserstoffsäure (HF) und Ethylenglykol behandelt. Insbesondere kann ein Verhältnis von HF zu Ethylenglykol mehr als 90:10, z. B. von 90:10 bis 99:1, z. B. 96:4, betragen. Indem man die Zeit und die Temperatur der Mischung geeignet einstellt, kann die Ätzrate zum Ätzen von Siliziumnitrid bestimmt werden. Die Zeit und die Temperatur werden so eingestellt, dass von einer resultierenden Oberfläche des Werkstücks hauptsächlich das Siliziumnitrid entfernt ist, während das Material des Siliziumkörpers im Wesentlichen erhalten bleibt.
  • 1F zeigt ein Beispiel einer resultierenden Struktur. Wie dargestellt ist, ist die Siliziumnitridschicht, insbesondere die erste Hartmaskenschicht 130, vom Werkstück vollständig entfernt. Aufgrund dieser Behandlung werden ferner Seitenwände 161 der vorstehenden Bereiche 160 mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol in Kontakt gebracht. Danach kann eine Oxidschicht 195 über der resultierenden Oberfläche ausgebildet werden. Beispielsweise kann die Siliziumoxidschicht 195 durch ein thermisches Oxidationsverfahren, ein CVD-(”chemische Gasphasenabscheidung”-)Verfahren, z. B. unter Verwendung von TEOS (”Tetraethylorthosilikat”) als Startmaterial, oder eine Kombination dieser Verfahren gebildet werden. 1G zeigt ein Beispiel einer resultierenden Struktur.
  • Nach Ausbilden der Siliziumoxidschicht 195 sind die vorstehenden Bereiche 160 vor einem Zusammenhaften geschützt. Insbesondere wurde festgestellt, dass aufgrund des Vorhandenseins der dünnen Siliziumoxidschicht 195, die Räume zwischen benachbarten Graten freigelegt lässt, um so einen Schlitz auszubilden, die Mischung aus Fluorwasserstoffsäure und Ethylenglykol verwendet werden kann, um die Siliziumnitridschicht 190 zu entfernen. Die Mischung aus Fluorwasserstoffsäure und Ethylenglykol passiviert ferner die Siliziumoberfläche und vermeidet das Auftreten einer van-der-Waals-Bindung zwischen benachbarten Graten. Als Folge kann ein Zusammenhaften vermieden oder unterdrückt werden.
  • 2A bis 2F veranschaulichen ein Verfahren gemäß einer weiteren Ausführungsform. Es ist anzumerken, dass grundsätzlich die gleichen Komponenten wie jene, die in 1A bis 1G veranschaulicht sind, in den 2A bis 2F dargestellt sind, wobei die Bezugsziffer um ”100” hochgezählt ist, soweit nicht anders angegeben.
  • 2A zeigt ein Werkstück zum Starten des Verfahrens gemäß der weiteren Ausführungsform. Insbesondere ist das Werkstück von 2A identisch mit dem Werkstück von 1A, so dass dessen Beschreibung der Einfachheit halber weggelassen wird.
  • Danach wird ein Lack- bzw. Resistmaterial 290 über einer Oberfläche des Werkstücks ausgebildet. Insbesondere füllt das Resistmaterial 290 jeden der Gräben 250 und die Vertiefung 270 vollständig.
  • Beispiele des Resistmaterials 290 umfassen gewöhnlich verwendete Fotoresistmaterialien, Kohlenstoff oder andere organische Verbindungen. 2B zeigt ein Beispiel einer resultierenden Struktur.
  • Danach wird ein Ätzschritt durchgeführt, um den oberen Bereich der Resistschicht 290 zu entfernen. Insbesondere wird die Resistschicht so entfernt, dass eine obere Oberfläche der Resistschicht 290 unterhalb einer ersten Hauptoberfläche 210 des Halbleiterkörpers 200 gelegen ist.
  • 2C zeigt ein Beispiel einer resultierenden Struktur. Danach wird die zweite Hartmaskenschicht 240, welche Siliziumoxid aufweisen kann, z. B. durch einen Trockenätzprozess oder einen Nassätzprozess, z. B. in Fluorwasserstoffsäure, entfernt. Dieser Ätzschritt ist in Bezug auf die Resistschicht 290 selektiv. Aufgrund des Vorhandenseins der Siliziumnitridschicht 230 ist das Siliziumoxid 285 in der zweiten Vertiefung 280 vor einem Ätzen geschützt. Ferner kann aufgrund des Vorhandenseins der Resistschicht 290 ein Zusammenhaften der vorstehenden Bereiche 260 während dieses Ätzschritts unterdrückt oder vermieden werden.
  • 2D zeigt ein Beispiel einer resultierenden Struktur. Danach wird der verbleibende Bereich der Resistschicht 290 entfernt. Beispielweise kann das Resistmaterial durch einen Veraschungsprozess zum Oxidieren der Komponenten der Resistschicht entfernt werden. 2E zeigt ein Beispiel einer resultierenden Struktur.
  • Danach wird die Hartmaskenschicht 230 aus Siliziumnitrid z. B. unter Verwendung einer Mischung aus Fluorwasserstoffsäure und Ethylenglykol, z. B. bei einem Verhältnis von HF:EG von mehr als 90:10, z. B. 96:4, entfernt.
  • Aufgrund dieses Ätzschrittes wird die Siliziumnitridschicht 230 von der Oberfläche des Werkstücks entfernt. Durch geeignetes Einstellen der Zeit und der Temperatur der Mischung kann die Ätzrate zum Ätzen von Siliziumnitrid bestimmt werden. Die Zeit und die Temperatur werden so eingestellt, dass hauptsächlich das Siliziumnitrid von der resultierenden Oberfläche des Werkstücks entfernt wird, während das Material des Siliziumkörpers im Wesentlichen bewahrt wird. Aufgrund dieser Bearbeitung werden Seitenwände 261 der Vielzahl vorstehender Halbleiterbereiche mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol in Kontakt gebracht.
  • Ein weiterer Schritt zum Ausbilden eines Siliziumoxids wird danach, z. B. durch Verwenden eines thermischen Oxidationsschritts oder eines Abscheidungsschritts, durchgeführt. Aufgrund dieses Schritts wird die Siliziumoxidschicht 295 gebildet. 2F zeigt ein Beispiel einer resultierenden Struktur. Es wurde beobachtet, dass aufgrund der Behandlung der Oberfläche der Gräben und Vertiefungen mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol, ein Zusammenhaften bzw. Sticking der Grate verhindert werden kann.
  • 3 fasst das Verfahren gemäß der Erfindung zusammen. Wie veranschaulicht ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Vielzahl von Gräben in einem Halbleiterkörper, wodurch eine Vielzahl vorstehender Halbleiterbereiche zwischen benachbarten Gräben definiert wird (S100), und danach ein Behandeln des Halbleiterkörpers mit einer Mischung aus Fluorwasserstoffsäure und Ethylenglykol (S110) und ein Inkontaktbringen von Seitenwänden der Vielzahl vorstehender Halbleiterbereiche mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol. Gemäß einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden einer Hartmaske (S120) vor Ausbilden der Vielzahl von Gräben, wobei Bereiche der Hartmaske durch Nassätzen entfernt werden. Gemäß einer Ausführungsform kann das Verfahren ferner ein Ausbilden einer Schutzschicht vor Durchführen des Nassätzschrittes umfassen. Wie mit Verweis auf 1A bis 1F beschrieben wurde, kann zum Beispiel die Schutzschicht eine Siliziumnitridschicht umfassen. Die Schutzschicht kann eine die Seitenwände der Gräben auskleidende Schicht sein.
  • Das hierin oben beschriebene Verfahren kann zum Herstellen einer beliebigen Art von Strukturen verwendet werden, in denen eine Vielzahl von Gräben in einer Oberfläche eines Halbleitersubstrats angeordnet ist und Graten zwischen benachbarten Gräben definiert sind. Die Mischung aus Fluorwasserstoffsäure und Ethylenglykol vermeidet das Auftreten eines Sticking.
  • 4 zeigt eine schematische perspektivische Ansicht einer Halbleitervorrichtung 1, welche unter Verwendung des beschriebenen Verfahrens hergestellt werden kann. Die Halbleitervorrichtung ist in einem Halbleitersubstrat 400 mit einer ersten Hauptoberfläche 410 ausgebildet. Die Halbleitervorrichtung 1 kann als ein Leistungstransistor mit einer Vielzahl von Transistorzellen 40 ausgeführt sein, die miteinander parallel verbunden sein können. Die Halbleitervorrichtung kann einen Teil eines ADZFET bilden.
  • Eine Vielzahl dünner Lamellen oder Grate 471, 475 ist in der ersten Hauptoberfläche 410 des Halbleitersubstrats strukturiert. Anders ausgedrückt, ist eine Vielzahl erster Gräben 412 in der ersten Hauptoberfläche 410 des Halbleitersubstrats 400 ausgebildet. Die ersten Gräben 412 verlaufen in der zweiten Richtung, z. B. der y-Richtung. Gemäß einer Ausführungsform können die ersten Gräben 412 durch Ätzen gebildet werden, wodurch die Lamellen oder Grate 471, 475 geschaffen werden. Gemäß weiteren Ausführungsformen können die Lamellen oder Grate 471, 475 durch epitaktisches Wachstum über einer temporären Oberfläche eines Halbleiterwerkstücks gebildet werden. Zum Beispiel können die Grate 471, 475 oder ein der ersten Hauptoberfläche der Grate 471, 475 benachbarter Bereich geeignet dotiert werden, um Sourcegebiete 401 und Draingebiete 405 zu bilden.
  • Die Grate können beispielsweise erste Grate 471 und zweite Grate 475 umfassen. Das Sourcegebiet 401 kann in den ersten Graten 471 angeordnet sein. Gemäß Ausführungsformen können die Draingebiete 405 bei einem oberen Bereich der zweiten Grate 475 der ersten Hauptoberfläche 410 benachbart ausgebildet sein. Driftzonen 460 können ferner unterhalb der Draingebiete 405 auf einer Seite entfernt von der ersten Hauptoberfläche 410 angeordnet sein.
  • Das Sourcegebiet und das Draingebiet 405 können mit Dotierstoffen des ersten Leitfähigkeitstyps, z. B. eines p-Leitfähigkeitstyps, dotiert sein. Die Driftzone kann mit Dotierstoffen des ersten Leitfähigkeitstyps bei einer geringeren Dotierungskonzentration als das Source- oder das Draingebiet dotiert sein. Eine Gateelektrode 410 kann in einem unteren Bereich der ersten Gräben 412 angeordnet sein. Beispielsweise kann eine Gate-Dielektrikumsschicht 411 zwischen der Gateelektrode 410 und dem benachbarten Halbleitermaterial 420 angeordnet sein. Die Gateelektrode 410 kann zum Beispiel hochdotiertes Polysilizium oder Metall aufweisen. Wie in 4 gezeigt ist, ist eine obere Oberfläche der Gateelektrode 410 unterhalb der ersten Hauptoberfläche 410 angeordnet. Die Gateelektrode 410 bildet eine sogenannte ”vergrabene” Gateelektrode. Ein unterer Substratbereich kann mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert sein, um ein Bodygebiet 420 zu definieren.
  • Gemäß einer alternativen Auslegung ist das Bodygebiet 420 Seitenwänden der Gateelektrode 410 benachbart angeordnet. Wenn der Transistor eingeschaltet wird, z. B. indem eine entsprechende Gatespannung an die Gateelektrode 410 angelegt wird, wird im Bodygebiet 420 der Gate-Dielektrikumsschicht 411 benachbart eine leitfähige Inversionsschicht 415 ausgebildet. Die leitfähige Inversionsschicht (leitfähiger Kanal) 415 wird an der Grenzfläche zwischen dem Bodygebiet 420 und der Gate-Dielektrikumsschicht 411 gebildet. Dementsprechend kann der Transistor vom Sourcegebiet 401 über den leitfähigen Kanal 415 zum Draingebiet 405 über die Driftzone 460 in einem leitfähigen Zustand sein. Wenn der Transistor ausgeschaltet wird, z. B. indem eine entsprechende Spannung oder keine Spannung an die Gateelektrode 410 angelegt wird, wird in dem Bodygebiet 420 keine leitfähige Inversionsschicht ausgebildet, und ein Stromfluss ist gesperrt. Aufgrund des Vorhandenseins der Driftzone 460 kann das Sperrvermögen des Transistors weiter verbessert werden.
  • Wie in 4 veranschaulicht ist, können einem ersten Grat 471, in dem das Sourcegebiet 401 ausgebildet ist, zwei zweite Grate 475 folgen, in denen Draingebiete 405 angeordnet sind. Dementsprechend können zwei benachbarte Transistorzellen 40 sich ein gemeinsames Sourcegebiet 401 teilen. Wie oben erläutert wurde, kann das Sourcegebiet geschaffen werden, indem das Halbleitermaterial des ersten Grats 471 geeignet dotiert wird. Gemäß weiteren Ausführungsformen können Sourcegebiete 401 durch ein Metallmaterial realisiert werden, das in die ersten Grate 471 strukturiert werden kann.
  • Die Sourcegebiete 401 mehrerer Transistorzellen 40 sind mit einem gemeinsamen Sourceanschluss 481 elektrisch verbunden. Ferner sind die Draingebiete 405 einer Vielzahl paralleler Transistorzellen 40 mit einem gemeinsamen Drainanschluss 482 elektrisch verbunden. Außerdem sind die Gateelektroden 410 einer Vielzahl paralleler Transistorzellen 40 mit einem gemeinsamen Gateanschluss 480 elektrisch verbunden.
  • Allgemein kann eine Breite d der Gategräben 412, gemessen entlang der ersten Richtung, z. B. der x-Richtung, annähernd 100 bis 300 nm, z. B. 130 bis 180 nm, betragen. Ferner kann eine Tiefe der Gategräben annähernd mehr als 800 nm, z. B. mehr als 1 μm, z. B. 1 bis 3 μm, beispielsweise 1,5 μm, betragen. Eine vertikale Länge der Driftzone kann annähernd 1000 nm bis 1500 nm betragen. Eine Gatelänge, d. h. eine Länge einer Grenzfläche zwischen dem Bodygebiet 420 und der Gate-Dielektrikumsschicht 411 in Kontakt mit der Gateelektrode 410, kann annähernd 250 bis 350 nm betragen. Eine Distanz zwischen einer oberen Oberfläche der Gateelektrode 410 und der ersten Hauptoberfläche 410 des Halbleitersubstrats 400 kann mehr als 700 nm und weniger als 3 μm, z. B. 1 bis 2,97 μm, betragen.
  • Das hierin oben beschriebene Verfahren kann zum Ausbilden der Gategräben 412 genutzt werden.
  • Gemäß einer weiteren Ausführungsform kann eine Halbleitervorrichtung, welche unter Verwendung des hierin oben beschriebenen Verfahrens hergestellt werden kann, eine mikroelektromechanische (”MEMS”) Vorrichtung wie etwa ein Sensor, ein Aktuator, ein Mikrofon sein. Gemäß weiteren Ausführungsformen kann die Halbleitervorrichtung eine nano-elektromechanische Vorrichtung sein.
  • Obgleich Ausführungsformen der Erfindung oben beschrieben wurden, ist es offensichtlich, dass weitere Ausführungsformen verwirklicht werden können. Beispielsweise können weitere Ausführungsformen eine beliebige Teilkombination von Merkmalen, die in den Ansprüchen zitiert sind, oder irgendeine Teilkombination von Elementen, die in den oben gegebenen Beispielen beschrieben wurden, aufweisen. Dementsprechend sollen dieser Geist und Umfang der beigefügten Ansprüche nicht auf die Beschreibung der hierin enthaltenen Ausführungsformen beschränkt sein.

Claims (18)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer Vielzahl von Gräben in einem Halbleiterkörper, wodurch eine Vielzahl vorstehender Halbleiterbereiche zwischen benachbarten Gräben definiert wird (S100); und danach, Behandeln des Halbleiterkörpers mit einer Mischung aus Fluorwasserstoffsäure und Ethylenglykol (S110) und Inkontaktbringen der Seitenwände der Vielzahl vorstehender Halbleiterbereiche mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol.
  2. Verfahren nach Anspruch 1, wobei ein Zusammensetzungsverhältnis der Mischung aus Fluorwasserstoffsäure und Ethylenglykol mehr als 90:10 beträgt.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend ein Ausbilden einer Hartmaske (S120) vor einem Ausbilden der Vielzahl von Gräben, wobei Bereiche der Hartmaske durch Nassätzen entfernt werden.
  4. Verfahren nach Anspruch 3, ferner umfassend ein Ausbilden einer Schutzschicht vor Durchführen des Nassätzschritts.
  5. Verfahren nach Anspruch 4, wobei die Schutzschicht eine die Seitenwände der Gräben auskleidende Schicht ist.
  6. Verfahren nach Anspruch 4 oder 5, wobei die Schutzschicht Siliziumnitrid umfasst.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei die Schutzschicht entfernt wird, indem der Halbleiterkörper mit der Mischung aus Fluorwasserstoffsäure und Ethylenglykol behandelt wird.
  8. Verfahren nach Anspruch 4, wobei die Schutzschicht eine die Gräben füllende Füllung ist.
  9. Verfahren nach Anspruch 8, wobei die Schutzschicht ein Resistmaterial umfasst.
  10. Verfahren nach Anspruch 8, wobei die Schutzschicht ein organisches Material umfasst.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Ausbilden einer Siliziumoxidschicht nach einem Behandeln des Halbleiterkörpers mit der Mischung.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben eine Tiefe von mehr als 1 μm aufweisen.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Breite der vorstehenden Bereiche geringer als 500 nm ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Aspektverhältnis von Höhe zu Breite der vorstehenden Bereiche mehr als 20 beträgt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Vielzahl von Gräben mehr als 1000 Gräben umfasst.
  16. Verfahren nach Anspruch 1 oder 2, ferner umfassend ein Ausbilden einer Hartmaske, bevor die Vielzahl von Gräben gebildet wird, wobei ein Bereich der Hartmaske entfernt wird, indem der Halbleiterkörper mit einer Mischung aus Fluorwasserstoffsäure und Ethylenglykol behandelt wird.
  17. Halbleitervorrichtung (1), hergestellt durch das Verfahren nach einem der vorhergehenden Ansprüche.
  18. Halbleitervorrichtung (1) nach Anspruch 17, wobei sie aus der Gruppe eines Leistungstransistors, eines mikromechanischen Systems, eines nanomechanischen Systems, eines Sensors und eines Aktuators ausgewählt wird.
DE102016115008.8A 2016-08-12 2016-08-12 Verfahren zum herstellen einer halbleitervorrichtung Withdrawn DE102016115008A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016115008.8A DE102016115008A1 (de) 2016-08-12 2016-08-12 Verfahren zum herstellen einer halbleitervorrichtung
US15/671,228 US20180047582A1 (en) 2016-08-12 2017-08-08 Semiconductor Device and Method of Manufacturing the Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115008.8A DE102016115008A1 (de) 2016-08-12 2016-08-12 Verfahren zum herstellen einer halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102016115008A1 true DE102016115008A1 (de) 2018-02-15

Family

ID=61018670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115008.8A Withdrawn DE102016115008A1 (de) 2016-08-12 2016-08-12 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (2)

Country Link
US (1) US20180047582A1 (de)
DE (1) DE102016115008A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322500B2 (en) * 2020-07-28 2022-05-03 HeFeChip Corporation Limited Stacked capacitor with horizontal and vertical fin structures and method for making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
US20050101093A1 (en) * 2003-11-12 2005-05-12 Ya-Lun Cheng Method for preventing to form a spacer undercut in seg pre-clean process
US20080277694A1 (en) * 2007-05-09 2008-11-13 Zia Hossain Semiconductor component and method of manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
US20050101093A1 (en) * 2003-11-12 2005-05-12 Ya-Lun Cheng Method for preventing to form a spacer undercut in seg pre-clean process
US20080277694A1 (en) * 2007-05-09 2008-11-13 Zia Hossain Semiconductor component and method of manufacture

Also Published As

Publication number Publication date
US20180047582A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE102015106683A1 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode
DE102014119608A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabener Kanal/Bodyzone und Halbleitervorrichtung
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102016115008A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102014117558A1 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R002 Refusal decision in examination/registration proceedings