DE102015106683A1 - Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung Download PDF

Info

Publication number
DE102015106683A1
DE102015106683A1 DE102015106683.1A DE102015106683A DE102015106683A1 DE 102015106683 A1 DE102015106683 A1 DE 102015106683A1 DE 102015106683 A DE102015106683 A DE 102015106683A DE 102015106683 A1 DE102015106683 A1 DE 102015106683A1
Authority
DE
Germany
Prior art keywords
contact
source
region
semiconductor device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015106683.1A
Other languages
English (en)
Other versions
DE102015106683B4 (de
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015106683.1A priority Critical patent/DE102015106683B4/de
Priority to US15/139,758 priority patent/US9608070B2/en
Priority to KR1020160052401A priority patent/KR101844817B1/ko
Priority to CN201610275889.3A priority patent/CN106098774B/zh
Publication of DE102015106683A1 publication Critical patent/DE102015106683A1/de
Priority to US15/437,932 priority patent/US9917163B2/en
Application granted granted Critical
Publication of DE102015106683B4 publication Critical patent/DE102015106683B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung (1) umfasst einen Feldeffekttransistor (200) in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat. Der Feldeffekttransistor (200) umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Bodybereich (220) und eine Gateelektrode (210) an dem Bodybereich (220). Die Gateelektrode (210) ist gestaltet, um eine Leitfähigkeit eines in dem Bodybereich (220) gebildeten Kanals zu steuern, und die Gateelektrode (210) ist in Gatetrenches (212) angeordnet. Der Bodybereich (220) ist längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) vorgesehen, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Bodybereich (220) hat eine Gestalt eines Grates, der sich längs der ersten Richtung erstreckt, wobei der Bodybereich benachbart zu dem Sourcebereich (201) und dem Drainbereich (205) ist. Die Halbleitervorrichtung (1) umfasst weiterhin einen Sourcekontakt (202) und einen Bodykontakt (225), wobei der Sourcekontakt (202) elektrisch mit einem Sourceanschluss (271) verbunden ist und der Bodykontakt (225) elektrisch mit dem Sourcekontakt (202) und dem Bodybereich (220) verbunden ist.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in Automobil- und Industrie-Elektroniken verwendet sind, erfordern einen niedrigen Einschaltwiderstand (Ron A), während eine hohe Spannungssperrfähigkeit gesichert ist. Beispielsweise sollte ein MOS-(”Metall-Oxid-Halbleiter”-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausenden von Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, die bis zu einigen hundert Amperes bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können. Niederspannungs-Leistungstransistoren werden in einer Drain-Source-Spannungsspanne Vds unterhalb 10 Volt angewandt.
  • Laterale Leistungsvorrichtungen, in denen ein Stromfluss hauptsächlich parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrates stattfindet, sind nützlich für integrierte Schaltungen, in welche weitere Komponenten, wie Schalter, Brücken und Steuerschaltungen, integriert sind. Im Allgemeinen wird nach Transistoren gesucht, die als ein niederresistiver Niederspannungs-Leistungsschalter verwendet und die mit einer Treiber- bzw. Ansteuerschaltung integriert werden können.
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte Halbleitervorrichtung vorzusehen, die den oben angegebenen Forderungen genügt. Weiterhin ist es eine Aufgabe, ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung vorzusehen.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den Anmeldungsgegensand gemäß den unabhängigen Patentansprüchen gelöst. Ausführungsbeispiele sind in den abhängigen Patentansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung ein Array bzw. eine Anordnung von Feldeffekttransistoren in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Das Array von Feldeffekttransistoren umfasst einen Sourcekontakttrench bzw. -graben und einen Drainkontakttrench bzw. -graben, die jeweils in einer zweiten Richtung parallel zu der ersten Hauptoberfläche verlaufen, ein leitendes Material in dem Sourcekontakttrench, das einen Sourcekontakt bildet, und ein leitendes Material in dem Drainkontakttrench, das einen Drainkontakt bildet, wobei der Sourcekontakttrench und der Drainkontakttrench in der ersten Hauptoberfläche gebildet sind. Das Array von Feldeffekttransistoren umfasst weiterhin Gateelektrodenstrukturen und Bodybereiche, die sich zwischen dem Sourcekontakttrench und dem Drainkontakttrench erstrecken. Die Gateelektrodenstrukturen und die Bodybereiche sind in einer abwechselnden Weise längs der zweiten Richtung angeordnet. Das Array von Feldeffekttransistoren umfasst weiterhin einen Sourcebereich, der elektrisch mit dem leitenden Material in dem Sourcekontakttrench verbunden und benachbart zu den Bodybereichen ist, und einem Drainbereich, ist, der elektrisch mit dem leitenden Material in dem Drainkontakttrench verbunden und benachbart zu den Bodybereichen ist. Das Array eines Feldeffekttransistors umfasst weiterhin einen Bodykontakt benachbart zu dem Sourcekontakttrench und elektrisch verbunden mit dem leitenden Material in dem Sourcekontakttrench.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat, ein Bilden eines Sourcebereiches, ein Bilden eines Drainbereiches, ein Bilden eines Bodybereiches und ein Bilden einer Gateelektrode bei dem Bodybereich. Die Gateelektrode ist gestaltet, um eine Leitfähigkeit eines in dem Bodybereich gebildeten Kanals zu steuern, und die Gateelektrode ist in Gatetrenches bzw. -gräben gebildet. Der Bodybereich ist gebildet, um längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet zu sein, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Bodybereich hat eine Gestalt eines ersten Grates bzw. Firsts, der sich längs der ersten Richtung erstreckt, wobei der Bodybereich benachbart zu dem Sourcebereich und dem Drainbereich ist. Das Verfahren umfasst weiterhin ein Bilden eines Sourcekontaktes und eines Bodykontaktes, wobei der Sourcekontakt elektrisch mit einem Sourceanschluss verbunden ist. Der Bodykontakt ist gebildet, um elektrisch mit dem Sourcekontakt und dem Bodybereich verbunden zu sein.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Feldeffekttransistor in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Der Feldeffekttransistor umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Bodybereich (220) und eine Gateelektrode (210) bei dem Bodybereich (220). Die Gateelektrode ist gestaltet, um eine Leitfähigkeit eines in dem Bodybereich gebildeten Kanals zu steuern. Die Gateelektrode ist in Gatetrenches vorgesehen. Der Bodybereich ist längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Bodybereich hat eine Gestalt eines Grates, der sich in der ersten Richtung erstreckt, wobei der Bodybereich benachbart zu dem Sourcebereich und dem Drainbereich ist. Die Halbleitervorrichtung umfasst weiterhin einen Sourcekontakt und einen Bodykontakt. Der Sourcekontakt ist elektrisch mit dem Sourceanschluss verbunden, und der Bodykontakt ist in Kontakt mit dem Sourcekontakt und ist elektrisch mit dem Bodybereich verbunden.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A zeigt eine vertikale Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B zeigt eine horizontale Schnittdarstellung einer Halbleitervorrichtung gemäß dem Ausführungsbeispiel.
  • 1C zeigt eine weitere vertikale Schnittdarstellung des Ausführungsbeispiels.
  • 2A bis 2C zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3A bis 8B veranschaulichen Schnittdarstellungen eines Halbleitersubstrats, wenn eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel hergestellt wird.
  • 9A bis 11B veranschaulichen Schnittdarstellungen eines Halbleitersubstrats, wenn eine Modifikation bzw. Abwandlung des Verfahrens zum Herstellen einer Halbleitervorrichtung durchgeführt wird.
  • 12 fasst Verfahren gemäß Ausführungsbeispielen zusammen.
  • 13 zeigt ein Ersatzschaltungsdiagramm einer integrierten Schaltung einschließlich der Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. In diesem Zusammenhang wird eine Richtungsterminologie wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”Vorne”, ”Hinten” usw. unter Bezugnahme auf die Orientierung bzw. Ausrichtung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Veranschaulichung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der Ausführungsbeispiele, die im Folgenden beschrieben sind, mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe ”Wafer”, ”Substrat” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Substrat sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen kann Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die Begriffe ”lateral” und ”horizontal”, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die hier verwendeten Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein von festgestellten Elementen oder Merkmalen anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular einschließen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind oft die dotierten Teile als ”p”- oder ”n”-dotiert angegeben. Wie klar zu verstehen ist, soll diese Bezeichnung keinesfalls begrenzend gemeint sein. Der Dotierungstyp kann beliebig sein, solange die beschrieben Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt sein.
  • Die vorliegende Beschreibung bezieht sich auf einen ”ersten” und einen ”zweiten” Leitfähigkeitstyp von Dotierstoffen, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche Feldeffekttransistoren mit isoliertem Gate (IGFETs), wie beispielsweise Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert. Wie klar zu verstehen ist, können im Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt sein. Wenn ein spezifischer Strompfad unter Verwendung einer Richtungssprache beschrieben ist, soll diese Beschreibung lediglich so verstanden werden, dass sie den Pfad und nicht die Polarität des Stromflusses anzeigt, d. h., ob der Strom von Source nach Drain oder umgekehrt fließt. Die Figuren können polaritätsempfindliche Komponenten, beispielsweise Dioden, umfassen. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten lediglich als ein Beispiel gegeben und kann umgekehrt werden, um die beschriebene Funktionalität zu erzielen, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die in dieser Beschreibung verwendeten Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorhanden sein. Der Begriff ”elektrisch verbunden” soll eine niederohmige elektrische Verbindung zwischen den Elementen beschreiben, die elektrisch miteinander verbunden sind.
  • 1A zeigt eine vertikale Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 1 umfasst einen Feldeffekttransistor 200, der in einem Halbleitersubstrat 100 gebildet ist, das eine erste Hauptoberfläche 110 hat. Der Feldeffekttransistor umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Bodybereich 220 und eine Gateelektrode 210 bei dem Bodybereich 220. Die Gateelektrode 210 ist gestaltet, um eine Leitfähigkeit eines in dem Bodybereich 220 gebildeten Kanals zu steuern. Die Gateelektrode 210 ist in Gatetrenches 212 angeordnet. Die Position der Gatetrenches 212 ist durch Strichlinien in der Schnittdarstellung von 1A angezeigt. Die Trenches 212 sind vor und hinter der Zeichenebene angeordnet. Der Bodybereich 220 ist längs einer ersten Richtung, beispielsweise der x-Richtung, zwischen dem Sourcebereich 201 und dem Drainbereich 205 vorgesehen. Die erste Richtung ist parallel zu der ersten Hauptoberfläche 110.
  • Wie in mehr Einzelheiten anhand von 1C erläutert werden wird, hat der Bodybereich 220 eine Gestalt eines Grates, der sich längs der ersten Richtung erstreckt. Der Bodybereich 220 ist benachbart zu dem Sourcebereich 201 und dem Drainbereich 205. Der Bodybereich 220 kontaktiert den Sourcebereich 201 und kontaktiert den Drainbereich 205. Beispielsweise kann eine Driftzone von der Halbleitervorrichtung abwesend sein bzw. fehlen. Insbesondere braucht eine Driftzone nicht zwischen dem Bodybereich und dem Drainbereich 205 vorgesehen zu sein. Die Halbleitervorrichtung 1 umfasst weiterhin einen Sourcekontakt 202 und einen Bodykontakt 225. Der Sourcekontakt 202 ist elektrisch mit dem Sourcebereich 201 verbunden. Der Bodykontakt 225 kann in dem Halbleitersubstrat 100 benachbart zu dem Sourcekontakt 202 angeordnet sein. Der Bodykontakt 225 ist elektrisch mit dem Sourcekontakt 202 und dem Bodybereich 220 verbunden.
  • Der Bodybereich 220 kann von dem ersten Leitfähigkeitstyp, beispielsweise einem p-Typ, sein. Der Sourcebereich 201 und der Drainbereich 205 können von dem zweiten Leitfähigkeitstyp, beispielsweise einem n-Typ, sein.
  • Das Halbleitersubstrat 100 kann eine erste (Boden-)Schicht 130 des ersten Leitfähigkeitstyps und eine epitaktisch gewachsene zweite Schicht 140 des zweiten Leitfähigkeitstyps, die über der ersten Schicht 130 gebildet ist, aufweisen. Eine weitere vergrabene Schicht 135 des zweiten Leitfähigkeitstyps kann zwischen der ersten Schicht 130 des ersten Leitfähigkeitstyps und der zweiten Schicht 140 des zweiten Leitfähigkeitstyps angeordnet sein. Die vergrabene Schicht 135 kann mit einer höheren Dotierungskonzentration als die zweite Schicht 140 des zweiten Leitfähigkeitstyps dotiert sein.
  • Die Komponenten des Feldeffekttransistors 200 können in einer Wanne des ersten Leitfähigkeitstyps, beispielsweise eines p-Typs, gebildet sein. Der erste Wannenbereich 150 kann in der zweiten Halbleiterschicht 140 des zweiten Leitfähigkeitstyps gebildet sein.
  • Die zweite Schicht 140 des zweiten Leitfähigkeitstyps kann über einen Substratkontakt 292 kontaktiert sein. Ein dotierter Teil 291 des zweiten Leitfähigkeitstyps kann zwischen dem Substratkontakt 292 und der zweiten Schicht 140 des zweiten Leitfähigkeitstyps angeordnet sein. Der Substratkontakt 292 kann elektrisch mit einem Kontaktanschluss 293 gekoppelt sein.
  • Wie in 1A veranschaulicht ist, kann ein pn-Übergang zwischen der zweiten Schicht 140 und dem Wannenbereich 150 benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet sein. Dieser Teil kann durch einen isolierenden Schichtteil 281 bedeckt sein. Eine Feldplatte 280 kann benachbart zu der isolierenden Schicht 281 angeordnet sein. Dadurch können elektrische Felder in der Nähe des pn-Überganges in geeigneter Weise geformt werden. Insbesondere können Komponenten über der Substratoberfläche gegenüber elektrischen Feldern geschützt werden, die durch den pn-Übergang verursacht sind. Darüber hinaus wird der pn-Übergang gegenüber elektrischen Feldern geschützt, die durch Komponenten verursacht sind, die über der Substratoberfläche angeordnet sind, wie beispielsweise Metallisierungsschichten. Insbesondere kann eine Durchbruchspannung aufgrund des Vorhandenseins der Feldplatte 280 verschoben werden.
  • 1B zeigt eine horizontale Schnittdarstellung der in 1A veranschaulichten Halbleitervorrichtung 1. Die horizontale Schnittdarstellung ist so geführt, dass sie die Gatetrenches 212, den Sourcekontakt 202, den Drainkontakt 206 und den Kontaktstöpsel 292 schneidet. Wie gezeigt ist, können der Sourcekontakt 202, der Drainkontakt 206 und der Substratkontakt 292 in jeweiligen Trenches bzw. Gräben gebildet sein, die sich längs der zweiten Richtung (beispielsweise der y-Richtung) erstrecken können, die senkrecht zu der ersten Richtung ist. Der Sourcebereich 201 ist benachbart zu einer Seitenwand eines Kontakttrenches 321 gebildet, in welchem der Sourcekontakt 202 angeordnet ist. Weiterhin kann der Drainbereich 205 benachbart zu der Seitenwand und einer Bodenseite des Kontakttrenches 322 vorgesehen sein, in welchem der Drainkontakt 206 angeordnet ist. Der Substratkontakt 292 ist weiterhin in einem Kontakttrench bzw. -graben 323 gebildet. Seitenwände und die Bodenseite des Kontakttrenches 323 können dotiert sein, um den dotierten Teil 291 zu bilden.
  • 1C zeigt eine Schnittdarstellung der Halbleitervorrichtung 1 zwischen II und II', wie dies auch in 1B veranschaulicht ist. Die Schnittdarstellung von 1C ist so geführt, dass sie eine Vielzahl von Gatetrenches 212 schneidet. Wie veranschaulicht ist, ist das Halbleitermaterial des ersten Leitfähigkeitstyps durch benachbarte Trenches 212 strukturiert bzw. gemustert. Aufgrund des Strukturierens können getrennte Lamellen des Halbleitermaterials, die die einzelnen Grate bilden, gebildet werden. Die Grate umfassen eine obere Oberseite 220a und Seitenwände 220b. Eine Gatedielektrikumschicht 211 ist benachbart zu den Seitenwänden 220b und der oberen Oberseite 220a von jedem der Grate vorgesehen. Weiterhin ist ein leitendes Material in die Trenches zwischen benachbarten Graten gefüllt, um die Gateelektrode 210 zu bilden. Wie erläutert wurde, hat der Bodybereich 220 die Gestalt eines Grates, der sich in der ersten Richtung erstreckt, oder einer Finne bzw. einer Rippe. Das heißt, der Bodybereich 220 ist in einem Grat durch benachbarte Trenches strukturiert, die sich in der ersten Richtung erstrecken. Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu zwei Seitenwänden des Grates angeordnet sein. Darüber hinaus brauchen die obere Oberseite 220a und die Seitenwände 220b des Grates nicht als vollständig gerade Linien ausgeführt zu sein. Beispielsweise können die Schnittpunkte bzw. Schnittstellen zwischen der oberen Oberseite 220a und den Seitenwänden 220b als gerundete Ecken ausgestaltet sein. In ähnlicher Weise können die Bodenteile der Gatetrenches 212 gerundete Ecken zu den Seitenwänden 220b der Grate bilden.
  • Gemäß einem Ausführungsbeispiel beträgt die Breite d1 des Grates d1 > 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Kanalbereich 220 gebildet ist. Im Allgemeinen wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der Verarmungszone bestimmt werden zu:
    Figure DE102015106683A1_0002
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9·ε0 für Silizium) bedeutet, k die Boltzmann-Konstante (1,38066·10–23 J/K) bedeutet, T die Temperatur ist, beispielsweise 293 K, ln den natürlichen Logarithmus bezeichnet, NA die Fremdstoffkonzentration des Halbleiterkörpers angibt, ni die intrinsische Trägerkonzentration ist (1,45·1010 für Silizium bei 27°C) und q die Elementarladung (1,6·10–19 C) ist.
  • Insbesondere können die Kanalbereiche 215, die an entgegengesetzten Seitenwänden 220b eines Grates gebildet sind, nicht miteinander verschmelzen bzw. sich vermengen, so dass der Bodybereich 220 mit dem Bodykontaktbereich 225 längs der gesamten Länge des Bodybereiches 220 verbunden werden kann. Beispielsweise kann die Breite der Trenches ungefähr 20 bis 1000 nm, beispielsweise mehr als 200 nm, längs der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 betragen. Weiterhin kann der Abstand zwischen benachbarten Trenches, der der Breite d1 der Grate entspricht, größer als 100 nm sein, beispielsweise mehr als 130 nm, beispielsweise sogar mehr als 200, 300, 400 oder 500 nm, betragen. Gemäß einem weiteren Ausführungsbeispiel ist die Breite d1 des Grates gegeben durch d1 < 2 × ld, wobei ld die Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Kanalbereich 220 gebildet ist. In diesem Fall können die Kanalbereiche, die in den Graten an entgegengesetzten Seitenwänden 220b des Grates gebildet sind, physikalisch einander berühren, wenn beispielsweise eine Spannung entsprechend der Schwellenspannung an den Gateanschluss gelegt ist. Gemäß dem Ausführungsbeispiel kann der Bodybereich 220 vollständig verarmen, wenn die Gateelektrode auf ein geeignetes Potential gesetzt ist. Ein derartiger Transistor wird auch als ein ”vollständig verarmter” Transistor bezeichnet. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Vorrichtungseigenschaften resultiert. Gemäß diesem Ausführungsbeispiel kann die Breite der Grate ungefähr bzw. angenähert 20 bis 130 nm, beispielsweise 40 bis 120 nm, längs der zweiten Richtung und parallel zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 betragen.
  • Wenn der Transistor eingeschaltet wird, beispielsweise durch Anlegen einer geeigneten Spannung an die Gateelektrode 210, wird eine leitende Inversionsschicht 215 (leitender Kanal) an der Grenze zwischen dem Bodybereich 220 und dem Gatedielektrikum 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205. Im Falle eines Ausschaltens wird keine leitende Inversionsschicht gebildet, und der Transistor ist in einem nichtleitenden Zustand.
  • Der Transistor kann beispielsweise eine Sperrspannung in einer Spanne von 0,3 bis 10 V, beispielsweise 1,4 V bis angenähert 4 V in einem Aus-Zustand zwischen Sourcebereich 201 und Drainbereich 205 aushalten. Ströme, die in einem Ein-Zustand fließen, können bis zu ungefähr 1,5 Amperes oder mehr sein. Aufgrund der speziellen Konfiguration des Bodybereiches, der die Gestalt eines Grates hat, kann eine höhere effektive Kanalbreite bei einem reduzierten Vorrichtungsgebiet bzw. einer reduzierten Vorrichtungsfläche erzielt werden. Weiterhin können Leckströme reduziert werden, da Kurzkanaleffekte besser unterdrückt werden können. Als ein Ergebnis kann die effektive Breite bzw. Weite des Transistors stark gesteigert werden, ohne die laterale Ausdehnung des Transistors zu erhöhen.
  • Gemäß einem Ausführungsbeispiel kann sich der Sourcebereich 201 bis wenigstens 0,5× die Tiefe der Gatetrenches 212 erstrecken. Als ein Ergebnis kann der Bodybereich 220 mit dem Sourcebereich 201 über eine große Ausdehnungs- bzw. Erstreckungstiefe verbunden sein. Dadurch kann die effektive Kanalbreite bzw. -weite weiter gesteigert werden. Aufgrund des Vorhandenseins der Bodykontaktteile 225 kann ein niederohmiger Kontakt des Bodybereiches 220 mit dem Sourceanschluss 271 über die Sourcekontakte 202 hergestellt werden, und ein parasitärer Bipolartransistor kann zerstört oder unterdrückt werden.
  • Aufgrund der spezifischen Konfiguration, gemäß welcher die Halbleitervorrichtung in einem Wannenbereich 150 des ersten Leitfähigkeitstyps, beispielsweise einer p-Typ-Wanne, die in der zweiten Schicht 140 des zweiten Leitfähigkeitstyps gebildet ist, ausgestaltet ist, kann ein Fließen von Leckströmen zu dem Substrat verhindert werden. Aufgrund des Vorhandenseins der vergrabenen Schicht 135 kann eine höhere Robustheit bezüglich der ersten (p-dotierten) Schicht 130 erzielt werden. Wenn beispielsweise Löcher von dem Substrat injiziert werden, schützt die vergrabene Schicht 135 die Halbleitervorrichtung gegenüber der Injektion von Löchern.
  • Gemäß einer verschiedenen Interpretation kann die in 1A bis 1C veranschaulichte Halbleitervorrichtung als eine Halbleitervorrichtung verstanden werden, die einen Feldeffekttransistor 200 umfasst, der in einem Halbleitersubstrat 100 ausgebildet ist, das eine erste Hauptoberfläche 110 hat. Der Feldeffekttransistor 200 umfasst einen Sourcekontakttrench 321 und einen Drainkontakttrench 322, deren jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche verläuft. Ein leitendes Material ist in dem Sourcekontakttrench 321 und in dem Drainkontakttrench 322 gebildet, deren jeder in der ersten Hauptoberfläche ausgestaltet ist. Der Feldeffekttransistor 200 umfasst weiterhin Gateelektrodenstrukturen 210 und Bodybereiche 220, die sich zwischen dem Sourcekontakttrench 321 und dem Drainkontakttrench 322 erstrecken. Die Gateelektrodenstrukturen 210 und die Bodybereiche 220 sind in einer abwechselnden Weise längs der zweiten Richtung, beispielsweise der y-Richtung, angeordnet. Der Feldeffekttransistor 200 umfasst weiterhin einen Sourcebereich 201, der elektrisch mit dem Sourcekontakt 202 in dem Sourcekontakttrench 321 verbunden und benachbart zu dem Bodybereich 220 ist. Der Feldeffekttransistor 200 umfasst weiterhin Drainbereiche 205, die elektrisch mit dem Drainkontakt 206 in dem Drainkontakttrench 322 verbunden und benachbart zu den Bodybereichen 220 sind. Der Feldeffekttransistor umfasst weiterhin einen Bodykontakt 225 benachbart zu dem Sourcekontaktgraben und elektrisch verbunden mit dem Sourcekontakt 202 in dem Sourcekontakttrench 321.
  • Die 2A und 2B zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel. Zusätzlich zu den Komponenten des in 1A bis 1C veranschaulichten Feldeffekttransistors umfasst der Feldeffekttransistor 200 der in 2A gezeigten Halbleitervorrichtung 1 weiterhin einen Sourceverbindungsteil 201b, der in Kontakt mit dem Bodybereich 220 angeordnet ist und weiterhin in Kontakt mit dem Sourcebereich 201 ist. Darüber hinaus kann der Feldeffekttransistor einen Drainverbindungsteil in Kontakt mit dem Bodybereich 220 aufweisen. Der Drainverbindungsteil ist weiterhin in Kontakt mit dem Drainbereich 205. Wie weiter in 2A veranschaulicht ist, kann der Drainkontakt 206 direkt den Wannenbereich 150 kontaktieren, während der Drainbereich 205 von einer Bodenseite des Drainkontakts 206 abwesend sein bzw. fehlen kann.
  • 2B zeigt eine horizontale Schnittdarstellung der Halbleitervorrichtung. Wie veranschaulicht ist, sind die Sourceverbindungsteile 201b benachbart zu den Gatetrenches 212 angeordnet, und Sourceverbindungsteile 201b, die benachbarten Trenches zugeordnet sind, sind isoliert voneinander. In ähnlicher Weise sind die Drainverbindungsteile benachbart zu einer Seitenwand der Gatetrenches 212 angeordnet. Weiterhin sind Drainverbindungsteile 205b, die verschiedenen Trenches zugeordnet sind, getrennt voneinander.
  • 2C zeigt eine Schnittdarstellung, die zwischen IV und IV' geführt ist, wie dies auch in 2B veranschaulicht ist. Das heißt, die Schnittdarstellung von 2C ist so geführt, dass sie die Gatetrenches 212 schneidet. Wie dargestellt ist, ist der Sourceverbindungsteil 201b zwischen dem Gatetrench 212 und dem Sourcebereich 201 angeordnet, und der Drainverbindungsteil 205b ist zwischen dem Gatetrench 212 und dem Drainbereich 205 vorgesehen.
  • Im Folgenden wird ein Beispiel eines Verfahrens zum Herstellen der Halbleitervorrichtung des Ausführungsbeispiels der 2A bis 2C veranschaulicht. Insbesondere wird ein Verfahren veranschaulicht, gemäß welchem der Sourceverbindungsteil 201b und der Drainverbindungsteil 205b in einer selbstausgerichteten bzw. selbstjustierten Weise bezüglich des Gatetrenches 212 gebildet werden. Aufgrund der Selbstausrichtung bzw. Selbstjustierung können Überlagerungsvariationen des Source- oder Drainkontakttrenches 321, 322 mit dem Gatetrench 212 kompensiert werden. Insbesondere kann auf der einen Seite ein Kurzschluss zwischen dem Sourcebereich 201 und der Gateelektrode 210 oder dem Drainbereich 205 und der Gateelektrode 210 vermieden werden. Gleichzeitig ist ein Dotierungsprofil an dem Source/Body-Übergang oder dem Body/Drain-Übergang verbessert. Als ein Ergebnis kann ein Kontaktwiderstand zwischen dem Metall des Sourcekontaktes 202 oder des Drainkontaktes 206 und dem Bodybereich 220 vermindert werden.
  • Ausgangspunkt zum Bilden einer Halbleitervorrichtung kann ein Halbleitersubstrat 100 sein, das eine erste Schicht 130 des ersten Leitfähigkeitstyps, eine zweite Schicht 140 des zweiten Leitfähigkeitstyps und eine vergrabene Schicht 135 des zweiten Leitfähigkeitstyps, die mit einer höheren Dotierungskonzentration als die zweite Schicht 140 dotiert und zwischen der ersten Schicht 130 und der zweiten Schicht 140 angeordnet ist, aufweist. Beispielsweise kann die vergrabene dotierte Schicht 135 durch einen Implantationsschritt und Eintreiben der Dotierstoffe gebildet sein. Die zweite Schicht 140 des zweiten Leitfähigkeitstyps kann durch epitaktisches Aufwachsen von Halbleitermaterial über der vergrabenen Schicht 135 gebildet sein. Ein Wannenbereich 150, der mit dem ersten Leitfähigkeitstyp dotiert ist, ist in der zweiten Schicht des zweiten Leitfähigkeitstyps definiert. Der Wannenbereich 150 kann durch einen maskierten Implantationsprozess gebildet sein. Wie sofort zu verstehen ist, kann irgendein beliebiger Teil dieser Teile durch verschiedene Prozesse gebildet werden. Ein freiliegender horizontaler Oberflächenteil der zweiten Schicht 140 und ein Oberflächenteil des Wannenbereiches 150 definieren eine erste Hauptoberfläche 110.
  • Ein Hartmaskenschichtstapel 310, der beispielsweise eine Siliziumoxidschicht 281 und eine Siliziumnitridschicht 311 aufweist, kann über der ersten Hauptoberfläche 110 gebildet werden. Danach können Gatetrenches 212 photolithographisch in der ersten Hauptoberfläche 110 definiert werden. Beispielsweise können die Gatetrenches bis zu einer Tiefe von ungefähr bzw. angenähert 1 bis 2 μm geätzt werden. Weiterhin kann ein Abstand d1 zwischen benachbarten Gatetrenches 212 50 bis 500 nm sein. 3A zeigt eine vertikale Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Weiterhin zeigt 3B eine horizontale Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Wie gezeigt ist, sind die Gatetrenches 212 unter einem Abstand d1 vorgesehen. Eine Vielzahl von Gatetrenches 212 ist längs der zweiten Richtung, beispielsweise der y-Richtung angeordnet. Weiterhin erstrecken sich die Gatetrenches 212 in der ersten Richtung, beispielsweise der x-Richtung.
  • In dem nächsten Schritt kann eine dotierte Silikatglasschicht in den Gatetrenches 212 gebildet werden. Beispielsweise kann die dotierte Glasschicht 312 eine Arsen-Silikatglasschicht oder ein Phosphorsilikatglas umfassen.
  • Die 4A und 4B zeigen Schnittdarstellungen von Beispielen von sich ergebenden Strukturen. Wie in 4A gezeigt ist, die eine vertikale Schnittdarstellung zeigt, füllt die dotierte Glasschicht 312 die Gatetrenches 212 und ist über dem Hauptmaskenschichtstapel 311 gebildet.
  • Danach wird eine weitere Lithographie vorgenommen, um den Kanalbereich zu definieren. Das heißt, Teile der dotierten Glasschicht 312 werden mit einem Fotoresistmaterial bedeckt, wobei die zentralen Teile der Gatetrenches 212 unbedeckt belassen werden. Dann wird mittels dieser strukturierten Fotoresistschicht als einer Ätzmaske ein Ätzschritt vorgenommen, um das dotierte Glas von dem zentralen Teil der Gatetrenches 212 zu entfernen. Als ein Ergebnis verbleibt das dotierte Silikonglas benachbart zu der rechten Seitenwand des Trenches und der linken Seitenwand des Gatetrenches 212 zurück, wenn senkrecht zu der ersten Richtung geblickt wird. Dann wird ein thermischer Prozessschritt vorgenommen. Beispielsweise kann dies bei einer Temperatur von etwa 900 bis 1100°C für ungefähr bzw. angenähert 1 bis 60 Sekunden durchgeführt werden. Als ein Ergebnis diffundieren die in der dotierten Glasschicht 312 eingeschlossenen Dotierstoffe in den Wannenbereich 150, um einen Sourceverbindungsteil 201b und einen Drainverbindungsteil 205b zu bilden. Der Sourceverbindungsteil 201b kann benachbart zu einer linken Seitenwand des Gatetrenches 212 angeordnet sein. Darüber hinaus kann der Drainverbindungsteil benachbart zu einer rechten Seitenwand des Gatetrenches 212 vorgesehen sein. Ein Teil des Sourceverbindungsteiles 201b erstreckt sich unter den Gatetrench 212. Darüber hinaus erstreckt sich ein Teil des Drainverbindungsteiles unter den Gatetrench 212.
  • 5A zeigt ein Beispiel einer sich ergebenden Struktur. Weiterhin zeigt 5B eine horizontale Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Wie dargestellt ist, ist der Sourceverbindungsteil 201b so angeordnet, dass er die linkshändige Seite des Gatetrenches 212 umgibt. In ähnlicher Weise ist der Drainverbindungsteil angeordnet, um die rechtshändige Seite des Gatetrenches 212 zu umgeben. Sourceverbindungsteile 201b, die benachbarten Gatetrenches 212 zugewiesen sind, kontaktieren einander nicht. Ein Teil des dotierten Wannenbereiches 150 ist zwischen benachbarten Verbindungsteilen 201b angeordnet.
  • Danach kann eine dielektrische Schicht auf den Seitenwänden und der Bodenseite der Gatetrenches 212 gebildet werden. Danach kann dotiertes Polysilizium in den Gatetrenches 212 gebildet werden. Danach können die Gateelektroden strukturiert bzw. gemustert werden. Beispielsweise kann dies durch Durchführen eines photolithographischen Prozesses, gefolgt durch einen Ätzschritt, vorgenommen werden. Alternativ kann dies durch einen CMP-(”chemisch-mechanischer Polier”-)Schritt vorgenommen werden.
  • Die 6A und 6B zeigen Schnittdarstellungen eines Beispiels einer sich ergebenden Struktur. Wie in 6A dargestellt ist, die eine vertikale Schnittdarstellung zeigt, ist die Gateelektrode 210 in den Gatetrenches 212 angeordnet. Die Gateelektrode 210 ist von benachbartem Substratmaterial durch die Gatedielektrikumschicht 211 isoliert. 6B zeigt eine horizontale Schnittdarstellung, die eine Vielzahl von Gatetrenches 212 schneidet.
  • In den nächsten Schritten werden Kontakttrenches zum Kontaktieren des Transistors und der zweiten Schicht 140 des zweiten Leitfähigkeitstyps definiert. Beispielsweise kann dies durch Bilden einer weiteren Hartmaskenschicht 282 über der Struktur, um die Gateelektrode 210 zu bedecken, vorgenommen werden. Danach können Kontakttrenches 321, 322, 323 zum Definieren des Sourcekontaktes, des Drainkontaktes und des Substratkontaktes definiert werden. Beispielsweise kann sich der Sourcekontakttrench 321 bis zu einer Tiefe von mehr als 0,5× die Tiefe der Gatetrenches erstrecken. Die Drainkontakttrenches 322 können sich bis zu einer ähnlichen Tiefe wie der Sourcekontakttrench 321 erstrecken.
  • 7A zeigt eine vertikale Schnittdarstellung einer sich ergebenden Struktur. Wie gezeigt ist, sind ein Sourcekontakttrench 321, ein Drainkontakttrench 322 in dem Wannenbereich 150 gebildet. Weiterhin ist der Substratkontakttrench 323 in der zweiten Schicht 140 des zweiten Leitfähigkeitstyps angeordnet. 7B zeigt eine horizontale Schnittdarstellung. Wie dargestellt ist, erstrecken sich jeder aus dem Sourcekontakttrench 321, dem Drainkontakttrench 322 und dem Substratkontakttrench 323 längs der zweiten Richtung, z. B. der y-Richtung.
  • Danach werden Dotierungsschritte vorgenommen, um den Sourcebereich 201, den Drainbereich 205, die Substratkontakte 291 zu vervollständigen und um weiterhin den Bodykontakt 225 zu definieren. Beispielsweise kann dies ein Durchführen eines Ionenimplantationsschrittes mit Dotierstoffen des zweiten Leitfähigkeitstyps (z. B. n+) umfassen. Gemäß einem Ausführungsbeispiel kann dies ein geneigter bzw. schräger Ionenimplantationsschritt sein, um die Seitenwände des Sourcekontakttrenches 321, des Drainkontakttrenches 322 und des Substratkontakttrenches 323 zu dotieren. Als ein Ergebnis werden die Seitenwände des Substratmaterials benachbart zu irgendeinem dieser Trenche mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert. Weiterhin kann ein lithographischer Schritt vorgenommen werden, um den Drainkontakttrench 322 und den Substratkontakttrench 323 zu bedecken. Danach kann ein vertikaler Implantationsschritt durchgeführt werden, um den Bodykontakt 225 an der Bodenseite des Sourcetrenches 321 zu definieren. Dann kann eine thermische Behandlung, beispielsweise ein rascher thermischer Ausheilschritt, vorgenommen werden, beispielsweise bei etwa 900 bis 1100°C für angenähert 1 bis 60 Sekunden, um den Dotierungsprozess zu vervollständigen.
  • 8A zeigt eine vertikale Schnittdarstellung einer sich ergebenden Struktur. Wie dargestellt ist, sind dotierte Teile des zweiten Leitfähigkeitstyps benachbart zu den Seitenwänden der Trenches 321, 322 und 323 angeordnet. Darüber hinaus ist der Bodykontaktteil 225 an einem Bodenteil des Sourcekontakttrenches 321 gebildet. Der Bodykontaktteil 225 ist in elektrischem und physikalischem Kontakt mit dem Wannenbereich 150 des ersten Leitfähigkeitstyps. 8B zeigt eine horizontale Schnittdarstellung einer sich ergebenden Struktur.
  • Danach kann das leitende Material in jeden Trench aus dem Sourcekontakttrench 321, dem Drainkontakttrench 322 und dem Substratkontakttrench 323 befüllt werden. Beispielsweise kann eine Barriereschicht aus Ti/TiN in irgendeinem oder in irgendwelchen dieser Trenches gebildet werden, gefolgt durch einen Schritt eines Auftragens bzw. Abscheidens von Wolfram. Wie klar zu verstehen ist, können alternative Materialien verwendet werden, um das leitende Material der Sourceelektrode, der Drainelektrode und des Substratkontaktes zu definieren. Als ein Ergebnis wird die in 2A und 2B gezeigte Struktur erhalten.
  • Die 9A bis 11B veranschaulichen eine Modifikation dieses Prozesses, ausgehend von der in 5A und 5B dargestellten Struktur. Nach Durchführen des thermischen Behandlungsschrittes, um die Dotierstoffe in den Wannenbereich 150 zu diffundieren, werden die verbleibenden Teile des dotierten Oxides 312 vollständig von den Gatetrenches 212 entfernt, und ein Reinigungsschritt wird durchgeführt. Danach wird eine Gatedielektrikumschicht 211 benachbart zu den Seitenwänden und der Bodenseite der Gatetrenches 212 gebildet, gefolgt durch einen Schritt eines Füllens von Polysilizium in die Gatetrenches 212. Dann wird das Polysilizium strukturiert, um die Gateelektrode 210 zu bilden. Beispielsweise kann dies mittels eines photolithographischen Schrittes, gefolgt von einem Ätzprozess, vorgenommen werden. Alternativ kann ein CMP-Schritt durchgeführt werden.
  • Die 9A und 9B zeigen Schnittdarstellungen eines Beispiels einer sich ergebenden Struktur. Danach können ein oder mehrere Sourcekontakttrenches 321, Drainkontakttrenches 322 und Substratkontakttrenches 323 in ähnlicher Weise gebildet werden, wie dies anhand von 7A und 7B erläutert wurde.
  • Die 10A und 10B zeigen Schnittdarstellungen von sich ergebenden Strukturen. Danach können Dotierungsprozesse durchgeführt werden, um den Sourcebereich 201, den Drainbereich 205 und den Substratkontakt 291 zu vervollständigen. Darüber hinaus wird ein Dotierungsprozess durchgeführt, um den Bodykontakt 225 zu definieren. Die Dotierungsprozesse können in ähnlicher Weise durchgeführt werden, wie dies zuvor anhand von 8A und 8B erläutert wurde.
  • Als ein Ergebnis kann die in 11A und 11B veranschaulichte Struktur erhalten werden. Wie gezeigt ist, ist der Sourcebereich 201 benachbart zu der Seitenwand des Sourcetrenches 321 angeordnet. Weiterhin ist der Drainbereich 205 benachbart zu einer Seitenwand des Drainkontakttrenches 322 angeordnet. Der Substratkontakt 291 ist an einer Seitenwand des Substratkontakttrenches 323 angeordnet. Der Bodykontakt 325 ist benachbart zu einer Bodenseite des Sourcekontakttrenches 321 angeordnet. Danach kann ein leitendes Material in den Sourcekontakttrench 321, den Drainkontakttrench 322 und den Substratkontakttrench 323 in einer ähnlichen Weise gefüllt werden, wie dies oben erläutert wurde. Als Ergebnis kann die in 2A und 2B gezeigte Struktur erhalten werden.
  • 12 fasst ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß einem Ausführungsbeispiel zusammen.
  • Wie dargestellt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat, ein Bilden eines Sourcebereiches (S100), ein Bilden eines Drainbereiches (S110), ein Bilden eines Bodybereiches (S120), und ein Bilden einer Gateelektrode (S130) an dem Bodybereich, wobei die Gateelektrode gestaltet ist, um eine Leitfähigkeit eines in dem Bodybereich gebildeten Kanales zu steuern, die Gateelektrode in Gatetrenches gebildet ist, der Bodybereich gebildet ist, um längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet zu sein, die erste Richtung parallel zu der ersten Hauptoberfläche ist, der Bodybereich eine Gestalt eines ersten Grates hat, der sich längs der ersten Richtung erstreckt, und der Bodybereich benachbart zu bzw. neben dem Sourcebereich und dem Drainbereich angeordnet ist. Das Verfahren umfasst weiterhin ein Bilden eines Sourcekontaktes (S140) und ein Bilden eines Bodykontaktes (S150), wobei der Sourcekontakt elektrisch mit einem Sourceanschluss verbunden ist, der Bodykontakt gebildet ist, um elektrisch mit dem Sourcekontakt und dem Bodybereich verbunden zu sein. Obwohl 12 eine spezifische Folge der verschiedenen einzelnen Prozesse angibt, ist es klar zu verstehen, dass diese Folge modifiziert werden kann, indem die einzelnen Prozesse umgeordnet werden. Weiterhin können verschiedene Prozesse gleichzeitig durch verbundene bzw. gemeinsame Prozessmethoden durchgeführt werden.
  • Die hier beschriebene Halbleitervorrichtung 1 umfasst eine Vielzahl von einzelnen Feldeffekttransistoren 200, die parallel verbunden sein können. Beispielsweise kann die Vielzahl von parallelen Transistoren 200 einen gemeinsamen Sourcekontakt oder eine gemeinsame Elektrode 202, angeordnet in dem Sourcekontakttrench 321, und einen gemeinsamen Drainkontakt oder eine gemeinsame Drainelektrode 206, angeordnet in dem Drainkontakttrench 322, aufweisen. Das Muster bzw. die Struktur der einzelnen Transistoren kann wiederholt und längs der ersten und der zweiten Richtungen gespiegelt werden.
  • Die Halbleitervorrichtung gemäß einem Ausführungsbeispiel kann in geeigneter Weise als ein Niederspannungs-Leistungsschalter oder -transistor, beispielsweise als ein niederohmiger Niederspannungsschalter, verwendet werden. Beispielsweise kann sich der Begriff ”Niederspannung” auf Source-Drain-Spannungen von ungefähr bzw. angenähert 10 bis 15 V beziehen. Gemäß einer spezifischen Anwendung kann eine integrierte Schaltung zum Schalten einzelner Elemente eines Arrays bzw. einer Anordnung Halbleitervorrichtungen gemäß Ausführungsbeispielen umfassen. Beispielsweise können die einzelnen Elemente unabhängig voneinander bei einer vergleichsweise niedrigen Spannung angesteuert werden.
  • 13 zeigt ein Ersatzschaltungsdiagramm einer integrierten Schaltung zum Schalten eines Arrays bzw. einer Anordnung von LEDs (”Licht emittierende Dioden” bzw. Leuchtdioden) 51, die in Reihe mit einem Stromregler 50 verbunden sind. Beispielsweise kann die Vorwärts- bzw. Durchlassspannung einer derartigen LED 51 ungefähr 1,4 V bis ungefähr 6 V betragen, und Ströme können bis zu 1,5 A sein. Die einzelnen LEDs 51 können unabhängig voneinander durch Schalter 52 angesteuert sein. Die Schalter 52 können Halbleitervorrichtungen gemäß Ausführungsbeispielen umfassen.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele ausgestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele irgendeine Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder irgendeine Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollten der Kern und der Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (20)

  1. Halbleitervorrichtung, umfassend ein Array von Feldeffekttransistoren (200) in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat, wobei das Array von Feldeffekttransistoren (200) aufweist: einen Sourcekontakttrench (321) und einen Drainkontakttrench (322), deren jeder in einer zweiten Richtung parallel zu der ersten Oberfläche verläuft, wobei ein leitendes Material in dem Sourcekontakttrench (321) einen Sourcekontakt (202) bildet, und ein leitendes Material in dem Drainkontakttrench (322) einen Drainkontakt (206) bildet, und der Sourcekontakttrench (321) und der Drainkontakttrench (322) in der ersten Hauptoberfläche (110) gebildet sind, Gateelektrodenstrukturen (210) und Bodybereiche (220), die sich zwischen dem Sourcekontakttrench (321) und dem Drainkontakttrench (322) erstrecken, wobei die Gateelektrodenstrukturen (210) und die Bodybereiche (220) in einer abwechselnden Weise längs der zweiten Richtung angeordnet sind, einen Sourcebereich (201), der elektrisch mit dem leitenden Material in dem Sourcekontakttrench (321) verbunden und benachbart zu den Bodybereichen (220) ist, und einen Drainbereich (205), der elektrisch mit dem leitenden Material in dem Drainkontakttrench (322) verbunden und benachbart zu den Bodybereichen (220) ist, und einen Bodykontakt (225) benachbart zu dem Sourcekontakttrench (321) und elektrisch verbunden mit dem leitenden Material in dem Sourcekontakttrench (321).
  2. Halbleitervorrichtung (1) nach Anspruch 1, bei der der Bodykontakt (225) unterhalb des Sourcekontakttrenches (321) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Sourcekontakt (202) sich in einer Tiefenrichtung in das Halbleitersubstrat (100) bis wenigstens 0,5× die Tiefe der Gatetrenches (212) erstreckt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der das Halbleitersubstrat (100) eine erste Schicht (130) eines ersten Leitfähigkeitstyps, eine zweite Schicht (140) eines zweiten Leitfähigkeitstyps, geschichtet über der ersten Schicht (130), und einen Wannenbereich (150) des ersten Leitfähigkeitstyps, gebildet in der zweiten Schicht (140), umfasst.
  5. Halbleitervorrichtung nach Anspruch 4, bei der der Feldeffekttransistor (200) in dem Wannenbereich (150) gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, weiterhin umfassend eine vergrabene Schicht des zweiten Leitfähigkeitstyps, angeordnet zwischen der ersten Halbleiterschicht (130) und der zweiten Halbleiterschicht (140).
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, bei der eine Breite des Grates d1 die folgende Beziehung erfüllt: d1 > 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen einer Gatedielektrikumschicht (211) und dem Kanalbereich (220) gebildet ist.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, bei der der Sourcebereich (201) Sourceverbindungsteile (201b) in Kontakt mit dem Bodyteil (220) aufweist, wobei die Sourceverbindungsteile (201) benachbart zu den Gatetrenches (212) sind.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, die als ein Niederspannungs-Leistungstransistor betreibbar ist.
  10. Integrierte Schaltung mit einer Halbleitervorrichtung (1) nach einem der vorangehenden Ansprüche.
  11. Integrierte Schaltung nach Anspruch 10, die gestaltet ist, um unabhängig einzelne Elemente eines Arrays von Elementen zu schalten.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat, umfassend: Bilden eines Sourcebereiches (201), Bilden eines Drainbereiches (205), Bilden eines Bodybereiches (220), und Bilden einer Gateelektrode (210) an dem Bodybereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Bodybereich (220) gebildeten Kanals zu steuern, wobei die Gateelektrode (210) in Gatetrenches (212) gebildet ist, wobei der Bodybereich (220) gebildet ist, um längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet zu sein, die erste Richtung parallel zu der ersten Hauptoberfläche ist, der Bodybereich (220) eine Gestalt eines ersten Grates hat, der sich längs der ersten Richtung erstreckt, und der Bodybereich benachbart zu dem Sourcebereich (201) und dem Drainbereich (205) angeordnet ist, wobei das Verfahren weiterhin ein Bilden eines Sourcekontaktes und eines Bodykontaktes umfasst, der Sourcekontakt elektrisch mit einem Sourceanschluss verbunden ist und der Bodykontakt gebildet ist, um elektrisch mit dem Sourcekontakt und mit dem Bodybereich verbunden zu sein.
  13. Verfahren nach Anspruch 12, bei dem ein Bilden von wenigstens einem Bereich aus dem Sourcebereich (201) und dem Drainbereich (205) in selbstausgerichteter bzw. selbstjustierter Weise bezüglich den Gatetrenches durchgeführt wird.
  14. Verfahren nach Anspruch 13, bei dem ein Bilden des wenigstens einen Bereiches aus dem Sourcebereich (201) und dem Drainbereich (205) ein Bilden eines dotierten Materials in den Gatetrenches, gefolgt durch eine Wärmebehandlung, umfasst.
  15. Verfahren nach einem der Ansprüche 12 bis 14, weiterhin umfassend ein Bilden von Kontakttrenches (321, 322, 323) in der ersten Hauptoberfläche, wobei sich die Kontakttrenches (321, 322, 323) in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken.
  16. Verfahren nach Anspruch 15, weiterhin umfassend einen Schritt eines Dotierens der Seitenwände des Substratmaterials benachbart zu den Kontakttrenches (321, 322, 323).
  17. Verfahren nach Anspruch 15 oder 16, weiterhin umfassend einen Schritt eines Dotierens einer Bodenseite des Sourcekontakttrenches (321), um den Bodykontakt zu bilden.
  18. Halbleitervorrichtung (1) mit einem Feldeffekttransistor (200) in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat, umfassend: einen Sourcebereich (201), einen Drainbereich (205), einen Bodybereich (220), und eine Gateelektrode (210) an dem Bodybereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Bodybereich (220) gebildeten Kanales zu steuern, wobei die Gateelektrode (210) in Gatetrenches (212) vorgesehen ist, wobei der Bodybereich (220) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet ist, die erste Richtung parallel zu der ersten Hauptoberfläche ist, der Bodybereich (220) eine Gestalt eines Grates hat, der sich längs der ersten Richtung erstreckt, und der Bodybereich benachbart zu dem Sourcebereich (201) und dem Drainbereich (205) ist, wobei die Halbleitervorrichtung (1) weiterhin einen Sourcekontakt (202) und einen Bodykontakt (225) aufweist, der Sourcekontakt (202) elektrisch mit einem Sourceanschluss (271) verbunden ist, der Bodykontakt (225) in Kontakt mit dem Sourcekontakt (202) ist und elektrisch mit dem Bodybereich (220) verbunden ist.
  19. Halbleitervorrichtung nach Anspruch 18, bei der der Sourcekontakt (202) in dem Halbleitersubstrat benachbart zu dem Sourcebereich (201) angeordnet ist.
  20. Halbleitervorrichtung (1) nach Anspruch 18 oder 19, bei der der Bodykontakt (225) unterhalb des Sourcekontaktes (202) angeordnet ist.
DE102015106683.1A 2015-04-29 2015-04-29 Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung Active DE102015106683B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015106683.1A DE102015106683B4 (de) 2015-04-29 2015-04-29 Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
US15/139,758 US9608070B2 (en) 2015-04-29 2016-04-27 Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
KR1020160052401A KR101844817B1 (ko) 2015-04-29 2016-04-28 전계 효과 트랜지스터를 포함하는 반도체 소자 및 반도체 소자를 제조하는 방법
CN201610275889.3A CN106098774B (zh) 2015-04-29 2016-04-29 包括场效应晶体管的半导体器件及制造半导体器件的方法
US15/437,932 US9917163B2 (en) 2015-04-29 2017-02-21 Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015106683.1A DE102015106683B4 (de) 2015-04-29 2015-04-29 Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102015106683A1 true DE102015106683A1 (de) 2016-11-03
DE102015106683B4 DE102015106683B4 (de) 2021-11-25

Family

ID=57135871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106683.1A Active DE102015106683B4 (de) 2015-04-29 2015-04-29 Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung

Country Status (4)

Country Link
US (2) US9608070B2 (de)
KR (1) KR101844817B1 (de)
CN (1) CN106098774B (de)
DE (1) DE102015106683B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205016B2 (en) 2016-04-13 2019-02-12 Infineon Technologies Ag Method for manufacturing an integrated circuit including a lateral trench transistor and a logic circuit element
CN114093948A (zh) * 2020-10-30 2022-02-25 成都芯源系统有限公司 场板沟槽场效应晶体管及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106683B4 (de) * 2015-04-29 2021-11-25 Infineon Technologies Ag Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
TW201904069A (zh) * 2017-06-08 2019-01-16 力祥半導體股份有限公司 功率電晶體裝置
CN107331700B (zh) * 2017-06-23 2020-03-31 上海集成电路研发中心有限公司 一种沟槽式晶体管结构及其制造方法
CN110534432B (zh) * 2018-05-25 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110828540B (zh) * 2018-08-10 2022-03-11 无锡华润上华科技有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141514A1 (en) * 1999-10-19 2003-07-31 Hitoshi Yamaguchi Method of manufacturing semiconductor device having trench filled up with gate electrode
DE102013113284A1 (de) * 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
DE102015106683B4 (de) * 2015-04-29 2021-11-25 Infineon Technologies Ag Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141514A1 (en) * 1999-10-19 2003-07-31 Hitoshi Yamaguchi Method of manufacturing semiconductor device having trench filled up with gate electrode
DE102013113284A1 (de) * 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205016B2 (en) 2016-04-13 2019-02-12 Infineon Technologies Ag Method for manufacturing an integrated circuit including a lateral trench transistor and a logic circuit element
CN114093948A (zh) * 2020-10-30 2022-02-25 成都芯源系统有限公司 场板沟槽场效应晶体管及其制造方法

Also Published As

Publication number Publication date
DE102015106683B4 (de) 2021-11-25
KR20160128925A (ko) 2016-11-08
CN106098774A (zh) 2016-11-09
US20170162660A1 (en) 2017-06-08
US9917163B2 (en) 2018-03-13
KR101844817B1 (ko) 2018-04-03
CN106098774B (zh) 2019-09-17
US20160322464A1 (en) 2016-11-03
US9608070B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102015106688B4 (de) Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016104757A1 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014115743A1 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017409

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative