DE102014119603A1 - Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung Download PDF

Info

Publication number
DE102014119603A1
DE102014119603A1 DE102014119603.1A DE102014119603A DE102014119603A1 DE 102014119603 A1 DE102014119603 A1 DE 102014119603A1 DE 102014119603 A DE102014119603 A DE 102014119603A DE 102014119603 A1 DE102014119603 A1 DE 102014119603A1
Authority
DE
Germany
Prior art keywords
semiconductor device
doping
source
gate trenches
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014119603.1A
Other languages
English (en)
Inventor
Peter Irsigler
Johannes Baumgartl
Markus Zundel
Anton Mauder
Franz Hirler
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014119603A1 publication Critical patent/DE102014119603A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung wird hergestellt durch Bilden eines Transistors (200) in einem Halbleitersubstrat mit einer Hauptoberfläche (110), einem Sourcebereich (201) und einem Drainbereich (205) sowie einem Kanalbereich (220) und einer Driftzone (260) zwischen dem Sourcebereich (201) und dem Drainbereich (205). Die Source- und Drainbereiche (201, 205) sind längs einer ersten Richtung parallel zu der Hauptoberfläche (101) angeordnet. Gatetrenches (212) und eine Gateelektrode (210) in den Gatetrenches (212) werden gebildet. Ein Hilfstrench (140), der in der Hauptoberfläche (110) gebildet ist, erstreckt sich in einer zweiten Richtung, die die erste Richtung schneidet. Der Sourcebereich (201) ist mittels eines Dotierungsverfahrens gebildet, das Dotierstoffe über eine Seitenwand des Hilfstrenches (140) einführt.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in Automobil- und Industrie-Elektroniken verwendet werden, erfordern einen niedrigen Einschaltwiderstand (Ron), während eine hohe Spannungssperrfähigkeit sichergestellt ist. Beispielsweise sollte ein MOS-("Metall-Oxid-Halbleiter"-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausend Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, die bis zu einigen hundert Amperes bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können.
  • Versuche werden unternommen, um neuartige Konzepte für Leistungstransistoren zu entwickeln. Insbesondere wird nach Leistungstransistoren gesucht, die eine vergrößerte Kanalbreite haben.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung sowie eine Halbleitervorrichtung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruches 1 bzw. eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 10 bzw. eine integrierte Schaltung mit den Merkmalen des Patentanspruches 20 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Das Verfahren umfasst ein Bilden eines Sourcebereiches und eines Drainbereiches, ein Bilden eines Kanalbereiches und einer zwischen dem Sourcebereich und dem Drainbereich angeordneten Driftzone, wobei der Sourcebereich und der Drainbereich längs einer ersten Richtung parallel zu der Hauptoberfläche angeordnet sind. Das Verfahren umfasst weiterhin ein Bilden von Gatetrenches bzw. -gräben und ein Bilden einer Gateelektrode in den Gatetrenches. Das Verfahren umfasst zusätzlich ein Bilden eines Hilfstrenches in der Hauptoberfläche, wobei sich der Hilfstrench in einer zweiten Richtung erstreckt, die die erste Richtung schneidet. Der Sourcebereich wird mittels eines Dotierverfahrens gebildet, der Dotierstoffe über eine Seitenwand des Hilfstrenches einführt.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Der Transistor umfasst Sourcebereiche und Drainbereiche, wobei jeder der Sourcebereiche und der Drainbereiche an der Hauptoberfläche angeordnet ist, Kanalbereiche zwischen den Sourcebereichen und den Drainbereichen, Gatetrenches in der Hauptoberfläche, angeordnet zwischen benachbarten einzelnen Kanalbereichen, Gateelektroden in den Gatetrenches und Bodykontaktbereiche an der Hauptoberfläche, wobei die Bodykontaktbereiche die Kanalbereiche kontaktieren. Die Sourcebereiche und die Bodykontaktbereiche sind abwechselnd längs einer zweiten Richtung angeordnet, die die erste Richtung schneidet.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine integrierte Schaltung die Halbleitervorrichtung, wie diese oben festgelegt ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Einander entsprechende Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B zeigt eine erste Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung.
  • 1C zeigt eine Schnittdarstellung der in 1A gezeigten Halbleitervorrichtung in einer Richtung senkrecht zu der Richtung der Schnittdarstellung von 1B.
  • 1D zeigt eine Schnittdarstellung eines anderen Teiles der in 1A dargestellten Halbleitervorrichtung.
  • 2A zeigt eine Schnittdarstellung einer Halbleitervorrichtung, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • 2B zeigt eine Schnittdarstellung des Substrats nach Durchführen eines weiteren Verarbeitungsschrittes.
  • 2C zeigt eine Schnittdarstellung des Substrats nach Durchführen eines weiteren Verarbeitungsschrittes.
  • 2D zeigt eine Schnittdarstellung des Halbleitersubstrats nach Durchführen eines weiteren Verarbeitungsschrittes.
  • 2E zeigt eine Schnittdarstellung des Substrats nach Durchführen eines weiteren Verarbeitungsschrittes.
  • 3A veranschaulicht eine Schnittdarstellung des Substrats, wenn ein Verfahren gemäß einem weiteren Ausführungsbeispiel durchgeführt wird.
  • 3B zeigt eine Schnittdarstellung des Substrats, wenn das weitere Verfahren durchgeführt wird.
  • 4A zeigt eine Schnittdarstellung des Halbleitersubstrats, wenn ein Verfahren gemäß noch einem weiteren Ausführungsbeispiel durchgeführt wird.
  • 4B zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 5A zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 5B zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 6A zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 6B zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 6C zeigt eine Schnittdarstellung des Substrats, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • 6D zeigt eine Draufsicht der Halbleitervorrichtung, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • 6E zeigt eine Draufsicht der Halbleitervorrichtung nach Durchführen eines weiteren Verarbeitungsschrittes.
  • 6F zeigt eine Draufsicht der Halbleitervorrichtung nach Durchführen noch eines weiteren Verarbeitungsschritts.
  • 7 zeigt ein Flussdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel.
  • 8A zeigt ein Flussdiagramm eines Verfahrens gemäß einem weiteren Ausführungsbeispiel.
  • 8B zeigt ein Flussdiagramm eines Verfahrens gemäß noch einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie "Oberseite", "Unterseite", "Vorderseite", "Rückseite", "vorne", "hinten" usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Veranschaulichungszwecke verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Basishalbleiterunterlage getragen sind, und andere Halbleiterstrukturen umfassen. Der verwendete Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die Begriffe "lateral" und "horizontal", wie diese in dieser Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer Hauptoberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert bezeichnet. Wie klar zu verstehen ist, soll diese Bezeichnung in keiner Weise begrenzend sein. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die vorliegende Beschreibung bezieht sich auf einen "ersten" und einen "zweiten" Leitfähigkeitstyp bzw. Leitungstyp der Dotierstoffe, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche MOSFETs n-Kanaloder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert, und die Stromrichtung verläuft von dem Drainbereich zu dem Sourcebereich. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert, und die Stromrichtung verläuft von dem Sourcebereich zu dem Drainbereich. Wie klar zu verstehen ist, können im Zusammenhang mit der vorliegenden Erfindung die Dotierungstypen umgekehrt werden. Wenn ein spezifischer Strompfad mittels einer Richtungssprache beschrieben ist, soll diese Beschreibung lediglich so verstanden werden, dass der Pfad und nicht die Polarität des Stromflusses angezeigt ist, d.h., ob der Transistor ein p-Kanal- oder ein n-Kanal-Transistor ist. Die Figuren können polaritätsempfindliche Komponenten umfassen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann umgekehrt werden, um die beschriebene Funktionalität zu erzielen, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Ausführungsbeispiele sind beschrieben, während speziell auf sogenannte selbstsperrende Transistoren Bezug genommen wird, d.h. Transistoren, die in einem Aus-Zustand sind, wenn keine Gatespannung oder eine Gatespannung von 0 V angelegt ist. Wie klar zu verstehen ist, kann die vorliegende Lehre in gleicher Weise auf selbstleitende Transistoren angewandt werden, d.h. Transistoren, die in einem leitenden Zustand sind, wenn keine Gatespannung oder eine Gatespannung von 0 V angelegt ist.
  • 1A zeigt eine Draufsicht oder genauer eine Schnittdarstellung einer Halbleitervorrichtung 1 oder einer integrierten Schaltung, die in einer Ebene parallel zu einer Hauptoberfläche eines Halbleitersubstrats geführt ist.
  • Die Halbleitervorrichtung 1 umfasst einen Transistor 200. Der in 1A gezeigte Transistor 200 umfasst einen Sourcebereiche 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201, der Drainbereich 205 und die Driftzone 260 können mit Dotierstoffen eines ersten Leitfähigkeitstyps, beispielsweise n-Typ-Dotierstoffen, dotiert sein. Die Dotierungskonzentration der Source- und der Drainbereiche 201, 205 kann höher sein als die Dotierungskonzentration der Driftzone 260. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps, beispielsweise mit p-Typ-Dotierstoffen, dotiert. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 205 sind längs einer ersten Richtung parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordnet. Der Sourcebereich 201 ist elektrisch mit der Sourceelektrode 202 verbunden. Der Drainbereich 205 ist elektrisch mit der Drainelektrode 206 verbunden. Die Halbleitervorrichtung 1 umfasst weiterhin eine Gateelektrode 210. Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert.
  • Gemäß einem Ausführungsbeispiel kann der Transistor weiterhin eine Feldplatte 250 umfassen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumschicht 251, wie beispielsweise Siliziumoxid, isoliert. Der Transistor 200 ist ein lateraler Transistor. Demgemäß wird ein Stromfluss von dem Sourcebereich 201 zu dem Drainbereich 205 hauptsächlich in der ersten Richtung parallel zu der Hauptoberfläche des Halbleitersubstrats ausgeführt.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 angelegt ist, wird eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 220 oder Bodybereich und dem isolierenden Gatedielektrikummaterial 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über die Driftzone 260. Die Leitfähigkeit des Kanals, der in dem Kanalbereich 220 gebildet ist, wird durch die Gateelektrode gesteuert. Durch Steuern der Leitfähigkeit des in dem Kanalbereich gebildeten Kanals kann der Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden.
  • Wenn der Transistor ausgeschaltet ist, wird kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass lediglich ein Unterschwellenstrom fließen kann.
  • Gemäß einem Ausführungsbeispiel kann der Transistor als ein selbstsperrender Transistor ausgeführt sein. Gemäß einem weiteren Ausführungsbeispiel kann der Transistor als ein selbstleitender Transistor ausgeführt sein. In diesem Fall kann der Kanalbereich 220 mit Dotierstoffen des ersten Leitfähigkeitstyps, beispielsweise n-Typ-Dotierstoffen, dotiert sein.
  • Eine geeignete Spannung kann an die Feldplatte in einem Aus-Zustand gelegt werden. Beispielsweise kann die Feldplatte 250 elektrisch mit einem Sourceanschluss verbunden sein, der auch elektrisch mit der Sourceelektrode 202 verbunden ist. In einem Aus-Zustand verarmt die Feldplatte 250 Ladungsträger von der Driftzone 260, so dass die Durchbruchspannungseigenschaften des Transistors 200 verbessert werden. In einem Transistor 200, der die Feldplatte 250 aufweist, kann die Dotierungskonzentration der Driftzone 260 gesteigert werden, ohne die Durchbruchspannungseigenschaften im Vergleich mit einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone wird der Einschaltwiderstand RDSon weiter vermindert, was in verbesserten Vorrichtungseigenschaften resultiert.
  • 1B veranschaulicht eine Schnittdarstellung der Halbleitervorrichtung 1 zwischen I und I' längs der ersten Richtung, wie dies auch in 1A angezeigt ist. Die Schnittdarstellung von 1B ist so geführt, dass der Kanalbereich 220 und die Driftzone 260 geschnitten sind. Wie durch Strichlinien angezeigt ist, sind Gatetrenches 212 benachbart zu dem Kanalbereich 220 in einer Ebene vor und hinter der angegebenen Zeichenebene angeordnet. Weiterhin können Feldplattentrenches 252 benachbart zu der Driftzone 260 in einer Ebene vor und hinter der angegebenen Zeichenebene angeordnet sein. Der Gatetrench 212 und der Feldplattentrench 252 erstrecken sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100. Als eine Folge ist die Gateelektrode benachbart zu wenigstens zwei Seiten des Kanalbereiches 220. Weiterhin hat der Kanalbereich 220 die Gestalt eines ersten Kammes bzw. Firsts. Aufgrund des Vorhandenseins der Feldplattentrenches 252 kann gemäß einem Ausführungsbeispiel die Driftzone 260 die Gestalt eines zweiten Kammes bzw. Firsts haben.
  • Der Sourcebereich 201 erstreckt sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100, d.h. senkrecht bezüglich der Hauptoberfläche 110. Der Drainbereich 205 erstreckt sich in ähnlicher Weise von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100.
  • 1C veranschaulicht eine Schnittdarstellung der Halbleitervorrichtung, die zwischen II und II' geführt ist, wie dies auch in 1A gezeigt ist. Die Richtung zwischen II und II' ist senkrecht zu der ersten Richtung. Wie in 1C gezeigt ist, hat der Kanalbereich 220 die Gestalt eines Kammes bzw. Firsts, wobei der Kamm eine Breite d1 aufweist. Beispielsweise kann der Kamm eine Oberseite, eine erste Seitenwand 220b und eine zweite Seitenwand 220a aufweisen. Die Seitenwände 220b, 220a können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der Hauptoberfläche 110 erstrecken.
  • Wie aus einer Kombination der 1B und 1C geschlossen werden kann, hängt die effektive Breite des Transistors von der Tiefe t1 des Kammes und weiterhin von der Tiefe des Sourcebereichs 202 ab. Mit anderen Worten, die effektive Breite des Kanals hängt von der Tiefe der Gatetrenches, in welchen die Gateelektrode angeordnet ist, und von der Tiefe des Sourcebereichs 202 ab.
  • Wie weiter unten erläutert werden wird, können die Sourcebereiche mittels eines Hilfstrenches gebildet werden, der sich in einer zweiten Richtung erstreckt, die die erste Richtung zwischen I und I' schneidet. Beispielsweise kann der Hilfstrench in der Hauptoberfläche 110 des Halbleitersubstrats gebildet werden, und Dotierungsprozesse zum Bilden des Sourcebereiches 201 können vorgenommen werden, indem der Hilfstrench verwendet wird. In mehr Einzelheiten kann ein Dotieren über eine Seitenwand des Hilfstrenches vorgenommen werden. Beispielsweise können die Dotierstoffe in oder über die Seitenwand des Hilfstrenches eingeführt werden, wobei die Seitenwand auf einer Seite der Gateelektrode angeordnet ist. Dadurch kann beispielsweise ein Dotieren bis zu einer gewünschten Tiefe des Halbleitersubstrats vorgenommen werden.
  • 1B zeigt weiterhin einen Bodykontaktbereich 225, der unterhalb der Kanalbereiche 220 und unterhalb eines Teiles der Driftzone 260 gelegen sein kann. Der Bodykontaktbereich 225 verbindet elektrisch den Kanalbereich oder Bodybereich mit der Sourceelektrode 202 und unterdrückt weiterhin oder verschlechtert einen parasitären Bipolartransistor. Darüber hinaus kann sich der Bodykontaktbereich 225 unter die Driftzone 260 erstrecken, so dass in einem Aus-Zustand des Transistors die Driftzone 260 leichter verarmt werden kann. Der Bodykontaktbereich 225 kann mit Dotierstoffen des zweiten Leitfähigkeitstyps bei einer höheren Konzentration als der Kanalbereich dotiert sein. Im Folgenden werden alternative Konzepte dieser Bodykontaktbereiche 225 erläutert.
  • Unter Bezugnahme auf 1C erfüllt die Breite d1 des Kanalbereiches 220 oder des Bodybereiches (beispielsweise p-dotierter Bodybereich) die folgende Beziehung: d1 ≤ 2·ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Bodybereich oder Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone wie folgt bestimmt werden:
    Figure DE102014119603A1_0002
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bedeutet, k die Boltzmann-Konstante (1,38066 × 10–23 J/K) angibt, T die Temperatur ist, ln den natürlichen Logarithmus bezeichnet, NA die Fremdstoffkonzentration bzw. Dotierungskonzentration des Halbleiterkörpers ist, ni die intrinsische Ladungsträgerkonzentration (1,45 × 1010 cm–3 für Silizium bei 27°C) angibt und q die Elementarladung 1,6 × 10–19 C) ist.
  • Im Allgemeinen verändert sich die Länge der Verarmungszone abhängig von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung einer maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Kämme angenähert 10 bis 200 nm, beispielsweise 20 bis 60 nm längs der Hauptoberfläche 110 des Halbleitersubstrats 100 sein.
  • Darüber hinaus kann das Verhältnis der Länge zur Breite die folgende Beziehung erfüllen: s1/d1 > wobei s1 die Länge des ersten Kammes überlappend mit der Gateelektrode 210 bezeichnet oder anders ausgedrückt die Länge des Kanalbereiches, gemessen längs der ersten Richtung, wie dies auch in 1A veranschaulicht ist. gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5.
  • Gemäß dem Ausführungsbeispiel, in welchem die Breite d1 ≤ 2·ld vorliegt, ist der Transistor 200 ein sogenannter "vollständig verarmter" Transistor, in welchem der Bodybereich (beispielsweise p-dotierter Bodybereich) oder Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf eine Ein-Spannung gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Vorrichtungseigenschaften resultiert.
  • Gemäß einem Ausführungsbeispiel kann die Driftzone 260 eine flache Oberfläche aufweisen, die nicht gemustert oder strukturiert ist, um Kämme zu bilden. Gemäß einem weiteren Ausführungsbeispiel kann die Feldplatte 250 in Trenches 252 angeordnet sein, so dass die Driftzone 260 Kämme aufweist. In einem Transistor, der eine Feldplatte 250 umfasst, kann es wünschenswert sein, eine Driftzone 260 zu verwenden, die eine Breite d2 hat, die größer ist als die Breite d1 des Kanalbereiches. Damit können die Feldplattentrenches 252 bei einem größeren Abstand angeordnet sein, so dass die Teile der Driftzone 260, die zwischen benachbarten Feldplattentrenches 252 angeordnet sind, eine größere Breite haben. Gemäß einem anderen Ausführungsbeispiel kann d2 gewählt sein, um kleiner als d1 zu sein. Typischerweise ist die Dicke der Felddielektrikumschicht zwischen der Feldplatte und der Driftzone dicker als die Dicke der Gatedielektrikumschicht, um die Drain-Source-Durchbruchspannung zu erhöhen. Dies kann in einer größeren Teilung der Feldplattentrenches im Vergleich mit den Gatetrenches und den Trennungstrenches resultieren.
  • Um die Eigenschaften der Halbleitervorrichtung in dem Kanalbereich zu verbessern und um weiterhin die Vorrichtungseigenschaften in der Driftzone zu verbessern, kann ein Mustern bzw. Strukturieren der Gateelektrode und der Feldplatte vorgenommen werden, indem eine geeignete Ätzmaske verwendet wird, damit eine verschiedene Breite der ersten und zweiten Kämme vorgesehen wird.
  • Gemäß einem Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 getrennt voneinander sein. Gemäß einem weiteren Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 verschmolzen bzw. gemischt sein, um einen einzigen Trench mit verschiedenen Breiten zu bilden.
  • Die in den 1A bis 1D veranschaulichten Halbleitervorrichtungen bilden laterale Leistungstransistoren aus. Sie können in Gleichstrom/Gleichstrom- oder Wechselstrom/Gleichstrom-Wandlern verwendet werden, da sie in einfacher Weise integriert werden können. Weiterhin können sie hohe Stromdichten erzielen, so dass sie für eine kleine Leistung und Spannungen zwischen 10 V und einigen hundert Volt verwendet werden können.
  • Die 2A bis 2E veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Beispielsweise kann unter Verwendung dieses Verfahrens die in den 1A bis 1D gezeigte Halbleitervorrichtung hergestellt werden.
  • Ein Halbleitersubstrat wird vorprozessiert, indem flache Trenchisolationsprozesse (STI) und Implantationsschritte durchgeführt werden, die allgemein üblich sind. Beispielsweise kann ein Wannenimplantationsschritt vorgenommen werden, um einen Wannenimplantationsteil 120 zu bilden, gefolgt durch einen weiteren Implantationsschritt, um einen Bodykontaktbereich 225 zu bilden, und einen Dotierungsschritt, um den Kanalbereich 220 in der Substratmaterialschicht 130 zu bilden. Weiterhin kann ein Implantationsschritt vorgenommen werden, um die Driftzone 260 zu definieren. In dem in 2A gezeigten Ausführungsbeispiel ist die Driftzone 260 n-dotiert, während der Kanalbereich 220 p-dotiert ist. Die Substratmaterialschicht 130 kann n-dotiert sein. Der Bodykontaktbereich 225 ist stark p-dotiert. Wie sofort zu verstehen ist, können die umgekehrten Dotierungstypen angewandt werden.
  • 2A zeigt eine Schnittdarstellung zwischen I und I', wie dies in 1A gezeigt ist. In dem nächsten Schritt werden Gatetrenches 212 und optional Feldplattentrenches (in dieser Zeichnung nicht gezeigt) fotolithografisch definiert und geätzt, optional unter Verwendung einer Hartmaske. Beispielsweise können die Gatetrenches eine Tiefe von angenähert 500 bis 5000 nm, insbesondere 1000 bis 2000 nm haben. Der Abstand zwischen benachbarten Gatetrenches 212 hängt von der spezifischen Halbleitervorrichtung ab, die ausgeführt werden soll. Beispielsweise kann in einem Fall, in welchem ein vollständig verarmter Transistor zu bilden ist, ein Abstand 30 bis 300 nm sein. Dennoch kann der Abstand ebenso größer bis zu beispielsweise 500 bis 1000 nm sein. Die Gatetrenches 212 sind definiert, um den Kanalbereich 220 in Kämme zu mustern bzw. zu strukturieren. 2B zeigt ein Beispiel einer Schnittdarstellung, die zwischen IV und IV' geführt ist, d.h. in einem Schnitt, der Gatetrenches umfasst und in dem keine Feldplatten vorhanden sind.
  • Abhängig von der Struktur, die auszuführen ist, kann eine Feldplattendielektrikumschicht 251 gebildet und von unbenötigten Teilen entfernt werden. Dann kann eine Gatedielektrikumschicht 211 beispielsweise durch eine thermische Oxidation gebildet werden. Beispielsweise kann die Gatedielektrikumschicht 211 eine Dicke von 5 bis 50 nm haben. Danach werden ein leitendes Material, das die Gateelektrode 210 bildet, und gegebenenfalls bzw. optional die Feldplatte 250 gebildet. Beispielsweise kann Polysilizium aufgetragen bzw. abgeschieden werden. Beispielsweise kann die Polysiliziumschicht eine Dicke von 50 bis 200 nm aufweisen. Das Polysiliziummaterial kann n-dotiert oder undotiert sein und kann nach Auftragung bzw. Abscheidung dotiert werden. Dann wird das leitende Material gemustert bzw. strukturiert, um die Gateelektrode 210 und optional die Feldplatte 250 zu bilden.
  • 2C zeigt ein Beispiel einer sich ergebenden Struktur. Die Gateelektrode 210 ist gebildet, um benachbart zu dem Kanalbereich 220 zu sein, der vor und hinter der angegebenen Zeichenebene angeordnet ist. Die Gatetrenches 212 erstrecken sich bis zu einer Tiefe t1.
  • Danach wird ein Hilfstrench 140 in der Hauptoberfläche 110 des Halbleitersubstrats definiert.
  • Beispielsweise kann der Hilfstrench 140 fotolithografisch definiert und geätzt werden, indem optional eine Hartmaskenschicht verwendet wird. Beispielsweise kann der Hilfstrench 140 geätzt werden, um spitz zulaufende Seitenwände zu haben.
  • 2D zeigt ein Beispiel einer sich ergebenden Struktur zwischen I und I', d.h. bei einem Teil, in welchem kein Gatetrench angeordnet ist. Der Hilfstrench 140 kann benachbart zu dem Kanalbereich 220 gebildet werden. Beispielsweise kann sich der Hilfstrench 140 bis zu einer Tiefe von angenähert 500 bis 5000 nm erstrecken. Beispielsweise kann sich der Hilfstrench 140 bis ungefähr zur gleichen Tiefe oder weniger als die Tiefe der Gatetrenches 212 erstrecken. Der Begriff "angenähert die gleiche Tiefe" soll bedeuten, dass aufgrund von prozessinduzierten Veränderungen die Tiefe von irgendeinem der Hilfstrenches 140 etwa 10 % weniger oder mehr als die Tiefe der Gatetrenches 212 sein kann.
  • Die Dotierstoffe zum Bilden des Sourcebereiches 201 können über die Seitenwände des Hilfstrenches 140 eingeführt werden. Beispielsweise kann ein geneigter Ionenimplantationsschritt 145 durchgeführt werden, um das Substratmaterial zu dotieren, das benachbart zu den Seitenwänden des Hilfstrenches 140 ist. Dadurch kann der Sourcebereich 201 benachbart zu der Seitenwand des Hilfstrenches 140 gebildet werden.
  • 2E zeigt ein Beispiel einer Schnittdarstellung eines Substrats, wenn ein geneigter bzw. schräger Ionenimplantationsprozess 145 vorgenommen wird. Gemäß einem weiteren Ausführungsbeispiel kann der Hilfstrench 140 mit einem dotierten Material, wie beispielsweise einem dotierten Oxid oder einem dotierten Siliziummaterial, gefüllt werden, gefolgt von einem Diffusionsprozess. Danach kann das Dotierungsmaterial von dem Hilfstrench 140 entfernt werden. Ein leitendes Material kann in den Hilfstrench 140 gefüllt werden, um dadurch die Sourceelektrode 202 zu bilden. Geeignete leitende Materialien umfassen stark dotiertes Polysilizium, Silizid, beispielsweise Metallsilizid, Metalle und Kombinationen dieser Materialien.
  • Gemäß einem weiteren Ausführungsbeispiel kann der Hilfstrench gebildet werden, um Seitenwände zu haben, die angenähert senkrecht bezüglich der Hauptoberfläche sind. Beispielsweise kann ein anisotroper Ätzprozess verwendet werden.
  • 3A zeigt ein Beispiel eines Hilfstrenches 140, der Seitenwände hat, die angenähert senkrecht bezüglich der Hauptoberfläche 110 sind. Dann kann ein Dotierungsprozess, wie beispielsweise ein plasmaunterstütztes Dotieren (PLAD) einschließlich eines isotropen Dotierungsprozesses 147 vorgenommen werden.
  • 3B zeigt ein Beispiel des Halbleitersubstrats, wenn ein solches isotropes Dotierungsverfahren 147 vorgenommen wird. Aufgrund dieses Dotierungsprozesses werden die Sourcebereiche 201 benachbart zu den Seitenwänden des Hilfstrenches 140 gebildet. Gemäß einer Alternative kann ein dotiertes Material, wie beispielsweise ein dotiertes Phosphoroxid, dotiertes Siliziumoxid, dotiertes Polysilizium, ein Glas, das durch ein CVD-(chemisches Dampfabscheidungs-)Verfahren gebildet ist, ein dotiertes Material, das durch ein selektives epitaktisches Verfahren gebildet ist, oder jedes andere dotierte Material in den Hilfstrench 140 gefüllt werden, gefolgt von einem Diffusionsprozess, um die Sourcebereiche 201 zu bilden. Dann kann ein leitendes Material in dem Hilfstrench in der oben beschriebenen Weise aufgetragen bzw. abgeschieden werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann der Hilfstrench 140 zusätzlich verwendet werden, um den Bodykontaktbereich 225 zu bilden. Gemäß diesem Ausführungsbeispiel wird der Bodenteil des Hilfstrenches 140 mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert, um die Bodykontaktbereiche 225 zu bilden. Danach wird ein Opfermaterial über dem Bodenteil des Hilfstrenches 140 gebildet. Beispielsweise kann das Opfermaterial 150 Siliziumoxid umfassen, das durch ein Plasmaverfahren hoher Dichte gebildet werden kann, in welchem lediglich die horizontalen Teile des Hilfstrenches 140 mit einem Siliziumoxidmaterial bedeckt werden. Dann wird ein weiterer Dotierungsprozess durchgeführt, um die Sourcebereiche 201 benachbart zu den Seitenwänden des Hilfstrenches 140 zu bilden.
  • 4A zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist der Bodykontaktbereich 225 unterhalb der Bodenseite des Hilfstrenches 140 vorgesehen, und der Sourcebereich 201 ist an einem Teil über dem Opfermaterial 150 gebildet. 4A zeigt weiterhin einen Teil des vergrabenen Bodykontaktbereiches 225, der sich unter den Kanalbereich und optional weiter unter der Driftzone 260 erstreckt. Auf den Teil des vergrabenen Kontaktbereiches 225, der sich unter dem Kanalbereich erstreckt, kann auch verzichtet werden. Danach wird das Opfermaterial 150 entfernt, gefolgt von einem Schritt des Bildens eines leitenden Materials, um die Sourceelektrode 202 zu bilden. Beispiele des leitenden Materials umfassen die Materialien, wie diese oben beschrieben sind.
  • 4B zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist die Sourceelektrode 202 elektrisch mit dem Sourcebereich 201 und dem Bodykontaktbereich 225 verbunden.
  • 5A zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel. Gemäß dem in 5A dargestellten Ausführungsbeispiel ist die Halbleitervorrichtung in einem Halbleitersubstrat 100 gebildet, das eine Hauptoberfläche 110 hat. Der Transistor umfasst einen Sourcebereich 201 und einen Drainbereich 205, einen Kanalbereich 220 und einen Drainbereich 205. Der Sourcebereich 501 und der Drainbereich 205 sind längs einer ersten Richtung parallel zu der Hauptoberfläche angeordnet. Die Gateelektrode 510 ist in Gatetrenches 512 vorgesehen, die in der Hauptoberfläche des Halbleitersubstrats 100 gebildet sind. Die Gatetrenches 512 können ähnlich zu den Gatetrenches 212 sein, die beispielsweise in 1B dargestellt sind. Die Halbleitervorrichtung umfasst weiterhin Bodykontaktbereiche 225, die in der Hauptoberfläche gebildet sind. Wie in 5A gezeigt ist, umfasst die Halbleitervorrichtung außerdem Sourcekontakte 502 in Kontakt mit den Sourcebereichen 501. Die Sourcebereiche 501 und die Bodykontaktbereiche 225 sind abwechselnd längs einer zweiten Richtung angeordnet, die die erste Richtung schneidet. Die Anzahl an Gatetrenches 512 kann der Summe an Sourcebereichen 501 und Bodykontaktbereichen 225 entsprechen.
  • Die in 5A gezeigten Gateelektroden 510 sind mit einem Gateanschluss 530 gekoppelt. Weiterhin kann das leitende Material 520 in den Gatetrenches 512, die benachbart zu den Bodykontaktbereichen 225 sind, mit einem Anschluss verbunden sein, der verschieden von einem Gateanschluss ist. Beispielsweise kann der Anschluss 535 der Sourceanschluss sein. Gemäß einem weiteren Ausführungsbeispiel können die Gatetrenches 512 benachbart zu den Bodykontaktbereichen mit einem isolierenden Material gefüllt sein. Gemäß einem weiteren Ausführungsbeispiel können alle Gatetrenches 512 eine leitende Füllung haben, die mit dem Gateanschluss 530 verbunden ist. Gemäß dem in 5A dargestellten Ausführungsbeispiel ist ein leitendes Material 155 angrenzend an bzw. benachbart zu dem Bodykontaktbereich 225 angeordnet und mit diesem elektrisch verbunden. Weiterhin ist die Sourceelektrode 502 benachbart zu dem Sourcebereich 501 angeordnet und elektrisch mit diesem verbunden. Die Sourceelektrode 502 und das leitende Material 155 sind elektrisch mit einem Sourceanschluss verbunden. Gemäß einem weiteren Ausführungsbeispiel können die Sourceelektroden 502 und das leitende Material 155 Teile einer einzigen leitenden Füllung innerhalb der Hilfstrenches sein. Gemäß diesem Ausführungsbeispiel sind Sourcebereiche 501 und Bodykontaktbereiche 225 in einer abwechselnden Weise zwischen der leitenden Füllung und den benachbarten Gatetrenches 512 angeordnet. In der in 5A gezeigten Anordnung kann aufgrund der Abmessungen des Sourcebereiches 501 und der Bodykontaktbereiche 225, gemessen in der zweiten Richtung, der Abstand zwischen benachbarten Gatetrenches 512 und somit die Breite d1 des Kanalbereiches größer sein als die Länge der Verarmungszone, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 511 und dem Kanalbereich 220 gebildet ist. Als eine Folge kann der Transistor nicht einen "vollständig verarmten" Transistor ausführen, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf eine Ein- bzw. Einschaltspannung gesetzt ist. Beispielsweise kann die Breite d1 des Kanalbereiches 150 bis 300 nm, z.B. 200 bis 250 nm sein.
  • 5B zeigt eine Schnittdarstellung der Halbleitervorrichtung zwischen I und I', wie dies auch in 5A dargestellt ist. Gatetrenches 512 sind in der Hauptoberfläche 110 des Halbleitersubstrats 100 gebildet. Beispielsweise können die Gatetrenches 512 mit einem leitenden Material gefüllt sein, das die Gateelektrode 510 bildet. Weiterhin kann ein Gatedielektrikummaterial 511 zwischen der Gateelektrode 510 und dem benachbarten Substratmaterial angeordnet sein. Ein dotierter Teil 501, 225 kann benachbart zu dem Gatetrench 512 vorgesehen sein. Beispielsweise kann der dotierte Teil einen Sourcebereich 501 ausführen, der beispielsweise mit Dotierstoffen eines ersten Leitfähigkeitstyps, z.B. n-Typ-Dotierstoffen, dotiert ist. Alternativ kann der dotierte Teil 225 mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert sein, um den Bodykontaktbereich 225 auszuführen. Ein leitendes Material 502, 155 kann benachbart zu dem dotierten Teil gebildet und elektrisch mit dem dotierten Teil verbunden sein. Das leitende Material 502, 155 kann mit dem Sourceanschluss verbunden sein.
  • Der Kanalbereich 220 ist in einer Ebene vor und hinter der angegebenen Zeichenebene gelegen. Der Kanalbereich 220 und die Driftzone 260 sind zwischen dem Sourcebereich 501 und dem Drainbereich 205 angeordnet. Der Drainbereich 205 kann sich bis zu einer beliebigen bzw. willkürlichen Tiefe erstrecken. Abhängig von der genauen Position der Schnittdarstellung kann entweder der Sourcebereich 501 oder der Bodykontaktbereich 225 benachbart zu dem Gatetrench 512 angeordnet sein. Wie anhand von 5A erläutert wurde, ist das leitende Material 510 innerhalb der Gatetrenches 512 elektrisch mit dem Gateanschluss in einem Fall verbunden, dass der benachbarte dotierte Teil den Sourcebereich 501 ausführt. Wenn der benachbarte dotierte Teil den Bodykontaktbereich 225 ausführt, kann die leitende Füllung des Gatetrenches 512 mit dem Sourceanschluss 535 verbunden sein oder kann eine isolierende Füllung bilden.
  • Die 6A bis 6D veranschaulichen ein Verfahren zum Herstellen der Halbleitervorrichtung von 5. Ausgangspunkt ist eine Halbleitervorrichtung, die Gatetrenches 650 und einen Hilfstrench 610 umfasst. 6A zeigt eine Draufsicht eines derartigen Halbleitersubstrats 100. Beispielsweise kann das Halbleitersubstrat 100 in einer Weise prozessiert sein, wie dies anhand der 2A bis 2D beschrieben ist, ohne den vergrabenen Bodykontaktbereich 225 zu bilden. Obwohl dies explizit nicht gezeigt ist, sind ein Kanalbereich 220 und eine Driftzone 260 in dem Halbleitersubstrat 100 in einer Weise gebildet, wie diese herkömmlich ist.
  • 6B zeigt eine Schnittdarstellung des Halbleitersubstrats 100 zwischen I und I', wie dies auch in 6A veranschaulicht ist. Wie dargestellt ist, ist ein Hilfstrench 610 benachbart zu den Gatetrenches 650 gebildet, die durch Strichlinien angezeigt sind. Danach wird eine Opferschicht, die ein Opfermaterial, wie Siliziumoxid, umfasst, über der Oberfläche gebildet, um den Hilfstrench 610 zu füllen. Dann wird eine Fotoresistschicht 640 über der Oberfläche der Opferschicht 630 gebildet.
  • 6C zeigt eine Schnittdarstellung einer sich ergebenden Struktur. Öffnungen sind fotolithografisch in der Fotoresistschicht 640 gebildet, gefolgt von einem Ätzen, um die ersten Öffnungen 620 zu bilden. Beispielsweise können die ersten Öffnungen eine Breite von angenähert 0,2 bis 0,7 µm, z.B. 0,3 bis 0,5 µm, haben. Mittels der ersten Öffnungen 620 als eine Ätzmaske kann ein Dotierungsprozess vorgenommen werden, um die unbedeckten Seitenwände benachbart zu den entsprechenden Gatetrenches 650 zu dotieren. Wie speziell in 6D gezeigt ist, sind die ersten Öffnungen 620 so gebildet, dass sie benachbart zu jedem zweiten Gatetrench 650 sind. Der Dotierungsprozess kann in jeder beliebigen Weise vorgenommen werden, beispielsweise mittels irgendeines der Verfahren, die oben anhand der 2 bis 4 erläutert sind. Das heißt, ein Dotieren aus der Gasphase kann vorgenommen werden, oder es können Gasphasenmaterialien verwendet werden. Alternativ können die ersten Öffnungen 620 mit einem Dotierungsmaterial, wie beispielsweise dotiertem Phosphoroxid, dotiertem Siliziumoxid oder Silizium oder einem dotierten Glas gefüllt werden. Beispielsweise kann ein Dotieren mit Dotierstoffen des zweiten Leitfähigkeitstyps vorgenommen werden, um Bodykontaktbereiche 225 zu bilden.
  • Nach Durchführen des ersten Dotierungsprozesses kann die sich ergebende Struktur durch eine weitere Fotoresistschicht bedeckt werden, und zweite Öffnungen 625 können an Positionen zwischen zwei benachbarten ersten Öffnungen 620 definiert werden. Die Abmessung bzw. Größe der zweiten Öffnungen 625 kann gleich zu der Abmessung bzw. Größe der ersten Öffnungen 620 sein. Danach kann ein weiterer Dotierungsprozess vorgenommen werden, um die Seitenwände benachbart zu den entsprechenden Trenches 650 zu dotieren. Beispielsweise kann ein Dotieren mit Dotierstoffen des ersten Leitfähigkeitstyps vorgenommen werden, um die Sourcebereiche 501 zu bilden. Der zweite Dotierungsprozess kann mittels ähnlicher Dotierungsmethoden vorgenommen werden, wie diese oben beschrieben sind. Gemäß einer Ausführung können die zweiten Öffnungen 625 mit einer Füllung dotiert werden, die mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert ist.
  • 6E zeigt eine Draufsicht eines Beispiels eines sich ergebenden Substrats einschließlich der zweiten Öffnungen 625.
  • 6F zeigt eine Draufsicht eines Beispiels einer sich ergebenden Struktur nach Entfernen der Fotoresistschicht. Wie dargestellt ist, sind die ersten Öffnungen 620 und die zweiten Öffnungen 625 in einer abwechselnden Weise angeordnet. Danach kann beispielsweise eine Wärmebehandlung vorgenommen werden, um einen Diffusionsprozess von den ersten und den zweiten Öffnungen zu leiten. Dann können weitere Prozesse vorgenommen werden, um weitere Komponenten der Halbleitervorrichtung zu liefern. Beispielsweise kann das Opfermaterial von dem Raum zwischen den ersten und den zweiten Öffnungen 620, 625 entfernt werden. Dann können die Substratteile zwischen den ersten und den zweiten Öffnungen 620, 625 epitaktisch überwachsen werden. Optional kann die Füllung der ersten und der zweiten Öffnungen 620, 625 entfernt werden. Ein leitendes Material kann in die ersten und in die zweiten Öffnungen 620, 625 gefüllt werden, um eine elektrische Verbindung zu einem Sourceanschluss herzustellen. Geeignete leitende Materialien umfassen stark dotiertes Polysilizium, Silizid, beispielsweise Metallsilizid, Metalle und Kombinationen dieser Materialien. Diese Materialien können durch allgemein übliche Methoden gebildet werden.
  • 7 fasst das Verfahren zum Bilden einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel zusammen. Ein Verfahren zum Bilden einer Halbleitervorrichtung umfasst ein Bilden eines Transistors in einem Halbleitersubstrat mit einer Hauptoberfläche. Das Verfahren umfasst ein Bilden eines Sourcebereiches (S60) und eines Drainbereiches, ein Bilden eines Kanalbereiches und einer Driftzone (S10), die zwischen dem Sourcebereich und dem Drainbereich angeordnet sind. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung parallel zu der Hauptoberfläche angeordnet. Das Verfahren umfasst weiterhin ein Bilden von Gatetrenches (S20) und ein Bilden einer Gateelektrode (S30) in den Gatetrenches, wobei die Gatetrenches einen Abstand entsprechend einer Breite d1 des Kanalbereiches haben, wobei die Breite d1 die Beziehung: d1 ≤ 2·ld erfüllt, wobei ld eine Länge einer Verarmungszone angibt, die an einer Zwischenfläche zwischen dem Kanalbereich und einem Gatedielektrikum benachbart zu der Gateelektrode gebildet ist. Das Verfahren umfasst weiterhin ein Bilden eines Hilfstrenches (S40) in der Hauptoberfläche, wobei sich der Hilfstrench in einer zweiten Richtung erstreckt, die die erste Richtung schneidet. Der Sourcebereich ist gebildet mittels eines Dotierungsverfahrens, das Dotierstoffe über eine Seitenwand des Hilfstrenches einführt.
  • 8A fasst ein weiteres Verfahren zum Bilden einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel zusammen. Das Verfahren umfasst ein Bilden eines Transistors in einem Halbleitersubstrat mit einer Hauptoberfläche. Das Verfahren umfasst ein Bilden eines Sourcebereiches und eines Drainbereiches (S165), ein Bilden eines Kanalbereiches und einer Driftzone (S110), die zwischen dem Sourcebereich und dem Drainbereich angeordnet sind. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung parallel zu der Hauptoberfläche angeordnet. Das Verfahren umfasst weiterhin ein Bilden von Gatetrenches (S120) und ein Bilden einer Gateelektrode (S130) in den Gatetrenches und ein Bilden eines Hilfstrenches (S140) in der Hauptoberfläche, wobei sich der Hilfstrench in einer zweiten Richtung erstreckt, die die erste Richtung schneidet. Das Verfahren umfasst außerdem ein Bilden eines Opfermaterials (S150), das den Hilfstrench füllt, ein Bilden von ersten Öffnungen (S160) in dem Opfermaterial und ein Durchführen eines ersten Dotierungsprozesses, um einen Bodykontaktbereich durch Dotieren des Substratmaterials benachbart zu den ersten Öffnungen (S170) zu bilden. Der Sourcebereich wird mittels eines Dotierungsverfahrens gebildet, der Dotierstoffe über eine Seitenwand des Hilfstrenches einführt bzw. einbringt. Beispielsweise kann das Bilden des Sourcebereiches ein Bilden von zweiten Öffnungen (S180) in dem Opfermaterial und ein Durchführen eines zweiten Dotierungsprozesses (S190) umfassen, um einen Sourcebereich durch Dotieren des Substratmaterials benachbart zu den zweiten Öffnungen zu bilden.
  • 8B fasst ein Verfahren zum Bilden einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel zusammen. Das Verfahren umfasst ein Bilden eines Transistors in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Das Verfahren umfasst ein Bilden eines Sourcebereiches und eines Drainbereiches (S260), ein Bilden eines Kanalbereiches und einer Driftzone (S210), die zwischen dem Sourcebereich und dem Drainbereich angeordnet sind. Der Sourcebereich und der Drainbereich sind längs einer ersten Richtung parallel zu der Hauptoberfläche angeordnet. Das Verfahren umfasst weiterhin ein Bilden von Gatetrenches (S220) und ein Bilden einer Gateelektrode (S230) in den Gatetrenches und ein Bilden eines Hilfstrenches (S240) in der Hauptoberfläche, wobei sich der Hilfstrench in einer zweiten Richtung erstreckt, die die erste Richtung schneidet. Das Verfahren umfasst außerdem ein Dotieren eines Substratteils benachbart zu einer Bodenseite eines Hilfstrenches mit Dotierstoffen eines ersten Leitfähigkeitstyps, um einen Bodykontaktbereich zu bilden (S250). Ein Bilden des Sourcebereiches (S260) umfasst ein Dotieren eines Substratteiles benachbart zu der Hauptoberfläche mit Dotierstoffen eines zweiten Leitfähigkeitstyps, um den Sourcebereich zu bilden.
  • Wie oben erläutert wurde, eröffnen die beschriebenen Ausführungsbeispiele eine Möglichkeit, die Kanalbreite eines Transistors zu steigern, wodurch der spezifische Widerstand des Leistungstransistors vermindert werden kann. Aufgrund der beschriebenen Verfahren können reduzierte Schaltverluste und eine gesteigerte Robustheit des Leistungstransistors erzielt werden. Weiterhin hat die beschriebene Halbleitervorrichtung einen niederohmigen Bodykontaktbereich, der elektrisch den Sourceanschluss mit dem Bodybereich verbindet. Dadurch kann der spezifische Schaltwiderstand des Transistors reduziert werden. Wenn weiterhin beispielsweise die Polarität der Bodydiode umgekehrt wird oder ein Avalanche- bzw. Lawinendurchbruch gerade stattzufinden beginnt, kann eine große Menge an Löchern über dem Sourceanschluss entladen werden. Dadurch kann die Robustheit des Transistors erhöht werden.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung umfassend ein Bilden eines Transistors (200) in einem Halbleitersubstrat, das eine Hauptoberfläche (110) hat, wobei das Verfahren weiterhin umfasst: Bilden eines Sourcebereiches (201) und eines Drainbereiches (205), Bilden eines Kanalbereiches (220) und einer Driftzone (260), die zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei der Sourcebereich (201) und der Drainbereich (205) längs einer ersten Richtung parallel zu der Hauptoberfläche (110) angeordnet sind, Bilden von Gatetrenches (212) und einer Gateelektrode (210) in den Gatetrenches (212), und Bilden eines Hilfstrenches (140) in der Hauptoberfläche (110), wobei sich der Hilfstrench (140) in einer zweiten Richtung erstreckt, die die erste Richtung schneidet, und wobei der Sourcebereich (201) gebildet ist mittels eines Dotierungsverfahrens, das Dotierstoffe über eine Seitenwand des Hilfstrenches (140) einführt.
  2. Verfahren nach Anspruch 1, bei dem das Bilden des Hilfstrenches (140) einen anisotropen Ätzprozess umfasst, um den Hilfstrench (140) zu bilden, der Seitenwände hat, die angenähert senkrecht bezüglich der Hauptoberfläche (110) sind.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Dotierungsverfahren gewählt ist aus der Gruppe, die aus einer Ionenimplantation, einem plasmaunterstützten Dotieren, einem Dotieren über CVD-Gläser, dotierten selektiven epitaktischen Prozessen und Abscheidung bzw. Auftragung von p- oder n-dotiertem Polysilizium besteht.
  4. Verfahren nach Anspruch 1 oder 2, bei dem das Dotierungsverfahren ein Auftragen einer Dotierungsschicht auf einer Seitenwand des Hilfstrenches (140), wobei die Dotierungsschicht den Dotierstoff enthält, und ein Durchführen eines Diffusionsprozesses umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Bilden des Hilfstrenches (140) einen Ätzprozess umfasst, um den Hilfstrench (140) mit spitz zulaufenden Seitenwänden zu bilden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiterhin umfassend: Bilden eines Opfermaterials (630), das den Hilfstrench (140) füllt, Bilden von ersten Öffnungen (620) in dem Opfermaterial (630), und Durchführen eines ersten Dotierungsprozesses, um einen Bodykontaktbereich (225) durch Dotieren eines Substratmaterials benachbart zu den ersten Öffnungen (620) zu bilden.
  7. Verfahren nach Anspruch 6, weiterhin umfassend: Bilden von zweiten Öffnungen (625) in dem Opfermaterial (630), und Durchführen eines zweiten Dotierungsprozesses, um einen Sourcebereich (201) durch Dotieren des Substratmaterials benachbart zu den zweiten Öffnungen (625) zu bilden.
  8. Verfahren nach einem der Ansprüche 1 bis 5, weiterhin umfassend: Dotieren eines Substratteiles benachbart zu einer Bodenseite des Hilfstrenches (140) mit Dotierstoffen eines ersten Leitfähigkeitstyps, um einen Bodykontaktbereich (225) zu bilden, und Dotieren eines Substratteiles benachbart zu der Hauptoberfläche (110) mit Dotierstoffen eines zweiten Leitfähigkeitstyps, um den Sourcebereich (201) zu bilden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem der Hilfstrench (140) eine Tiefe angenähert gleich zu der Tiefe der Gatetrenches (212) hat.
  10. Halbleitervorrichtung umfassend einen Transistor (200) in einem Halbleitersubstrat, das eine Hauptoberfläche (110) hat, wobei der Transistor umfasst: Sourcebereiche (201) und Drainbereiche (205), wobei jeder der Sourcebereiche (201) und der Drainbereiche (205) an der Hauptoberfläche (110) angeordnet sind, Kanalbereiche (220) zwischen den Sourcebereichen (201) und den Drainbereichen (205), Gatetrenches (212) in der Hauptoberfläche (110), die zwischen benachbarten einzelnen Kanalbereichen (220) angeordnet sind, Gateelektroden (210) in Gatetrenches (212), und Bodykontaktbereiche (225) an der Hauptoberfläche (110), wobei die Bodykontaktbereiche (225) die Kanalbereiche (220) kontaktieren, wobei die Sourcebereiche (201) und die Bodykontaktbereiche (225) abwechselnd längs einer zweiten Richtung angeordnet sind, die die erste Richtung schneidet.
  11. Halbleitervorrichtung nach Anspruch 10, bei der die Sourcebereiche (201) mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind und bei der die Bodykontaktbereiche (225) mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert sind.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, bei der die Sourcebereiche (201) elektrisch mit den Bodykontaktbereiche (225) verbunden sind.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, bei der die Gatetrenches (212) erste und zweite Gatetrenches umfassen, wobei die ersten Gatetrenches bei den Sourcebereichen (201) und die zweiten Gatetrenches bei den Bodykontaktbereichen (225) angeordnet sind.
  14. Halbleitervorrichtung nach Anspruch 13, bei der die ersten Gatetrenches (212) mit einer leitenden Füllung gefüllt sind, die elektrisch mit einem Gateanschluss verbunden ist.
  15. Halbleitervorrichtung nach Anspruch 13 oder 14, bei der die zweiten Gatetrenches (212) mit einer leitenden Füllung gefüllt sind, die elektrisch mit einem Sourceanschluss verbunden ist.
  16. Halbleitervorrichtung nach Anspruch 13, bei der die zweiten Gatetrenches (212) mit einem isolierenden Material gefüllt sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 10 bis 16, weiterhin umfassend eine Driftzone (260) zwischen dem Kanalbereich (220) und dem Drainbereich (205).
  18. Halbleitervorrichtung nach einem der Ansprüche 10 bis 17, bei der sich die ersten und zweiten Gatetrenches bis angenähert zur gleichen Tiefe wie die Sourcekontakte erstrecken.
  19. Halbleitervorrichtung nach einem der Ansprüche 10 bis 17, bei der sich die ersten und zweiten Gatetrenches bis angenähert zur gleichen Tiefe wie die Bodykontaktbereiche (225) erstrecken.
  20. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 10 bis 19.
DE102014119603.1A 2013-12-27 2014-12-23 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung Pending DE102014119603A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/141,832 2013-12-27
US14/141,832 US9449968B2 (en) 2013-12-27 2013-12-27 Method for manufacturing a semiconductor device and a semiconductor device

Publications (1)

Publication Number Publication Date
DE102014119603A1 true DE102014119603A1 (de) 2015-07-02

Family

ID=53372241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119603.1A Pending DE102014119603A1 (de) 2013-12-27 2014-12-23 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9449968B2 (de)
CN (1) CN104752492B (de)
DE (1) DE102014119603A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
CN110828540B (zh) * 2018-08-10 2022-03-11 无锡华润上华科技有限公司 半导体器件及其制造方法
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252116A (ja) * 1996-03-14 1997-09-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
DE19743342C2 (de) 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE10313712B4 (de) * 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
US7714384B2 (en) * 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
GB0326237D0 (en) * 2003-11-11 2003-12-17 Koninkl Philips Electronics Nv Insulated gate field effect transistor
DE102004063991B4 (de) 2004-10-29 2009-06-18 Infineon Technologies Ag Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
US8193559B2 (en) * 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8558305B2 (en) * 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
CN103378159B (zh) * 2012-04-20 2016-08-03 英飞凌科技奥地利有限公司 具有mosfet的晶体管装置和制造方法
US9685511B2 (en) * 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US8921934B2 (en) * 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate

Also Published As

Publication number Publication date
US9449968B2 (en) 2016-09-20
CN104752492A (zh) 2015-07-01
US20150187761A1 (en) 2015-07-02
CN104752492B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114836B4 (de) Halbleitervorrichtung
DE112016004718B4 (de) Halbleitereinheit
DE102009047786A1 (de) Ein Halbleiterbauelement und Herstellungsverfahren dafür
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication