DE112017000949T5 - Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung - Google Patents

Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung Download PDF

Info

Publication number
DE112017000949T5
DE112017000949T5 DE112017000949.9T DE112017000949T DE112017000949T5 DE 112017000949 T5 DE112017000949 T5 DE 112017000949T5 DE 112017000949 T DE112017000949 T DE 112017000949T DE 112017000949 T5 DE112017000949 T5 DE 112017000949T5
Authority
DE
Germany
Prior art keywords
layer
conductivity type
type
deep
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017000949.9T
Other languages
English (en)
Inventor
Yuichi Takeuchi
Atsuya Akiba
Katsumi Suzuki
Yusuke Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112017000949T5 publication Critical patent/DE112017000949T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Eine tiefe Schicht (5) vom p-Typ und eine Begrenzungsschicht (7) werden gleichzeitig durch Einleiten eines Dotierungsgases, das ein Dotiermittel vom p-Typ enthält, und eines Dotierungsgases, das ein Dotiermittel vom n-Typ enthält, ausgebildet. Genauer gesagt wird unter Verwendung einer Ebenenorientierungsabhängigkeit jeweils einer SiC-Schicht vom p-Typ und einer SiC-Schicht vom n-Typ während eines epitaxialen Wachsens die tiefe Schicht (5) vom p-Typ auf einem Boden des tiefen Grabens (15) ausgebildet, und die Begrenzungsschicht wird auf einer s-Seitenfläche des tiefen Grabens (15) ausgebildet. Auf diese Weise wird ein vertikaler MOSFET, der die Begrenzungsschicht (7) auf einer Seitenfläche der tiefen Schicht (5) vom p-Typ enthält, genau ausgebildet.

Description

  • Querverweis auf betreffende Anmeldung
  • Diese Anmeldung basiert auf der am 23. Februar 2016 eingereichten japanischen Patentanmeldung Nr. 2016-32291 , deren Offenbarung hiermit durch Bezugnahme darauf enthalten ist.
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Verbundhalbleitervorrichtung und eine Verbundhalbleitervorrichtung, wobei die Vorrichtung einen Verbundhalbleiter wie beispielsweise Siliziumcarbid (im Folgenden als SiC bezeichnet) und Galliumnitrid (im Folgenden als GaN bezeichnet) enthält.
  • Stand der Technik
  • Es sind verschiedene Arten von Verbundhalbleitervorrichtungen bekannt, die einen Verbundhalbleiter wie beispielsweise SiC und GaN enthalten. Diese Verbundhalbleitervorrichtungen enthalten ein vertikales Schaltelement wie beispielsweise einen vertikalen Metalloxidhalbleiterfeldeffekttransistor (MOSFET), der eine invertierte Grabengatestruktur aufweist.
  • Der vertikale MOSFET, der die invertierte Grabengatestruktur aufweist, bewirkt beispielsweise eine Tätigkeit derart, dass eine Gatespannung an eine Gateelektrode innerhalb eines Grabens angelegt wird, um einen Kanal in einem Basisbereich vom p-Typ auszubilden, der auf einer Grabenseitenfläche angeordnet ist, und ein elektrischer Strom erzeugt wird, der zwischen einem Drain und einer Source über den somit ausgebildeten Kanal fließt.
  • Die Patentliteratur 1 beschreibt einen vertikalen MOSFET, der wie oben beschrieben ausgebildet ist und eine Struktur aufweist, die in der Lage ist, Maßnahmen zum Sichern eines induktiven Lastwiderstands durchzuführen. Genauer gesagt wird zum Herstellen dieser Struktur eine tiefe Schicht vom p-Typ, die tiefer als ein Basisbereich vom p-Typ reicht, ausgebildet. Es wird ein Avalanche-Durchbruch vorzugsweise auf einer Bodenfläche der tiefen Schicht vom p-Typ bewirkt. Eine Stoßenergie ist in diesem Zustand entlang einer Route extrahierbar, bei der ein parasitärer Transistor schwierig zu betreiben ist. Dementsprechend ist ein ausreichender induktiver Lastwiderstand erreichbar. In einem Fall, in dem sich eine tiefe Schicht vom p-Typ tief erstreckt, wird jedoch eine Driftschicht vom n--Typ bei einem Sperrschicht-Feldeffekttransistor (JFET) durch das Vorhandensein einer Verarmungsschicht verarmt, die sich von der tiefen Schicht vom p-Typ in Richtung einer Driftschicht erstreckt. Unter dieser Bedingung erhöht sich der JFET-Widerstand. Gemäß der Patentliteratur 1 wird daher eine Begrenzungsschicht vom n-Typ an einer Seitenflächenposition der tiefen Schicht vom p-Typ, die nicht die Bodenflächenseite ist, bereitgestellt, um die Größe einer Erstreckung der Verarmungsschicht zu begrenzen, die sich von der Seitenfläche der tiefen Schicht vom p-Typ erstreckt, und dadurch einen Anstieg des JFET-Widerstands zu verringern.
  • Literatur des Stands der Technik
  • Patentliteratur
  • Patentliteratur 1: JP 2015 - 141 921 A
  • Zusammenfassung der Erfindung
  • Die oben beschriebene Patentliteratur 1 offenbart kein Herstellungsverfahren, das in der Lage ist, die Begrenzungsschicht vom n-Typ auf der Seitenfläche der tiefen Schicht vom p-Typ genau auszubilden. Dementsprechend besteht ein Bedarf nach einem genauen Ausbilden der Begrenzungsschicht vom n-Typ auf der Seitenfläche der tiefen Schicht vom p-Typ.
  • Während hier ein vertikales Schaltelement wie beispielsweise ein vertikaler MOSFET als Beispiel für die Verbundhalbleitervorrichtung beschrieben wurde, die die tiefe Schicht vom p-Typ enthält, ist eine ähnliche Konfiguration für eine Sperrschichtdiode (im Folgenden als JBS bezeichnet) und ähnliche Vorrichtungen verwendbar. Dementsprechend ist die Beschreibung des vertikalen Schaltelements auf ähnliche Weise für eine JBS und ähnliche Vorrichtungen verwendbar.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Verbundhalbleitervorrichtung zu schaffen, die in der Lage ist, eine Begrenzungsschicht auf einer Seitenfläche einer tiefen Schicht genau herzustellen.
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält ein Verfahren zum Herstellen einer Verbundhalbleitervorrichtung: Bereitstellen eines Halbleitersubstrats, das eine Grundschicht enthält, die einen ersten Leitungstyp aufweist und aus einem Verbundhalbleiter ausgebildet ist; Ausbilden eines tiefen Grabens in der Grundschicht; und Füllen des tiefen Grabens mit einer tiefen Schicht, die einen zweiten Leitungstyp aufweist, und einer Begrenzungsschicht, die den ersten Leitungstyp aufweist. Der tiefe Graben wird mit der tiefen Schicht und der Begrenzungsschicht gefüllt durch: Einleiten eines Dotierungsgases, das ein Dotiermittel vom ersten Leitungstyp enthält, eines Dotierungsgases, das ein Dotiermittel vom zweiten Leitungstyp enthält, und eines Materialgases des Verbundhalbleiters in eine Eptaxie-Wachstumsvorrichtung; Ausbilden der tiefen Schicht von einem Boden des tiefen Grabens in Richtung eines Eingangs des tiefen Grabens; und Bewirken eines epitaxialen Wachsens der Begrenzungsschicht auf einer Seitenfläche des tiefen Grabens. Die Begrenzungsschicht begrenzt eine Verarmungsschicht, die sich von einer Seitenfläche der tiefen Schicht zu der Grundschicht erstreckt.
  • Gemäß dem Herstellungsverfahren werden in dem Füllen des tiefen Grabens ein Wachsen der tiefen Schicht von dem Boden des tiefen Grabens in Richtung des Eingangs des tiefen Grabens und ein Wachsen der Begrenzungsschicht von der Seitenfläche des tiefen Grabens erzielt durch: dominantes epitaxiales Wachsen einer Schicht vom zweiten Leitungstyp über einer Schicht vom ersten Leitungstyp auf dem Boden des tiefen Grabens; und dominantes epitaxiales Wachsen der Schicht vom ersten Leitungstyp über der Schicht vom zweiten Leitungstyp auf der Seitenfläche des tiefen Grabens auf der Grundlage einer Ebenenorientierungsabhängigkeit des Verbundhalbleiters während des epitaxialen Wachsens.
  • Wie es oben beschrieben wurde, werden das Dotierungsgas, das das Dotiermittel vom ersten Leitungstyp enthält, das Dotierungsgas, das das Dotiermittel vom zweiten Leitungstyp enthält, und das Materialgas des Verbundhalbleiters eingeleitet, um gleichzeitig die tiefe Schicht und die Begrenzungsschicht auszubilden. Genauer gesagt wird unter Verwendung einer Ebenenorientierungsabhängigkeit einer SiC-Schicht vom ersten Leitungstyp und einer SiC-Schicht vom zweiten Leitungstyp während des epitaxialen Wachsens die tiefe Schicht auf dem Boden des tiefen Grabens ausgebildet, und die Begrenzungsschicht wird auf der Seitenfläche des tiefen Grabens ausgebildet. Auf diese Weise kann eine genaue Ausbildung einer Struktur erzielt werden, die die Begrenzungsschicht auf der Seitenfläche der tiefen Schicht enthält.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform, die einen vertikalen MOSFET enthält;
    • 2A bis 2E sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung der 1 darstellen;
    • 3A bis 3D sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung anschließend an 2E darstellen;
    • 4 ist ein Zeitdiagramm, das ein Wachstumsprogramm einer tiefen Schicht vom p-Typ und einer Begrenzungsschicht in einem tiefen Graben gemäß der ersten Ausführungsform zeigt;
    • 5 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform, die einen vertikalen MOSFET enthält;
    • 6 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform, die einen vertikalen MOSFET enthält;
    • 7A bis 7C sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung der 6 darstellen;
    • 8A bis 8D sind Querschnittsansichten, die jeweils einen Herstellungsschritt einer SiC-Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellen;
    • 9 ist ein Zeitdiagramm, das ein Wachstumsprogramm einer tiefen Schicht vom p-Typ und einer Begrenzungsschicht in einem tiefen Graben gemäß der vierten Ausführungsform zeigt;
    • 10A bis 10C sind Querschnittsansichten, die jeweils einen Herstellungsschritt einer SiC-Halbleitervorrichtung gemäß einer fünften Ausführungsform darstellen;
    • 11 ist ein Zeitdiagramm, das ein Wachstumsprogramm einer tiefen Schicht vom p-Typ und einer Begrenzungsschicht in einem tiefen Graben gemäß der fünften Ausführungsform zeigt;
    • 12 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung gemäß einer sechsten Ausführungsform, die einen vertikalen MOSFET enthält;
    • 13A bis 13D sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung der 12 darstellen;
    • 14A bis 14D sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung anschließend an 13D darstellen;
    • 15 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung gemäß einer siebten Ausführungsform, die eine JBS enthält; und
    • 16A bis 16D sind Querschnittsansichten, die jeweils einen Herstellungsschritt der SiC-Halbleitervorrichtung der 15 darstellen.
  • Beschreibung der Ausführungsformen
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. In den jeweiligen Ausführungsformen, die hier beschrieben sind, werden identische oder äquivalente Teile mit denselben Bezugszeichen bezeichnet.
  • (Erste Ausführungsform)
  • Im Folgenden wird eine erste Ausführungsform beschrieben. Eine beispielhaft beschriebene Verbundhalbleitervorrichtung ist eine SiC-Halbleitervorrichtung, die einen vertikalen MOSFET enthält, der eine invertierte Grabengatestruktur aufweist.
  • Die in 1 dargestellte SiC-Halbleitervorrichtung enthält einen vertikalen MOSFET, der eine Grabengatestruktur aufweist und in einem Zellenbereich angeordnet ist. Die SiC-Halbleitervorrichtung weist eine Außenumfangswiderstandsstruktur (nicht gezeigt) auf, die in einem Außenumfangsbereich, der den Zellenbereich umgibt, angeordnet ist.
  • Die SiC-Halbleitervorrichtung weist ein Halbleitersubstrat auf, das ein Substrat 1 vom n+-Typ, das eine Hochkonzentrationsverunreinigungsschicht, die SiC enthält, bildet, und eine Driftschicht 2 vom n- -Typ enthält, die auf einer vorderen Fläche des Substrats 1 vom n+-Typ angeordnet ist und SiC enthält, das eine niedrigere Verunreinigungskonzentration als das Substrat 1 vom n+-Typ aufweist. Das Substrat 1 vom n+-Typweist beispielsweise eine Verunreinigungskonzentration vom n-Typ von 1,0×1019/cm3 auf, und eine vordere Fläche wird durch eine (0001)-Si-Fläche ausgebildet. Die Driftschicht 2 vom n--Typ weist beispielsweise eine Verunreinigungskonzentration vom n-Typ in einem Bereich von 0,5×1016/cm3 bis 2,0×1016/cm3 auf.
  • Ein Basisbereich 3 ist in einem oberen Schichtteil der Driftschicht 2 vom n--Typ ausgebildet. Gemäß der vorliegenden Ausführungsform enthält der Basisbereich 3 SiC vom p-Typ mit einer Verunreinigungskonzentration, die höher als die Verunreinigungskonzentration der Driftschicht 2 vom n--Typ ist. Der Basisbereich 3 gemäß der vorliegenden Ausführungsform weist beispielsweise eine Verunreinigungskonzentration vom p-Typ von näherungsweise 2,0×1017/cm3 und eine Dicke von 300 nm auf.
  • Ein Sourcebereich 4 vom n+-Typ ist außerdem in einem oberen Schichtteil des Basisbereichs 3 ausgebildet. Eine tiefe Schicht 5 vom p-Typ ist außerdem in einer Gestalt derart ausgebildet, dass sie sich von einer Fläche der Driftschicht 2 vom n--Typ, die benachbart zu dem Basisbereich 3 ist, in Richtung des Substrats 1 vom n+-Typ erstreckt, während sie einen Boden des Basisbereichs 3 kontaktiert. Eine Kontaktschicht 6 vom p+-Typ ist in einer Gestalt derart ausgebildet, dass sie sich von einer vorderen Fläche des Sourcebereichs 4 vom n+-Typ erstreckt, den Sourcebereich 4 vom n+-Typ durchdringt und den Basisbereich 3 erreicht.
  • Der Sourcebereich 4 vom n+-Typ ist auf beiden Seiten einer Grabengatestruktur angeordnet, die unten beschrieben wird. Die tiefe Schicht 5 vom p-Typ ist derart ausgebildet, dass sie einen vorbestimmten Abstand zu der Grabengatestruktur aufweist und eine Position erreicht, die tiefer als die Grabengatestruktur ist. Genauer gesagt erstreckt sich ein tiefer Graben 15, der unterhalb des Basisbereichs 3 ausgebildet ist, von einer vorderen Fläche der Driftschicht 2 vom n--Typ. Die tiefe Schicht 5 vom p-Typ ist innerhalb des tiefen Grabens 15 ausgebildet. Der tiefe Graben 15 weist beispielsweise eine Tiefe mit einem Seitenverhältnis von zwei oder größer auf. Ein vorderer Schichtteil des Sourcebereichs 4 vom n+-Typ ist derart ausgebildet, dass er eine Verunreinigungskonzentration vom n-Typ von näherungsweise in einem Bereich von 2,5×1018/cm3 bis 1,0×1019/cm3 und eine Dicke von näherungsweise 0,5 µm aufweist. Die tiefe Schicht 5 vom p-Typ und die Kontaktschicht 6 vom p+-Typ, die jeweils eine höhere Verunreinigungskonzentration als der Basisbereich 3 aufweisen, weisen beispielsweise jeweils eine Verunreinigungskonzentration vom p-Typ in einem Bereich von 1,0×1017/cm3 bis 1,0×1019/cm3 auf. Gemäß der vorliegenden Ausführungsform erreicht die Kontaktschicht 6 vom p+-Typ den Basisbereich 3, während die tiefe Schicht 5 vom p-Typ den Basisbereich 3 kontaktiert. Dementsprechend weisen der Basisbereich 3, die tiefe Schicht 5 vom p-Typ und die Kontaktschicht 6 vom p+-Typ ein einheitliches Potential auf.
  • Eine Begrenzungsschicht 7 vom n+-Typ ist außerdem auf einer jeweiligen inneren Seitenfläche des tiefen Grabens 15, d.h. einer jeweiligen Seitenfläche der tiefen Schicht 5 vom p-Typ, ausgebildet. Die Begrenzungsschichten 7 erreichen jeweils eine Position, die weniger tief (oberhalb) als ein Boden der tiefen Schicht 5 vom p-Typ ist. Dementsprechend weist die tiefe Schicht 5 vom p-Typ einen Abschnitt auf, der tiefer als die Begrenzungsschichten 7 ist und die Begrenzungsschichten 7 nicht aufweist. Die Begrenzungsschichten 7 weisen jeweils eine vorbestimmte Dicke in einer Ebenenrichtung des Substrats 1 vom n+-Typ auf und sind jeweils auf der einen und der anderen Seitenfläche der tiefen Schicht 5 vom p-Typ an Positionen derart angeordnet, dass sie einander gegenüberliegen und dieselbe Breite aufweisen. Die Begrenzungsschichten 7 sind jeweils derart ausgebildet, dass sie eine höhere Verunreinigungskonzentration als die Driftschicht 2 vom n--Typ, beispielsweise eine Verunreinigungskonzentration in einem Bereich von 4,0×1016/cm3 bis 1,0×1017/cm3 aufweisen.
  • Ein Gategraben 8, der eine Längsrichtung aufweist, die mit einer vertikalen Richtung in der Figur übereinstimmt, durchdringt den Basisbereich 3 und den Sourcebereich 4 vom n+-Typ und erreicht die Driftschicht 2 vom n--Typ. Der Basisbereich 3 und der Sourcebereich 4 vom n+-Typ, die oben beschrieben wurden, sind in Kontakt zu einer Seitenfläche des Gategrabens 8 angeordnet.
  • Ein Abschnitt, der in dem Basisbereich 3 enthalten ist und auf der Seitenfläche des Gategrabens 8 angeordnet ist, bildet einen Kanalbereich, der den Sourcebereich 4 vom n+-Typ und die Driftschicht 2 vom n--Typ während eines Betriebs des vertikalen MOSFET verbindet. Ein Gateisolierfilm 9 ist auf einer inneren Wandfläche des Gategrabens 8 ausgebildet, der den Kanalbereich enthält. Eine Gateelektrode 10, die dotiertes Poly-Si enthält, ist auf einer vorderen Fläche des Gateisolierfilms 9 ausgebildet. Das Innere des Gategrabens 8 ist mit dem Gateisolierfilm 9 und der Gateelektrode 10 gefüllt.
  • Die Grabengatestruktur ist wie oben beschrieben ausgebildet. Die Grabengatestruktur erstreckt sich in einer Längsrichtung, die mit der vertikalen Richtung der 1 übereinstimmt. Mehrere Grabengatestrukturen sind in der Links-rechts-Richtung der 1 angeordnet, um eine Streifenform auszubilden. Der Sourcebereich 4 vom n+-Typ, die tiefe Schicht 5 vom p-Typ und die Kontaktschicht 6 vom p+-Typ, die oben beschrieben wurden, bilden eine Layoutstruktur, die sich in der Längsrichtung der Grabengatestruktur erstreckt.
  • Eine Sourceelektrode 11 und eine Gateverdrahtung (nicht gezeigt) sind außerdem auf vorderen Flächen des Sourcebereichs 4 vom n+-Typ und der Kontaktschicht 6 vom p+-Typ sowie der vorderen Fläche der Gateelektrode 10 ausgebildet. Die Sourceelektrode 11 und die Gateverdrahtung enthalten jeweils mehrere Arten von Metall, beispielsweise Ni/Al. Die Arten von Metall in mindestens einem Teil, der SiC vom n-Typ kontaktiert, genauer gesagt, der den Sourcebereich 4 vom n+-Typ kontaktiert, enthalten ein Metall, das in der Lage ist, einen ohmschen Kontakt mit SiC vom n-Typ zu erzielen. Die Arten von Metall in mindestens einem Teil, der SiC vom p-Typ kontaktiert, genauer gesagt, der die Kontaktschicht 6 vom p+-Typ kontaktiert, werden durch Metall ausgebildet, das in der Lage ist, einen ohmschen Kontakt mit Sic vom p-Typ zu erzielen. Die Sourceelektrode 11 und die Gateverdrahtung sind jeweils auf einem Zwischenschichtisolierfilm (nicht gezeigt) zur elektrischen Isolierung angeordnet. Elektrische Kontakte zwischen der Sourceelektrode 11 und dem Sourcebereich 4 vom n+-Typ und der Kontaktschicht 6 vom p+-Typ sowie zwischen der Gateverdrahtung und der Gateelektrode 10 werden über Kontaktlöcher erzielt, die in den Zwischenschichtisolierfilmen ausgebildet sind.
  • Eine Drainelektrode 12, die mit dem Substrat 1 vom n+-Typ elektrisch verbunden ist, ist außerdem auf einer hinteren Flächenseite des Substrats 1 vom n+-Typ ausgebildet. Der vertikale MOSFET, der den Kanal vom n-Typ und die invertierte Grabengatestruktur aufweist, ist wie oben beschrieben aufgebaut. Eine Außenumfangswiderstandstruktur (nicht gezeigt) ist in dem Außenumfangsbereich des Zellenbereichs angeordnet, der den vertikalen MOSFET enthält, um die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform auszubilden.
  • Gemäß dem vertikalen MOSFET, der in der SiC-Halbleitervorrichtung enthalten ist und die invertierte Grabengatestruktur wie oben beschrieben aufweist, ist ein Kanalbereich in einer vorderen Fläche eines Abschnitts ausgebildet, der in dem Basisbereich 3 enthalten ist und den Gategraben 8 kontaktiert, wenn eine Gatespannung an die Gateelektrode 10 angelegt ist. In diesem Fall wird eine Tätigkeit derart bewirkt, dass eine Injektion von Elektroden von der Sourceelektrode 11 möglich ist, die den Sourcebereich 4 vom n+-Typ und den Kanalbereich , der in dem Basisbereich 3 ausgebildet ist, passieren und die Driftschicht 2 vom n--Typ erreichen, wodurch ein Stromfluss zwischen der Sourceelektrode 11 und der Drainelektrode 12 erzeugt wird.
  • Im Folgenden wird ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung, die in 1 dargestellt ist, gemäß der vorliegenden Ausführungsform mit Bezug auf die 2A bis 4 beschrieben.
  • [In Fig. 2A gezeigter Schritt]
  • Zu Beginn wird ein Halbleitersubstrat bereitgestellt. Dieses Halbleitersubstrat ist ein Epitaxie-Substrat, das das Substrat 1 vom n+-Typ, das SiC enthält, und die Driftschicht 2 vom n--Typ enthält, die SiC enthält und durch epitaxiales Wachsen auf der vorderen Fläche des Substrats 1 vom n+-Typ ausgebildet wird.
  • [In Fig. 2B gezeigter Schritt]
  • Ein Maskenelement (nicht gezeigt) wird auf der vorderen Fläche der Driftschicht 2 vom n--Typ angeordnet. Anschließend werden vorbestimmte Positionen zum Ausbilden der tiefen Schichten 5 vom p-Typ und der Begrenzungsschichten 7 in dem Maskenelement durch Fotolithographie geöffnet. In dem Zustand, in dem das Maskenelement angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise reaktives lonenätzen (RIE) durchgeführt, um den tiefen Graben 15 an den vorbestimmten Positionen zum Ausbilden der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7 auszubilden. Das Substrat 1 vom n+-Typ weist die vordere Fläche auf, die durch eine (0001)-Si-Fläche ausgebildet wird, während die Driftschicht 2 vom n--Typ, die auf dem Substrat 1 vom n+-Typ ausgebildet ist, dieselbe Ebenenorientierung aufweist. Dementsprechend weist der tiefe Graben 15, der in diesem Schritt ausgebildet wird, eine Bodenfläche, die durch eine (0001)-Si-Fläche ausgebildet wird, und eine Seitenfläche auf, die durch eine a-Fläche oder eine m-Fläche wie beispielsweise eine (1-100)-Fläche ausgebildet wird.
  • [In den Figuren 2C und 2D gezeigte Schritte]
  • Das Maskenelement wird entfernt. Es wird ein epitaxiales Wachsen einer SiC-Schicht unter Verwendung einer Epitaxie-Wachstumsvorrichtung erzielt, um das Innere des tiefen Grabens 15 mit der SiC-Schicht zu füllen. Wie es in 4 gezeigt ist, wird genauer gesagt ein Dotierungsgas vom p-Typ, das ein organisches Metallmaterial enthält, das ein Dotiermittel vom p-Typ bildet, anfänglich zusammen mit einem SiC-Materialgas nach einem Verstreichen einer Temperaturerhöhungsperiode zum Erhöhen einer Temperatur innerhalb der Epitaxie-Wachstumsvorrichtung auf eine vorbestimmte Temperatur, beispielsweise 1650°C, eingeleitet. Die Temperaturerhöhungsperiode wird beispielsweise auf 40 Minuten oder kürzer eingestellt. Die Temperatur wird innerhalb der eingestellten Periode auf die vorbestimmte Temperatur erhöht.
  • Es werden beispielsweise Silan, das ein Si-Material bildet, und Propan, das ein C-Material bildet, als SiC-Materialgas verwendet. Das Dotierungsgas vom p-Typ, das zum Ausbilden der tiefen Schicht 5 vom p-Typ verwendet wird, ist TMA (Abkürzung von Trimethylaluminium), das ein Dotiermittel vom p-Typ enthält. Wasserstoff (H2) als ein Ätzgas wird außerdem nach Bedarf eingeleitet.
  • Vor einem Start des epitaxialen Wachsens, d.h. vor der Einleitung des Materialgases, wird ein Vor-Dotieren zum Einleiten des Dotierungsgases vom p-Typ in diesem Schritt durchgeführt, und danach wird das SiC-Materialgas, das Propan und Silan enthält, in eine Kammer eingeleitet, um ein epitaxiales Wachsen der tiefen Schicht 5 vom p-Typ zu bewirken. Nach dem Verstreichen einer vorbestimmten Zeit seit der Einleitung des SiC-Materialgases wird außerdem ein Dotierungsgas vom n-Typ, das ein Dotiermittel vom n-Typ enthält, beispielsweise Stickstoff (N2), eingeleitet.
  • Dieses Vor-Dotieren, das vor dem epitaxialen Wachsen durchgeführt wird, erzeugt eine Atmosphäre, die mit dem Dotierungsgas vom p-Typ innerhalb der Kammer der Epitaxie-Wachstumsvorrichtung gefüllt ist, und erzielt eine Absorption oder Fixierung des Dotiermittels vom p-Typ an einer inneren Wandfläche der Kammer.
  • In diesem Fall ist eine Fixierung des Dotiermittels vom p-Typ an der inneren Wandfläche der Kammer während der Anfangsgaseinleitungsstufe des Wachsens der tiefen Schicht 5 vom p-Typ vermeidbar, weswegen sich die Dotiermittelkonzentration vom p-Typ in der Atmosphäre innerhalb der Kammer nicht verringert. Dementsprechend wird die Dotiermittelkonzentration vom p-Typ in der Atmosphäre innerhalb der Kammer ab der Anfangsstufe des epitaxialen Wachsens auf einer gewünschten Konzentration gehalten. Unter dieser Bedingung kann eine genaue Steuerung der Verunreinigungskonzentration der tiefen Schicht wie beispielsweise eine scharfe Änderung der Verunreinigungskonzentration der tiefen Schicht erzielt werden.
  • Außerdem kann eine Ausbildung eines Teils der tiefen Schicht 5 vom p-Typ auf dem inneren Boden des tiefen Grabens 15 durch Einleiten des SiC-Materialgases zusammen mit der Einleitung des Dotiermittelgases vom p-Typ auf diese Weise erzielt werden. Ein Wachsen einer SiC-Schicht vom p-Typ kann einfach auf der Bodenfläche des tiefen Grabens 15 erzielt werden, ist aber aufgrund der Abhängigkeit von SiC von der Ebenenorientierung schwierig auf der Seitenfläche des tiefen Grabens 15 zu erzielen. Dementsprechend werden Bedingungen wie beispielsweise eine Temperatur innerhalb der Kammer und eine Einleitungsmenge des SiC-Materialgases derart gesteuert, dass eine Rate einer Ausbildung der SiC-Schicht vom p-Typ auf der Seitenfläche des tiefen Grabens 15 mit einer Rate des Entfernens der SiC-Schicht vom p-Typ durch Ätzgas oder durch thermisches Ätzen ausgeglichen ist. Als Ergebnis ist eine Steuerung derart erzielbar, dass die tiefe Schicht 5 vom p-Typ nur auf der inneren Bodenfläche des tiefen Grabens 15, aber nicht auf der Seitenfläche des tiefen Grabens 15 ausgebildet wird.
  • Nach der Ausbildung der tiefen Schicht 5 vom p-Typ auf der Bodenfläche des tiefen Grabens 15 wird eine Einleitung eines Dotiermittelgases vom n-Typ initiiert. Mit dem Start dieser Einleitung wird gleichzeitig nach Bedarf Ätzgas in die Epitaxie-Wachstumsvorrichtung zusammen mit einer Einleitung des Dotiermittelgases vom p-Typ, des Dotiermittelgases vom n-Typ und des SiC-Materialgases eingeleitet. Ein Wachsen einer SiC-Schicht vom n-Typ ist einfach auf der Seitenfläche des tiefen Grabens 15, aber aufgrund der Abhängigkeit von SiC von der Ebenenorientierung schwierig auf der Bodenfläche des tiefen Grabens 15 zu erzielen. Dementsprechend wird eine SiC-Schicht vom p-Typ auf der Bodenfläche des tiefen Grabens 15 ausgebildet, während eine SiC-Schicht vom n-Typ auf der Seitenfläche des tiefen Grabens 15 ausgebildet wird. Als Ergebnis gelangt das Innere des tiefen Grabens 15 in einen Zustand, in dem er mit der tiefen Schicht 5 vom p-Typ und den Begrenzungsschichten 7 wie in 2D dargestellt gefüllt ist. Dieser Schritt erzeugt dadurch eine Struktur derart, dass die tiefe Schicht 5 vom p-Typ, die sich von dem Boden des tiefen Grabens 15 in Richtung eines Eingangs erstreckt, und die Begrenzungssichten 7, die auf den Seitenflächen des tiefen Grabens 15, d.h. auf den Seitenflächen der tiefen Schicht 5 vom p-Typ, ausgebildet sind, enthalten sind.
  • Eine SiC-Schicht vom p-Typ, die die tiefe Schicht 5 vom p-Typ bildet und nicht gezeigt ist, wird außerdem auf der vorderen Fläche der Driftschicht 2 vom n--Typ ausgebildet. Dementsprechend wird die SiC-Schicht vom p-Typ auf der vorderen Fläche der Driftschicht 2 vom n--Typ durch Einebnung wie beispielsweise Schleifen und chemisch mechanisches Polieren (CMP) entfernt, um die Driftschicht 2 vom n--Typ freizulegen.
  • [In Fig. 2E gezeigter Schritt]
  • Ein epitaxiales Wachsen des Basisbereichs 3 wird auf der vorderen Fläche der Driftschicht 2 vom n- -Typ und der tiefen Schicht 5 vom p-Typ und den Begrenzungsschichten 7 unter erneuter Verwendung der Epitaxie-Wachstumsvorrichtung erzielt. Dieses epitaxiale Wachsen wird auf die Weise ähnlich wie in dem Schritt in 2B durchgeführt, d.h. wird durch Einleiten eines SiC-Materialgases erzielt, nachdem die Temperatur innerhalb der Epitaxie-Wachstumsvorrichtung auf eine vorbestimmte Temperatur eingestellt wurde. Danach wird die Verunreinigungskonzentration vom p-Typ des Basisbereichs 3 durch Steuern eines Einleitungsmittels des Dotierungsgases auf eine gewünschte Konzentration eingestellt.
  • Gemäß dem hier beschriebenen Beispiel wird der Schritt in 2E separat von dem Schritt in 2D durchgeführt. Diese Schritte können jedoch gleichzeitig durchgeführt werden. Die Verunreinigungskonzentration des Basisbereichs 3, die einen Kanalbereich bildet, muss auf eine gewünschte Konzentration eingestellt werden. Dementsprechend ist es vorteilhaft, den Abschnitt der tiefen Schicht 5 vom p-Typ, der auf dem Boden des tiefen Grabens 15 angeordnet ist, auszubilden und danach eine Steuerung der Einleitungsmenge des Dotiermittelgases, das das Dotiermittel vom p-Typ enthält, zu steuern, um die Verunreinigungskonzentration des Basisbereichs 3 auf eine gewünschte Konzentration einzustellen.
  • [In Fig. 3A gezeigter Schritt]
  • Ein Schritt zum Ausbilden des Sourcebereichs 4 vom n+-Typ auf der vorderen Fläche des Basisbereichs 3 wird durchgeführt. Genauer gesagt wird nach Beendigung des Schritts in 2E das Dotiermittelgas, das in die Epitaxie-Wachstumsvorrichtung eingeleitet wird, in ein Dotiermittelgas geändert, das ein Dotiermittel vom n-Typ (beispielsweise Stickstoff) enthält, um den Sourcebereich 4 vom n+-Typ auszubilden.
  • [In Fig. 3B gezeigter Schritt]
  • Ein Schritt zum Ausbilden der Kontaktschicht 6 vom p+-Typ wird durch Ionenimplantation oder epitaxiales Wachsen durchgeführt.
  • Wenn eine Ionenimplantation in diesem Schritt verwendet wird, wird ein Maskenelement (nicht gezeigt) auf der vorderen Fläche des Sourcebereichs 4 vom n+-Typ angeordnet. Anschließend wird eine vorbestimmte Position zum Ausbilden der Kontaktschicht 6 vom p+-Typ in dem Maskenelement durch Fotolithographie geöffnet. In diesem Zustand, in dem das Maskenelement angeordnet ist, wird ein Dotiermittel vom p-Typ, beispielsweise Aluminium, ionenimplantiert, um die Kontaktschicht 6 vom p+-Typ auszubilden.
  • Wenn epitaxiales Wachsen in diesem Schritt verwendet wird, wird ein Maskenelement anfangs mit einer Öffnung in einem vorbestimmten Bereich zum Ausbilden der Kontaktschicht 6 vom p+-Typ ähnlich wie bei der Ionenimplantation angeordnet. In dem Zustand, in dem das Maskenelement angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise RIE durchgeführt, um einen Graben an der vorbestimmten Position auszubilden, um die Kontaktschicht 6 vom p+-Typ auszubilden. Danach wird das Maskenelement entfernt und es wird eine Schicht vom p+-Typ durch die vordere Fläche des Sourcebereichs 4 vom n+-Typ einschließlich der Innenseite des Grabens durch erneutes Verwenden der Epitaxie-Wachstumsvorrichtung ausgebildet. Ein SiC-Materialgas und ein Dotiermittelgas, das in diesem Schritt verwendet wird, ähneln denjenigen Gasen, die in dem Schritt zum Ausbilden des Basisbereichs 3 verwendet werden. Die Gaseinleitungsmenge wird entsprechend der Verunreinigungskonzentration der Kontaktschicht 6 vom p+-Typ gesteuert. Danach wird die vordere Fläche des Sourcebereichs 4 vom n+-Typ durch Einebnung wie beispielsweise Schleifen und CMP freigelegt. Auf diese Weise wird die Schicht vom p+-Typ, die nur innerhalb des Grabens verbleibt, zu der Kontaktschicht 6 vom p+-Typ.
  • [In Fig. 3C gezeigter Schritt]
  • Ein Maskenelement (nicht gezeigt) wird auf den vorderen Flächen des Sourcebereichs 4 vom n+-Typ und der Kontaktschicht 6 vom p+-Typ angeordnet. Anschließend wird eine vorbestimmte Position zum Ausbilden des Gategrabens 8 in dem Maskenelement durch Fotolithographie geöffnet. In dem Zustand, in dem das Maskenelement angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise RIE durchgeführt, um den Gategraben 8 in dem Zellenbereich auszubilden. Danach wird das Maskenelement entfernt.
  • Es wird ein Wasserstoffätzen nach Bedarf durch Heizen in einer Wasserstoffatmosphäre bei 1650°C oder höher und unter Druckablassen, beispielsweise einer Hochtemperaturwasserstoffatmosphäre bei 1625°C und 2,7×104 Pa (= 200 Torr) durchgeführt. Dieses Wasserstoffätzen erzielt ein Abrunden der inneren Wandfläche des Gategrabens 8, d.h. ein Abrunden eines Eingangs oder eines Eckenabschnitts des Gategrabens 8 und ein Entfernen von Schäden, die durch das Ätzen des Grabens verursacht wurden.
  • [In Fig. 3D gezeigter Schritt]
  • Der Gateisolierfilm 9 wird durch thermische Oxidation in einer nassen Atmosphäre ausgebildet. Danach wird eine Poly-Si-Schicht auf der vorderen Fläche des Gateisolierfilms 9 dotiert und derart bemustert, dass die dotierte Poly-Si-Schicht innerhalb des Gategrabens 8 verbleibt und die Gateelektrode 10 bildet. Die Schritte nach diesem Schritt ähneln den Schritten, die herkömmlich durchgeführt werden. Genauer gesagt werden ein Schritt zum Ausbilden von Zwischenschichtisolierfilmen, ein Schritt zum Ausbilden von Kontaktlöchern durch Fotoätzen, ein Schritt zum Ausbilden der Sourceelektrode 11 und der Gateverdrahtungsschicht durch Bemustern nach einem Abscheiden eines Elektrodenmaterials, ein Schritt zum Ausbilden der Drainelektrode 12 auf der hinteren Fläche des Substrats 1 vom n+-Typ und weitere Schritte durchgeführt. Als Ergebnis wird die SiC-Halbleitervorrichtung, die den vertikalen MOSFET enthält, der die Grabengatestruktur wie in 1 aufweist und in dem Zellenbereich angeordnet ist, beendet.
  • Gemäß der oben beschriebenen vorliegenden Ausführungsform werden ein Dotierungsgas, das ein Dotiermittel vom p-Typ enthält, und ein Dotierungsgas, das ein Dotiermittel vom n-Typ enthält, beide gleichzeitig eingeleitet, um die tiefe Schicht 5 vom p-Typ und die Begrenzungsschichten 7 auszubilden. Genauer gesagt wird unter Verwendung einer Ebenenorientierungsabhängigkeit der SiC-Schicht vom p-Typ und der SiC-Schicht vom n-Typ während eines epitaxialen Wachsens die tiefe Schicht 5 vom p-Typ auf dem Boden des tiefen Grabens 15 ausgebildet, während die Begrenzungsschichten 7 auf den Seitenflächen des tiefen Grabens 15 ausgebildet werden. Auf diese Weise kann eine genaue Ausbildung des vertikalen MOSFET erzielt werden, der die Struktur aufweist, die die Begrenzungsschichten 7 auf den Seitenflächen der tiefen Schicht 5 vom p-Typ enthält, wie es in 1 dargestellt ist.
  • Außerdem werden die tiefe Schicht 5 vom p-Typ und die Begrenzungsschichten 7 gemäß der vorliegenden Ausführungsform gleichzeitig ausgebildet. Dementsprechend sind die Herstellungsschritte im Vergleich zu denjenigen eines Falles einfacher, in dem die tiefe Schicht vom p-Typ und die Begrenzungsschichten 7 separat ausgebildet werden.
  • (Zweite Ausführungsform)
  • Im Folgenden wird eine zweite Ausführungsform beschrieben. Die vorliegende Ausführungsform ähnelt der ersten Ausführungsform mit der Ausnahme der Konfiguration des Basisbereichs 3, der im Vergleich zu der entsprechenden Konfiguration der ersten Ausführungsform anders ist. Dementsprechend werden hier nur die sich von den entsprechenden Teilen der ersten Ausführungsform unterscheidenden Teile beschrieben.
  • Gemäß der oben beschriebenen ersten Ausführungsform weist der Basisbereich 3 eine einheitliche Verunreinigungskonzentration auf. Es müssen jedoch nicht sämtliche Teile des Basisbereichs 3 eine einheitliche Verunreinigungskonzentration aufweisen. Der in der vorliegenden Ausführungsform beschriebene Basisbereich 3 weist eine geschichtete Struktur auf, die durch Teile ausgebildet wird, die unterschiedliche Verunreinigungskonzentrationen aufweisen.
  • Wie es in 5 dargestellt ist, enthält der Basisbereich 3 einen Hochkonzentrationsbasisbereich 3a auf der Seite der Driftschicht 2 vom n--Typ und einen Niedrigkonzentrationsbasisbereich 3b, der oberhalb des Hochkonzentrationsbasisbereichs 3a angeordnet ist und eine niedrigere Verunreinigungskonzentration als der Hochkonzentrationsbasisbereich 3a aufweist. Der Basisbereich 3 weist daher eine Struktur auf, die unterschiedliche Verunreinigungskonzentrationen aufweist. Die folgenden vorteilhaften Wirkungen werden mit der SiC-Halbleitervorrichtung mit dieser Struktur erzielt.
  • Der Hochkonzentrationsbasisbereich 3a, der darin angeordnet ist, verringert eine Ausdehnung einer Verarmungsschicht innerhalb des Basisbereichs 3. In diesem Fall sind eine vollständige Verarmung innerhalb des Basisbereichs 3 und ein Durchstoßen, das dadurch verursacht wird, vermeidbar. Entsprechend kann eine ausreichende Elementdurchbruchspannung gewährleistet werden, während eine Verschlechterung des Gateisolierfilms 9 an dem Boden des Gategrabens 8 vermeidbar ist. Außerdem ist eine Schwellenspannung von der Verunreinigungskonzentration vom p-Typ des Hochkonzentrationsbasisbereichs 3a abhängig. Dementsprechend kann die Schwellenspannung erhöht werden.
  • Der Basisbereich 3 enthält nicht nur den Hochkonzentrationsbasisbereich 3a, sondern auch den Niedrigkonzentrationsbasisbereich 3b. In diesem Fall kann die Kanalmobilität in dem Niedrigkonzentrationsbasisbereich 3b erhöht werden. Dementsprechend kann sogar bei Vorhandensein des Hochkonzentrationsbasisbereichs 3a eine Verringerung des Durchlasswiderstands erzielt werden. Der vertikale MOSFET, der die Grabengatestruktur aufweist, ist daher in der Lage, den Durchlasswiderstand zu verringern, eine ausreichende Elementdurchbruchspannung zu gewährleisten und eine Schwellenspannung zu erhöhen.
  • Der Hochkonzentrationsbasisbereich 3a verbessert die Wirkung des Herausziehens von Trägern, die durch eine Sperrschicht zwischen der Driftschicht 2 vom n--Typ und dem Basisbereich 3 in einem ausgeschalteten Zustand erzeugt wird. In diesem Fall verringert sich ein Drainleckstrom. Genauer gesagt verbessert sich der Herauszieheffekt der Träger an dem Sperrschichtabschnitt des Basisbereichs 3, der die Driftschicht 2 vom n--Typ kontaktiert, mehr, wenn die Verunreinigungskonzentration vom p-Typ an dem Sperrschichtabschnitt höher ist. Gemäß der vorliegenden Ausführungsform entspricht dieser Sperrschichtabschnitt dem Hochkonzentrationsbasisbereich 3a. In diesem Fall verbessert sich die Wirkung des Herausziehens der Träger, die durch die Sperrschicht zwischen der Driftschicht 2 vom n--Typ und dem Basisbereich 3 erzeugt wird, mehr als bei einer Konfiguration, die den Basisbereich 3 nur durch den Niedrigkonzentrationsbasisbereich 3b ausbildet. Der Hochkonzentrationsbasisbereich 3a wird in dem niedrigeren Schichtteil des Basisbereichs 3 ausgebildet. In diesem Fall erstreckt sich ein Kontaktzustand zwischen dem Basisbereich 3 und der Driftschicht 2 vom n--Typ in einem breiteren Bereich und ist mit der SiC-Schicht vom p+-Typ verbunden. Dementsprechend kann ein Herausziehen über die SiC-Schicht vom p+-Typ erzielt werden. Als Ergebnis verbessert sich die Wirkung des Herausziehens der Träger weiter.
  • Der Kontaktabschnitt des Basisbereichs 3, der die Driftschicht 2 vom n--Typ kontaktiert, wird nur durch den Hochkonzentrationsbasisbereich 3a ausgebildet, der eine hohe Verunreinigungskonzentration vom p-Typ aufweist. In diesem Fall kann eine Verringerung einer Anfangsspannung für einen Stromfluss in einer eingebauten Diode erzielt werden, die durch einen PN-Übergang zwischen der Driftschicht 2 vom n--Typ und dem Basisbereich 3 ausgebildet wird. Die Verringerung der Anfangsspannung, die somit erzielt wird, verringert eine Einschaltspannung der eingebauten Diode, wodurch Verluste verringert werden, die während einer Synchrongleichrichtungsansteuerung erzeugt werden, die die eingebaute Diode positiv verwendet.
  • Außerdem gelangt eine Äquipotentiallinie in dem ausgeschalteten Zustand durch das Vorhandensein einer Verarmungsschicht, die sich von dem Hochkonzentrationsbasisbereich 3a in Richtung der Driftschicht 2 vom n--Typ erstreckt, nicht einfach unterhalb der Grabengatestruktur. In diesem Fall konzentriert sich ein elektrisches Feld, das an dem Gateisolierfilm 9 anliegt, nicht intensiv an der Bodenfläche des Gategrabens 8. Dementsprechend erhöhen sich die Lebensdauer und die Sperrvorspannungslebensdauer des Gateisolierfilms 9.
  • Zum Herstellen der SiC-Halbleitervorrichtung, die den Basisbereich 3 aufweist, der unterschiedliche Verunreinigungskonzentrationen wie in diesem Beispiel aufweist, kann ein Verfahren ähnlich dem Verfahren der ersten Ausführungsform mit der Ausnahme des Punkts verwendet werden, dass die Einleitungsmenge eines Dotierungsgases, das ein Dotiermittel vom p-Typ enthält, während eines Ausbildungsschritts des Basisbereichs 3 entsprechend der Verunreinigungskonzentrationen des Basisbereichs 3 geändert wird.
  • (Dritte Ausführungsform)
  • Im Folgenden wird eine dritte Ausführungsform beschrieben. Die vorliegende Ausführungsform ähnelt den ersten und zweiten Ausführungsformen mit der Ausnahme der Konfiguration des vertikalen MOSFET, der andere Konfigurationen als in den ersten und zweiten Ausführungsformen aufweist. Dementsprechend werden nur die sich von den entsprechenden Teilen der ersten und zweiten Ausführungsformen unterscheidenden Teile beschrieben. Gemäß der Struktur, die in der hier beschriebenen vorliegenden Ausführungsform verwendet wird, wird die Verunreinigungskonzentration des Basisbereichs 3 ähnlich wie bei der zweiten Ausführungsform geändert. Es muss nicht gesagt werden, dass diese Struktur für die erste Ausführungsform verwendbar ist.
  • Gemäß den oben beschrieben ersten und zweiten Ausführungsformen ist der Basisbereich 3 direkt auf der Driftschicht 2 vom n--Typ ausgebildet. Es kann jedoch eine Schicht 20 vom n-Typ, die eine Verunreinigungskonzentration aufweist, die höher als die Verunreinigungskonzentration der Driftschicht 2 vom n--Typ ist, auf der Driftschicht 2 vom n- -Typ angeordnet sein, wie es in 6 dargestellt ist.
  • Die Schicht 20 vom n-Typ kann als eine Stromdiffusionsschicht dienen, die es Elektronen ermöglicht, die einen Kanalbereich passiert haben, sich in einer Substratebenenrichtung innerhalb der Schicht 20 vom n-Typ auszudehnen und dann in Richtung der Drainelektrode 12 zu fließen. Dementsprechend kann sich ein Strompfad ausdehnen, wodurch eine weitere Verringerung des Durchlasswiderstands erzielbar ist.
  • Gemäß dieser Konfiguration wird die Schicht 20 vom n-Typ auf der Driftschicht 2 vom n--Typ beispielsweise vor der Ausbildung der tiefen Schicht 5 vom p-Typ und den Begrenzungsschichten 7 ausgebildet, wie es in 7A dargestellt ist. Genauer gesagt wird ein Maskenelement mit Öffnungen in vorbestimmten Bereichen zum Ausbilden der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7 angeordnet. Der tiefe Graben 15, der die Driftschicht 2 vom n--Typ und die Schicht 20 vom n-Typ durchdringt, wird unter dieser Bedingung ausgebildet. Danach werden ähnliche Schritte wie in den 2C und 2D gezeigt durchgeführt, um die tiefe Schicht 5 vom p-Typ und die Begrenzungsschichten 7 auszubilden, wie es in den 7B und 7C dargestellt ist.
  • (Vierte Ausführungsform)
  • Im Folgenden wird eine vierte Ausführungsform beschrieben. Die vorliegende Ausführungsform ähnelt den ersten bis dritten Ausführungsformen mit der Ausnahme des Herstellungsprozesses der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7, der anders als der entsprechende Prozess der ersten bis dritten Ausführungsformen ist. Dementsprechend werden nur die sich von den entsprechenden Teilen der ersten bis dritten Ausführungsformen unterscheidenden Teile beschrieben. Gemäß der Struktur, die hier in der beschriebenen vorliegenden Ausführungsform verwendet wird, wird die Schicht 20 vom n-Typ ähnlich wie in der dritten Ausführungsform angeordnet. Es muss nicht gesagt werden, dass diese Struktur für die ersten und zweiten Ausführungsformen verwendbar ist.
  • Zunächst wird die Schicht 20 vom n-Typ auf der Driftschicht 2 vom n--Typ ausgebildet, wie es in 8A dargestellt ist. Danach wird ein Maskenelement mit Öffnungen in vorbestimmten Bereichen zum Ausbilden der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7 angeordnet. Der tiefe Graben 15, der die Driftschicht 2 vom n--Typ und die Schicht 20 vom n-Typ durchdringt, wird unter dieser Bedingung ausgebildet. Anschließend wird ein Teil der tiefen Schicht 5 vom p-Typ auf der inneren Wandfläche des tiefen Grabens 15 ausgebildet, wie es in 8B dargestellt ist. In diesem Fall wird vorzugsweise ein Teil der tiefen Schicht 5 vom p-Typ nur auf dem Boden des tiefen Grabens 15 ausgebildet. Es kann jedoch auch eine SiC-Schicht vom p-Typ, die die tiefe Schicht 5 vom p-Typ ausbildet, auf der Seitenfläche des tiefen Grabens 15 in Abhängigkeit von den Wachstumsbedingungen ausgebildet werden. Dementsprechend wird ein Schritt zum Entfernen des Teiles der tiefen Schicht 5 vom p-Typ, die auf der Seitenfläche des tiefen Grabens 15 ausgebildet wurde, durchgeführt, wie es in 8C dargestellt ist.
  • Wie es beispielsweise in 9 gezeigt ist, wird die Temperatur der Epitaxie-Wachstumsvorrichtung nach dem Verstreichen einer Temperaturerhöhungsperiode auf eine vorbestimmte Temperatur, beispielsweise 1650°C, erhöht. Außerdem werden ein Vor-Dotieren eines Dotiermittels vom p-Typ und ein Einleiten von Ätzgas nach Bedarf durchgeführt. Weiterhin wird ein SiC-Materialgas eingeleitet, um einen Teil der tiefen Schicht 5 vom p-Typ auf der inneren Wandfläche des tiefen Grabens 15 auszubilden, wonach die Einleitungsmenge des SiC-Materialgases eine feste Periode lang verringert wird, um eine SiC-Schicht vom p-Typ zu entfernen, die auf der Seitenwand des tiefen Grabens 15 ausgebildet wurde. In diesem Fall ist die SiC-Schicht vom p-Typ von der Bodenfläche des tiefen Grabens 15 schwer zu entfernen, ist aber von der Seitenfläche des tiefen Grabens 15 aufgrund der Abhängigkeit von SiC von der Ebenenorientierung leicht zu entfernen. Dementsprechend wird nur die SiC-Schicht vom p-Typ auf der Seitenfläche des tiefen Grabens 15 entfernt, während ein Teil der tiefen Schicht 5 vom p-Typ auf dem Boden des tiefen Grabens 15 ohne Entfernen belassen wird.
  • Wie es in 9 gezeigt ist, kehrt danach die Einleitungsmenge des SiC-Materialgases zu der Einleitungsmenge während des epitaxialen Wachsens zurück. Außerdem wird ein Dotierungsgas, das ein Dotiermittel vom n-Typ enthält, eingeleitet. Dieser Schritt füllt das Innere des tiefen Grabens 15 mit der tiefen Schicht 5 vom p-Typ und den Begrenzungsschichten 7, wie es in 8D dargestellt ist, wodurch eine Struktur erzeugt wird, die die Begrenzungsschichten 7 enthält, die jeweils auf den Seitenflächen der tiefen Schicht 5 vom p-Typ angeordnet sind, wobei nur die tiefe Schicht 5 vom p-Typ auf dem Boden des tiefen Grabens 15 angeordnet ist. Danach werden die jeweiligen Schritte, die in 2D und anschließend in dieser Figur dargestellt sind, wie in der ersten Ausführungsform beschrieben durchgeführt, um eine SiC-Halbleitervorrichtung herzustellen, die einen vertikalen MOSFET enthält, der ähnlich wie die vertikalen MOSFETs der ersten bis dritten Ausführungsformen aufgebaut ist.
  • Wie es oben beschrieben wurde, wird sogar dann, wenn eine SiC-Schicht vom p-Typ zusätzlich auf der Seitenfläche des tiefen Grabens 15 während der Ausbildung des Abschnitts der tiefen Schicht 5 vom p-Typ, die auf dem Boden des tiefen Grabens 15 angeordnet ist, ausgebildet wird, der Abschnitt der SiC-Schicht vom p-Typ auf der Seitenfläche des tiefen Grabens 15 entfernt, um die SiC-Halbleitervorrichtung herzustellen, die ähnlich wie die ersten bis dritten Ausführungsformen aufgebaut ist.
  • (Fünfte Ausführungsform)
  • Im Folgenden wird eine fünfte Ausführungsform beschrieben. Die vorliegende Ausführungsform ähnelt den ersten bis dritten Ausführungsformen mit der Ausnahme des Herstellungsprozesses der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7, der anders als der entsprechende Prozess der ersten bis dritten Ausführungsformen ist. Dementsprechend werden nur die sich von den entsprechenden Teilen der ersten bis dritten Ausführungsformen unterscheidenden Teile beschrieben. Gemäß der Struktur, die in der hier beschriebenen vorliegenden Ausführungsform verwendet wird, wird die Schicht 20 vom n-Typ ähnlich wie in der dritten Ausführungsform angeordnet. Es muss nicht gesagt werden, dass diese Struktur für die ersten und zweiten Ausführungsformen verwendbar ist.
  • Zunächst wird die Schicht 20 vom n-Typ auf der Driftschicht 2 vom n--Typ ausgebildet, wie es in 10A dargestellt ist. Danach wird ein Maskenelement 30 mit Öffnungen in vorbestimmten Bereichen zum Ausbilden der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7 angeordnet. Der tiefe Graben 15, der die Driftschicht 2 vom n--Typ und die Schicht 20 vom n-Typ durchdringt, wird unter dieser Bedingung ausgebildet. Anschließend wird ein Dotiermittel vom p-Typ, beispielsweise Aluminium, in einem durch das Maskenelement 30 bedeckten Zustand ionenimplantiert, um einen Teil der tiefen Schicht vom p-Typ auf dem Boden des tiefen Grabens 15 auszubilden. Danach wird das Maskenelement 30 entfernt, wie es in 10B dargestellt ist. Nach dem Entfernen des Maskenelements 30 wird ein Schritt ähnlich wie der Schritt in 2D in dem Schritt durchgeführt, der in 10C dargestellt ist.
  • Wie es in 11 gezeigt ist, wird in diesem Fall beispielsweise die Temperatur der Epitaxie-Wachstumsvorrichtung auf eine vorbestimmte Temperatur, beispielsweise 1650°C während einer Temperaturerhöhungsperiode erhöht. Außerdem wird ein Ätzgas nach Bedarf eingeleitet. Gemäß dem hier beschriebenen Beispiel wird ein Vor-Dotieren eines Dotiermittels vom p-Typ durchgeführt. Es kann jedoch ein Vor-Dotieren für die tiefe Schicht 5 vom p-Typ bei einem Teil, der an dem Boden des tiefen Grabens 15 ausgebildet ist, unter Berücksichtigung dessen, dass dieser Teil bereits ausgebildet wurde, weggelassen werden. Ein Vor-Dotieren wird jedoch vorzugsweise durchgeführt, um die Verunreinigungskonzentration der tiefen Schicht 5 vom p-Typ auf eine gewünschte Konzentration mit einer ausgezeichneten Steuerbarkeit ab einer Anfangsstufe eines epitaxialen Wachsens einzustellen.
  • Danach werden ein SiC-Materialgas und ein Dotierungsgas, das ein Dotiermittel vom n-Typ enthält, eingeleitet. Dieses Einleiten der Gase füllt das Innere des tiefen Grabens 15 mit der tiefen Schicht 5 vom p-Typ und den Begrenzungsschichten 7, wie es in 10C dargestellt ist, wodurch eine Struktur erzeugt wird, die die Begrenzungsschichten 7, die jeweils auf den Seitenflächen der tiefen Schicht 5 vom p-Typ angeordnet sind, und die ionenimplantierte tiefe Schicht 5 vom p-Typ, die auf dem Boden des tiefen Grabens 15 angeordnet ist, enthält. Danach werden die jeweiligen Schritte, die in 2D und anschließend in dieser Figur dargestellt sind, wie in der ersten Ausführungsform durchgeführt, um eine SiC-Halbleitervorrichtung herzustellen, die einen vertikalen MOSFET enthält, der ähnlich wie die vertikalen MOSFETs der ersten bis dritten Ausführungsformen aufgebaut ist.
  • Wie es oben beschrieben wurde, kann die tiefe Schicht 5 vom p-Typ an dem Teil, der auf dem Boden des tiefen Grabens 15 angeordnet ist, durch Ionenimplantation ausgebildet werden. Sogar durch dieses Verfahren kann eine SiC-Halbleitervorrichtung erzeugt werden, die ähnlich wie in den ersten bis dritten Ausführungsformen ausgebildet ist.
  • (Sechste Ausführungsform)
  • Im Folgenden wird eine sechste Ausführungsform beschrieben. Gemäß der vorliegenden Ausführungsform wird die Verunreinigungskonzentration des Basisbereichs 3 auf ähnliches Weise wie in der zweiten Ausführungsform variiert, und der Herstellungsprozess wird derart geändert, dass eine Struktur erzeugt wird, die die Schicht 20 vom n-Typ ähnlich wie die dritte Ausführungsform enthält. Die anderen Punkte ähneln den entsprechenden Punkten der zweiten und dritten Ausführungsformen. Dementsprechend werden hier nur die sich von den entsprechenden Teilen der zweiten und dritten Ausführungsformen unterscheidenden Teile beschrieben.
  • 12 ist eine Querschnittsansicht einer SiC-Halbleitervorrichtung, die einen vertikalen MOSFET enthält, der durch ein Herstellungsverfahren gemäß der vorliegenden Ausführungsform hergestellt wird. Wie es in der Figur dargestellt ist, enthält die erzeugte Struktur die Schicht 20 vom n-Typ sowie den Hochkonzentrationsbasisbereich 3a und den Niedrigkonzentrationsbasisbereich 3b, die den Basisbereich 3 bilden. Die Kontaktschicht 6 vom p+-Typ erreicht mindestens den Bereich unterhalb des Sourcebereichs 4 vom n+-Typ. Gemäß diesem Beispiel erreicht die Kontaktschicht 6 vom p+-Typ eine Grenzposition zwischen dem Basisbereich 3 und der Driftschicht 2 vom n--Typ. Ein Verfahren zum Herstellen des SiC-Halbleiters, der wie in 12 dargestellt aufgebaut ist, gemäß der vorliegenden Ausführungsform wird mit Bezug auf die 13A bis 14D beschrieben.
  • [In Fig. 13A gezeigter Schritt]
  • Zu Beginn wird ein Halbleitersubstrat bereitgestellt. Dieses Halbleitersubstrat ist ein Epitaxie-Substrat, das das Substrat 1 vom n+-Typ, das SiC enthält, und die Driftschicht 2 vom n--Typ enthält, die SiC enthält und durch epitaxiales Wachsen auf der vorderen Fläche des Substrats 1 vom n+-Typ ausgebildet wird. Das Epitaxie-Substrat wird innerhalb der Epitaxie-Wachstumsvorrichtung angeordnet. Ein epitaxiales Wachsen der Schicht 20 vom n-Typ, des Hochkonzentrationsbasisbereichs 3a, des Niedrigkonzentrationsbasisbereichs 3b und des Sourcebereichs 4 vom n+-Typ werden aufeinanderfolgend auf der vorderen Fläche der Driftschicht 2 vom n--Typ erzielt.
  • [In Fig. 13B gezeigter Schritt]
  • Ein Maskenelement (nicht gezeigt) wird auf der vorderen Fläche des Sourcebereichs 4 vom n+-Typ angeordnet. Anschließend werden vorbestimmte Positionen zum Ausbilden der tiefen Schicht 5 vom p-Typ, der Begrenzungsschichten 7 und der Kontaktschicht 6 vom p+-Typ in dem Maskenelement durch Fotolithographie geöffnet. In dem Zustand, in dem das Maskenelement angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise RIE durchgeführt, um den tiefen Graben 15 an den vorbestimmten Positionen zum Ausbilden der tiefen Schicht 5 vom p-Typ, der Begrenzungsschichten 7 und der Kontaktschicht 6 vom p+-Typ auszubilden.
  • [In den Figuren 13C und 13D gezeigte Schritte]
  • Das Maskenelement wird entfernt. Ein epitaxiales Wachsen einer SiC-Schicht wird durch ähnliche Schritte wie die obigen Schritte in den 2C und 2D erzielt, wobei erneut die Epitaxie-Wachstumsvorrichtung verwendet wird, um das Innere des tiefen Grabens 15 mit der SiC-Schicht zu füllen. Diese Schritte füllen das Inneren des tiefen Grabens 15 mit der tiefen Schicht 5 vom p-Typ und dem Begrenzungsschichten 7, wodurch eine Struktur erzeugt wird, die die Begrenzungsschichten 7, die jeweils auf den Seitenflächen der tiefen Schicht 5 vom p-Typ angeordnet sind, enthält, wobei nur die tiefe Schicht 5 vom p-Typ auf dem Boden des tiefen Grabens 15 angeordnet ist.
  • Eine SiC-Schicht vom p-Typ, die die tiefe Schicht 5 vom p-Typ ausbildet, wird außerdem auf der vorderen Fläche des Sourcebereichs 4 vom n+-Typ ausgebildet, was nicht gezeigt ist. Dementsprechend wird die SiC-Schicht vom p-Typ auf der vorderen Fläche des Sourcebereichs 4 vom n+-Typ durch Einebnung wie beispielsweise Schleifen und CMP entfernt, um den Sourcebereich 4 vom n+-Typ freizulegen.
  • [In Fig. 14A gezeigter Schritt]
  • Obere Teile der tiefen Schicht 5 vom p-Typ und der Begrenzungsschichten 7 werden teilweise entfernt, um mindestens einen Teil des Basisbereichs 3 freizulegen. Es wird beispielsweise ein Wasserstoffätzen unter Verwendung der Epitaxie-Wachstumsvorrichtung durchgeführt. Ein Wasserstoffätzen ätzt selektiv eine Grabenseitenfläche. Als Ergebnis wird der in 14A dargestellte Zustand erzeugt.
  • [In Fig. 14B gezeigter Schritt]
  • Die Kontaktschicht 6 vom p+-Typ wird durch Füllen des Inneren des Grabens 16 mit einer SiC-Schicht vom p+-Typ unter erneutes Verwenden der Epitaxie-Wachstumsvorrichtung ausgebildet.
  • [In Fig. 14C gezeigter Schritt]
  • Der Teil der SiC-Schicht vom p+-Typ, der die Kontaktschicht 6 vom p+-Typ bildet und einem Teil entspricht, der auf dem Sourcebereich 4 vom n+-Typ angeordnet ist, wird durch Schleifen, CMP oder anderen Verfahren entfernt, um die vordere Fläche einzuebnen.
  • [In Fig. 14D gezeigter Schritt]
  • Ein Maskenelement (nicht gezeigt) wird auf den vorderen Flächen des Sourcebereichs 4 vom n+-Typ und der Kontaktschicht 6 vom p+-Typ angeordnet. Anschließend wird eine vorbestimmte Position zum Ausbilden des Gategrabens 8 in dem Maskenelement durch Fotolithographie geöffnet. In dem Zustand, in dem das Maskenelement angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise RIE durchgeführt, um den Gategraben 8 in dem Zellenbereich auszubilden. Danach wird das Maskenelement entfernt.
  • Danach werden die jeweiligen Schritte, die in 2E und anschließend in dieser Figur dargestellt und in der ersten Ausführungsform beschrieben wurden, durchgeführt, um die SiC-Halbleitervorrichtung herzustellen, die den vertikalen MOSFET enthält, der in 12 dargestellt ist.
  • Wie es oben beschrieben wurden, können die tiefe Schicht 5 vom p-Typ und die Begrenzungsschichten 7 ausgebildet werden, nachdem aufeinanderfolgend eine epitaxiales Wachsen der Schicht 20 vom n-Typ, des Hochkonzentrationsbasisbereichs 3a, des Niedrigkonzentrationsbasisbereichs 3b und des Sourcebereichs 4 vom n+-Typ auf der vorderen Fläche der Driftschicht 2 vom n--Typ durchgeführt wurde. Wenn der vertikale MOSFET in dieser Reihenfolge ausgebildet wird, ist das Potential des Basisbereichs 3 zu dem Zeitpunkt einer Unterbrechung einer Verbindung zwischen dem Basisbereich 3 und der Kontaktschicht 6 vom p+-Typ durch die Begrenzungsschichten 7 schwierig auf dem Sourcepotential zu fixieren. Dementsprechend wird in dem obigen Schritt der 14A die Kontaktschicht 6 vom p+-Typ nach dem Freilegen mindestens eines Teiles des Basisbereichs 3 ausgebildet, um eine elektrische Verbindung zwischen dem Basisbereich 3 und der Kontaktschicht 6 vom p+-Typ zu gewährleisten, wodurch das Potential des Basisbereichs 3 auf das Sourcepotential fixiert wird.
  • (Siebte Ausführungsform)
  • Im Folgenden wird eine siebte Ausführungsform beschrieben. Gemäß der vorliegenden Ausführungsform wird eine SiC-Halbleitervorrichtung beschrieben, die eine vertikale JBS als ein Halbleiterelement anstelle eines vertikalen MOSFET enthält.
  • Wie es in 15 dargestellt ist, weist die SiC-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform auf ähnliche Weise ein Halbleitersubstrat auf, das ein Substrat 41 vom n+-Typ, das eine Hochkonzentrationsverunreinigungsschicht bildet, die SiC enthält, und eine Driftschicht 42 vom n--Typ, die auf einer vorderen Fläche des Substrats 41 vom n+-Typ angeordnet ist und SiC enthält, das eine niedrigere Verunreinigungskonzentration als das Substrat 41 vom n+-Typ aufweist, enthält. Das hier verwendete Halbleitersubstrat ähnelt dem Halbleitersubstrat der ersten Ausführungsform.
  • Eine Schicht 43 vom n-Typ mit einer Verunreinigungskonzentration, die höher als die Verunreinigungskonzentration der Driftschicht 2 vom n--Typ ist, wird auf der Driftschicht 42 vom n--Typ ausgebildet. Eine tiefe Schicht 44 und Begrenzungsschichten 45 werden ausgebildet, die die Schicht 43 vom n-Typ durchdringen und die Driftschicht 2 vom n--Typ erreichen. Die Begrenzungsschichten 45 werden jeweils auf Seitenflächen der tiefen Schicht 44, aber nicht auf einem Boden der tiefen Schicht 44 ausgebildet.
  • Eine Schottky-Elektrode 46 wird außerdem auf der Schicht 43 vom n-Typ, der tiefen Schicht 44 und den Begrenzungsschichten 45 in Kontakt dazu ausgebildet. Eine ohmsche Elektrode 47, die einer hinteren Elektrode entspricht, wird auf einer hinteren Fläche des Substrats 41 vom n+-Typ, d.h. auf einer Seite entgegengesetzt zu der Driftschicht 42 vom n--Typ, angeordnet, um die SiC-Halbleitervorrichtung zu bilden, die die vertikale JBS enthält, die in 15 dargestellt ist.
  • Im Folgenden wird ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung, die wie in 15 gezeigt ausgebildet ist, gemäß der vorliegenden Ausführungsform mit Bezug auf die 16A bis 16D beschrieben.
  • [In Fig. 16A gezeigter Schritt]
  • Zunächst wird ein Halbleitersubstrat bereitgestellt. Dieses Halbleitersubstrat ist ein Epitaxie-Substrat, dass das Substrat 41 vom n+-Typ, das SiC enthält, und die Driftschicht 42 vom n--Typ, die SiC enthält und durch epitaxiales Wachsen auf der vorderen Fläche des Substrats 41 vom n+-Typ ausgebildet wird, enthält.
  • [In Fig. 16B gezeigter Schritt]
  • Ein Maskenelement 48 wird auf der vorderen Fläche der Driftschicht 42 vom n--Typ angeordnet. Anschließend werden vorbestimmte Positionen zum Ausbilden der tiefen Schicht 44 und der Begrenzungsschichten 45 in dem Maskenelement 48 durch Fotolithographie geöffnet. In dem Zustand, in dem das Maskenelement 48 angeordnet ist, wird ein anisotropes Ätzen wie beispielsweise RIE durchgeführt, um einen tiefen Graben 49 an den vorbestimmten Positionen zum Ausbilden der tiefen Schicht 44 vom p-Typ und der Begrenzungsschichten 45 auszubilden. Das Substrat 41 vom n+-Typ weist die vordere Fläche auf, die durch eine (0001)-Si-Fläche ausgebildet wird, während die Driftschicht 2 vom n--Typ, die auf dem Substrat 41 vom n+-Typ ausgebildet ist, dieselbe Ebenenorientierung aufweist. Dementsprechend weist der tiefe Graben 49, der in dieser Stufe ausgebildet wird, eine Bodenfläche, die durch eine (0001)-Si-Fläche gebildet wird, und eine Seitenfläche auf, die durch eine a-Fläche oder eine m-Fläche, beispielsweise eine (1-100)-Fläche, gebildet wird. Anschließend wird ein Dotiermittel vom p-Typ, beispielsweise Aluminium, in einem durch das Maskenelement 48 bedeckten Zustand ionenimplantiert, um einen Teil der tiefen Schicht 44 auf dem Boden des tiefen Grabens 49 auszubilden.
  • [In Fig. 16C gezeigter Schritt]
  • Nach dem Entfernen des Maskenelements 48 wird ein Schritt ähnlich wie der Schritt in 2C durchgeführt. Dieser Schritt füllt das Innere des tiefen Grabens 49 mit einem verbleibenden Teil 44b der tiefen Schicht 44 und den Begrenzungsschichten 45, wodurch eine Struktur erzeugt wird, die die Begrenzungsschichten 45, die jeweils auf Seitenflächen der tiefen Schicht 44 angeordnet sind, und einen ionenimplantierten Teil der tiefen Schicht 44 enthält, der auf dem Boden des tiefen Grabens 49 angeordnet ist.
  • [In Fig. 16D gezeigter Schritt]
  • Eine SiC-Schicht vom p-Typ, die auf einer vorderen Fläche des Schicht 43 vom n-Typ ausgebildet wurde und die tiefe Schicht 44 bildet, wird durch Schleifen, CMP oder andere Verfahren entfernt, um die Schicht 43 vom n-Typ freizulegen.
  • Anschließende Schritte (nicht gezeigt) werden durchgeführt, einschließlich einem Schritt zum Ausbilden der Schottky-Elektrode 46 auf vorderen Flächen der Schicht 43 vom n-Typ, der tiefen Schicht 44 und den Begrenzungsschichten 45, und einem Schritt zum Ausbilden der ohmschen Elektrode 47 auf der hinteren Fläche des Substrats 41 vom n+-Typ, um die SiC-Halbleitervorrichtung zu vollenden, die die vertikale JBS enthält, die in 15 dargestellt ist.
  • Wie es oben beschrieben wurde, ist die Struktur, die die tiefe Schicht 44 und die Begrenzungsschichten 45 enthält, auf ähnliche Weise für die SiC-Halbleitervorrichtung verwendbar, die die vertikale JBS enthält. Zu dem Zeitpunkt der Ausbildung der tiefen Schicht 44 und der Begrenzungsschichten 45 werden ein Dotierungsgas, das ein Dotiermittel vom p-Typ enthält, und ein Dotierungsgas, das ein Dotiermittel vom n-Typ enthält, gleichzeitig eingeleitet, um die tiefe Schicht 44 und die Begrenzungsschichten 45 ähnlich wie bei der ersten Ausführungsform auszubilden. Genauer gesagt wird unter Verwendung einer Ebenenorientierungsabhängigkeit einer SiC-Schicht vom p-Typ und einer SiC-Schicht vom n-Typ während eines epitaxialen Wachsens die tiefe Schicht 44 von der Bodenseite des tiefen Grabens 49 ausgebildet, während die Begrenzungsschichten 45 auf den Seitenflächen des tiefen Grabens 49 ausgebildet werden. Auf diese Weise kann eine genaue Ausbildung der vertikalen JBS erzielt werden, die eine Struktur aufweist, die die Begrenzungsschichten 45 auf den Seitenflächen der tiefen Schicht 44 enthält, wie es in 15 dargestellt ist.
  • (Weitere Ausführungsformen)
  • Auch wenn die vorliegende Erfindung auf der Grundlage der obigen Ausführungsformen beschrieben wurde, ist die vorliegende Erfindung nicht auf die Ausführungsformen und die Strukturen beschränkt. Es sind verschiedene Änderungen und Modifikationen der vorliegenden Erfindung möglich. Außerdem sind verschiedene Kombinationen und Ausbildungen sowie weitere Kombinationen und Ausbildungen einschließlich einem, mehr als einem oder weniger als einem Element innerhalb der vorliegenden Erfindung möglich.
  • Gemäß den jeweiligen oben beschriebenen Ausführungsformen wird beispielsweise der Sourcebereich 4 vom n+-Typ durch epitaxiales Wachsen ausgebildet. Der Sourcebereich 4 vom n+-Typ, der nur in einem oberen Schichtteil des Basisbereichs 3 ausgebildet werden muss, kann jedoch durch andere Verfahren wie beispielsweise Ionenimplantation ausgebildet werden.
  • Gemäß der zweiten Ausführungsform ist der Basisbereich 3 in den Hochkonzentrationsbasisbereich 3a und den Niedrigkonzentrationsbasisbereich 3b unterteilt. Der Basisbereich 3 kann jedoch eine einheitliche Verunreinigungskonzentration aufweisen. Gemäß der Konfiguration mit unterschiedlichen Verunreinigungskonzentrationen kann sich die Verunreinigungskonzentration graduell in dem Grenzabschnitt zwischen dem Hochkonzentrationsbasisbereich 3a und dem Niedrigkonzentrationsbasisbereich 3b ändern. In diesem Fall können der Hochkonzentrationsbasisbereich 3a und der Niedrigkonzentrationsbasisbereich 3b, die unterschiedliche Verunreinigungskonzentrationen vom p-Typ aufweisen, aufeinander geschichtet werden, wobei der Grenzabschnitt zwischen dem Hochkonzentrationsbasisbereich 3a und dem Niedrigkonzentrationsbasisbereich 3b angeordnet ist. Gemäß einem anderen Modus kann der Niedrigkonzentrationsbasisbereich 3b durch einen Halbleiter vom i-Typ in einem nicht dotierten Zustand, d.h. in einem Zustand, der im Wesentlichen kein Dotiermittel vom p-Typ enthält, ausgebildet werden. Die Dotierungsmenge des Niedrigkonzentrationsbasisbereichs 3b muss nur eine Menge sein, die zum Dotieren eines Dotiermittels vom p-Typ ausreicht, das in der Atmosphäre während des epitaxialen Wachsens verbleibt. In diesem Fall erhöht sich die Kanalmobilität in dem Niedrigkonzentrationsbasisbereich 3b weiter, wodurch sich der Durchlasswiderstand weiter verringert.
  • Gemäß den hier beschriebenen jeweiligen Ausführungsformen, die beispielhaft beschrieben wurden, wird die Driftschicht 2 vom n--Typ auf der vorderen Fläche des Substrats 1 vom n+-Typ ausgebildet, um eine Struktur eines Halbleitersubstrats auszubilden, das eine Rückseitenschicht höherer Verunreinigungskonzentration auf der Rückseite und eine Driftschicht enthält, die auf der vorderen Fläche angeordnet ist und eine niedrigere Verunreinigungskonzentration als die Rückseitenschicht aufweist. Diese Struktur ist jedoch nur ein Beispiel des Halbleitersubstrats. Das Halbleitersubstrat kann beispielsweise eine Hochkonzentrationsverunreinigungsschicht enthalten, die durch Ionenimplantation eines Dotiermittels vom n-Typ oder durch epitaxiales Wachsen auf einer Rückseite eines Substrats, das durch die Driftschicht 2 vom n--Typ ausgebildet wird, erzeugt wird.
  • Gemäß dem vertikalen MOSFET mit n-Kanal in den jeweiligen hier beschriebenen Ausführungsformen ist der n-Typ ein erster Leitungstyp, während der p-Typ ein zweiter Leitungstyp ist. Die vorliegende Erfindung ist jedoch ebenfalls für einen vertikalen MOSFET mit p-Kanal verwendbar, der Bestandteile enthält, deren Leitungstypen umgekehrt sind. In diesem Fall ist eine (0001)-Kohlenstoff-Fläche als eine Ebenenorientierung einer vorderen Fläche eines Halbleiters im Gegensatz zu den jeweiligen oben beschriebenen Ausführungsformen ausgelegt, ein dominantes epitaxiales Wachsen von Begrenzungsschichten vom p-Typ auf Seitenflächen eines tiefen Grabens und ein dominantes epitaxiales Wachsen einer tiefen Schicht vom n-Typ auf einem Boden des tiefen Grabens zu ermöglichen.
  • Gemäß den oben beschriebenen jeweiligen Ausführungsformen wird SiC als Verbundhalbleiter verwendet. Die tiefe Schicht 5 vom p-Typ, die auf der Driftschicht 2 vom n--Typ als einer Grundschicht ausgebildet wird, ist nur ein Beispiel für ein epitaxiales Wachsen einer tiefen Schicht vom zweiten Leitungstyp innerhalb eines tiefen Grabens. Diese Konfiguration ist jedoch nur ein Beispiel. Die vorliegende Erfindung ist auch für eine Struktur verwendbar, die einen tiefen Graben, der für eine Grundschicht vom ersten Leitungstyp ausgebildet wird, die einen Verbundhalbleiter enthält, und eine tiefe Schicht enthält, die durch einen Verbundhalbleiter vom zweiten Leitungstyp gebildet wird und durch epitaxiales Wachsen innerhalb des tiefen Grabens ausgebildet wird.
  • Um eine Kristallorientierung auszudrücken, wird gewöhnlich ein Strich (-) oberhalb einer gewünschten Zahl verwendet. In der vorliegenden Beschreibung wird jedoch ein entsprechender Strich vor einer gewünschten Zahl im Hinblick auf die Darstellungsbeschränkungen von elektronischen Anmeldungen verwendet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201632291 [0001]
    • JP 2015141921 A [0006]

Claims (11)

  1. Verfahren zum Herstellen einer Verbundhalbleitervorrichtung, das aufweist: Bereitstellen eines Halbleitersubstrats (1, 2, 41, 42), das eine Grundschicht (2, 42) enthält, die einen ersten Leitungstyp aufweist und aus einem Verbundhalbleiter ausgebildet ist; Ausbilden eines tiefen Grabens (15, 49) in der Grundschicht; und Füllen des tiefen Grabens mit einer tiefen Schicht (5, 44), die einen zweiten Leitungstyp aufweist, und einer Begrenzungsschicht (7, 45), die den ersten Leitungstyp aufweist, durch: Einleiten eines Dotierungsgases, das ein Dotiermittel vom ersten Leitungstyp enthält, eines Dotierungsgases, das ein Dotiermittel vom zweiten Leitungstyp enthält, und eines Materialgases des Verbundhalbleiters in eine Epitaxie-Wachstumsvorrichtung; Ausbilden der tiefen Schicht von einem Boden des tiefen Grabens in Richtung eines Eingangs des tiefen Grabens; und Bewirken eines epitaxialen Wachsens der Begrenzungsschicht auf einer Seitenfläche des tiefen Grabens, wobei die Begrenzungsschicht eine Verarmungsschicht begrenzt, die sich von einer Seitenfläche der tiefen Schicht zu der Grundschicht erstreckt, wobei bei dem Füllen des tiefen Grabens ein Wachsen der tiefen Schicht von dem Boden des tiefen Grabens in Richtung des Eingangs des tiefen Grabens und ein Wachsen der Begrenzungsschicht von der Seitenfläche des tiefen Grabens erzielt werden durch: dominates epitaxiales Wachsen einer Schicht vom zweiten Leitungstyp über einer Schicht vom ersten Leitungstyp auf dem Boden des tiefen Grabens; dominates epitaxiales Wachsen der Schicht vom ersten Leitungstyp über der Schicht vom zweiten Leitungstyp auf der Seitenfläche des tiefen Grabens auf der Grundlage einer Ebenenorientierungsabhängigkeit des Verbundhalbleiters während des epitaxialen Wachsens.
  2. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach Anspruch 1, wobei das Füllen des tiefen Grabens enthält: Ausbilden eines Teils der tiefen Schicht auf dem Boden des tiefen Grabens durch Einleiten des Dotierungsgases, das das Dotiermittel vom zweiten Leitungstyp enthält, und des Materialgases des Verbundhalbleiters in die Epitaxie-Wachstumsvorrichtung; und Bewirken eines gleichzeitigen epitaxialen Wachsens der tiefen Schicht und der Begrenzungsschicht nach dem Ausbilden des Teiles der tiefen Schicht durch gleichzeitiges Einleiten des Dotierungsgases, das das Dotiermittel vom ersten Leitungstyp enthält, und des Dotierungsgases, das das Dotiermittel vom zweiten Leitungstyp enthält, und des Materialgases des Verbundhalbleiters in die Epitaxie-Wachstumsvorrichtung.
  3. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach Anspruch 2, wobei das Ausbilden des Teils der tiefen Schicht enthält: Ausbilden der Schicht vom zweiten Leitungstyp auf dem Boden und der Seitenfläche des tiefen Grabens; und Entfernen des Teils der Schicht vom zweiten Leitungstyp, der auf der Seitenfläche des tiefen Grabens angeordnet ist, und Belassen des Teils der Schicht vom zweiten Leitungstyp, der auf dem Boden des tiefen Grabens angeordnet ist, durch Verringern einer Einleitungsmenge des Materialgases auf eine Menge, die kleiner als eine Einleitungsmenge des Materialgases zum Ausbilden der Schicht vom zweiten Leitungstyp ist, um den Teil der tiefen Schicht auszubilden.
  4. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach Anspruch 1, das außerdem aufweist: Ausbilden der Schicht vom zweiten Leitungstyp, die einen Teil der tiefen Schicht bildet, durch Ionenimplantation eines Dotiermittels vom zweiten Leitungstyp in den Boden des tiefen Grabens, wobei das Füllen des tiefen Grabens nach dem Ausbilden der Schicht vom zweiten Leitungstyp durchgeführt wird, und die tiefe Schicht, die durch das Füllen des tiefen Grabens ausgebildet wird, die Schicht vom zweiten Leitungstyp, die durch die Ionenimplantation ausgebildet wird, und einen Teil enthält, der durch das epitaxiale Wachsen ausgebildet wird.
  5. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der erste Leitungstyp ein n-Typ ist, der zweite Leitungstyp ein p-Typ ist, das Füllen des tiefen Grabens ein Durchführen eines Vor-Dotierens vor dem Einleiten des Materialgases in die Epitaxie-Wachstumsvorrichtung enthält, um vorab ein Dotierungsgas einzuleiten, das ein organisches Metallmaterial enthält, das ein Dotiermittel vom p-Typ bildet.
  6. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei Trimethylaluminium als Dotierungsgas verwendet wird, das das Dotiermittel vom zweiten Leitungstyp enthält.
  7. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei Stickstoff als das Dotierungsgas verwendet wird, das das Dotiermittel vom ersten Leitungstyp enthält.
  8. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach einem der Ansprüche 1 bis 7, das außerdem aufweist: Bereitstellen des Halbleitersubstrats (1, 2), das aus einem Verbundhalbleiter ausgebildet ist und eine Rückflächenschicht (1), die auf einer Rückflächenseite des Halbleitersubstrats angeordnet ist, und eine Driftschicht (2) enthält, die auf einer vorderen Fläche des Halbleitersubstrats angeordnet ist, wobei die Driftschicht den ersten Leitungstyp aufweist, eine Verunreinigungskonzentration aufweist, die niedriger als diejenige der Rückflächenschicht ist, und der Grundschicht entspricht; Ausbilden eines Basisbereichs (3) auf der Driftschicht (2), wobei der Basisbereich aus einem Verbundhalbleiter ausgebildet ist; Ausbilden eines Sourcebereichs (4) oberhalb des Basisbereichs, wobei der Sourcebereich aus einem Verbundhalbleiter ausgebildet ist, der den ersten Leitungstyp und eine Verunreinigungskonzentration aufweist, die höher als diejenige der Driftschicht ist; Ausbilden eines Gategrabens (8), der sich von einer vorderen Fläche des Sourcebereichs zu einer Position erstreckt, die tiefer als der Basisbereich ist; Ausbilden einer Grabengatestruktur durch Ausbilden eines Gateisolierfilms (9) auf einer inneren Wandfläche des Gategrabens und Ausbilden einer Gateelektrode (10) auf dem Gateisolierfilm; Ausbilden einer Sourceelektrode (11), die mit dem Sourcebereich elektrisch verbunden ist; und Ausbilden einer Drainelektrode (12), die mit der Rückflächenschicht elektrisch verbunden ist, die auf der Rückflächenseite des Halbleitersubstrats angeordnet ist, wobei das Füllen des tiefen Grabens ein Ausbilden des tiefen Grabens (15) in der Driftschicht und ein Füllen des tiefen Grabens mit der tiefen Schicht und der Begrenzungsschicht enthält.
  9. Verfahren zum Herstellen der Verbundhalbleitervorrichtung nach einem der Ansprüche 1 bis 7, das außerdem aufweist: Bereitstellen des Halbleitersubstrats (41, 42), das aus einem Verbundhalbleiter ausgebildet ist und eine Rückflächenschicht (41), die auf einer Rückflächenseite des Halbleitersubstrats angeordnet ist, und eine Driftschicht (42) enthält, die auf einer vorderen Fläche des Halbleitersubstrats angeordnet ist, wobei die Rückflächenschicht eine höhere Verunreinigungskonzentration aufweist und die Driftschicht eine niedrigere Verunreinigungskonzentration als die Rückflächenschicht aufweist, wobei die Driftschicht den ersten Leitungstyp aufweist und der Grundschicht entspricht; Ausbilden einer Hochkonzentrationsschicht (43) vom ersten Leitungstyp auf der Driftschicht (42), wobei die Hochkonzentrationsschicht vom ersten Leitungstyp aus einem Verbundhalbleiter ausgebildet ist, der eine höhere Verunreinigungskonzentration als die Driftschicht aufweist; Ausbilden einer Schottky-Elektrode (46), die sich im ohmschen Kontakt mit der Hochkonzentrationsschicht vom ersten Leitungstyp befindet; und Ausbilden einer hinteren Elektrode (47), die die Rückflächenschicht kontaktiert, wobei das Füllen des tiefen Grabens ein Ausbilden eines tiefen Grabens (49), der die Hochkonzentrationsschicht vom ersten Leitungstyp durchdringt und die Driftschicht erreicht, und ein Füllen des tiefen Grabens mit der tiefen Schicht (44) und der Begrenzungsschicht (45) enthält.
  10. Verbundhalbleitervorrichtung, die einen vertikalen MOSFET aufweist, der enthält: ein Halbleitersubstrat (1, 2), das aus einem Verbundhalbleiter ausgebildet ist und eine Rückflächenschicht (1), die auf einer Rückflächenseite des Halbleitersubstrats angeordnet ist, und eine Driftschicht (2) enthält, die einen ersten Leitungstyp aufweist und auf einer vorderen Fläche des Halbleitersubstrats angeordnet ist, wobei die Rückflächenschicht eine höhere Verunreinigungskonzentration aufweist und die Driftschicht eine niedrigere Verunreinigungskonzentration als die Rückflächenschicht aufweist; eine Stromdiffusionsschicht (20), die den ersten Leitungstyp aufweist, auf der Driftschicht angeordnet ist und aus einem Verbundhalbleiter ausgebildet ist, der eine höhere Verunreinigungskonzentration als die Driftschicht aufweist; einen Basisbereich (3), der auf der Driftschicht angeordnet ist und aus einem Verbundhalbleiter ausgebildet ist; einen Sourcebereich (4), der oberhalb des Basisbereichs angeordnet ist und aus einem Verbundhalbleiter ausgebildet ist, der den ersten Leitungstyp aufweist und eine höhere Verunreinigungskonzentration als die Driftschicht aufweist; eine Grabengatestruktur, die in einem Graben (8) angeordnet ist, der sich von einer vorderen Fläche des Sourcebereichs zu einer Position erstreckt, die tiefer als der Basisbereich ist, und einen Gateisolierfilm (9), der auf einer inneren Wandfläche des Grabens angeordnet ist, und eine Gateelektrode (10) enthält, die auf dem Gateisolierfilm angeordnet ist; eine Sourceelektrode (11), die mit dem Sourcebereich elektrisch verbunden ist; und eine Drainelektrode (12), die mit der Schicht höherer Verunreinigungskonzentration elektrisch verbunden ist, die auf der hinteren Fläche des Halbleitersubstrats angeordnet ist, wobei die Verbundhalbleitervorrichtung außerdem aufweist: einen tiefen Graben (15), der den Sourcebereich, den Basisbereich und die Stromdiffusionsschicht durchdringt und die Driftschicht erreicht; eine tiefe Schicht (5), die einen zweiten Leitungstyp aufweist und in dem tiefen Graben unterhalb des Basisbereichs angeordnet ist; eine Begrenzungsschicht (7), die den ersten Leitungstyp aufweist, eine Verarmungsschicht begrenzt, die sich von einer Seitenfläche der tiefen Schicht zu der Driftschicht erstreckt, und auf einer Seitenfläche des tiefen Grabens angeordnet ist; und eine Kontaktschicht (6), die den zweiten Leitungstyp aufweist, in dem tiefen Graben oberhalb der tiefen Schicht und der Begrenzungsschicht angeordnet ist und den Basisbereich und die Sourceelektrode kontaktiert.
  11. Verbundhalbleitervorrichtung, die eine Sperrschichtdiode aufweist, die enthält: ein Halbleitersubstrat (41, 42), das aus einem Verbundhalbleiter ausgebildet ist und eine Rückflächenschicht (41), die auf einer Rückflächenseite des Halbleitersubstrats angeordnet ist und eine Driftschicht (42) enthält, die einen ersten Leitungstyp aufweist und auf einer vorderen Fläche des Halbleitersubstrats angeordnet ist, wobei die Rückflächenschicht eine höhere Verunreinigungskonzentration als die Rückflächenschicht aufweist; eine Hochkonzentrationsschicht (43) vom ersten Leitungstyp, die auf der Driftschicht angeordnet ist und aus einem Verbundhalbleiter ausgebildet ist, der eine höhere Verunreinigungskonzentration als die Driftschicht aufweist; einen Basisbereich (3), der auf der Driftschicht angeordnet ist und aus einem Verbundhalbleiter ausgebildet ist; eine tiefe Schicht (44), die den ersten Leitungstyp aufweist und in einem tiefen Graben (49) angeordnet ist, der die Hochkonzentrationsschicht vom ersten Leitungstyp durchdringt und die Driftschicht erreicht; eine Begrenzungsschicht (45), die den ersten Leitungstyp aufweist, auf einer Seitenfläche des tiefen Grabens in dem tiefen Graben angeordnet ist und eine Verarmungsschicht begrenzt, die sich von einer Seitenfläche des tiefen Schicht zu der Driftschicht erstreckt; eine Schottky-Elektrode (46), die sich im ohmschen Kontakt mit der Hochkonzentrationsschicht vom ersten Leitungstyp befindet; und eine hintere Elektrode (47), die die Rückflächenschicht kontaktiert.
DE112017000949.9T 2016-02-23 2017-01-19 Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung Granted DE112017000949T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016032291A JP6485382B2 (ja) 2016-02-23 2016-02-23 化合物半導体装置の製造方法および化合物半導体装置
JP2016-032291 2016-02-23
PCT/JP2017/001772 WO2017145594A1 (ja) 2016-02-23 2017-01-19 化合物半導体装置の製造方法および化合物半導体装置

Publications (1)

Publication Number Publication Date
DE112017000949T5 true DE112017000949T5 (de) 2018-10-31

Family

ID=59685382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000949.9T Granted DE112017000949T5 (de) 2016-02-23 2017-01-19 Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung

Country Status (4)

Country Link
US (1) US10580851B2 (de)
JP (1) JP6485382B2 (de)
DE (1) DE112017000949T5 (de)
WO (1) WO2017145594A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673174B2 (ja) * 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
JP7095342B2 (ja) * 2018-03-20 2022-07-05 株式会社デンソー 炭化珪素半導体装置およびその製造方法
IT201800004149A1 (it) * 2018-03-30 2019-09-30 St Microelectronics Srl Fotorivelatore di luce ultravioletta di carburo di silicio e suo processo di fabbricazione
JP7278914B2 (ja) * 2019-09-13 2023-05-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7347335B2 (ja) 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置
JP7331783B2 (ja) 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP7327283B2 (ja) 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
TWI779979B (zh) * 2021-12-30 2022-10-01 新唐科技股份有限公司 半導體結構及其製造方法
KR102404463B1 (ko) * 2022-04-26 2022-06-07 (주) 트리노테크놀로지 폴디드 채널 영역이 형성된 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141921A (ja) 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
JP2016032291A (ja) 2014-07-25 2016-03-07 レゾナント インコーポレイテッド 高阻止弾性表面波フィルタ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5322029B2 (de) * 1973-12-26 1978-07-06
DE68920853T2 (de) * 1988-11-28 1995-05-24 Fujitsu Ltd Verfahren für das Wachstum von epitaxialen Schichten.
US5065200A (en) * 1989-12-21 1991-11-12 Bell Communications Research, Inc. Geometry dependent doping and electronic devices produced thereby
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP4487655B2 (ja) * 2004-04-14 2010-06-23 株式会社デンソー 半導体装置の製造方法
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8114761B2 (en) * 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
JP5482745B2 (ja) * 2011-08-10 2014-05-07 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9035376B2 (en) * 2013-02-14 2015-05-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141921A (ja) 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
JP2016032291A (ja) 2014-07-25 2016-03-07 レゾナント インコーポレイテッド 高阻止弾性表面波フィルタ

Also Published As

Publication number Publication date
US10580851B2 (en) 2020-03-03
JP6485382B2 (ja) 2019-03-20
JP2017152488A (ja) 2017-08-31
US20190035883A1 (en) 2019-01-31
WO2017145594A1 (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011088867B4 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014107325A1 (de) Halbleiterbauelement
DE102011082289A1 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112016004718B4 (de) Halbleitereinheit
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112013006303T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012205879B4 (de) Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division