DE102014117558A1 - Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung - Google Patents

Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102014117558A1
DE102014117558A1 DE102014117558.1A DE102014117558A DE102014117558A1 DE 102014117558 A1 DE102014117558 A1 DE 102014117558A1 DE 102014117558 A DE102014117558 A DE 102014117558A DE 102014117558 A1 DE102014117558 A1 DE 102014117558A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor fins
gate
trenches
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117558.1A
Other languages
English (en)
Other versions
DE102014117558B4 (de
Inventor
Stefan Tegen
Marko Lemke
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102014117558.1A priority Critical patent/DE102014117558B4/de
Priority to US14/953,103 priority patent/US9653305B2/en
Priority to CN201510839929.8A priority patent/CN105655401A/zh
Publication of DE102014117558A1 publication Critical patent/DE102014117558A1/de
Application granted granted Critical
Publication of DE102014117558B4 publication Critical patent/DE102014117558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

Ein Halbleiterbauelement weist Halbleiterfinnen auf, die zwischen einer Basisebene und einer Hauptoberfläche eines Halbleiterkörpers ausgebildet sind und in denen jeweils zwischen der Hauptoberfläche und einem Kanal/Body-Gebiet ein Source-Gebiet und zwischen dem Kanal/Body-Gebiet und der Basisebene eine Driftzone ausgebildet sind. Das Halbleiterbauelement umfasst ferner Gate-Elektrodenstrukturen auf jeweils zwei einander gegenüberliegenden Seiten des jeweiligen Kanal/Body-Gebietes sowie eine durch ein Feld-Dielektrikum von der Driftzone getrennte und sich von der Hauptoberfläche bis zur Basisebene erstreckende Feldelektroden-Struktur zwischen einander benachbarten Halbleiterfinnen. Die den einander benachbarten Halbleiterfinnen zugeordneten Gate-Elektrodenstrukturen fassen einen oberen Abschnitt der Feldelektroden-Struktur von zwei Seiten ein.

Description

  • HINTERGRUND
  • Die Anmeldung bezieht sich auf Halbleiterbauelemente, beispielsweise Leistungshalbleiterschalter, mit einer Feldelektrode sowie auf ein Verfahren zu deren Herstellung.
  • Integrierte Leistungsbauelemente mit einer Driftzone zwischen einem spannungsgesteuerten Kanal/Body-Gebiet und einem Drain-Gebiet nehmen umso höhere Sperrspannungen auf, je länger die Driftzone ist, wobei mit steigender Länge der Driftzone auch der Einschaltwiderstand RDSon des Leistungsbauelements ansteigt. In Leistungsbauelementen mit an die Driftzone grenzenden Feldelektroden werden im Sperrbetrieb bewegliche Ladungsträger aus den zwischen den Feldelektroden liegenden Abschnitten der Driftzone ausgeräumt und ein an die Feldelektroden angelegtes Potential kompensiert die verbleibende Ladung der stationären Dotierstoff-Ionen in der ausgeräumten Driftzone. Die Kompensation des elektrischen Feldes in der Driftzone erlaubt eine höhere Grunddotierung der Driftzone wodurch bei gleicher Länge der Driftzone ein geringerer Einschaltwiderstand RDSon und niedrigere Leistungsverluste erzielt werden. Es ist wünschenswert, wenn die Schalteigenschaften von Halbleiterbauelementen mit Feldelektrode verbessert werden.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Eine Ausführungsform betrifft ein Halbleiterbauelement mit Halbleiterfinnen, die zwischen einer Basisebene und einer Hauptoberfläche eines Halbleiterkörpers ausgebildet sind und in denen jeweils zwischen der Hauptoberfläche und einem Kanal/Body-Gebiet ein Source-Gebiet und zwischen dem Kanal/Body-Gebiet und der Basisebene eine Driftzone ausgebildet sind. Das Halbleiterbauelement umfasst ferner Gate-Elektrodenstrukturen auf jeweils zwei einander gegenüberliegenden Seiten des jeweiligen Kanal/Body-Gebietes sowie eine durch ein Feld-Dielektrikum von der Driftzone getrennte und sich von der Hauptoberfläche bis zur Basisebene erstreckende Feldelektroden-Struktur zwischen einander benachbarten Halbleiterfinnen. Die den einander benachbarten Halbleiterfinnen zugeordneten Gate-Elektrodenstrukturen fassen einen oberen Abschnitt der Feldelektroden-Struktur von zwei Seiten ein. Nach einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements das Ätzen von Gräben in eine Halbleiterschicht ausgehend von einer Hauptoberfläche bis zu einer Basisebene, wobei zwischen den Gräben Halbleiterfinnen ausgebildet werden. Die Gräben werden mit einer dielektrischen Schicht ausgekleidet. In den mit der dielektrischen Schicht ausgekleideten Gräben werden Feldelektroden ausgebildet. Obere Abschnitte der dielektrischen Schicht werden entfernt, wobei zwischen den Halbleiterfinnen und den Feldelektroden Gate-Gräben ausgebildet werden, die an die Hauptoberfläche anschließende obere Abschnitte der Halbleiterfinnen freilegen. In den Gate-Gräben werden Gate-Elektroden ausgebildet.
  • Die beigefügten Figuren vermitteln ein weiteres Verständnis der Ausführungsformen der Erfindung und bilden einen Teil dieser Beschreibung. Die Figuren illustrieren Ausführungsformen und erläutern zusammen mit der Beschreibung die der Erfindung zugrunde liegenden Überlegungen. Weitere Ausführungsformen der Erfindung und einige der erzielten Vorteile ergeben sich unmittelbar aus der folgenden detaillierten Beschreibung.
  • KURZBESCHREIBUNG DER FIGUREN
  • Die 1A zeigt einen schematischen vertikalen Querschnitt senkrecht zu einer Hauptoberfläche durch einen Abschnitt eines Halbleiterbauelements gemäß einer Ausführungsform.
  • Die 1B zeigt einen schematischen lateralen Querschnitt durch den Abschnitt des Halbleiterbauelements der 1A entlang der Schnittlinie B-B parallel zur Hauptoberfläche.
  • Die 1C zeigt einen schematischen lateralen Querschnitt eines Halbleiterbauelements gemäß einer Ausführungsform mit zeilenweise gegeneinander versetzten Feldelektroden.
  • Die 1D zeigt einen schematischen lateralen Querschnitt durch ein Halbleiterbauelement gemäß einer Ausführungsform mit streifenartig angeordneten Halbleiterfinnen.
  • Die 2 zeigt eine schematische perspektivische Darstellung eines Abschnitts eines Halbleitersubstrats zur Darstellung eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform nach dem Ätzen von Gräben.
  • Die 3 zeigt eine schematische perspektivische Darstellung des Halbleitersubstratabschnitts der 2 nach dem Auskleiden der Gräben mit einer dielektrischen Schicht.
  • Die 4 zeigt eine schematische perspektivische Darstellung des Halbleitersubstratabschnitts der 3 nach dem Füllen der ausgekleideten Gräben mit einer Feldelektrode.
  • Die 5 zeigt eine schematische perspektivische Darstellung des Halbleitersubstratabschnitts der 4 nach dem Entfernen oberer Abschnitte der dielektrischen Schicht.
  • Die 6A zeigt einen schematischen vertikalen Querschnitt des Halbleitersubstratabschnitts der 5 nach dem Dünnen von Halbleiterfinnen zwischen durch das Entfernen der oberen Abschnitte der dielektrischen Schicht entstandenen Gate-Gräben.
  • Die 6B zeigt einen schematischen lateralen Querschnitt des Halbleitersubstratabschnitts der 6A entlang der Schnittlinie B-B parallel zur Hauptoberfläche.
  • Die 7A zeigt einen schematischen vertikalen Querschnitt des Halbleitersubstratabschnitts der 6A nach dem Ausbilden eines Gate-Dielektrikums.
  • Die 7B zeigt einen schematischen lateralen Querschnitt des Halbleitersubstratabschnitts der 7A entlang der Schnittlinie B-B.
  • Die 8A zeigt einen schematischen vertikalen Querschnitt des Halbleitersubstratabschnitts der 7A nach Ausbilden einer Gate-Elektrode.
  • Die 8B zeigt einen schematischen lateralen Querschnitt des Halbleitersubstratabschnitts der 8A entlang der Schnittlinie B-B.
  • Die 9A zeigt einen schematischen vertikalen Querschnitt eines Abschnitts eines ADZFETs (active drift zone FETs) gemäß einer weiteren Ausführungsform.
  • Die 9B zeigt einen schematischen Schaltplan eines ADZFETs gemäß 9A.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden mit Bezug auf die Abbildungen einige Ausführungsbeispiele näher erläutert. Die Erfindung beschränkt sich jedoch nicht auf die beschriebenen Ausführungsformen, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Einzelne Merkmale und Merkmalskombinationen einer Ausführungsform lassen sich mit Merkmalen und Merkmalskombinationen anderer Ausführungsform geeignet kombinieren, sofern die betreffenden Merkmale einander nicht ausschließen. Übereinstimmende Elemente sind in den Figuren mit übereinstimmenden oder ähnlichen Bezugszeichen versehen und teilweise wird auf eine wiederholte Beschreibung solcher Elemente verzichtet. Außerdem sind die Figuren nicht notwendigerweise maßstabsgetreu dargestellt, da sie hauptsächlich der Veranschaulichung und Erläuterung dienen.
  • Im Nachfolgenden beschreibt der Begriff „elektrisch verbunden“ eine niederohmige Verbindung zwischen den elektrisch miteinander verbundenen Elementen, zum Beispiel einen unmittelbaren Kontakt zwischen den betreffenden Elementen oder eine nieder— ohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere zur Signalweiterleitung geeignete aktive und/oder passive elektrische Elemente in einem Leitungspfad zwischen den elektrisch gekoppelten Elementen vorgesehen sind, zum Beispiel solche Elemente, die in einem ersten Zustand eine niederohmige Verbindung und in einem zweiten Zustand eine hochohmige Entkopplung der elektrisch gekoppelten Elemente bewirken.
  • Die beigefügten Figuren weisen auf relative Dotierstoffkonzentrationen hin. Beispielsweise bezeichnet „n–“ ein Gebiet mit einer Dotierstoffkonzentration, die geringer ist als die Dotierstoffkonzentration in einem mit „n“ bezeichneten Gebiet. Die Bezeichnung „n+“ weist auf ein Gebiet hin, in dem die Dotierstoffkonzentration höher ist als in einem mit „n“ bezeichneten Gebiet. Gebiete mit derselben relativen Dotierstoffkonzentration müssen nicht notwendigerweise die gleiche absolute Dotierstoffkonzentration aufweisen. Beispielsweise können zwei gleichermaßen mit „n“ bezeichnete Gebiete dieselbe oder unterschiedliche Dotierstoffkonzentrationen aufweisen.
  • Die 1A bis 1D beziehen sich auf ein Halbleiterbauelement mit Transistorzellen TC, bei denen es sich um JFET (junction field effect transistor) Zellen oder IGFET (insulated gate field effect transistor) Zellen handeln kann, beispielsweise um MOSFET(metal oxide semiconductor field effect transistor)-Zellen des Anreicherungstyps oder des Verarmungstyps, wobei die Abkürzung MOSFET sowohl FETs (field effect transistors) mit metallischen Gate-Elektroden als auch FETs mit nichtmetallischen Elektroden umfasst. Entsprechend ist das Halbleiterbauelement 500 ein JFET, ein IGFET, ein ADZFET oder ein Bauteil, das neben dem entsprechenden Transistorzellentyp noch weitere Schaltungen, zum Beispiel einen Gatetreiber oder eine Steuerungslogikschaltung, umfasst.
  • Das Halbleiterbauelement 500 umfasst einen Halbleiterkörper 100 mit einer Hauptoberfläche 101 auf der Bauteilvorderseite und einer gegenüber der Hauptoberfläche 101 liegenden Rückseitenoberfläche 102 auf der Bauteilrückseite. Im Folgenden sind laterale Richtungen und Ausdehnungen solche parallel zur Hauptoberfläche 101 und vertikale Richtungen und Ausdehnungen solche senkrecht zur Hauptoberfläche 101.
  • Das Material des Halbleiterkörpers 100 ist einkristallines Halbleitermaterial, beispielsweise Silizium Si, Siliziumkarbid SiC, Germanium Ge, ein Silizium-Germanium Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Die Dicke des Halbleiterkörpers 100 zwischen der Hauptoberfläche 101 und der Rückseitenoberfläche 102 beträgt mindestens 20 µm, beispielsweise mindestens 90 µm. Der Halbleiterkörper 100 kann einen rechteckigen Umriss mit einer Kantenlänge von mehreren Millimetern haben. Auf der Bauteilvorderseite des Halbleiterkörpers 100 bilden Abschnitte des Halbleiterkörpers 100 Halbleiterfinnen 190 aus, die sich zwischen der Hauptoberfläche 101 und einer Basisebene BP erstrecken und in einer oder beiden lateralen Richtungen durch Feldelektroden-Strukturen 250 voneinander separiert sind.
  • Die Halbleiterfinnen 190 können jeweils die gleiche Finnenweite aufweisen, die im Bereich von 10 nm bis 500 nm liegen kann. Die Weite der Feldelektroden-Strukturen 250 entspricht dem Abstand zwischen den Halbleiterfinnen 190 und kann im Bereich von 30 nm bis einschließlich 500 nm liegen. Der Pitch (Abstand von Mittelachse zu Mittelachse) benachbarter Halbleiterfinnen kann in einem Bereich von 40 nm bis etwa 1 µm liegen.
  • Gemäß einer Ausführungsform sind die Halbleiterfinnen 190 in regelmäßigen Abständen angeordnete Streifen mit jeweils gleicher Finnenweite. Nach einer anderen Ausführungsform umfasst das Halbleiterbauelement 500 erste Halbleiterfinnen 191, die entlang einer ersten lateralen Richtung verlaufen, und zweite Halbleiterfinnen 192, die entlang einer zweiten, die erste laterale Richtung schneidenden lateralen Richtung verlaufen.
  • In den Halbleiterfinnen 190 sind anschließend an die Hauptoberfläche 101 Source-Gebiete 110, anschließend an die Source-Gebiete 110 und durch die Source-Gebiete 110 von der Hauptoberfläche 101 getrennt Kanal/Body-Gebiete 115, und zwischen den Kanal/Body-Gebieten 115 und der Basisebene BP mindestens Abschnitte einer Driftzone 120 ausgebildet.
  • Die Source-Gebiete 110 sowie die Driftzone 120 sind vom selben, ersten Leitfähigkeitstyp. Die Kanal/Body-Gebiete 115 können vom selben ersten Leitfähigkeitstyp sein oder von einem zum ersten Leitfähigkeitstyp komplementären zweiten Leitfähigkeitstyp.
  • Die gezeichneten Ausführungsformen beziehen sich auf n-Kanal FET Transistorzellen vom Anreicherungstyp mit n-dotierten Source-Gebieten 110, einer n-dotierten Driftzone 120 sowie p-dotierten Kanal/Body-Gebieten 115. Gemäß einer Ausführungsform, die sich auf n-Kanal FETs vom Verarmungstyp beziehen, sind die Kanal/Body-Gebiete 115 n-dotiert. Für p-Kanal FET Transistorzellen ist der erste Leitfähigkeitstyp der p-Typ.
  • Obere, an die Hauptoberfläche 101 anschließende Abschnitte 190a der Halbleiterfinnen 190 umfassen mindestens die Source-Gebiete 110 und die Kanal/Body-Gebiete 115 und können eine geringere laterale Weite aufweisen als zwischen den oberen Abschnitten 190a und der Basisebene BP ausgebildete untere Abschnitte 190b, in denen mindestens Abschnitte der Driftzone 120 ausgebildet sind.
  • Mindestens in den oberen Abschnitten 190a zwischen der Hauptoberfläche 101 und den unteren Abschnitten 190b sind nach einer Ausführungsform die Seitenwände der Halbleiterfinnen 190 (111) Kristallflächen, die aus einem kristallographischen Ätzen, zum Beispiel mittels einer TMAH(Tetramethylammoniumhydroxid)-Lösung, einer KOH(Kaliumhydroxid)-Lösung, oder einer EDP(Ethylen-Diamin-Pyrokatechol)-Lösung hervorgegangen sind.
  • Die zwischen den unteren Abschnitten 190b der Halbleiterfinnen 190 angeordneten Feldelektroden-Strukturen 250 umfassen jeweils ein Feld-Dielektrikum 251 sowie eine Feldelektrode 255, wobei das Feld-Dielektrikum 251 die Feldelektrode 255 vom Halbleitermaterial der Halbleiterfinnen 190 sowie einem durchgehenden Abschnitt 195 des Halbleiterkörpers 100 zwischen der Basisebene BP und der Rückseitenoberfläche 102 elektrisch isoliert. Das Feld-Dielektrikum 251 besteht aus oder enthält ein Halbleiteroxid, zum Beispiel Siliziumoxid, beispielsweise thermisch aufgewachsenes Siliziumoxid oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel Siliziumnitrid, oder ein Halbleiteroxynitrid, zum Beispiel Siliziumoxynitrid.
  • Die Feldelektrode 255 besteht aus oder enthält hochdotiertes polykristallines Silizium, eine Metall-Halbleiterverbindung, zum Beispiel ein Silizid, und/oder ein Metall, eine Metalllegierung oder ein Metallnitrid.
  • Auf den beiden gegenüberliegenden Seiten des oberen Abschnitts 190a einer Halbleiterfinne 190 sind erste Abschnitte einer Gate-Elektrodenstruktur 150 angeordnet, wobei benachbarten Halbleiterfinnen 190 zugeordnete erste Abschnitte der Gate-Elektrodenstruktur 150 einen oberen Abschnitt einer zwischen den benachbarten Halbleiterfinnen 190 angeordnete Feldelektrode 255 einfassen.
  • Die Gate-Elektrodenstruktur 150 umfasst eine Gate-Elektrode 155 und kann für Transistorzellen TC vom IGFET-Typ ein Gate-Dielektrikum 151 umfassen, das mindestens entlang der oberen Abschnitte 190a der Halbleiterfinnen 190 ausgebildet ist. Für Transistorzellen TC vom JFET-Typ fehlt ein Gate-Dielektrikum und die Gate-Elektrode 155 grenzt direkt an den oberen Abschnitt 190a der jeweiligen Halbleiterfinne 190 an.
  • Die Gate-Dielektrika 151 bestehen aus oder umfassen ein Halbleiteroxid, zum Beispiel thermisches oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel Siliziumnitrid oder ein Halbleiteroxynitrid, zum Beispiel Siliziumoxynitrid.
  • Die Gate-Elektrode 155 besteht aus oder enthält hochdotiertes polykristallines Silizium, eine Metall-Halbleiterverbindung, zum Beispiel ein Silizid, ein Metall, ein Metallnitrid, zum Beispiel TaN oder TiN, und/oder eine Metalllegierung.
  • Eine dielektrische Struktur 220 trennt eine erste Lastelektrode 310, beispielsweise die Source-Elektrode von n-Kanal FET Transistorzellen TC, von der Gate-Elektrode 155, die einen zusammenhängenden zweiten Abschnitt oberhalb der Halbleiterfinnen 190 umfasst. Erste Kontaktstrukturen 315a erstrecken sich von der ersten Lastelektrode 310 durch Öffnungen in der dielektrischen Struktur 220 bis zu oder in die oberen Abschnitte 190a der Halbleiterfinnen 190. Die ersten Kontaktstrukturen 315a sind entlang der Halbleiterfinnen 190 voneinander separiert und können sich zumindest teilweise bis mindestens zum Übergang zwischen dem Source-Gebiet 110 und dem Kanal/Body-Gebiet 115 der betreffenden Halbleiterfinne 190 erstrecken. Gemäß einer Ausführungsform wechseln sich die Sourcegebiete 110 entlang mindestens einer lateralen Richtung, beispielsweise in der Schnittebene und/oder senkrecht zur Schnittebene mit hochdotierten Kontaktzonen 117 für die Kanal/Body-Gebiete 115 ab, so dass die ersten Kontaktstrukturen 315a sowohl die Source- als auch die Kanal/Body-Gebiete 110, 115 anschließen.
  • Zweite Kontaktstrukturen 315b können durch weitere Öffnungen in der dielektrischen Struktur 220 die Feldelektroden 255 beispielsweise mit der ersten Lastelektrode 310 verbinden. Dielektrische Spacer 222 erstrecken sich entlang vertikaler Seitenwände der ersten und zweiten Kontaktstrukturen 315a, 315b und isolieren diese von der Gateelektrode 155.
  • Die dielektrische Struktur 220 umfasst eine oder mehrere Schichten aus dielektrischem Material, zum Beispiel aus thermisch aufgewachsenem Halbleiteroxid, etwa thermischem Siliziumoxid, abgeschiedenem Siliziumoxid, zum Beispiel Siliziumoxid, das unter Verwendung von Tetraethylorthosilikat als Vorläuferstufe abgeschieden wird, oder Siliziumglas, zum Beispiel PSG (Phosphorsilikatglas), BSG (Borsilikatglas) oder BPSG (Bor-Phosphorsilikatglas), ein Halbleiternitrid, zum Beispiel Siliziumnitrid, oder ein Halbleiteroxynitrid, zum Beispiel Siliziumoxynitrid.
  • Die erste Lastelektrode 310 kann einen ersten Lastanschluss L1 des Halbleiterbauelements 500 ausbilden oder ist mit einem ersten Lastanschluss L1 elektrisch verbunden.
  • Der durchgehende Abschnitt 195 des Halbleiterkörpers 100 unterhalb der Halbleiterfinnen 190 kann anschließend an die Basisebene BP einen verbundenen Driftzonenabschnitt aufweisen. Gemäß einer Ausführungsform ist im Bereich des durchgehenden Abschnitts 195 eine Feldstoppzone 128 ausgebildet, deren Dotierstoffkonzentration die Dotierstoffkonzentration in der Driftzone 120 um mindestens das 10-fache übersteigt.
  • Zwischen der Basisebene BP und der Rückseitenoberfläche 102 ist ferner eine hochdotierte Verbindungsschicht 140 in der vertikalen Projektion der Halbleiterfinnen 190 und der Feldelektroden-Strukturen 250 ausgebildet. Die hochdotierte Verbindungsschicht 140 mit einer Dotierstoffkonzentration von mindestens 1E18 cm–3 im Falle einer Siliziumhalbleiterschicht 100a wirkt zum einen als Drain-Gebiet der Transistorzellen TC und leitet zum anderen den Drainstrom in einen Bereich des Halbleiterkörpers 100 außerhalb eines Zellenfeldes mit den Transistorzellen TC ab. Die Verbindungsschicht 140 kann über eine Sinkerstruktur mit einer zweiten Lastelektrode auf der Bauteilvorderseite oder mit einer weiteren Verbindungsstruktur zu einem weiteren Zellenfeld elektrisch verbunden sein, wobei die zweite Lastelektrode einen zweiten Lastanschluss des Halbleiterbauelements 500 ausbilden oder mit einem solchen zweiten Lastanschluss elektrisch verbunden sein kann.
  • Das Material der Lastelektroden ist jeweils Aluminium Al, Kupfer Cu, oder eine Legierung aus Aluminium und Kupfer AlCu mit oder ohne weitere Beimengungen, zum Beispiel Silizium. Daneben können die beiden Lastelektroden weitere leitfähige Hilfs- und Zwischenlagen aufweisen.
  • Die Transistorzellen TC sind dem Grunde nach FinFETs mit sehr kurzen Abschaltzeiten bei hoher Stromtragfähigkeit. Anders als bei der Herstellung von Transistorzellen mit tief im Halbleiterkörper vergrabenen Kanal/Body-Gebieten 115, die mehrere kritische Prozesse in Gräben mit hohem Aspektverhältnis zwischen vergleichsweise schmalen Halbleiterfinnen umfasst, können bei der Herstellung des Halbleiterbauelements 500 tiefe Gräben bereits in den unmittelbar an die Grabenätzung folgenden Prozessen zum Großteil wiederaufgefüllt und damit die dazwischenliegenden schmalen Halbleiterfinnen 190 stabilisiert werden. Das Risiko kollabierender Halbleiterfinnen 190 während der Fertigung ist deutlich reduziert und damit die Ausbeute an funktionsfähigen Halbleiterbauelementen 500 verbessert.
  • Gegenüber Konzepten, bei denen Source-Gebiete einerseits und Drain-Gebiete andererseits in unterschiedlichen Halbleiterfinnen bzw. in unterschiedlichen lateralen Abschnitten derselben Halbleiterfinne ausgebildet sind, vergrößert das rein vertikale Konzept des Halbleiterbauelements 500 den Anteil des Gesamtdriftzonenquerschnitts an der zur Verfügung stehenden lateralen Halbleiterfläche. Damit reduziert sich bei gleichem Laststrom die flächenspezifische Belastung des Halbleiterbauelements 500, bzw. die Flächeneffizienz wird vergrößert.
  • Gemäß der in der 1B abgebildeten Ausführungsform umfasst das Halbleiterbauelement 500 erste Halbleiterfinnen 191, die sich entlang einer ersten lateralen Richtung erstrecken und zweite Halbleiterfinnen 192, die sich entlang einer die erste laterale Richtung schneidenden zweiten lateralen Richtung erstrecken. Im gezeichneten Ausführungsbeispiel verlaufen die beiden lateralen Richtungen senkrecht zueinander. Die Halbleiterfinnen 191, 192 bilden ein Netz mit rechteckigen, beispielsweise näherungsweise quadratischen Maschen, die in regelmäßigen Zeilen und Spalten angeordnet sein können. Die Feldelektroden 255 sind Feldnadeln mit näherungsweise rechteckigen, zum Beispiel quadratischen lateralen Querschnittsflächen. Am Finnenknoten sind jeweils vier Halbleiterfinnen 191, 192 miteinander verbunden.
  • Die 1C bezieht sich auf eine Ausführungsform mit Feldnadeln, die in den Maschen eines Netzes mit zeilenweise gegeneinander versetzten Maschenzeilen angeordnet sind. Die Finnenknoten verbinden jeweils drei Halbleiterfinnen 191, 192. Die kreuzförmigen Finnenknoten der 1B sind durch T-Finnenknoten ersetzt.
  • In der Ausführungsform der 1D verlaufen alle Halbleiterfinnen 190 parallel zueinander in dieselbe laterale Richtung.
  • Die 2 bis 8B beziehen sich auf die Herstellung des oben beschriebenen Halbleiterbauelements 500 aus einem Halbleitersubstrat 500a.
  • Das Halbleitersubstrat 500a besteht aus oder umfasst eine Halbleiterschicht 100a aus einem einkristallinen Halbleitermaterial, beispielsweise Silizium Si, Siliziumkarbid SiC, Germanium Ge, einem Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Gemäß einer Ausführungsform ist das Halbleitersubstrat 500a ein Siliziumwafer. Gemäß einer anderen Ausführungsform ist das Halbleitersubstrat 500a ein SOI(silicon-on-insulator)-Wafer, beispielsweise ein SOG(silicon-on-glass)-Wafer, bei dem die Halbleiterschicht 100a auf einem Isolatorsubstrat vorgesehen ist. Die Halbleiterschicht 100a kann beispielsweise mindestens teilweise aus einem Epitaxieprozess hervorgegangen sein und kann eine oder mehrere Teilschichten aufweisen, die bezüglich der Dotierstoffkonzentration, des Leitfähigkeitstyps oder beidem voneinander abweichen. Außerhalb des dargestellten Bereichs kann das Halbleitersubstrat 500a zusätzlich zur Halbleiterschicht 100a weitere halbleitende und/oder dielektrische Strukturen aufweisen.
  • Die Halbleiterschicht 100a weist auf einer Vorderseite eine planare erste Oberfläche 101a auf, der eine zweite Oberfläche 102a auf der Rückseite des Halbleitersubstrats 500a gegenüberliegt. Richtungen parallel zur ersten Oberfläche 101a sind laterale Richtungen und die Normale auf die erste Oberfläche 101a gibt eine vertikale Orientierung vor.
  • In der Halbleiterschicht 100a wird eine hochdotierte, vergrabene Schicht 140a ausgebildet. Beispielsweise wird die vergrabene Schicht 140a durch in-situ Dotieren einer epitaktisch auf einem Basissubstrat aufwachsenden Schicht ausgebildet. Gemäß anderen Ausführungsformen geht die vergrabene Schicht 140a aus dem Einbringen, zum Beispiel dem Implantieren, von Dotierstoffen in die Halbleiterschicht 100a durch die erste oder die zweite Oberfläche 101a, 102a hervor. Abschnitte der Halbleiterschicht 100a zwischen der ersten Oberfläche 101a und der vergrabenen Schicht 140a können eine schwache Dotierung vom ersten Leitfähigkeitstyp, bspw. des n-Typs, aufweisen.
  • Von der Vorderseite werden von der ersten Oberfläche 101a aus Gräben 250x bis zu einer Basisebene BP in die Halbleiterschicht 100a eingebracht, beispielsweise mittels einer Trockenätzung unter Verwendung einer durch Fotolithographie strukturierten Hartmaske auf der ersten Oberfläche 101a. Das Einbringen der Gräben 250x kann ferner eine anisotrope, kristallrichtungsabhängige nasschemische Ätzung umfassen, die zumindest Abschnitte von vertikalen Seitenwänden der zwischen den Gräben 250x ausgebildeten Halbleiterfinnen 190 nahezu perfekt planar ausbildet. Nach Ausbildung der Gräben 250x kann die Hartmaske entfernt werden.
  • Die 2 zeigt das Halbleitersubstrat 500a mit der vergrabenen Schicht 140 sowie die durch die Gräben 250x voneinander separierten Halbleiterfinnen 190 zwischen der ersten Oberfläche 101a und der Basisebene BP. Die Basisebene BP kann zwischen der ersten Oberfläche 101a und der vergrabenen Schicht 140a oder innerhalb der vergrabenen Schicht 140a verlaufen.
  • Die Halbleiterfinnen 190 können in parallelen Streifen angeordnet sein. Gemäß der dargestellten Ausführungsform verlaufen erste Halbleiterfinnen 191 entlang einer ersten lateralen Richtung und zweite Halbleiterfinnen 192 in einer zur ersten lateralen Richtung orthogonalen zweiten lateralen Richtung.
  • Auf der Vorderseite wird auf dem Halbleitersubstrat 500a eine dielektrische Schicht 251a erzeugt, die das von den Halbleiterfinnen 190 und Gräben 250x gebildete Relief mit näherungsweise gleicher Schichtdicke bedeckt. Das Erzeugen der dielektrischen Schicht 251a kann eine thermische Oxidation des Halbleitermaterials der Halbleiterschicht 100a und/oder das Abscheiden einer oder mehrerer dielektrischen Materialien umfassen. Beispielsweise umfasst das Ausbilden der dielektrischen Schicht 251a das Abscheiden von Siliziumdioxid unter Verwendung von TEOS.
  • Die 3 zeigt die dielektrische Schicht 251a, die die Halbleiterfinnen 190 in gleichmäßiger Dicke bedeckt bzw. die Gräben 250y in gleichmäßiger Schichtdicke auskleidet. Die Schichtdicke der dielektrischen Schicht 251a kann zwischen 50 nm und 300 nm, beispielsweise zwischen 80 nm und 150 nm betragen.
  • Die ausgekleideten Gräben 250y werden mit einem leitfähigen Material gefüllt. Beispielsweise wird eine Lage aus einem leitfähigen Material oder werden mehrere Lagen aus unterschiedlichen leitfähigen Materialen abgeschieden, wobei die ausgekleideten Gräben 250y gefüllt werden. Anschließend wird leitfähiges Material, das außerhalb der ausgekleideten Gräben 250y abgeschieden wurde, bis mindestens zur Oberkante der dielektrischen Schicht 251a zurückgebildet.
  • Gemäß einer Ausführungsform umfasst das Füllen der ausgekleideten Gräben 250y die Abscheidung von stark n-dotiertem polykristallinen Silizium, welches in einem Trockenätzschritt mit einem Endpunkt auf dem Material der dielektrischen Schicht 251a zurückgeätzt wird.
  • Die 4 zeigen zwischen unteren Abschnitten 190b der Halbleiterfinnen 190 Feldelektroden-Strukturen 250 mit aus Abschnitten der dielektrischen Schicht 251a ausgebildeten Feld-Dielektrika 251 und aus Abschnitten der abgeschiedenen leitfähigen Materialien ausgebildeten Feldelektroden 255. Das leitfähige Material ist bis zur Oberkante der dielektrischen Schicht 251a zurückgebildet.
  • Obere Abschnitte der dielektrischen Schicht 251a zwischen oberen Abschnitten 190a der Halbleiterfinnen 190 werden entfernt, beispielsweise durch eine trocken- oder nass-chemische Rückätzung.
  • Vor dem Entfernen, nach dem Entfernen eines Teils oberhalb der ersten Oberfläche 101a, nach dem vollständigen Entfernen der oberen Abschnitte der dielektrischen Schicht 251a oder früher, beispielsweise vor dem Einbringen der Gräben 250x, werden von der Vorderseite her Dotierstoffe in obere Abschnitte 190a der Halbleierfinnen 190 eingebracht. Das Einbringen der Dotierstoffe umfasst in einem ersten Dotierprozess das Einbringen von Dotierstoffen des ersten Leitfähigkeitstyps nahe der ersten Oberfläche 101a und kann in einem zweiten Dotierprozess das Einbringen von Dotierstoffen eines zweiten Leitfähigkeitstyps mit einem Konzentrationsmaximum zwischen der Basisebene BP und dem Konzentrationsmaximum der im ersten Dotierprozess nahe der Oberfläche 101a eingebrachten Dotierstoffe umfassen. Beispielsweise werden die Dotierstoffe im ersten und zweiten Dotierprozess mit unterschiedlichen Implantationsenergien implantiert. Der erste Dotierprozess kann dem zweiten Dotierprozess vorangehen oder folgen.
  • Die 5 zeigt die freigestellten oberen Abschnitte 190a der Halbleiterfinnen 190. In den Halbleiterfinnen 190 sind entlang der ersten Oberfläche 101a Source-Gebiete 110 ausgebildet, die aus dem ersten Dotierprozess hervorgehen. Aus dem zweiten Dotierprozess sind Kanal/Body-Gebiete 115 hervorgegangen. Die verbleibenden unteren Abschnitte 190b der Halbleiterfinnen 190 bilden Abschnitte einer Driftzone 120 und können die anfängliche Hintergrunddotierung der Halbleiterschicht 100a aufweisen. Gemäß einer Ausführungsform nimmt die Dotierstoffkonzentration in der Driftzone 120 ausgehend von der Basisebene BP in Richtung der ersten Oberfläche 101a zunächst leicht ab und steigt dann in Richtung der Kanal/Body-Gebiete 115 wieder stark an. Der zweite Dotierprozess kann den betreffenden Abschnitt der Halbleiterfinnen 190 teilweise oder vollständig gegendotieren und bestimmt die Schwellenspannung der Transistorzelle TC, die der jeweiligen Halbleiterfinne 190 im finalisierten Halbleiterbauelement zugeordnet ist.
  • Ein Abstand d2 der ersten Oberfläche 101a zur Unterkante von durch das Entfernen der oberen Abschnitte der dielektrischen Schicht 251a entstandenen Gate-Gräben 150x ist mindestens so groß wie oder größer als ein Abstand d1 der ersten Oberfläche 101a zu den Übergängen zwischen den Kanal/Body-Gebieten 115 einerseits und der Driftzone 120 andererseits.
  • Nach einer Ausführungsform können die oberen Abschnitte 190a der Halbleiterfinnen 190 gedünnt werden. Beispielsweise dünnt eine isotrope Nass- oder Trockenätzung die freigelegten oberen Abschnitte 190a der Halbleiterfinnen 190. Die Ätzung kann eine hohe Ätzselektivität gegenüber dem Feld-Dielektrikum 251 aufweisen oder gegenüber diesem Material unselektiv sein. Gemäß anderen Ausführungsformen entfällt das Dünnen der oberen Abschnitte 190a der Halbleiterfinnen 190.
  • Die 6A und 6B zeigen die gedünnten oberen Abschnitte 190a der Halbleiterfinnen 190 mit den Source-Gebieten 110 und den Kanal/Body-Gebieten 115. Die Unterkanten der Gate-Gräben 150x können durch eine isotrope und/oder nicht selektive Ätzung verrundet sein.
  • Auf der Bauteilvorderseite kann eine weitere dielektrische Schicht 151x mindestens auf den freigelegten Oberflächen der Halbleiterfinnen 190 erzeugt werden. Das Erzeugen der weiteren dielektrischen Schicht 151x kann eine thermische Oxidation des Halbleitermaterials und/oder das Abscheiden eines oder mehrerer dielektrischer Materialien umfassen. Beispielsweise wird auf der Vorderseite des Halbleitersubstrats 500a ein Siliziumoxid auf Basis von TEOS in einer Schichtdicke von mindestens 10 und höchstens 100 nm abgeschieden.
  • Die 7A und 7B zeigen die abgeschiedene weitere dielektrische Schicht 151x, die das Relief auf der Vorderseite mit gleichmäßiger Schichtdicke bedeckt. Abschnitte der weiteren dielektrischen Schicht 151x entlang der Kanal/Body-Gebiete 115 bilden ein Gate-Dielektrikum 151. Weitere Abschnitte der weiteren dielektrischen Schicht 151x können die Feldelektroden bedecken. Gemäß einer anderen Ausführungsform wird die weitere dielektrische Schicht 151x lediglich auf Silizium erzeugt, beispielsweise durch thermische Oxidation. Für Ausführungsformen, die auf die Herstellung von JFET Transistorzellen gerichtet sind, entfällt das Erzeugen der weiteren dielektrischen Schicht 151x.
  • Ein leitfähiges Gate-Elektrodenmaterial wird abgeschieden, wobei die Gate-Gräben 150x aufgefüllt werden. Beispielsweise wird von der Vorderseite her hochdotiertes polykristallines Silizium abgeschieden.
  • Die 8A und 8B zeigen das abgeschiedene Gate-Elektrodenmaterial. Abschnitte des Gate-Elektrodenmaterials in den Gate-Gräben 150x formen voneinander separierte erste Abschnitte einer Gate-Elektrode 155 aus, die jeweils paarweise auf einander gegenüberliegenden Seiten eines dazwischen liegenden Kanal/Body-Gebiets 115 ausgebildet sind. Abschnitte des Gate-Elektrodenmaterials außerhalb der Gate-Gräben 150x bilden einen zweiten Abschnitt der Gate-Elektrode 155 der die ersten Abschnitte der Gate-Elektrode 155 verbindet.
  • Auf der Gate-Elektrode 155 kann eine dielektrische Struktur erzeugt werden, beispielsweise durch die Abscheidung einer oder mehrerer dielektrischer Materialien. Durch ein fotolithographisches Verfahren werden in der dielektrischen Struktur 220 erste Kontaktöffnungen zu den Halbleiterfinnen 190 und in der vertikalen Projektion der Feldelektroden 255 zweite Kontaktöffnungen ausgebildet. Beispielsweise durch konforme Abscheidung und anschließende anisotrope Ätzung einer dielektrischen Hilfsschicht werden entlang der Seitenwände der Kontaktöffnungen dielektrischen Spacer 222 ausgebildet. Zur Ausbildung von Kontaktstrukturen in den ersten und zweiten Kontaktöffnungen sowie von Lastelektroden werden von der Vorderseite her ein oder mehrere metallhaltige Materialien abgeschieden. Durch Vereinzeln gehen aus dem Halbleitersubstrat 500a mehrere identische Halbleiterbauelemente gemäß den 1A bis 1D hervor.
  • Das Halbleiterbauelement 500 der 9A und 9B bezieht sich auf einen ADZFET mit einem ersten Transistor TE vom Anreicherungstyp und mindestens einem zweiten Transistor TD vom Verarmungstyp. Die Transistoren TE, TD weisen jeweils Transistorzellen TC entsprechend der 1A auf. Die beiden Transistoren TE, TD sind im gezeichneten Ausführungsbeispiel n-Kanal IGFETs, wobei die Kanal/Body-Gebiete 115x des ersten Transistors TE vom p-Typ und die Kanal/Body-Gebiete 115y des zweiten Transistors TD vom n-Typ sind.
  • Die Verbindungsschichten 140x, 140y der beiden Transistoren TE, TD sind voneinander getrennt, beispielsweise durch dielektrische Strukturen, intrinsische Halbleiterstrukturen oder aktive Trennstrukturen. Die erste Lastelektrode 310x des ersten Transistors TE formt einen Source-Anschluss S aus oder ist mit dem Source-Anschluss S elektrisch verbunden. Die erste Lastelektrode 310y des zweiten Transistors TD ist zugleich die zweite Lastelektrode des ersten Transistors TE und ist über eine Transistorverbindung 391 mit der Verbindungsschicht 140x des ersten Transistors TE elektrisch verbunden. Die Transistorverbindung 391 kann einen tiefen Kontakt aus einem metallhaltigen Material oder hochdotiertem polykristallinen Siliziummaterial umfassen oder eine hochdotierte Säule, die sich von der Hauptoberfläche 101 bis mindestens zur oder in die erste Verbindungsschicht 140x erstreckt.
  • Die Gate-Elektrode 155x des ersten Transistors TE ist mit einem Gate-Anschluss G elektrisch leitend verbunden. Die Gate-Elektrode 155y des zweiten Transistors TD ist mit dem Source-Anschluss S elektrisch verbunden. Die zweite Verbindungsschicht 140y des zweiten Transistors TD ist mit einem Drain-Anschluss D elektrisch verbunden. Das Halbleiterbauelement 500 kann weitere zweite Transistoren vom Verarmungstyp aufweisen, die untereinander und mit dem zweiten Transistor TD in derselben Weise elektrisch verbunden sind wie der zweite Transistor TD mit dem ersten Transistor TE.
  • Die beiden Transistoren TE, TD sind zu einer Kaskoden-Schaltung wie in der 9B gezeigt konfiguriert. Im leitfähigen beziehungsweise eingeschalteten Zustand des Halbleiterbauelements 500 induziert ein an den Gate-Anschluss G angelegtes positives Potenzial einen Elektronenkanal durch die Kanal/Body-Gebiete 115x des ersten Transistors TE, wodurch das an den Source-Anschluss angelegte Source-Potential auf die erste Verbindungsschicht 140x und über die Transistorverbindung 391 an die Source-Gebiete 110y des zweiten Transistors TD geschaltet wird. Zugleich wird dasselbe Source-Potential auf die zweiten Gate-Elektroden 155y des zweiten Transistors TD geführt. Liegt an den Gate-Elektroden 155y und an den Source-Gebieten 110y des zweiten Transistors TD dasselbe Potential so ist der zweite Transistor TD leitfähig beziehungsweise eingeschaltet, so dass das Halbleiterbauelement 500 das an den Source-Anschluss S angelegte Potential auf den Drain-Anschluss D durchschaltet.
  • Fällt das Potential am Gate-Anschluss G unter die Schwellenspannung des ersten Transistors TE, so sperrt dieser und die erste Verbindungsschicht 140x sowie die Source-Gebiete 110y des zweiten Transistors TD werden über die noch durchgeschalteten zweiten Transistoren TD über die an den Drain-Anschluss D angeschlossenen Bauelemente auf ein positives Potential gezogen. Dagegen steht an den zweiten Gate-Elektroden 155y des zweiten Transistors TD weiter das negative Gate-Source-Potential an, so dass bei ausreichend hoher Drainspannung das Gate-Potential des zweiten Transistors TD unter dessen Schwellenspannung sinkt und der zweite Transistor TD ebenfalls sperrt. Die Kanal/Body-Gebiete 115y im zweiten Transistor TD verarmen, wobei die mobilen negativen Ladungsträger (Elektronen) aus den zweiten Kanal/Body-Gebieten 115y abfließen.
  • In den zweiten Kanal/Body-Gebieten 115y verbleiben die positiv geladenen stationären Atomrümpfe der Dotierstoffatome. Die negativ vorgespannten Feld-Elektroden 250 können die verbleibende positive Ladung in den Drift-Gebieten in den Halbleiterfinnen 190 kompensieren, so dass der zweite Transistor TD auch bei relativ hohen Dotierstoffkonzentrationen in den zweiten Drift-Gebieten in den Halbleiterfinnen 190 eine vergleichsweise hohe Sperrspannung aufweist. Zugleich senkt die hohe Dotierstoffkonzentration den Einschaltwiderstand sowie die statischen Verluste des Halbleiterbauelements 500. Die Sperrspannung des Halbleiterbauelements 500 kann über die Anzahl der Verarmungstransistoren TD, die in einer Kaskoden-Konfiguration zwischen den ersten Transistor TE und dem Drain-Anschluss D geschaltet sind, eingestellt werden. Dadurch werden vergleichsweise teure und zeitintensive Abtragprozesse zum Dünnen eines Halbleiterbauelements auf eine an die Sperrspannung angepasste Bauteildicke vermieden. Die Kanal/Body-Gebiete 115x, 115y werden über hochdotierte Kontaktzonen, die sich in mindestens einer lateralen Richtung mit den Source-Gebiete 110 abwechseln, an die jeweilige Lastelektrode 310x, 310y angeschlossen.

Claims (16)

  1. Halbleiterbauelement, umfassend Halbleiterfinnen, die zwischen einer Basisebene und einer Hauptoberfläche eines Halbleiterkörpers ausgebildet sind und in denen jeweils zwischen der Hauptoberfläche und einem Kanal/Body-Gebiet ein Source-Gebiet und zwischen dem Kanal/Body-Gebiet und der Basisebene eine Driftzone ausgebildet sind; Gate-Elektrodenstrukturen auf jeweils zwei einander gegenüberliegenden Seiten des jeweiligen Kanal/Body-Gebiets; und eine durch ein Feld-Dielektrikum von den Driftzonen getrennte und sich von der Hauptoberfläche bis zur Basisebene erstreckende Feldelektroden-Struktur zwischen einander benachbarten Halbleiterfinnen, wobei die den einander benachbarten Halbleiterfinnen zugeordneten Gate-Elektrodenstrukturen einen oberen Abschnitt der Feldelektroden-Struktur von zwei Seiten einfassen.
  2. Halbleiterbauelement nach Anspruch 1, wobei sich die Feldelektroden-Strukturen jeweils mindestens über die Hälfte eines Abstands zwischen dem Kanal/Body-Gebiet und der Basisebene erstreckten.
  3. Halbleiterbauelement nach einem der Ansprüche 1 bis 2, wobei obere Abschnitte der Halbleiterfinnen zwischen der Hauptoberfläche und einem Übergang zwischen den Kanal/Body-Gebieten und den Driftzonen schmäler sind als untere Abschnitte zwischen den oberen Abschnitten und der Basisebene.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei Seitenwände der Halbleiterfinnen mindestens in den oberen Abschnitten {111} Kristallflächen eines Siliziumkristalls sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei die Halbleiterfinnen sich entlang einer ersten lateralen Richtung erstrecken.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei sich erste Halbleiterfinnen entlang einer ersten lateralen Richtung und zweite Halbleiterfinnen entlang einer die erste laterale Richtung schneidenden zweiten lateralen Richtung erstrecken und jeweils zwei erste und zwei zweite Halbleiterfinnen an einem Finnenknoten verbunden sind.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei sich erste Halbleiterfinnen entlang einer ersten lateralen Richtung und zweite Halbleiterfinnen entlang einer die erste laterale Richtung schneidenden zweiten lateralen Richtung erstrecken und jeweils zwei erste Halbleiterfinnen und eine zweite Halbleiterfinne an einem Finnenknoten verbunden sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, gekennzeichnet durch erste Kontaktstrukturen, die sich von der Hauptoberfläche aus bis mindestens zu den Source-Gebiete erstrecken.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine vergrabene Verbindungsschicht mit einer Nettodotierstoffkonzentration von mindestens 1E18 cm–3 zwischen der Basisebene und eine der Hauptoberfläche gegenüberliegende Rückseitenoberfläche.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei das Feld-Dielektrikum sich von der Gate-Elektrodenstruktur bis zur Basisebene erstreckt.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, gekennzeichnet durch ein die Gate-Elektrode von dem jeweiligen Kanal/Body-Gebiet separierendes Gate-Dielektrikum.
  12. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend Ätzen von Gräben in eine Halbleiterschicht von einer ersten Oberfläche bis zu einer Basisebene, wobei zwischen den Gräben Halbleiterfinnen ausgebildet werden; Auskleiden der Gräben mit einer dielektrischen Schicht; Ausbilden einer Feldelektrode in den mit der dielektrischen Schicht ausgekleideten Gräben; Entfernen von oberen Abschnitten der dielektrischen Schicht, wobei zwischen den Halbleiterfinnen und den Feldelektroden Gate-Gräben ausgebildet werden, die an die Hauptoberfläche anschließende obere Abschnitte der Halbleiterfinnen freilegen; und Ausbilden von Gate-Elektroden in den Gate-Gräben.
  13. Verfahren nach Anspruch 12, wobei das Ätzen von Gräben eine kristallographische Ätzung umfasst.
  14. Verfahren nach einem der Ansprüche 12 und 13, gekennzeichnet durch Dünnen der oberen Abschnitte der Halbleiterfinnen vor dem Ausbilden der Gate-Elektroden.
  15. Verfahren nach Anspruch 14, wobei das Dünnen der oberen Abschnitte der Halbleiterfinnen ein Ätzen des Feld-Dielektrikums umfasst und Unterkanten der Gate-Gräben verrundet werden.
  16. Verfahren nach einem der Ansprüche 12 bis 15, gekennzeichnet durch Ausbilden eines Gate-Dielektrikums auf den freigelegten Abschnitten der Halbleiterfinnen vor dem Ausbilden der Gate-Elektroden.
DE102014117558.1A 2014-11-28 2014-11-28 Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung Active DE102014117558B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014117558.1A DE102014117558B4 (de) 2014-11-28 2014-11-28 Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
US14/953,103 US9653305B2 (en) 2014-11-28 2015-11-27 Semiconductor component with field electrode between adjacent semiconductor fins and method for producing such a semiconductor component
CN201510839929.8A CN105655401A (zh) 2014-11-28 2015-11-27 相邻半导体鳍形部间有场电极的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117558.1A DE102014117558B4 (de) 2014-11-28 2014-11-28 Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
DE102014117558A1 true DE102014117558A1 (de) 2016-06-02
DE102014117558B4 DE102014117558B4 (de) 2020-06-18

Family

ID=55967659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117558.1A Active DE102014117558B4 (de) 2014-11-28 2014-11-28 Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (1) US9653305B2 (de)
CN (1) CN105655401A (de)
DE (1) DE102014117558B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021089230A1 (de) * 2019-11-06 2021-05-14 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324856B2 (en) * 2014-05-30 2016-04-26 Texas Instruments Incorporated MOSFET having dual-gate cells with an integrated channel diode
DE102015116473A1 (de) * 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Halbleiterbauelement und verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153315A1 (de) * 2001-10-29 2003-05-15 Infineon Technologies Ag Halbleiterbauelement
DE102005052734A1 (de) * 2005-10-06 2007-04-19 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204799A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体記憶装置及びその製造方法
US20130214332A1 (en) * 2011-08-26 2013-08-22 Diagtronix, Inc. Nanogrid channel fin-fet transistor and biosensor
US9093530B2 (en) * 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
DE102014104589B4 (de) * 2014-04-01 2017-01-26 Infineon Technologies Ag Halbleitervorrichtung und integrierte Schaltung
DE102015104988A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Austria Ag Halbleitervorrichtung mit Gate-Finnen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153315A1 (de) * 2001-10-29 2003-05-15 Infineon Technologies Ag Halbleiterbauelement
DE102005052734A1 (de) * 2005-10-06 2007-04-19 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021089230A1 (de) * 2019-11-06 2021-05-14 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Also Published As

Publication number Publication date
US9653305B2 (en) 2017-05-16
US20160155809A1 (en) 2016-06-02
DE102014117558B4 (de) 2020-06-18
CN105655401A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
DE102018205057B4 (de) Gestapelter nanosheet-feldeffekttransistor mit diodenisolation und verfahren zu seiner herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102014117556B4 (de) Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren
DE102014117558B4 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode
DE102014119608A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabener Kanal/Bodyzone und Halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE