DE102014117556B4 - Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren - Google Patents

Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren Download PDF

Info

Publication number
DE102014117556B4
DE102014117556B4 DE102014117556.5A DE102014117556A DE102014117556B4 DE 102014117556 B4 DE102014117556 B4 DE 102014117556B4 DE 102014117556 A DE102014117556 A DE 102014117556A DE 102014117556 B4 DE102014117556 B4 DE 102014117556B4
Authority
DE
Germany
Prior art keywords
semiconductor
main surface
surface plane
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014117556.5A
Other languages
English (en)
Other versions
DE102014117556A1 (de
Inventor
Stefan Tegen
Marko Lemke
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102014117556.5A priority Critical patent/DE102014117556B4/de
Priority to US14/952,323 priority patent/US9876105B2/en
Priority to CN201510840013.4A priority patent/CN105655308A/zh
Publication of DE102014117556A1 publication Critical patent/DE102014117556A1/de
Priority to US15/855,563 priority patent/US10290735B2/en
Application granted granted Critical
Publication of DE102014117556B4 publication Critical patent/DE102014117556B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

Halbleitervorrichtung, umfassend:einen vergrabenen dotierten Bereich (430, 129a, 110) in einem ersten Abstand (d1) von einer Hauptoberflächenebene (101z) in einem Halbleiterkörper (100),eine Kontaktstruktur (410), die sich von der Hauptoberflächenebene (101z) zu dem dotierten Bereich (430, 129a, 110) erstreckt, wobei die Kontaktstruktur (410) eine direkt an den dotierten Bereich (430, 129a, 110) angrenzende Kontaktschicht (411) sowie eine Füllstruktur (412) umfasst, wobei die Kontaktschicht (411) aus einer Metall-Halbleiterlegierung gebildet ist und die Füllstruktur (412) ein Metall oder eine leitende Metallverbindung aufweist,eine Isolatorstruktur (420), die die Kontaktstruktur (410) in Ebenen parallel zu der Hauptoberflächenebene (101z) umgibt und lateral unmittelbar an die Kontaktstruktur (410) angrenzt,eine Halbleiterrippe (135), die in dem Halbleiterkörper (100) in einem zweiten Abstand (d2) zu der Hauptoberflächenebene (101z) gebildet ist und einen Kanal/Bodybereich (115) aufweist, undeine erste Halbleitersäule (131), die von der Hauptoberflächenebene (101z) beabstandet ist, direkt an die Halbleiterrippe (135) angrenzt und den dotierten Bereich (430, 129a, 110) aufweist, wobei der dotierte Bereich (430, 129a, 110) einen ersten Homoübergang mit dem Kanal/Bodybereich (115) bildet.

Description

  • HINTERGRUND
  • Die Anmeldung bezieht sich auf Halbleitervorrichtungen, beispielsweise Leistungshalbleiterschalter, sowie Verfahren zum Herstellen von Halbleitervorrichtungen.
  • Integrierte Leistungshalbleitervorrichtungen umfassen insbesondere eine Driftzone zwischen einem spannungs-gesteuerten Kanal/Bodybereich und einem Drainbereich. Je weiter beziehungsweise breiter die Driftzone ist, desto höher ist die Sperrspannung, die die Halbleitervorrichtung aushält, wobei ein Erhöhen der Driftzonenbreite auch den Einschaltwiderstand RDSon der Halbleitervorrichtung steigert. In vertikalen Leistungshalbleitervorrichtungen mit einem Laststromfluss zwischen einer Vorder- beziehungsweise Frontseite und einer Rückseite der Halbleitervorrichtung ist die Dicke des Hableiterkörpers auf die Nennsperrspannung der Halbleitervorrichtung eingestellt. Laterale Leistungshalbleitervorrichtungen können zwei oder mehr Transistorblöcke integrieren, wobei die Transistorblöcke Seite an Seite in dem gleichen Halbleiterkörper gebildet und Lastpfade der Transistorblöcke elektrisch in Reihe angeordnet sind.
  • Die Druckschrift US 8 598 655 B1 beschreibt einen Feldeffekttransistor mit aktiver Driftzone (active drift zone field effect transistor, ADZFET). Dabei wirkt eine Serienschaltung mehrerer zweiter Transistoren als aktive Driftzone eines ersten Transistors. Der erste Transistor und die zweiten Transistoren sind in einem Halbleitersubstrat mit einer vergrabenen dotierten Schicht ausgebildet. Voneinander lateral getrennte Segmente der vergrabenen Schicht bilden die Draingebiete derzweiten Transistoren. Über von der Oberfläche des Halbleitersubstrats bis zur vergrabenen dotierten Schicht reichende Kontaktgräben wird das Draingebiet des einen zweiten Transistors mit dem Sourcegebiet des benachbarten zweiten Transistors verbunden.
  • Es besteht ein Bedarf, die Eigenschaften von Halbleitervorrichtungen, beispielsweise Leistungshalbleitervorrichtungen ohne Lastelektroden auf der Rückseite und/oder mit zwei oder mehr Transistorblöcken, deren Lastpfade elektrisch in Reihe angeordnet sind, zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung, wie in den unabhängigen Patentansprüchen definiert, gelöst. Die abhängigen Patentansprüche definieren weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen vergrabenen dotierten Bereich in einem ersten Abstand zu einer Hauptoberflächenebene eines Halbleiterkörpers. Eine Kontaktstruktur erstreckt sich von der Hauptoberflächenebene zu dem dotierten Bereich. Die Kontaktstruktur umfasst eine Füllstruktur von einem Metall oder einer leitenden Metallverbindung und eine Kontaktschicht von einer Metall-Halbleiter-Legierung und direkt angrenzend an den dotierten Bereich. Eine Isolatorstruktur umgibt die Kontaktstruktur in Querschnitten parallel zu der Hauptoberflächenebene.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Halbleiterrippe in einem Abstand zu einer Hauptoberflächenebene in einem Halbleiterkörper und einschließlich eines Kanal/Bodybereiches. Eine erste Halbleitersäule, die von der Hauptoberflächenebene beabstandet ist, grenzt an die Halbleiterrippe an und umfasst einen Sourcebereich, der einen ersten Homoübergang mit dem Kanal/Bodybereich bildet. Eine Kontaktstruktur erstreckt sich von der Hauptoberflächenebene zu der ersten Halbleitersäule und umfasst eine Kontaktschicht aus einer Metall-Halbleiter-Legierung. Die Kontaktschicht grenzt direkt an die erste Halbleitersäule an. Die Kontaktstruktur umfasst weiterhin eine Füllstruktur aus einem Metall oder einer leitenden Metallverbindung.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines dotierten Bereiches in einem Halbleitersubstrat in einem ersten Abstand zu einer Hauptoberflächenebene des Halbleitersubstrates. Der dotierte Bereich wird in einem ersten Abschnitt einer Halbleitersäule gebildet, die sich von der Hauptoberflächenebene in das Halbleitersubstrat erstreckt. Eine Isolatorstruktur ist gebildet, die einen zweiten Abschnitt der Halbleitersäule zwischen der Hauptoberflächenebene und dem ersten Abschnitt in Querschnittsebenen parallel zu der Hauptoberflächenebene umgibt. Der zweite Abschnitt der Halbleitersäule wird entfernt, wobei der dotierte Bereich freigelegt wird. Eine Kontaktstruktur wird gebildet, die sich von der Hauptoberflächenebene zu dem dotierten Bereich erstreckt. Die Kontaktstruktur umfasst eine Füllstruktur, die aus einem Metall oder einer leitenden Metallverbindung hergestellt ist, sowie eine Kontaktschicht aus einer Metall-Halbleiter-Legierung. Die Kontaktschicht grenzt direkt an den dotierten Bereich an.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.
    • 1A ist eine schematische horizontale Schnittdarstellung parallel zu einer Hauptoberflächenebene durch einen Teil einer Halbleitervorrichtung mit einer Kontaktstruktur als erläuterndes Beispiel.
    • 1B ist eine schematische vertikale Schnittdarstellung senkrecht zu der Hauptoberflächenebene durch den Halb- leitervorrichtungsteil von 1A längs einer Linie B-B als erläuterndes Beispiel.
    • 1C ist eine schematische vertikale Schnittdarstellung ei- nes Teiles einer Halbleitervorrichtung mit einer Kontaktstruk- tur einschließlich eines Kontaktabschnittes außerhalb eines Halbleiterkörpers als erläuterndes Beispiel.
    • 2A ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung mit einer Kontaktstruktur für eine vergrabene Drainverbindungsschicht als erläuterndes Beispiel.
    • 2B ist eine schematische vertikale Schnittdarstellung des Halbleitervorrichtungsteiles von 1B längs einer Linie B- B als erläuterndes Beispiel.
    • 3A ist ein schematisches Schaltungsdiagramm einer Halbleitervorrichtung mit Transistorblöcken in einer Kaskodenkonfiguration und mit einer Kontaktstruktur für eine vergrabene Drainverbindungsschicht als erläuterndes Beispiel.
    • 3B ist eine schematische vertikale Schnittdarstellung ei- nes Schnittes der Halbleitervorrichtung von 3A als erläuterndes Beispiel.
    • 4A ist ein schematisches Layout beziehungsweise eine schematische Gestaltung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Kontaktstrukturen für vergrabene Sourcebereiche vorsieht.
    • 4B ist eine schematische vertikale Schnittdarstellung eines Teiles der Halbleitervorrichtung von 4A längs einer Linie X-Y-Z.
    • 5A ist eine schematische perspektivische Darstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf streifenförmige Kontaktstrukturen für vergrabene Sourcebereiche bezogen ist.
    • 5B ist eine schematische Darstellung des Layouts des Halbleitervorrichtungsteiles von 5A.
    • 6 ist ein Schaltungsdiagramm einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel, das mehr als zwei Transistorblöcke in einer Kaskodenkonfiguration vorsieht.
    • 7A ist ein vereinfachtes Flussdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel veranschaulicht, das auf eine Kontaktstruktur für vergrabene dotierte Bereiche bezogen ist.
    • 7B ist ein vereinfachtes Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf eine Kontaktstruktur für vergrabene Sourcebereiche bezogen ist.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Ausdrücke „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Ausdrücke sind offene Ausdrücke, und diese Ausdrücke zeigen das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzuziehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
    Die 1A bis 1C beziehen sich auf eine Halbleitervorrichtung 500 zum Gleichrichten und/oder Schalten von Strömen in Leistungsanwendungen mit Lastströmen von wenigstens 100 mA, beispielsweise wenigstens 1 A. Die Halbleitervorrichtung 500 kann beispielsweise ein JFET (Junction- beziehungsweise Übergang-Feldeffekttransistor), ein Anreicherungs- oder Verarmungs-IGFET (Feldeffekttransistor mit isolierten Gate), z.B. ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) in der üblichen Bedeutung einschließlich beiden IGFETs mit Metall-Gateelektroden und mit Nicht-Metall-Gateelektroden oder ein ADZFET (FET mit aktiver Driftzone) oder ein IGBT (Bipolartransistor mit isoliertem Gate) sein oder einen solchen umfassen.
  • Die Halbleitervorrichtung 500 beruht auf einem Halbleiterkörper 100 mit einer Hauptoberfläche 101 auf einer Vorder- beziehungsweise Frontseite und einer Rückseitenoberfläche 102 auf einer Rückseite entgegengesetzt zu der Vorderseite. Die Hauptoberfläche 101 des Halbleiterkörpers 100 spannt eine Hauptoberflächenebene 101z auf. Horizontale Richtungen und Ausdehnungen beziehungsweise Erstreckungen sind parallel zu der Hauptoberflächenebene und vertikale Richtungen und Ausdehnungen beziehungsweise Erstreckungen sind senkrecht zu der Hauptoberflächenebene 101z.
  • Das Material des Halbleiterkörpers 100 ist ein einkristallines Halbleitermaterial, beispielsweise Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder ein anderer AIIIBV- Halbleiter. Der Halbleiterkörper 100 kann eine rechteckförmige Gestalt bei einer Randlänge bis zu einigen Millimetern haben.
  • Ein vergrabener dotierter Bereich 430 ist unter einem ersten Abstand d1 zu der Hauptoberflächenebene 101z gebildet. Der dotierte Bereich 430 kann n- oder p-dotiert sein und hat eine Dotierstoffkonzentration, die ausreichend hoch ist, um einen ohmschen Kontakt mit einer entsprechenden Metall-Halbleiterverbindung zu bilden. Falls das Material des Halbleiterkörpers 100 einkristallines Silizium ist, ist die entsprechende Metall-Halbleiterverbindung ein Metallsilizid, und die Dotierstoffkonzentration ist wenigstens 1E18 cm-3 für einen n-leitenden dotierten Bereich 430 und wenigstens 1E16 cm-3 für einen p-leitenden dotierten Bereich 430. Der dotierte Bereich 430 kann eine stark n-dotierte oder p-dotierte Verbindungsschicht sein, die elektrisch vergrabene Fremdstoffzonen von einigen identischen Zellstrukturen, beispielsweise IGFET-Zellen, verbindet. Gemäß anderen erläuternden Beispielen kann der dotierte Bereich 430 der Source- oder Drainbereich einer einzigen beziehungsweise einzelnen IGFET-Zelle sein.
  • Eine Kontaktstruktur 410 erstreckt sich von der Hauptoberflächenebene 101z zu einer Bodenebene BP in einem ersten Abstand d1 zu der Hauptoberflächenebene 101z. Die Kontaktstruktur 410 umfasst eine Kontaktschicht 411 und eine Füllstruktur 412. Die Kontaktschicht 411 grenzt direkt an den dotierten Bereich 430 an und enthält eine Metall-Halbleiterverbindung oder besteht aus einer solchen. Für einen auf Silizium beruhenden Halbleiterkörper 100 kann die Kontaktschicht 411 ein Metallsilizid, beispielsweise Kobalt-Silizid (CoSi), Titan-Silizid (Ti-Si), Tantal-Silizid (TaSi), Platin-Silizid (PtSi) oder Wolfram-Silizid (WSi) enthalten oder jeweils aus diesen bestehen.
  • Die Füllstruktur 412 kann eine oder mehrere Schichten von verschiedenen Materialien umfassen, wobei die Materialien in ihrer chemischen Zusammensetzung und/oder ihrem physikalischen Aussehen oder Struktur verschieden sein können. Beispielsweise kann die Füllstruktur 412 zwei Schichten der gleichen chemischen Zusammensetzung, jedoch unter verschiedenen Auftragungsbedingungen aufgetragen oder abgeschieden, umfassen. Gemäß einem erläuternden Beispiel kann die Füllstruktur 412 eine hochkonforme Wolframschicht, die vertikale Seitenwände der Kontaktstruktur 410 bildet, sowie eine weniger konforme Wolframschicht, die einen durch die hochkonforme Wolframschicht ausgekleideten inneren Teil der Kontaktstruktur 410 füllt, umfassen.
  • Ein horizontaler Querschnitt der Kontaktstruktur 410 kann ein länglicher Streifen mit einer ersten horizontalen Ausdehnung sein, die signifikant größer ist als ihre zweite horizontale Ausdehnung senkrecht zu der ersten horizontalen Ausdehnung. Gemäß anderen erläuternden Beispielen kann der horizontale Querschnitt ein angenähert rechteckförmiges Gebiet mit den gleichen oder ähnlichen Abmessungen in beiden horizontalen Richtungen sein, beispielsweise ein Polygon, z.B. ein Quadrat mit oder ohne abgerundete Ecken, ein Kreis, ein Oval oder eine Ellipse.
  • Eine vertikale Ausdehnung der Kontaktstruktur 410 kann zwischen 100 nm und 5 µm sein, beispielsweise zwischen 1 µm und 3 µm. Die kleinere horizontale Ausdehnung (Breite) oder der Durchmesser der Kontaktstruktur 410 kann zwischen 20 nm und 200 nm, z.B. in einem Bereich von 40 nm bis 80 nm, sein. Ein Seitenverhältnis der vertikalen Ausdehnung der Kontaktstruktur 410 zu der kleineren der horizontalen Abmessungen ist wenigstens 10:1, beispielsweise wenigstens 35:1.
  • Eine Isolatorstruktur 420 umgibt vollständig die Kontaktstruktur 410 in Querschnittsebenen parallel zu der Hauptoberflächenebene 101z. Die Isolatorstruktur 420 kann eine kleinere oder eine größere vertikale Ausdehnung als die Kontaktstruktur 410 haben. Gemäß dem dargestellten erläuternden Beispiel erstreckt sich die Isolatorstruktur 420 von der Hauptoberflächenebene 101z bis jenseits der Kontaktschicht 411. Die Isolatorstruktur 420 kann ein Halbleiteroxid, beispielsweise Siliziumoxid, wie thermisch gewachsenes Siliziumoxid oder aufgetragenes Siliziumoxid oder beides, ein Halbleiternitrid, beispielsweise Siliziumnitrid oder ein Halbleiteroxinitrid, beispielsweise Siliziumoxinitrid, enthalten oder jeweils aus diesen bestehen. Die Isolatorstruktur 420 kann eine einheitliche vertikale Ausdehnung haben oder kann verschiedene vertikale Ausdehnungen auf verschiedenen Seiten der Kontaktstruktur 410 haben.
  • Die Kontaktstruktur 410 erlaubt eine niederohmige Verbindung des vergrabenen dotierten Bereiches 430 zu leitenden Strukturen an der Vorderseite des Halbleiterkörpers 100. Die Kontaktstruktur 410 verwendet Metalle und geeignete Auftragungs- beziehungsweise Abscheidungsprozesse für Metalle, die Silizide an dem Boden von Trenches beziehungsweise Gräben mit hohem Seitenverhältnis bilden, sowie geeignete Materialen zum Füllen von schmalen Trenches bei hohen Seitenverhältnissen.
  • 1C bezieht sich auf eine Kontaktstruktur 410 mit einer Kontaktschicht 411, einer Mehrteil-Füllstruktur 412 und einem Hilfskontaktabschnitt 413.
  • Die Kontaktschicht 411 ist eine Metallsilizidschicht, beispielsweise eine TiSi-Schicht, mit einer Dicke von wenigstens 1 nm, z.B. wenigstens 10 nm und höchstens 100 nm. Die Füllstruktur 412 kann eine hochkonforme Wolframschicht 412a umfassen, die sich längs einer Seitenwand der Kontaktstruktur 410, beispielsweise längs der Isolatorstruktur 420, erstreckt. Ein grober gekörntes Wolfram 412b kann einen Teil der Kontaktstruktur 410 füllen, umgeben durch die konforme Wolframschicht 412a, und kann einen oder mehrere Leer- beziehungsweise Hohlräume 412c übrig lassen, die mit einem Fluid, beispielsweise Umgebungsluft oder Prozessgas, gefüllt werden können.
  • Der Hilfskontaktabschnitt 413 kann einen ersten Kontaktabschnitt 413a aus dem Metall umfassen, das das Metallsilizid der Kontaktschicht 411 bildet, beispielsweise Titan (Ti). Der erste Kontaktabschnitt 413a kann um die Füllstruktur 412 auf einer Ebene parallel zu der Hauptoberflächenebene 101z gebildet werden. Eine Schichtdicke des ersten Kontaktabschnittes 413a kann signifikant größer sein als die Schichtdicke der Kontaktschicht 411. Ein zweiter Kontaktabschnitt 413b kann ein oder mehrere Materialien der Füllstruktur 412 enthalten oder aus diesen bestehen. Die horizontale Ausdehnung des Hilfskontaktabschnittes 413 kann durch eine Öffnung in einer dielektrischen Maske definiert werden, die verwendet wird, um lokal ein Opfermaterial rückzubilden, das mit der Kontaktstruktur 410 im Laufe der Herstellung ersetzt wird, beispielsweise das Material des Halbleiterkörpers 100. Das Material der dielektrischen Maske kann selektiv gegenüber dem Material der Isolatorstruktur 420 entfernbar sein. Beispielsweise kann das Material der dielektrischen Maske ein Siliziumnitrid sein. Die dielektrische Maske kann einen Teil einer dielektrischen Struktur 210, die teilweise die Hauptoberfläche in der Halbleitervorrichtung 500 bedeckt, bilden oder durch diese ersetzt sein.
  • Die 2A und 2B beziehen sich auf eine Halbleitervorrichtung 500 mit Transistorzellen TC, die JFET- oder IGFET-Zellen sein können. Demgemäß kann die Halbleitervorrichtung 500 ein JFET, ein IGFET, ein ADZFET oder eine Vorrichtung sein, die zusätzlich zu Transistorzellen TC weitere Schaltungen umfasst, beispielsweise eine Gatetreiber- oder eine Steuerlogikschaltung.
  • Die Halbleitervorrichtung 500 umfasst einen Halbleiterkörper 100 mit einer Hauptoberfläche in einer Hauptoberflächenebene 101z auf der Vorderseite der Halbleitervorrichtung 500 und eine Rückseitenoberfläche 102 an einer Rückseite entgegengesetzt zu der Vorderseite. Hinsichtlich weiterer Einzelheiten des Halbleiterkörpers 100 wird Bezug genommen auf die Beschreibung der 1A bis 1C.
  • Auf der Vorderseite des Halbleiterkörpers 100 bilden Teile des Halbleiterkörpers 100 Halbleiterkämme oder -firste, die sich zwischen der Hauptoberfläche 101 und einer Hilfsebene AP erstrecken. Feldelektrodenstrukturen 250 trennen die Halbleiterkämme 190 in einer oder beiden horizontalen Richtungen.
  • Die Halbleiterkämme 190 können die gleiche Kammbreite haben, die in einem Bereich von 10 nm bis 200 nm sein kann. Die Breite der Feldelektrodenstrukturen 250 entspricht dem Abstand zwischen den Halbleiterkämmen 190 und kann in einem Bereich von 30 nm bis 300 nm sein. Eine Teilung bzw. Pitch (Mitte-zu-Mitte-Abstand) von benachbarten Halbleiterkämmen 190 kann in einem Bereich von 40 nm bis etwa 1 µm sein.
  • Gemäß einem erläuternden Beispiel sind die Halbleiterkämme 190 Streifen einer gleichen Kammbreite, die in regelmäßigen Abständen angeordnet sind. Gemäß dem dargestellten erläuternden Beispiel umfasst die Halbleitervorrichtung 500 erste Halbleiterkämme 190a, die sich längs einer ersten horizontalen Richtung erstrecken, und zweite Halbleiterkämme 190b, die sich längs einer zweiten horizontalen Richtung erstrecken, die die erste horizontale Richtung schneidet.
  • Sourcebereiche 110, die direkt an die Hauptoberfläche 101 angrenzen, Kanal/Bodybereiche 115, die von der Hauptoberfläche 101 durch die Sourcebereiche 110 getrennt sind, und wenigstens Teile eines Drainbereiches 120 einschließlich einer schwach dotierten Driftzone 121 sind in den Halbleiterkämmen 190 zwischen der Hauptoberfläche 101 und der Hilfsebene AP gebildet.
  • Die Sourcebereiche 110 und der Drainbereich 120 haben den gleichen, ersten Leitfähigkeitstyp. Die Kanal/Bodybereiche 115 können den gleichen, ersten Leitfähigkeitstyp haben oder können den zweiten Leitfähigkeitstyp aufweisen, der komplementär zu dem ersten Leitfähigkeitstyp ist.
  • Das dargestellte erläuternde Beispiel bezieht sich auf Anreicherungs-n-FET-Transistorzellen TC mit n-leitenden Sourcebereichen 110, einem n-leitenden Drainbereich 120 sowie p-leitenden Kanal/Bodybereichen 115. Gemäß einem erläuternden Beispie das sich auf Verarmungs-n-FET-Transistorzellen TC bezieht, sind die Kanal/Bodybereiche 115 n-leitend. Für p-FET-Transistorzellen TC ist der erste Leitfähigkeitstyp der p-Typ.
  • Erste Abschnitte der Halbleiterkämme 190, die direkt an die Hauptoberfläche 101 angrenzen, umfassen wenigstens die Sourcebereiche 110 und die Kanal/Bodybereiche 115 und können schmaler als zweite Abschnitte der Halbleiterkämme 190 zwischen den ersten Abschnitten und der Hilfsebene AP sein. Die zweiten Abschnitte 190b umfassen wenigstens Teile der Driftzone 121.
  • Die Feldelektrodenstrukturen 250 sind zwischen den zweiten Abschnitten der Halbleiterkämme 190 angeordnet und umfassen eine Feldelektrode 255 und ein Felddielektrikum 251, das elektrisch die Feldelektrode 255 von dem Material der Halbleiterkämme 190 sowie von einem zusammenhängenden Teil 195 des Halbleiterkörpers 100 zwischen der Hilfsebene AP und der Rückseitenoberfläche 102 trennt. Die Feldelektroden 255 können aus stark dotiertem polykristallinem Silizium, einer Metall-Halbleiter-Verbindung, beispielsweise einem Silizid, und/oder einem Metall, einer Metalllegierung oder einem Metallnitrid bestehen oder ein solches bzw. eine solche enthalten.
  • Das Felddielektrikum 251 enthält ein Halbleiteroxid, beispielsweise Siliziumoxid, wie thermisch gewachsenes Siliziumoxid oder aufgetragenes beziehungsweise abgeschiedenes Siliziumoxid, ein Halbleiternitrid, beispielsweise Siliziumnitrid, oder ein Halbleiteroxynitrid, beispielsweise Siliziumoxynitrid, oder besteht aus einem solchen.
  • Erste Gateelektrodenteile 155a einer Gateelektrode 155 sind auf entgegengesetzten Seiten der ersten Abschnitte der Halbleiterkämme 190 angeordnet, wobei die ersten Gateelektrodenteile 155a obere Teile der Feldelektrodenstrukturen 250 umgeben, die zwischen den benachbarten Halbleiterkämmen 190 angeordnet sind. Ein zweiter, zusammenhängender Gateelektrodenteil 155b der Gateelektrode 155 verbindet die ersten Gateelektrodenteile 155a. Die Gateelektrode 155 ist elektrisch mit einem Gateanschluss G verbunden oder gekoppelt. Die Gateelektrode 155 kann ein stark dotiertes polykristallines Silizium, ein Metall, eine Metall-Halbleiter-Verbindung, beispielsweise ein Silizid, ein Metallnitrid, wie Tantalnitrid (TaN) oder Titannitrid (TiN) und/oder eine Metalllegierung, enthalten oder daraus bestehen.
  • FET-Typ-Transistorzellen TC umfassen Gatedielektrika 151, die wenigstens längs der ersten Abschnitte der Halbleiterkämme 190 gebildet sind. JFET-Typ-Transistorzellen TC sind frei von einem Gatedielektrikum, und die Gateelektrode 155 grenzt direkt an die ersten Abschnitte der Halbleiterkämme 190 an.
  • Die Gatedielektrika 151 können ein Halbleiteroxid, beispielsweise ein thermisch gewachsenes oder aufgetragenes beziehungsweise abgeschiedenes Siliziumoxid, ein Halbleiternitrid, beispielsweise ein Siliziumnitrid, oder ein Halbleiteroxinitrid, beispielsweise ein Siliziumoxinitrid, enthalten oder aus einem solchen bestehen.
  • Eine dielektrische Struktur 210 trennt eine erste Lastelektrode 310 von der Gateelektrode 155. Die dielektrische Struktur 210 kann eine oder mehrere Schichten von dielektrischen Materialien umfassen, beispielsweise ein thermisch gewachsenes oder aufgetragenes Siliziumoxid oder Siliziumoxid, das mittels Tetraethylorthosilikat als Vorläufermaterial aufgetragen ist, ein Silkatglass, beispielsweise PSG (Phosphorsilikatglass), BSG (Borsilikatglass) oder BPSG (Borphosphorsilikatglass).
  • Erste Kontaktstöpsel 315a erstrecken sich von der ersten Lastelektrode 310 durch Öffnungen in der dielektrischen Struktur 210 herab zu den oder in die Halbleiterkämme 190. Die ersten Kontaktstöpsel 315a sind räumlich längs der Halbleiterkämme 190 getrennt und erstrecken sich wenigstens teilweise herab zu wenigstens dem Homoübergang zwischen dem Sourcebereich 110 und dem Kanal/Bodybereich 115 des betreffenden Halbleiterkammes 190.
  • Zweite Kontaktstöpsel können sich durch weitere Öffnungen in der dielektrischen Struktur 210 erstrecken und können elektrisch die Feldelektroden 255 mit beispielsweise der ersten Lastelektrode 310 verbinden.
  • Die erste Lastelektrode 310 kann eine ersten Lastanschluss, beispielsweise einen Sourceanschluss S der Halbleitervorrichtung 500, bilden oder kann elektrisch mit dem ersten Lastanschluss verbunden sein.
  • Der zusammenhängende Teil 195 des Halbleiterkörpers 100 zwischen den Halbleiterkämmen 190 und der Rückseitenoberfläche 102 kann einen zusammenhängenden Driftzonenteil direkt angrenzend an die Hilfsebene AP umfassen. Gemäß einem erläuternden Beispiel kann eine Feldstoppzone 128 in dem zusammenhängenden Teil 195 gebildet sein, wobei eine Dotierstoffkonzentration in der Feldstoppzone 128 wenigstens zehn Mal eine Dotierstoffkonzentration in der Driftzone 121 überschreitet. Eine stark dotierte zusammenhängende Drainverbindungsschicht 129a ist zwischen der Hilfsebene AP und der Rückseitenoberfläche 102 in der vertikalen Projektion der Transistorzellen TC gebildet. Falls der Halbleiterkörper 100 aus Silizium gebildet ist, kann eine Dotierstoffkonzentration in der Drainverbindungsschicht 129a wenigstens 1E18 cm-3 sein. Die Drainverbindungsschicht 129a leitet einen Drainstrom der Transistorzellen TC, die dem gleichen Zellgebiet zugeordnet sind, zu einem Bereich des Halbleiterkörpers 100 außerhalb des Zellgebietes mit den Transistorzellen TC.
  • Eine Kontaktstruktur 410 erstreckt sich von der Hauptoberflächenebene 101z zu der Drainverbindungsschicht 129a. Die Kontaktstruktur 410 umfasst eine Kontaktschicht 411 direkt angrenzend an die Drainverbindungsschicht 129a. Die Kontaktschicht 411 enthält eine Metall-Halbleiter-Verbindung, beispielsweise ein Metallsilizid, oder besteht aus einem solchen. Die Kontaktstruktur 410 umfasst weiterhin eine Füllstruktur 412 aus einem Metall oder einer leitenden Metallverbindung, die verschieden von der Metallverbindung ist, die die Kontaktschicht 411 bildet. Für weitere Einzelheiten der Kontaktstruktur 410 wird auf die Beschreibung der 1A bis 1C verwiesen.
  • Eine Isolatorstruktur 420 kann sich von der Hauptoberflächenebene 101z in den Halbleiterkörper 100 erstrecken und umgibt die Kontaktstruktur 410 in Ebenen parallel zu der Hauptoberflächenebene 101z. Die Isolatorstruktur 420 kann einen ersten Isolatorabschnitt 420a, der zu den Transistorzellen TC ausgerichtet ist, und einen zweiten Isolatorabschnitt 420b, der von den Transistorzellen TC abgewandt und mit dem ersten Isolatorabschnitt 420a verbunden ist, umfassen.
  • Die Isolatorstruktur 420 kann eine dedizierte beziehungsweise zugeordnete Isolatorstruktur 420 sein, die unabhängig von den Feldelektrodenstrukturen 250 gebildet ist. Gemäß dem dargestellten erläuternden Beispiel kann wenigstens der erste Isolatorabschnitt 420a ein Teil einer modifizierten Feldelektrodenstruktur 250a, die das Felddielektrikum 251 und die Feldelektrode 255 umfasst, oder einer modifizierten Feldelektrode 255a, die elektrisch mit den Feldelektroden 255 verbunden sein kann oder die von den Feldelektroden 255 isoliert ist, sein. Beispielsweise kann die modifizierte Feldelektrode 255a floaten beziehungsweise potentialfrei sein. Gemäß anderen erläuternden Beispielen kann eine dielektrische Füllung, die Hohl- beziehungsweise Leerräume umfassen kann, statt der modifizierten Feldelektrode 255a vorgesehen sein.
  • Die modifizierte Feldelektrodenstruktur 250a kann sich von der Hauptoberflächenebene 101z zu der Drainverbindungsschicht 129a erstrecken oder kann sich in die Drainverbindungsschicht 129a erstrecken. Die modifizierte Feldelektrodenstruktur 250a kann weiter beziehungsweise breiter sein als die Feldelektrodenstrukturen 250.
  • Der zweite Isolatorabschnitt 420b kann die gleiche vertikale Ausdehnung wie der erste Isolatorabschnitt 420a haben oder kann durch die Drainverbindungsschicht 129a so schneiden, dass die Drainverbindungsschicht 129a in der horizontalen Richtung begrenzt ist. Der zweite Isolatorabschnitt 420b kann eine weitere modifizierte Feldelektrodenstruktur ähnlich zu der modifizierten Feldelektrode 255a oder eine dedizierte beziehungsweise zugeordnete Isolatorstruktur sein, die exklusiv mit dielektrischen Materialien mit oder ohne mit einem Fluid gefüllten Hohlräumen gefüllt ist. Beispielsweise kann der zweite Isolatorabschnitt 420b Schichten von Siliziumoxid, Silikatglass, beispielsweise PSG, BSG, BPSG und/oder organischen Dielektrika, beispielsweise Polyamid, umfassen.
  • Die Kontaktstruktur 410 erlaubt eine niederohmige elektrische Verbindung von der vergrabenen Drainverbindungsschicht 129a zu beispielsweise einem Drainanschluss D.
  • Die 3A und 3B veranschaulichen eine Halbleitervorrichtung 500, die wenigstens zwei vertikale Transistorkomponenten umfassen kann, beispielsweise einen Anreicherungs-IGFET TE und einen Verarmungs-IGFET TD, die in einer Kaskodenkonfiguration angeordnet sind. Die Lastpfade zwischen den Sources s und Drains d der IGFETs TE, TD sind in Reihe zwischen Drain- und Sourceanschlussen D, S der Halbleitervorrichtung 500 vorgesehen. Ein Gateanschluss G der Halbleitervorrichtung 500 oder der Ausgang eines integriertem Gatetreibers ist elektrisch mit der Gateelektrode g des Anreicherungs-IGFET TE verbunden oder gekoppelt. Die Source s des Anreicherungs-IGFET TE ist elektrisch mit dem Sourceanschluss S und dem Gateelektrode g des Verarmungs-IGFET TD verbunden oder gekoppelt. Drain d des Anreicherungs-IGFET TE ist elektrisch mit der Source s des Verarmungs-IGFET TD verbunden. Die Drainelektrode d des Verarmungs-IGFET TD ist elektrisch mit dem Drainanschluss D verbunden. In dem dargestellten erläuternden Beispiel sind die IGFETs TD, TE n-IGFETs. Äquivalente Überlegungen gelten für p-IGFETs.
  • In einem Sperrmodus hält jeder der IGFETs TE, TD einen Teil der gesamten Sperrspannung aus. In dem leitenden Modus haben die zwei IGFETs TE, TD Lastpfade, die elektrisch in Reihe angeordnet sind und einen Einschaltwiderstand vorsehen, der niedriger als oder wenigstens in dem Bereich des Einschaltwiderstandes eines einzelnen IGFET ist, der eine vergleichbare Sperrspannungsfähigkeit hat. Da die gesamte Sperrspannung durch die Anzahl von IGFETs modifiziert werden kann, die in Reihe angeordnet und in dem gleichen Halbleiterchip integriert sind, können Vorrichtungsparameter, wie Sperrspannungsfähigkeit und Einschaltwiderstand für vertikale IGFET-Designs beziehungsweise -gestaltungen modifiziert werden, ohne die Dicke eines Halbleiterkörpers 100 durch aufwändige Schleif- und Polierprozesse zu modifizieren.
  • 3B zeigt eine vertikale Schnittdarstellung der zwei IGFETs TE, TD von 3A.
  • Kanal/Bodybereiche 115x des Anreicherungs-IGFET TE sind p-leitend, und Kanal/Bodybereiche 115y des Verarmungs-IGFET TD sind n-leitend. Eine erste Drainverbindungsschicht 129x des Anreicherungs-IGFET TE ist elektrisch von einer zweiten Drainverbindungsschicht 129y des Verarmungs-IGFET TD getrennt. Beispielsweise kann sich eine Vorrichtungstrennstruktur 440 von der Hauptoberflächenebene 101z in den Halbleiterkörper 100 erstrecken und kann durch die Drainverbindungsschichten 129x, 129y schneiden. Eine erste Gateelektrode 155x des Anreicherungs-IGFET TE ist elektrisch mit einem Gateanschluss G verbunden oder gekoppelt. Eine erste Sourceelektrode 310x des Anreicherungs-IGFET TE kann einen Sourceanschluss S bilden oder kann elektrisch mit einem solchen und einer zweiten Gateelektrode 155y des Verarmungs-IGFET TD verbunden sein. Die zweite Drainverbindungsschicht 129y des Verarmungs-IGFET TD ist elektrisch mit einem Drainanschluss D verbunden oder gekoppelt.
  • Die Kontaktstruktur 410 ist ein Teil einer Verbindungsstruktur, die elektrisch die erste Drainverbindungsschicht 129x mit der zweiten Sourceelektrode 310y des Verarmungs-IGFET TD verbindet. Eine Isolatorstruktur 420, die die Kontaktstruktur 410 in Querschnittsebenen parallel zu der Hauptoberflächenebene 101z einbettet, kann einen ersten Isolatorabschnitt 420a, der zu den Transistorzellen TC des Anreicherungs-IGFET TE ausgerichtet ist, und einen zweiten Isolatorabschnitt 420b, der von den Transistorzellen TC abgewandt ist, umfassen. Der zweite Isolatorabschnitt 420b kann durch die Vorrichtungstrennstruktur 440 gebildet sein. Die Kontaktstruktur 410 kann eine Kontaktschicht 411 und eine Füllstruktur 412 sowie einen Hilfskontaktabschnitt umfassen, wie dies in Einzelheiten anhand von 1A bis 1C beschrieben ist.
  • Die 4A und 4B beziehen sich auf eine Halbleitervorrichtung 500 mit Transistorzellen TC, die auf vergrabenen Sourcebereichen 110 beruhen, und mit Kontaktstrukturen 410, die sich von einer Hauptoberflächenebene 101z eines Halbleiterkörpers 100 zu den vergrabenen Sourcebereichen 110 erstrecken.
  • Der Halbleiterkörper 100 kann ein erstes Zellfeld 451, das erste Transistorzellen TC1 umfasst, die einem ersten Halbleiterelement zugeordnet sind, beispielsweise einem Anreicherungs-n-IGFET TE, und ein zweites Zellfeld 452 mit zweiten Transistorzellen TC2, die einem zweiten Halbleiterelement zugeordnet sind, beispielsweise einem Verarmungs-n-IGFET TD, umfassen, wobei die n-IGFET TE, TD in einer Kaskodenkonfiguration angeordnet sein können, wie dies in 3A veranschaulicht ist.
  • In jedem Zellfeld 451, 452 umfasst eine jeweilige Transistorzelle TC1, TC2 eine Halbleiterrippe 135, die in einem zweiten Abstand d2 zu einer Hauptoberfläche 101 des Halbleiterkörpers 100 gebildet ist. Die Halbleiterrippe 135 umfasst einen Kanal/Bodybereich 115, der n-leitend für den Verarmungs-n-IGFET TD ist, und der p-leitend für den Anreicherungs-n-IGFET TE ist.
  • Eine erste Halbleitersäule 131, die von einer Hauptoberflächenebene 101z beabstandet ist, grenzt direkt an die Halbleiterrippe 135 an und umfasst einen Sourcebereich 110, der einen ersten Homoübergang mit dem Kanal/Bodybereich 115 bildet. Der Sourcebereich 110 ist unter einem Abstand zu der Hauptoberflächenebene 101z gebildet.
  • An einer Seite der Halbleiterrippe 135 entgegengesetzt zu der ersten Halbleitersäule 131 grenzt eine zweite Halbleitersäule 132 direkt an die Halbleiterrippe 135 an und umfasst einen Drainbereich 120, der einen zweiten Homoübergang mit dem Kanal/Bodybereich 115 bildet. Die ersten und zweiten Homoübergänge können innerhalb der Halbleiterrippe 135 oder innerhalb der jeweiligen Halbleitersäule 131, 132 gebildet sein, wobei im ersten Fall der Kanal/Bodybereich 115 exklusiv in der Halbleiterrippe 135 gebildet ist und in dem letzteren Fall sich der Kanal/Bodybereich 115 in die erste und/oder zweite Halbleitersäule 131, 132 erstreckt.
  • 4A zeigt eine schematische Draufsicht der Anordnung von Sourcebereichen S1 und Drainbereichen D1 in dem ersten Zellfeld 451 und der Sourcebereiche S2 und der Drainbereiche D2 in dem zweiten Zellfeld 452 gemäß einem Ausführungsbeispiel.
  • Die ersten und zweiten Zellfelder 451, 452 könne längs einer ersten horizontalen Achse angeordnet sein. Innerhalb jedem der beiden Zellfelder 451, 452 können die Transistorzellen TC1, TC2 in einer Matrix angeordnet sein, wobei die ersten und zweiten Sourcebereiche S1, S2 von einigen der Transistorzellen TC1, TC2 der n-IGFETs TE, TD längs der gleichen ersten horizontalen Achse angeordnet sind. Hinsichtlich der betreffenden Sourcebereiche S1, S2 sind die entsprechenden ersten und zweiten Drainbereiche D1, D2 längs einer zweiten horizontalen Achse senkrecht zu der ersten horizontalen Achse angeordnet. Die ersten Sourcebereiche S1 des ersten Zellfeldes 451 können in der Projektion der zweiten Drainbereiche D2 des zweiten Zellfeldes 452 längs der ersten horizontalen Richtung angeordnet sein. Die zweiten Sourcebereiche S2 können in der Projektion der ersten Drainbereiche D1 längs der ersten horizontalen Richtung angeordnet sein.
  • Innerhalb jedes Zellfeldes 451, 452 erstrecken sich Gateelektrodenstrukturen 150 einschließlich Gateelektroden 155 längs der zweiten horizontalen Richtung zwischen den Halbleiterrippen 135. Die Gateelektrodenstrukturen 150 umfassen weiterhin Gatedielektrika 151, die elektrisch die Gateelektroden 155 von umgebendem Halbleitermaterial des Halbleiterkörpers 100 trennen. Trennungsstrukturen 175 trennen benachbarte erste und zweite Halbleitersäulen 131, 132. Die Gateelektrodenstrukturen 150 können weiterhin dielektrische Füllstrukturen 159 umfassen, die die Gateelektroden 155 von der Hauptoberflächenebene 101z trennen.
  • Erste Verdrahtungsverbindungen WC1 erstrecken sich längs der ersten horizontalen Richtung und bilden Teile von elektrischen Verbindungen zwischen den ersten Sourcebereichen S1, die längs der ersten horizontalen Richtung in dem ersten Zellfeld 451 angeordnet sind, und einem Sourceverbinder. Zweite Verdrahtungsverbindungen WC2 bilden Teile von elektrischen Verbindungen zwischen den ersten Drainbereichen D1, die in dem ersten Zellfeld 451 längs der ersten horizontalen Richtung angeordnet sind, und den zweiten Sourcebereichen S2 in dem zweiten Zellfeld 452. Dritte Verdrahtungsverbindungen WC3 bilden Teile von elektrischen Verbindungen zwischen zweiten Drainbereichen D2, die in dem zweiten Zellfeld 452 längs der ersten horizontalen Richtung angeordnet sind, und beispielsweise einem Drainverbinder oder mit Sourcebereichen eines weiteren Zellfeldes, das einem weiteren Transistorblock zugeordnet ist, der in dem gleichen Halbleiterkörper 100 integriert ist. Der Sourceverbinder kann elektrisch mit einem Sourceanschluss der Halbleitervorrichtung 500 verbunden sein. Der Drainverbinder kann elektrisch mit dem Drainanschluss verbunden sein.
  • Gemäß 4B können die Drainbereiche 120 einen schwach dotierten Driftbereich 121, der den Homoübergang mit dem Kanal/Bodybereich 115 bildet, sowie einen stark dotierten Drainkontaktbereich 129, der einen ohmschen Kontakt mit der jeweiligen Verdrahtungsverbindung WC2, WC3 bildet, jeweils umfassen.
  • Eine erste Transistorzelle TC des Anreicherungs-IGFET TE umfasst einen Kanal/Bodybereich 115 mit einem Leitfähigkeitstyp entgegengesetzt zu dem Leitfähigkeitstyp der Sourcebereiche 110. Der Kanal/Bodybereich 115 bildet pn-Übergänge mit dem Sourcebereich 110 und dem Drainbereich 120. In einer zweiten Transistorzelle TC2 des Verarmungs-IGFET TD hat der Kanal/Bodybereich 115 den gleichen Leitfähigkeitstyp wie der Sourcebereich 110 und kann unipolare Homoübergänge mit dem Sourcebereich 110 und dem Drainbereich 120 bilden.
  • Der Halbleiterkörper 100 kann weiterhin eine Substratschicht 145 zwischen den Kanal/Bodybereichen 115 und der Rückseitenoberfläche 102 umfassen. Ein Leitfähigkeitstyp der Substratschicht 145 kann entgegensetzt zu einem Leitfähigkeitstyp der Sourcebereiche 110 sein. Der Halbleiterkörper 100 kann weiterhin dotierte Zonen und Schichten umfassen, beispielsweise weitere pn-Übergänge für eine Elementtrennung.
  • In der Abwesenheit eines Potentials fließt ein Strom zwischen dem Sourcebereich 110 und dem Drainbereich 120 von jeder zweiten Transistorzelle TC2 des Verarmungs-IGFET TD. Wenn ein geeignetes Potential angelegt wird, verarmt die Gateelektrode 155 einen Kanalteil zwischen dem Sourcebereich 110 und dem Drainbereich 120 an beweglichen Ladungsträgern derart, dass die zweiten Transistorzellen TC2 ausgeschaltet werden und kein Strom zwischen dem Sourcebereich 110 und dem Drainbereich 120 fließt. Die ersten Transistorzellen TC1 des Anreicherungs-IGFET TE sind ausgeschaltet, solange keine Spannung an der Gateelektrode 155 liegt. Wenn ein geeignetes Potential an der Gateelektrode 155 liegt, erzeugt die Gateelektrode 155 einen leitenden Kanal von Minoritätsladungsträgern in einem Kanalteil des Kanal/Bodybereiches 115, und die erste Transistorzelle TC1 ist leitend.
  • Eine Vorrichtungstrennungsstruktur 440 kann zwischen den ersten und zweiten Zellfeldern 451, 452 angeordnet sein, die sich von der Hauptoberflächenebene 101z in den Halbleiterkörper 100 erstrecken können, und die eine größere vertikale Ausdehnung als die Gateelektrodenstrukturen 150 und die Trennungsstrukturen 175 haben können.
  • Kontaktstrukturen 410, wie anhand von 1A bis 1C beschrieben, erstrecken sich zwischen der Hauptoberflächenebene 101z und den Sourcebereichen 110 unter einem ersten Abstand d1 zu der Hauptoberflächenebene 101z, wobei die Kontaktstrukturen 440 eine Kontaktschicht 411, die aus einem Metallsilizid vorgesehen ist, und eine Füllstruktur 412 aus einem Metall oder einer leitenden Metallverbindung umfassen. Die Kontaktstrukturen 410 können in der oben beschriebenen Weise gestaltet sein und reduzieren drastisch den Einschaltwiderstand von jeder der Transistorzellen TC1, TC2 sowie den Einschaltwiderstand RDSon der Halbleitervorrichtung 500.
  • Die erste, zweite und dritte Verdrahtungsverbindung WC1, WC2, WC3 kann direkt an die Hauptoberfläche 101 abgrenzen. Gemäß anderen Ausführungsbeispielen ist eine dielektrische Struktur 210 zwischen den Verdrahtungsverbindungen WC1, WC2, WC3 und dem Halbleiterkörper 100 gebildet, und Kontaktstöpsel 315, die sich durch Öffnungen in der dielektrischen Struktur 210 erstrecken, verbinden elektrisch die ersten, zweiten und dritten Verdrahtungsverbindungen WC1, WC2, WC3 mit den Kontaktstrukturen 410 und den Drainbereichen 120.
  • Die 5A und 5B beziehen sich auf ein Ausführungsbeispiel mit streifenförmigen ersten und zweiten Halbleitersäulen 131, 132 und vergrabenen Halbleiterrippen 135, die sich orthogonal zu den ersten und zweiten Halbleitersäulen 131, 132 erstrecken.
  • Die ersten und zweiten Halbleitersäulen 131, 132 sind Teile eines Halbleiterkörpers 100 und erstrecken sich längs einer ersten horizontalen Richtung. Dielektrische Trennungsstrukturen 176 erstrecken sich von der Hauptoberflächenebene 101z in den Halbleiterkörper 100 und trennen obere Abschnitte von benachbarten ersten und zweiten Halbleitersäulen 131, 132 voneinander. In einem zweiten Abstand d2 zu der Hauptoberflächenebene 101z erstrecken sich Halbleiterrippen 135 längs einer zweiten horizontalen Richtung, die die erste horizontale Richtung schneidet, beispielsweise senkrecht zu der ersten horizontalen Richtung. Eine Gateelektrodenstruktur 150 umfasst eine Gateelektrode 155 mit ersten Gateelektrodenteilen 155a zwischen den Halbleiterrippen 135 und einem zweiten Gateelektrodenteil 155b, der zwischen den Halbleiterrippen 135 und der Hauptoberflächenebene 101z angeordnet ist und erste Gateelektrodenteile 155a verbindet, die zwischen einer ersten Halbleitersäule 131 und einer zweiten Halbleitersäule 132 angeordnet sind. Falls die Transistorzellen TC IGFET-Zellen sind, umfassen die Gateelektrodenstrukturen 150 weiterhin ein Gatedielektrikum 151, das die Gateelektrode 155 von dem umgebenden Halbleitermaterial des Halbleiterkörpers 100 trennt. Transistorzellen von JFET-Zellen sind frei von einem Gatedielektrikum. Die Gateelektrodenstrukturen 150 sind in der vertikalen Projektion der dielektrischen Trennungsstrukturen 176 angeordnet und erstrecken sich zwischen Bodenabschnitten der ersten und zweiten Halbleitersäulen 131, 132.
  • Kanal/Bodybereiche 115 sind in den Halbleiterrippen 135 gebildet, wobei die Kanal/Bodybereiche 115 exklusiv in den Halbleiterrippen 135 gebildet sein können oder sich in angrenzende Teile der ersten und zweiten Halbleitersäulen 131, 132 erstrecken können. Für Verarmungs-IGFET-Typ-Transistorzellen TC können die Kanal/Bodybereiche 115 den gleichen Leitfähigkeitstyp wie die Sourcebereiche 110 haben. Für Anreicherungs-IGFET-Typ-Transistorzellen TC ist der Leitfähigkeitstyp der Kanal/Bodybereiche 115 entgegengesetzt zu demjenigen der Sourcebereiche 110.
  • Die ersten Halbleitersäulen 131 umfassen Sourcebereiche 110. Die zweiten Halbleitersäulen 132 umfassen Drainbereiche 120 mit einer niedrig dotierten Driftzone 121 und einer stark dotierten Drainkontaktzone 129. Die niedrig dotierte Driftzone 121 grenzt direkt an den Kanal/Bodybereich 115 an, und die Drainkontaktzone 129 bildet einen ohmschen Kontakt mit einer metallischen Drainverbindungsstruktur.
  • Eine vertikale Ausdehnung beziehungsweise Erstreckung der ersten Halbleitersäulen 131 ist kleiner, größer als oder ungefähr gleich wie die vertikale Ausdehnung der Halbleiterrippen 135. Die Kontaktstrukturen 410 sind zwischen der Hauptoberflächenebene 101z und den ersten Halbleitersäulen 131 in einem ersten Abstand d1 jeweils zu der Hauptoberflächenebene 101z gebildet, wobei jede Kontaktstruktur 410 eine Kontaktschicht 411 aus einem direkt an den jeweiligen Sourcebereich 110 angrenzenden Metallsilizid sowie eine Füllstruktur 412 aus einem Metall oder einer leitenden Metallverbindung umfasst.
  • 5B zeigt ein schematisches Layout beziehungsweise eine schematische Gestaltung mit einem Anreicherungs-n-IGFET TE und einem Verarmungs-n-IGFET TE gemäß 5A, angeordnet in einer Kaskodenkonfiguration, wie in 3A veranschaulicht ist.
  • Die vergrabene Gateelektrode 155a des Anreicherungs-n-IGFET TE ist elektrisch verbunden mit einer Gatemetallisierung 330, die einen Gateanschluss G der Halbleitervorrichtung 500 bilden oder mit einem solchen elektrisch verbunden sein kann. Eine erste Verdrahtungsverbindung 310a des Anreicherungs-n-IGFET TE verbindet elektrisch einen Sourceanschluss S mit den ersten Kontaktstrukturen 410 des Anreicherungs-n-IGFET TE und der Gateelektrode 155b des Verarmungs-n-IGFET TD. Eine zweite Verdrahtungsverbindung 320a des Anreicherungs-n-IGFET TE kann elektrisch die Drainkontaktzonen des Anreicherungs-n-IGFET TE mit einer ersten Verdrahtungsverbindung 310b des Verarmungs-n-IGFET TD verbinden. Eine zweite Verdrahtungsverbindung 320b des Verarmungs-n-IGFET TD verbindet elektrisch die Drainkontaktzonen 129 in den zweiten Halbleitersäulen 132 des Verarmungs-n-IGFET mit einem Drainanschluss D.
  • 6 bezieht sich auf ein weiteres Ausführungsbeispiel mit einer Halbleitervorrichtung 500, die mehr als einen Verarmungs-n-IGFET TD1, TD2 in einer Kaskodenkonfiguration umfasst, wobei die Verbindungen zwischen den Verarmungs-n-IGFETs TD1, TD2 in der gleichen Weise gebildet sind wie die Verbindung zwischen dem Anreicherungs-n-IGFET TE und dem ersten Verarmungs-n-IGFET TD1, wie dies in 5A und 5B veranschaulicht ist.
  • 7A bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein vergrabener dotierter Bereich wird in einem Halbleiterkörper in einem ersten Abstand zu einer Hauptflächenebene des Halbleiterkörpers gebildet, wobei der dotierte Bereich ein Abschnitt einer Halbleitersäule ist, die sich bis zu der Hauptoberflächenebene erstreckt (802). Vor oder nach Bilden des dotierten Bereiches wird eine Isolatorstruktur gebildet, die die Halbleitersäule in Ebenen parallel zu der Hauptoberflächenebene umgibt (804). Ein oberer Abschnitt der Halbleitersäule wird entfernt (806). Der dotierte Bereich kann in einem ersten Abschnitt der Halbleitersäule vor Entfernung des oberen Abschnittes gebildet werden und liegt durch Entfernung des oberen Abschnittes frei. Gemäß einem anderen Ausführungsbeispiel kann der dotierte Bereich in dem freiliegenden ersten Abschnitt der Halbleitersäule nach Entfernung des oberen Abschnittes gebildet werden. Eine Kontaktstruktur wird gebildet, die sich von der Hauptoberflächenebene zu dem dotierten Bereich erstreckt (808). Die Kontaktstruktur umfasst eine Füllstruktur und eine direkt an den dotierten Bereich angrenzende Kontaktschicht. Die Kontaktschicht wird aus einer Metallhalbleiterlegierung gebildet, und die Füllstruktur wird aus einem oder mehreren Metallen und/oder leitenden Metallverbindung(en) gebildet.
  • Ein temporärer beziehungsweise zeitweiser Trench beziehungsweise Graben, der durch Entfernen des oberen Abschnittes der Halbleitersäule gebildet ist, kann eine Breite zwischen 20 nm und 200 nm, beispielsweise in dem Bereich von 40 nm bis 80 nm, haben. Die vertikale Ausdehnung des temporären Trenches kann zwischen 100 nm und 5 µm, beispielsweise von 1 µm bis 3 µm, sein. Ein Sputter- beziehungsweise Zerstäubungsprozess kann in einer Weise vorgenommen werden, dass wenigstens eine Metallschicht mit einer Dicke von wenigstens 2 nm an den Boden des temporären Trenches gebildet wird. Dann wird das Halbleitersubstrat so erwärmt, dass das aufgetragene Metall ein Silizid mit dem freiliegenden Teil der ersten Halbleitersäule bildet. Eine Füllstruktur kann vorgesehen werden, indem ALD (atomare Schichtauftragung beziehungsweise -Abscheidung) oder PNL (gepulste Nukleation-Schichtbildung) von Wolfram verwendet wird.
  • 7B bezieht sich auf ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung. Auf einer Hauptoberfläche werden erste Trench- beziehungsweise Grabenabschnitte herab zu einer Hilfsebene in einem Halbleitersubstrat gebildet, wobei Abschnitte des Halbleitersubstrates zwischen den ersten Trenchabschnitten erste und zweite Halbleitersäulen bilden (812). Die ersten und zweiten Halbleitersäulen wechseln sich längs wenigstens einer horizontalen Richtung parallel zu der Hauptoberflächenebene ab. Ausgehend von der Hilfsebene an dem Boden der ersten Trenchabschnitte werden zweite Trench- beziehungsweise Grabenabschnitte in das Halbleitersubtrat geätzt, wobei Abschnitte des Halbleitersubstrates zwischen den zweiten Trenchabschnitten Halbleiterrippen bilden, die benachbarte Halbleitersäulen verbinden (814). Isolatorstrukturen werden wenigstens in den ersten Trenchabschnitten gebildet (816). Obere Abschnitte der ersten Halbleitersäulen werden entfernt (818). Auf verbleibenden Bodenabschnitten der ersten Halbleitersäulen werden Kontaktstrukturen gebildet (820). Die Kontaktstrukturen umfassen eine Füllstruktur und eine direkt an die zweiten Abschnitte der ersten Halbleitersäulen angrenzende Kontaktschicht. Die Kontaktschicht wird aus einer Metall-Halbleiterlegierung gebildet. Die Füllstruktur wird aus einem oder mehreren Metallen und einer oder mehreren leitenden Metallverbindungen gebildet.

Claims (18)

  1. Halbleitervorrichtung, umfassend: einen vergrabenen dotierten Bereich (430, 129a, 110) in einem ersten Abstand (d1) von einer Hauptoberflächenebene (101z) in einem Halbleiterkörper (100), eine Kontaktstruktur (410), die sich von der Hauptoberflächenebene (101z) zu dem dotierten Bereich (430, 129a, 110) erstreckt, wobei die Kontaktstruktur (410) eine direkt an den dotierten Bereich (430, 129a, 110) angrenzende Kontaktschicht (411) sowie eine Füllstruktur (412) umfasst, wobei die Kontaktschicht (411) aus einer Metall-Halbleiterlegierung gebildet ist und die Füllstruktur (412) ein Metall oder eine leitende Metallverbindung aufweist, eine Isolatorstruktur (420), die die Kontaktstruktur (410) in Ebenen parallel zu der Hauptoberflächenebene (101z) umgibt und lateral unmittelbar an die Kontaktstruktur (410) angrenzt, eine Halbleiterrippe (135), die in dem Halbleiterkörper (100) in einem zweiten Abstand (d2) zu der Hauptoberflächenebene (101z) gebildet ist und einen Kanal/Bodybereich (115) aufweist, und eine erste Halbleitersäule (131), die von der Hauptoberflächenebene (101z) beabstandet ist, direkt an die Halbleiterrippe (135) angrenzt und den dotierten Bereich (430, 129a, 110) aufweist, wobei der dotierte Bereich (430, 129a, 110) einen ersten Homoübergang mit dem Kanal/Bodybereich (115) bildet.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der dotierte Bereich (430, 129a, 110) eine vergrabene Verbindungsschicht (129a) ist, die Source- oder Drainbereiche (110, 120) einer Vielzahl von Transistorzellen (TC) verbindet, die in dem Halbleiterkörper (100) gebildet sind.
  3. Halbleitervorrichtung nach Anspruch 1, bei der eine minimale vertikale Ausdehnung der Isolatorstruktur (420) gleich wie oder größer als eine vertikale Ausdehnung der Kontaktstruktur (410) ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, weiterhin umfassend: eine zweite Halbleitersäule (132), die direkt an die Halbleiterrippe (135) an einer Seite entgegengesetzt zu der ersten Halbleitersäule (131) angrenzt und einen Drainbereich (120) aufweist, der einen zweiten Homoübergang mit dem Kanal/Bodybereich (115) bildet.
  5. Halbleitervorrichtung nach Anspruch 4, bei der der Drainbereich (120) sich von der Hauptoberflächenebene (101z) zu der Halbleiterrippe (135) erstreckt und eine Driftzone (121), die einen zweiten Homoübergang bildet, und eine Drainkontaktzone (129) aufweist, wobei eine maximale Nettodotierstoffkonzentration in der Drainkontaktzone (129) wenigstens zehnmal eine mittlere Nettodotierstoffkonzentration in der Driftzone (121) überschreitet.
  6. Halbleitervorrichtung nach den Ansprüchen 1 bis 5, bei der eine einzige Halbleiterrippe (135) mit der ersten Halbleitersäule (131) und der zweiten Halbleitersäule (132) verbunden ist.
  7. Halbleitervorrichtung nach den Ansprüchen 1 bis 5, bei der wenigstens zwei der Halbleiterrippen (135) die ersten und zweiten Halbleitersäulen (131, 132) verbinden.
  8. Halbleitervorrichtung nach den Ansprüchen 1 bis 7, bei der der erste Homoübergang ein pn-Übergang ist.
  9. Halbleitervorrichtung nach den Ansprüchen 1 bis 8, bei der die Metall-Halbleiterlegierung ein Titansilizid ist.
  10. Halbleitervorrichtung nach den Ansprüchen 1 bis 9, bei der eine Breite der Kontaktstrukturen (410) parallel zu der Hauptoberflächenebene (101z) höchstens 75 nm ist.
  11. Halbleitervorrichtung nach Anspruch 10, bei der ein Verhältnis zwischen dem ersten Abstand (d1) und der Breite der Kontaktstrukturen (410) wenigstens 10:1 ist.
  12. Halbleitervorrichtung nach den Ansprüchen 1 bis 8, weiterhin umfassend: eine Gateelektrodenstruktur (150), die direkt an die Halbleiterrippe (135) auf einander gegenüberliegenden Seiten angrenzt und die eine Gateelektrode (155) sowie ein die Gateelektrode (155) vom Halbleiterkörper (100) trennendes Gatedielektrikum (151) aufweist.
  13. Halbleitervorrichtung, umfassend: eine Halbleiterrippe (135) in einem Halbleiterkörper (100) in einem Abstand (d2) zu einer Hauptoberflächenebene (101z) des Halbleiterkörpers (100) und aufweisend einen Kanal/Bodybereich (115), eine erste Halbleitersäule (131), die von der Hauptoberflächenebene (101z) beabstandet ist, direkt an die Halbleiterrippe (135) angrenzt und einen Sourcebereich (110) umfasst, der einen ersten Homoübergang mit dem Kanal/Bodybereich (115) bildet, eine Kontaktstruktur (410), die sich von der Hauptoberflächenebene (101z) zu der ersten Halbleitersäule (131) erstreckt, wobei die Kontaktstruktur (410) eine Kontaktschicht (410) aus einer Metall-Halbleiterlegierung direkt angrenzend an die erste Halbleitersäule (131) sowie eine Füllstruktur (412), die ein Metall oder eine leitende Metallverbindung aufweist, umfasst, und eine Isolatorstruktur (420), die lateral unmittelbar an die Kontaktstruktur (410) angrenzt.
  14. Halbleitervorrichtung nach Anspruch 13, weiterhin umfassend: eine zweite Halbleitersäule (132) direkt angrenzend an die Halbleiterrippe (135) an einer Seite entgegengesetzt zu der ersten Halbleitersäule (131) und mit einem Drainbereich (120) der einen zweiten Homoübergang mit dem Kanal/Bodybereich (115) bildet.
  15. Halbleitervorrichtung nach Anspruch 14, bei der der Drainbereich (120) sich von der Hauptoberflächenebene (101z) zu der Halbleiterrippe (135) erstreckt und wenigstens eine Driftzone (121), die den zweiten Homoübergang bildet, und eine Drainkontaktzone (129) aufweist, wobei eine maximale Nettodotierstoffkonzentration in der Drainkontaktzone (129) wenigstens zehnmal so hoch wie eine mittlere Nettodotierstoffkonzentration in der Driftzone (121) ist.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden eines dotierten Bereiches (430, 129a, 110) in einem Halbleitersubstrat in einem ersten Abstand (d1) zu einer Hauptoberflächenebene (101z) des Halbleitersubstrates, wobei der dotierte Bereich (430, 129a, 110) ein erster Abschnitt einer Halbleitersäule ist, die sich von der Hauptoberflächenebene (101z) in das Halbleitersubstrat erstreckt, Bilden einer Isolatorstruktur (420), die wenigstens einen zweiten Abschnitt der Halbleitersäule zwischen der Hauptoberflächenebene (101z) und dem ersten Abschnitt in Ebenen parallel zu der Hauptoberflächenebene (101z) umgibt, Entfernen des zweiten Abschnittes der Halbleitersäule; und Bilden einer Kontaktstruktur (410), die sich von der Hauptoberflächenebene (101z) zu dem dotierten Bereich (430, 129a, 110) erstreckt, wobei die Kontaktstruktur (410) eine Füllstruktur (412) und eine Kontaktschicht (411) aufweist, die Kontaktschicht (411) aus einer Metall-Halbleiterlegierung gebildet ist und direkt an den dotierten Bereich (430, 129a, 110) angrenzt und die Füllstruktur (412) aus einem Metall und/oder einer leitenden Metallverbindung gebildet ist.
  17. Verfahren nach Anspruch 16, bei dem der dotierte Bereich (430, 129a, 110) in dem ersten Abschnitt der Halbleitersäule nach Entfernen des zweiten Abschnittes der Halbleitersäule gebildet wird.
  18. Verfahren nach Anspruch 16 oder 17, weiterhin umfassend: Ätzen von ersten Trenchabschnitten in das Halbleitersubstrat von der Hauptoberflächenebene (101z) zu einer Basisebene, wobei ein Teil des Halbleitersubstrates zwischen den ersten Trenchabschnitten einen Teil der Halbleitersäule bildet; und ausgehend von der Basisebene, Ätzen von zweiten Trenchabschnitten in das Halbleitersubstrat, wobei ein Teil des Halbleitersubstrates zwischen den zweiten Trenchabschnitten eine Halbleiterrippe (135) bildet, wobei die Isolatorstruktur (420) wenigstens in Teilen der ersten Trenchabschnitte gebildet wird und der dotierte Bereich (430, 129, 110) in der Halbleitersäule gebildet wird.
DE102014117556.5A 2014-11-28 2014-11-28 Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren Active DE102014117556B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014117556.5A DE102014117556B4 (de) 2014-11-28 2014-11-28 Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren
US14/952,323 US9876105B2 (en) 2014-11-28 2015-11-25 Semiconductor device with buried doped region and contact structure
CN201510840013.4A CN105655308A (zh) 2014-11-28 2015-11-27 具有掩埋掺杂区域和接触结构的半导体器件
US15/855,563 US10290735B2 (en) 2014-11-28 2017-12-27 Methods of manufacturing a semiconductor device with a buried doped region and a contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117556.5A DE102014117556B4 (de) 2014-11-28 2014-11-28 Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren

Publications (2)

Publication Number Publication Date
DE102014117556A1 DE102014117556A1 (de) 2016-06-02
DE102014117556B4 true DE102014117556B4 (de) 2020-10-01

Family

ID=55968345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117556.5A Active DE102014117556B4 (de) 2014-11-28 2014-11-28 Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren

Country Status (3)

Country Link
US (2) US9876105B2 (de)
CN (1) CN105655308A (de)
DE (1) DE102014117556B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128368B2 (en) * 2016-01-13 2018-11-13 Sinopower Semiconductor, Inc. Double gate trench power transistor and manufacturing method thereof
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US10504794B1 (en) * 2018-06-25 2019-12-10 International Business Machines Corporation Self-aligned silicide/germanide formation to reduce external resistance in a vertical field-effect transistor
US10580878B1 (en) 2018-08-20 2020-03-03 Infineon Technologies Ag SiC device with buried doped region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598655B1 (en) * 2012-08-03 2013-12-03 Infineon Technologies Dresden Gmbh Semiconductor device and method for manufacturing a semiconductor device
US20140291762A1 (en) * 2012-07-31 2014-10-02 Io Semiconductor Inc. Power device integration on a common substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097027A1 (en) * 2002-11-14 2004-05-20 Won-Kyu Park Method for manufacturing semiconductor device
US9054133B2 (en) * 2011-09-21 2015-06-09 Globalfoundries Singapore Pte. Ltd. High voltage trench transistor
US8994105B2 (en) * 2012-07-31 2015-03-31 Azure Silicon LLC Power device integration on a common substrate
US9006820B2 (en) * 2012-12-19 2015-04-14 Alpha And Omega Semiconductor Incorporated Vertical DMOS transistor
US8999782B2 (en) * 2013-03-11 2015-04-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a vertical conductive structure
US8928050B2 (en) * 2013-03-11 2015-01-06 Semiconductor Components Industries, Llc Electronic device including a schottky contact
KR102074943B1 (ko) * 2013-08-30 2020-02-07 삼성전자 주식회사 자기 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140291762A1 (en) * 2012-07-31 2014-10-02 Io Semiconductor Inc. Power device integration on a common substrate
US8598655B1 (en) * 2012-08-03 2013-12-03 Infineon Technologies Dresden Gmbh Semiconductor device and method for manufacturing a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Badih El-Kareh: Fundamentals of semiconductor processing technologies. Boston : Kluwer academic publishers, 1995. 538, 539, 562. - ISBN 0-7923-9534-4 *

Also Published As

Publication number Publication date
US20160155840A1 (en) 2016-06-02
CN105655308A (zh) 2016-06-08
US9876105B2 (en) 2018-01-23
US10290735B2 (en) 2019-05-14
US20180122935A1 (en) 2018-05-03
DE102014117556A1 (de) 2016-06-02

Similar Documents

Publication Publication Date Title
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017123958B4 (de) Halbleitervorrichtung
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014111140A1 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102014117556B4 (de) Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur und Verfahren
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102015113605B4 (de) Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102016113923B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative