DE102012216969B4 - Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE102012216969B4
DE102012216969B4 DE102012216969.5A DE102012216969A DE102012216969B4 DE 102012216969 B4 DE102012216969 B4 DE 102012216969B4 DE 102012216969 A DE102012216969 A DE 102012216969A DE 102012216969 B4 DE102012216969 B4 DE 102012216969B4
Authority
DE
Germany
Prior art keywords
semiconductor
trench
region
electrode
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012216969.5A
Other languages
English (en)
Other versions
DE102012216969A1 (de
Inventor
Andreas Meiser
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012216969A1 publication Critical patent/DE102012216969A1/de
Application granted granted Critical
Publication of DE102012216969B4 publication Critical patent/DE102012216969B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterbauelement, das aufweist:einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102);wenigstens eine Elektrode (21), die in wenigstens einem Graben angeordnet ist, der sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) hineinerstreckt;ein Halbleitervia (4), das sich in einer vertikalen Richtung des Halbleiterkörpers (100) innerhalb des Halbleiterkörpers (100) an die zweite Oberfläche (102) erstreckt, wobei das Halbleitervia (4) elektrisch gegenüber dem Halbleiterkörper (100) durch eine Via-Isolationsschicht (5) isoliert ist; undwobei die wenigstens eine Elektrode (21) sich in einer ersten lateralen Richtung des Halbleiterkörpers (100) durch die Via-Isolationsschicht (5) erstreckt und elektrisch an das Halbleitervia (4) angeschlossen ist.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Halbleiterbauelement, insbesondere ein Trenchtransistorbauelement und ein Verfahren zum Herstellen eines Trenchtransistorbauelements.
  • Ein Trenchtransistorbauelement, wie beispielsweise ein Trench-MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) oder ein Trench-IGBT (Insulated Gate Bipolar Transistor) ist ein vertikales Transistorbauelement, das einen Halbleiterkörper mit einer ersten und einer zweiten Oberfläche umfasst, in dem wenigstens ein Sourcegebiet, wenigstens ein Bodygebiet, ein Driftgebiet und ein Draingebiet integriert sind. Bei einem IGBT werden die Source- und Draingebiete auch als Emittergebiete bezeichnet und die Body- und Driftgebiete werden auch als Basisgebiete bezeichnet.
  • Üblicherweise sind das Sourcegebiet und das Bodygebiet im Bereich der ersten Oberfläche integriert, während das Draingebiet im Bereich der zweiten Oberfläche und getrennt von dem Bodygebiet und dem Driftgebiet integriert ist. Wenigstens eine Gateelektrode, die dazu dient, das Bauelement ein- und auszuschalten, ist in einem Graben des Halbleiterkörpers im Bereich der ersten Oberfläche angeordnet. Das Sourcegebiet ist durch eine Sourceelektrode elektrisch kontaktiert, die üblicherweise oberhalb der ersten Oberfläche angeordnet ist und die gegenüber einem Gateanschluss (Gatepad) elektrisch isoliert ist, wobei letztere die Gateelektrode kontaktiert. Das Draingebiet wird elektrisch durch eine Drainelektrode kontaktiert, die üblicherweise oberhalb der zweiten Oberfläche angeordnet ist.
  • Vertikale Transistorbauelemente dieser Art können auf einem Träger befestigt werden, wobei deren zweite Oberfläche in Richtung des Trägers zeigt. Bei einer solchen Anordnung kann der Träger als Drainanschluss des Transistorbauelements dienen und kann weiterhin als Kühlelement zum Abführen der in dem Halbleiterkörper erzeugten Wärme dienen. Wenn das vertikale Transistorbauelement als Schalter betrieben wird, entsteht Wärme hauptsächlich in dessen aktiven Gebieten, wie Body- und Driftgebieten. Da diese aktiven Gebiete nahe der ersten Oberfläche angeordnet sind, während das Kühlelement auf der zweiten Oberfläche angeordnet ist, ist ein relativ hoher thermischer Widerstand vorhanden, der aus solchen Gebieten des Halbleiterkörpers resultiert, die zwischen dem pn-Übergang und der zweiten Oberfläche angeordnet sind. Der thermische Widerstand kann reduziert werden durch Anordnen eines Kühlelements auf der ersten Oberfläche. Allerdings würde ein solches Kühlelement die Gate- und Sourceelektrode kurzschließen, die beide auf der ersten Oberfläche angeordnet sind.
  • Die US 2009/0 224 313 A1 beschreibt ein vertikales Transistorbauement mit einer Sourceelektrode, die auf einer ersten Seite eines Halbleiterkörpers angeordnet ist und die die Sourcegebiete mehrerer Transistorzellen kontaktiert, und einer Drainelektrode, die auf einer der ersten Seiten gegenüberliegenden zweiten Seite des Halbleiterkörpers angeordnet ist und die ein den Transistorzellen gemeinsames Draingebiet kontaktiert. Gateelektroden der einzelnen Transistorzellen sind an ein leitendes Via angeschlossen, das beispielsweise aus Kupfer besteht und das sich durch den Halbleiterkörper bis zu dessen zweiter Seite erstreckt. Das Via ist durch eine Isolationsschicht gegenüber dem Halbleiterkörper isoliert.
  • Die DE 11 2009 001 714 T5 beschreibt ein weiteres Beispiel eines vertikalen Transistorbauelements, bei dem sich ein leitendes Via, an das eine Gatelektrode angeschlossen ist, durch einen Halbleiterkörper bis zu einer Seite erstreckt, auf der eine Drainelektrode angeordnet ist.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement zur Verfügung zu stellen, das bezüglich der Abfuhr von Wärme aus dem Halbleiterbauelement bessere Eigenschaften besitzt, und ein Verfahren zum Herstellen eines solchen Halbleiterbauelements zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 14 gelöst.
  • Ein erstes Ausführungsbeispiel betrifft ein Halbleiterbauelement. Das Halbleiterbauelement umfasst einen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche und wenigstens einer Elektrode in wenigstens einem Graben, der sich von der ersten Oberfläche in den Halbleiterkörper hineinerstreckt, und wenigstens ein Halbleitervia. Das wenigstens eine Halbleitervia erstreckt sich in einer vertikalen Richtung des Halbleiterkörpers innerhalb des Halbleiterkörpers an die zweite Oberfläche und ist gegenüber dem Halbleiterkörper elektrisch durch eine Via-Isolationsschicht isoliert. Die wenigstens eine Elektrode erstreckt sich in einer ersten lateralen Richtung des Halbleiterkörpers durch die Via-Isolationsschicht und ist elektrisch an das wenigstens eine Halbleitervia angeschlossen.
  • Ein zweites Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers mit einer ersten Oberfläche, einer zweiten Oberfläche und einem Halbleitervia, wobei sich das Halbleitervia in einer vertikalen Richtung des Halbleiterkörpers innerhalb des Halbleiterkörpers an die zweite Oberfläche erstreckt und gegenüber dem Halbleiterkörper durch eine Via-Isolationsschicht isoliert ist. Das Verfahren umfasst außerdem das Ätzen wenigstens einen Grabens, der sich von der ersten Oberfläche in den Halbleiterkörper erstreckt, wobei sich der Graben in einer ersten lateralen Richtung des Halbleiterkörpers durch die Via-Isolationsschicht in das Halbleitervia erstreckt, und das Herstellen wenigstens einer Elektrode in dem wenigstens einen Graben derart, dass die wenigstens eine Elektrode dielektrisch gegenüber Halbleiterbereichen des Halbleiterkörpers isoliert ist und elektrisch an das Halbleitervia angeschlossen ist. Außerdem wird eine Kontaktelektrode auf dem Halbleitervia auf der zweiten Oberfläche hergestellt.
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, sodass nur solche Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 (die 1A und 1B umfasst) veranschaulicht ein erstes Ausführungsbeispiel eines Trenchtransistorbauelements mit einem Halbleitervia.
    • 2 veranschaulicht eine vertikale Querschnittsdarstellung des Transistorbauelements gemäß der 1A und 1B gemäß einem Ausführungsbeispiel.
    • 3 veranschaulicht eine horizontale Querschnittsdarstellung des Transistorbauelements der 1A und 1B gemäß einem ersten Ausführungsbeispiel.
    • 4 veranschaulicht eine horizontale Querschnittsdarstellung des Transistorbauelements der 1A und 1B gemäß einem zweiten Ausführungsbeispiel.
    • 5 veranschaulicht eine horizontale Querschnittsdarstellung des Transistorbauelements der 1A und 1B gemäß einem dritten Ausführungsbeispiel.
    • 6 veranschaulicht eine horizontale Querschnittsdarstellung des Transistorbauelements der 1A und 1B gemäß einem vierten Ausführungsbeispiel.
    • 7 (die 7A bis 7C umfasst) veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements mit einem Halbleitervia.
    • 8 (die 8A bis 8C umfasst) veranschaulicht ein Verfahren zum Herstellen eines vertikalen Transistorbauelements gemäß einem ersten Ausführungsbeispiel.
    • 9 (die 9A bis 9C umfasst) veranschaulicht ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Halbleitervias und einer Via-Isolationsschicht, die das Halbleitervia umgibt.
    • 10 (die 10A bis 10C umfasst) veranschaulicht horizontale Querschnittsdarstellungen des Halbleitervias gemäß einem ersten und einem zweiten Ausführungsbeispiel.
    • 11 veranschaulicht eine horizontale Querschnittsdarstellung des Halbleitervias gemäß einem weiteren Ausführungsbeispiel.
    • 12 (die 12A bis 12I umfasst) veranschaulicht ein zweites Ausführungsbeispiel eines Verfahrens zum Herstellen eines vertikalen Transistorbauelements.
    • 13 (die 13A und 13B umfasst) veranschaulicht weitere Verfahrensschritte des Verfahrens gemäß der 12A bis 12I.
    • 14 (die 14A bis 14J umfasst) veranschaulicht ein Verfahren zum Herstellen eines vertikalen Transistorbauelements.
    • 15 veranschaulicht eine vertikale Querschnittsdarstellung eines Transistors gemäß einem weiteren Ausführungsbeispiel.
    • 16 veranschaulicht eine vertikale Querschnittsdarstellung eines Halbleiterbauelements mit einer Trenchelektrode und einem Halbleitervia.
  • Die 1A und 1B veranschaulichen schematisch ein erstes Ausführungsbeispiel eines vertikalen Transistorbauelements, insbesondere eines Trenchtransistorbauelements. Das Transistorbauelement umfasst einen Halbleiterkörper 100 mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102. Die 1A und 1B zeigen jeweils vertikale Querschnittsdarstellungen des Halbleiterkörpers 100, wobei 1A den Halbleiterkörper 100 in einer ersten vertikalen Schnittebene A-A und 1B eine vertikale Querschnittsdarstellung in einer zweiten vertikalen Schnittebene B-B zeigt. Diese vertikale Schnittebenen A-A, B-B verlaufen senkrecht zu den ersten und zweiten Oberflächen 101, 102 des Halbleiterkörpers 100. Die 1A und 1B zeigen jeweils einen Abschnitt des Halbleiterkörpers 100.
  • Bezug nehmend auf 1A umfasst das Transistorbauelement ein Halbleitervia 4, das sich innerhalb des Halbleiterkörpers 100 in einer vertikalen Richtung des Halbleiterkörpers 100 an die zweite Oberfläche 102 erstreckt. Eine „vertikale“ Richtung des Halbleiterkörpers 100 ist eine Richtung senkrecht zu den ersten und zweiten Oberflächen 101, 102. Das Halbleitervia ist elektrisch gegenüber dem umliegenden Halbleiterkörper 100 durch eine Via-Isolationsschicht 5 isoliert. Die Via-Isolationsschicht 5 umfasst beispielsweise ein herkömmliches elektrisch oder dielektrisch isolierendes Material, wie beispielsweise ein Oxid, ein Nitrid, oder Ähnliches. Die Via-Isolationsschicht 5 könnte auch als zusammengesetzte Schicht mit mehreren unterschiedlichen elektrisch isolierenden Schichten realisiert sein.
  • Das Halbleitervia 4 ist elektrisch an eine Gateverbindungselektrode 33 im Bereich der zweiten Oberfläche 102 des Halbleiterkörpers 100 angeschlossen. Die Gateverbindungselektrode 33 bildet einen Gateanschluss G oder ist elektrisch an einen Gateanschluss G des Transistorbauelements angeschlossen. Das Halbleitervia 4 schließt den Gateanschluss G elektrisch an eine Gateelektrode 21 des Transistorbauelements an.
  • Die Gateelektrode 21 ist wenigstens teilweise in einem Graben angeordnet, der sich in einer vertikalen Richtung des Halbleiterkörpers 100 ausgehend von der ersten Oberfläche 101 erstreckt. Dieser Graben, und daher auch die Gateelektrode 21, besitzt eine Längsrichtung, wobei 1A eine vertikale Querschnittsdarstellung entlang der Längsrichtung zeigt, und wobei 1B eine vertikale Querschnittsdarstellung in einer Schnittebene senkrecht zu der Längsrichtung zeigt. Bezug nehmend auf 1A verläuft hier der Graben mit der Gateelektrode 21 in einer ersten lateralen Richtung des Halbleiterkörpers 100 durch die Via-Isolationsschicht 4 in das Halbleitervia. Die Gateelektrode 21 grenzt an das Halbleitervia 4 an, um dadurch elektrisch an das Halbleitervia 4 angeschlossen zu werden. Die Gateelektrode 21 kann ein herkömmliches Gateelektrodenmaterial, wie beispielsweise ein Metall oder ein polykristallines Halbleitermaterial, wie beispielsweise Polysilizium, umfassen.
  • Die Gateelektrode 21 ist durch ein Gatedielektrikum 22 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert. Das Gatedielektrikum 22 kann ein herkömmliches Gatedielektrikumsmaterial, wie beispielsweise ein thermisch gewachsenes oder abgeschiedenes Oxid, umfassen.
  • Bei dem in 1 dargestellten Ausführungsbeispiel grenzt die Gateelektrode 21 an das Halbleitervia 4 an einem Boden und einer Seitenwand des Grabens, in dem es angeordnet ist, an. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) grenzt die Gateelektrode 21 nur an der Seitenwand des Grabens oder am Boden des Grabens an das Halbleitervia 4 an.
  • Bezug nehmend auf 1B umfasst das Transistorbauelement außerdem ein Driftgebiet 11, ein Draingebiet 12, ein Sourcegebiet 13 und ein Bodygebiet 14. Das Sourcegebiet 13 ist im Bereich der ersten Oberfläche 101 angeordnet und ist elektrisch an eine Sourceelektrode 32 angeschlossen, die auf der ersten Oberfläche 101 angeordnet ist. Das Draingebiet 12 ist im Bereich der zweiten Oberfläche 102 angeordnet und ist elektrisch an eine Drainelektrode 31 angeschlossen, die auf der zweiten Oberfläche 102 angeordnet ist. Das Bodygebiet 14 grenzt an das Sourcegebiet 13 und das Driftgebiet 11 an und ist zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 angeordnet. Das Driftgebiet 11 kann an das Draingebiet 12 angrenzen (wie dargestellt). Gemäß einem weiteren Ausführungsbeispiel ist ein Feldstoppgebiet desselben Leitungstyps wie das Driftgebiet 11 zwischen dem Driftgebiet 11 und dem Draingebiet 12 angeordnet. Dotierungskonzentrationen der einzelnen Halbleitergebiete sind beispielsweise wie folgt: Driftgebiet 11: 1014cm-3 bis 1017cm-3; Sourcegebiet 13 und Draingebiet 12: 1019cm-3 bis 1021cm-3; Bodygebiet 14: 1016cm-3 bis 1018cm-3.
  • Bezug nehmend auf 1B erstreckt sich die Gateelektrode 21 von dem Sourcegebiet 13 durch das Bodygebiet 14 an oder in das Driftgebiet 11 und ist dielektrisch gegenüber diesen Halbleitergebieten durch ein Gatedielektrikum 22 isoliert. Eine Isolationsschicht 23, die oberhalb der Gateelektrode 21 angeordnet ist, trennt die Gateelektrode 21 von der Sourceelektrode 32. Die Sourceelektrode 32 ist auch elektrisch leitend an das Bodygebiet 14 angeschlossen. Hierzu kann das Bodygebiet 14 einen Bodygebietabschnitt aufweisen, der sich bis an die erste Oberfläche 101 erstreckt. Dies ist im linken Abschnitt der 1B dargestellt. Gemäß weiteren Ausführungsbeispielen umfasst die Sourceelektrode 32 einen Elektrodenabschnitt 32', der sich durch das Sourcegebiet 13 in das Bodygebiet 14 erstreckt. Dies ist im rechten Teil der 1B dargestellt.
  • Bezug nehmend auf 1A umfasst der Halbleiterkörper 100 einen Transistorzellenbereich 103 und einen Gateverbindungsbereich 104. Im Transistorzellenbereich 103 ist wenigstens eine Transistorzelle angeordnet. Eine Transistorzelle umfasst eine langgestreckte Gateelektrode 21 und Source- und Bodygebiete 13, 14, die auf beiden Seiten der langgestreckten Gateelektrode 21 angeordnet sind. 1B zeigt einen vertikalen Querschnitt durch eine Transistorzelle (eine Anordnung, wie sie in 1B dargestellt ist, könnte auch als Anordnung mit zwei Transistorzellen angesehen werden).
  • Der Gateverbindungsbereich 104 umfasst das Halbleitervia 4, die Via-Isolationsschicht 5 und einen Abschnitt der Gateelektrode 21, der sich von dem Transistorzellengebiet 103 an oder in das Halbleitervia 4 erstreckt. Während sich bei dem in 1A dargestellten Ausführungsbeispiel die Gateelektrode 21 in das Halbleitervia 4 erstreckt, wäre es auch ausreichend, dass sich die Gateelektrode 21 nur durch die Via-Isolationsschicht 5 an das Halbleitervia 4 erstreckt.
  • Bezug nehmend auf 2, die eine vertikale Querschnittsdarstellung des Halbleiterkörpers 100 in einer vertikalen Schnittebene C-C zeigt, die in dem Verbindungsbereich 104 angeordnet ist und die senkrecht zu der Längsrichtung der Gateelektrode 21 verläuft, können im Verbindungsbereich 104 zwischen dem Halbleitervia 4 und dem Transistorzellenbereich 103 Source- und Bodygebiete weggelassen werden.
  • Mehrere unterschiedliche Realisierungen des Transistorzellenbereichs 103 und des Halbleitervias 4 sind möglich. Zu Zwecken der Erläuterung werden vier unterschiedliche Realisierungen anhand der 3 bis 6 erläutert. Jede dieser Figuren veranschaulicht eine horizontale Querschnittsdarstellung des Halbleiterkörpers 100 in einer horizontalen Schnittebene D-D, die in 1A und 1B dargestellt ist.
  • Bezug nehmend auf 3 ist nur eine Transistorzelle mit einer Gateelektrode 21 in einem Graben in dem Transistorzellenbereich 103 angeordnet.
  • Bezug nehmend auf 4 sind mehrere Transistorzellen in dem Transistorzellenbereich 103 angeordnet, wobei jede dieser Transistorzellen einen Abschnitt der in einem langgestreckten Graben angeordneten Gateelektrode 21 aufweist. Jeder dieser Abschnitte der Gateelektrode 21 erstreckt sich in einer ersten lateralen Richtung durch die Via-Isolationsschicht 5 in das Halbleitervia 4, ist elektrisch an das Halbleitervia 4 angeschlossen und ist elektrisch an die Gateelektrode G über das Halbleitervia 4 angeschlossen. Da das Halbleitervia jeden der Abschnitte der Gateelektrode 21 elektrisch an den Gateanschluss G anschließt, sind keine Verbindungen notwendig, die die einzelnen Abschnitte der Gateelektrode 21 elektrisch miteinander verbinden.
  • Das Realisieren der einzelnen Transistorzellen mit langgestreckten Gateelektroden oder langgestreckten Gateelektrodenabschnitten ist nur ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel, das in 5 dargestellt ist, ist die Gateelektrode 21 gitterförmig und weist Abschnitte auf, die sich durch die Via-Isolationsschicht 5 in das Halbleitervia 4 erstrecken. Bei dem in 5 dargestellten Ausführungsbeispiel ist das Gitter der Gateelektrode 21 ein rechteckförmiges Gitter. Dies ist jedoch lediglich ein Beispiel. Die Gateelektrode 21 könnte auch mit einer anderen Art von Gitter, wie beispielsweise einem hexagonalen Gitter realisiert sein.
  • Bei den in den 3 bis 5 dargestellten Transistorbauelementen ist nur ein laterales Ende der Gateelektrode 21 oder der Abschnitte der Gateelektrode 21 dargestellt. An gegenüberliegenden Enden kann ein weiteres Halbleitervia 4 vorgesehen sein, das an die lateralen Enden der Gateelektrode 21 oder die Abschnitte der Gateelektrode 21 angeschlossen ist, sodass das Transistorbauelement in diesem Fall zwei Halbleitervias 4 umfasst. Diese zwei Halbleitervias 4 sind elektrisch an einen gemeinsamen Gateanschluss G angeschlossen. Es ist jedoch auch möglich, ein Halbleitervia nur an einem lateralen Ende der Gateelektrode 21 vorzusehen.
  • Bezug nehmend auf ein weiteres Ausführungsbeispiel, das in 6 dargestellt ist, umgibt das Halbleitervia 4 den Transistorzellenbereich 103 und ist elektrisch an die Abschnitte der Gateelektrode 21 an beiden lateralen Enden dieser langgestreckten Abschnitte der Gateelektrode 21 angeschlossen. 6 veranschaulicht schematisch eine horizontale Querschnittsdarstellung des Transistorbauelements in einem kleineren Maßstab verglichen mit den in den 3 bis 5 dargestellten horizontalen Querschnittsdarstellungen. Das Gatedielektrikum 22 und die Via-Isolationsschicht 5 sind in 6 in fetten Linien dargestellt.
  • Die 7A bis 7C veranschaulichen vertikale Querschnittsdarstellungen eines Transistorsbauelements gemäß einem weiteren Ausführungsbeispiel. 7A zeigt das Transistorbauelement in einer ersten vertikalen Schnittebene A-A, 7B zeigt das Transistorbauelement in einer zweiten vertikalen Schnittebene B-B und 7C zeigt das Transistorbauelement in einer dritten vertikalen Schnittebene C-C. Diese Schnittebenen A-A, B-B, C-C entsprechen den anhand der 1A, 1B und 2 beschriebenen Schnittebenen.
  • Bezug nehmend auf die 7A und 1B umfasst das Transistorbauelement eine Feldelektrode 61, die in demselben wenigstens einen Graben wie die Gateelektrode 21 und unterhalb der Gateelektrode 21 angeordnet ist. Grundsätzlich entspricht die Geometrie der Feldelektrode 61 der Geometrie der Gateelektrode 21, sodass abhängig von der Form der Gateelektrode 21 die Feldelektrode 61 mehrere langgestreckte Feldelektrodenabschnitte aufweisen kann oder eine gitterförmige Geometrie besitzen kann.
  • Die Feldelektrode 61 ist durch ein Feldelektrodendielektrikum 62 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert und ist durch eine weitere Dielektrikumsschicht 63 dielektrisch gegenüber der Gateelektrode 21 isoliert. Diese weitere Dielektrikumsschicht 63 wird nachfolgend als Zwischenelektrodendielektrikum 63 bezeichnet. Gemäß einem Ausführungsbeispiel ist die Feldelektrode 61 elektrisch an die Sourceelektrode 32 angeschlossen. Hierzu kann die Feldelektrode 61 Abschnitte aufweisen, die sich in einer vertikalen Richtung des Halbleiterkörpers 100 an die Sourceelektrode 32 erstrecken und die elektrisch gegenüber der Gateelektrode 21 isoliert sind. Diese Abschnitte sind allerdings in den 7A bis 7C nicht explizit dargestellt. Gemäß einem weiteren Ausführungsbeispiel wird das Zwischenelektrodendielektrikum 63 weggelassen. In diesem Fall ist die Feldelektrode 61 elektrisch an die Gateelektrode 21 angeschlossen. Bezug nehmend auf 7B ist das Feldelektrodendielektrikum 62 dicker als das Gatedielektrikum 22.
  • Bei dem in 7A dargestellten Ausführungsbeispiel ist die Feldelektrode 61 nur in dem Transistorzellenbereich 103 angeordnet und erstreckt sich dadurch nicht in der ersten lateralen Richtung bis an das Halbleitervia 4. Dies ist in 7C ebenfalls dargestellt, die eine vertikale Schnittdarstellung des Transistorbauelements im Gateverbindungsbereich 104 zeigt.
  • Das Funktionsprinzip des Transistorbauelements entspricht dem Funktionsprinzip eines herkömmlichen Transistorbauelements, insbesondere eines herkömmlichen MOSFET oder eines herkömmlichen IGBT. Da die Drainelektrode 31 und die Gateverbindungselektrode 33 auf derselben Oberfläche des Halbleiterkörpers 100, nämlich der zweiten Oberfläche 102, angeordnet sind, während nur die Sourceelektrode 32 auf der ersten Oberfläche 101 angeordnet ist, kann die Sourceelektrode 32 auf einem Kühlelement (nicht dargestellt) befestigt werden, welches ein effizientes Kühlen des Halbleiterbauelements während des Betriebs erlaubt. Im Betrieb des Halbleiterbauelements wird die meiste Energie, die in dem Transistorbauelement in Wärme umgesetzt wird, an dem pn-Übergang zwischen dem Bodygebiet 14 und dem Driftgebiet 11, das ebenfalls nahe der ersten Oberfläche 101 ist, in Wärme umgesetzt. Durch Befestigen der Sourceelektrode 32 auf einem Kühlelement (nicht dargestellt) kann die an dem pn-Übergang erzeugte Wärme effizient aus dem Halbleiterkörper 100 abgeführt werden.
  • Das Transistorbauelement kann als beliebiger herkömmlicher MOSFET oder IGBT ausgebildet sein, wobei die Art des Transistorbauelements abhängig ist von den Dotierungstypen der einzelnen Halbleitergebiete. Bei einem n-leitenden MOSFET sind das Sourcegebiet 13, das Driftgebiet 11 und das Draingebiet 12 n-dotiert und das Bodygebiet 11 ist p-dotiert, während bei einem p-leitenden MOSFET das Sourcegebiet 13, das Driftgebiet 11 und das Draingebiet 12 p-dotiert sind, während das Bodygebiet 14 n-dotiert ist. Bei einem IGBT ist der Dotierungstyp des Draingebiets 12 komplementär zu dem Driftgebiet 11. Der Transistor kann als Enhancement-MOSFET ausgebildet sein. In diesem Fall grenzt das Bodygebiet 14, das komplementär zu dem Sourcegebiet 13 und dem Driftgebiet 11 dotiert ist, an das Gatedielektrikum 22 an. Der Transistor könnte auch als Depletion-Transistor ausgebildet sein. In diesem Fall erstreckt sich ein Kanalgebiet desselben Leitungstyps wie das Sourcegebiet 13 und das Driftgebiet 11 entlang des Gatedielektrikums 22 zwischen dem Sourcegebiet 13 und dem Driftgebiet 11. Dieses Kanalgebiet 15 ist in den 1B und 7B in gestrichelten Linien dargestellt.
  • Die 1A und 1B und die 7A und 7C veranschaulichen schematisch verschiedene Ausführungsbeispiele eines Transistorbauelements. Diese Figuren veranschaulichen grundsätzlich unterschiedliche Ausführungsbeispiele des Transistorbauelements, wobei spezielle Geometrien oder Abmessungen der Elektroden, der Dielektrikumsschichten und der Halbleitergebiete, die in diesen Figuren dargestellt sind, selbstverständlich variieren können. Insbesondere kann die spezielle Geometrie der Gateelektrode 21 und der Feldelektrode 61 abhängig von dem speziellen Verfahren, das zur Herstellung des Transistorbauelements verwendet wird, variieren.
  • Die 8A bis 8C veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines zuvor erläuterten Transistorbauelements. Dieses Verfahren zum Herstellen des vertikalen Transistorbauelements mit der Drainelektrode 31 und der Gateverbindungselektrode 33 auf der zweiten Oberfläche 102 und der Sourceelektrode 32 auf der ersten Oberfläche 101 umfasst drei Hauptprozessfolgen (Verfahrensschrittfolgen). Die Ergebnisse dieser drei Hauptprozessfolgen sind in den 8A bis 8C dargestellt, die jeweils eine vertikale Querschnittsdarstellung des Halbleiterkörpers 100 in einer vertikalen Schnittebene, die der Schnittebene A-A gemäß der 1A und 7A entspricht, zeigen.
  • Bezug nehmend auf 8A umfasst eine erste Prozesssequenz das Herstellen des Halbleitervias 4, das von der Via-Isolationsschicht 5 umgeben ist, in dem Halbleiterkörper 100. Ausführungsbeispiele von Verfahren zum Herstellen des Halbleitervias 4 in dem Halbleiterkörper 100 sind anhand der 9A bis 9C, 10A, 10B, 11 und 12 unten erläutert. Bezug nehmend auf 8A kann das Halbleitervia 4 so hergestellt werden, dass es sich vollständig durch den Halbleiterkörper 100 erstreckt, also von der ersten Oberfläche 101 bis zu der zweiten Oberfläche 102 und umgeben von der Via-Isolationsschicht 5 innerhalb des Halbleiterkörpers 100. Bezug nehmend auf das in 8A in strichpunktierten Linien Dargestellte kann das Halbleitervia 4 so hergestellt werden, dass es sich zuerst nur von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt, sich jedoch nicht vollständig durch den Halbleiterkörper 100 erstreckt. An diesem Punkt des Herstellungsprozesses ist eine zweite Oberfläche 102' des Halbleiterkörpers 100 noch nicht die abschließende zweite Oberfläche des Transistorbauelements. Später im Herstellungsprozess werden Teile des Halbleiterkörpers 100 an der zweiten Oberfläche 102' entfernt, um dadurch das Halbleitervia 4 an der zweiten Oberfläche 102 freizulegen. Dieser Entfernprozess kann einen Ätzprozess und/oder einen Polierprozess umfassen, wie beispielsweise einen chemischen Polierprozess, einen mechanischen Polierprozess oder einen chemisch-mechanischen Polierprozess (CMP).
  • Das Halbleitervia 4 wird beispielsweise hergestellt durch Herstellen der Via-Isolationsschicht 5, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt. Die Via-Isolationsschicht 5 trennt den Halbleiterkörper 100 in das Halbleitervia 4 und verbleibende Gebiete des Halbleiterkörpers 100, wobei in den verbleibenden Gebieten des Halbleiterkörpers 100 die wenigstens eine Transistorzelle des Transistorbauelements implementiert ist.
  • Bezug nehmend auf 8A kann der Halbleiterkörper 100 zwei unterschiedlich dotierte Halbleiterschichten umfassen, nämlich eine erste Halbleiterschicht 110 und eine zweite Halbleiterschicht 120. Die erste Halbleiterschicht 110 ist beispielsweise ein Halbleitersubstrat, während die zweite Halbleiterschicht 120 beispielsweise eine Epitaxieschicht ist. Gemäß einem Ausführungsbeispiel bildet die erste Halbleiterschicht 110 das Draingebiet 12 des Transistorbauelements, während das Driftgebiet 11, die Source- und Bodygebiete 13, 14 und die Gateelektrode 21 mit dem Gatedielektrikum 22 in der zweiten Halbleiterschicht 120 implementiert sind. Die zweite Halbleiterschicht 120 besitzt eine Grunddotierungskonzentration, die geringer ist als die Grunddotierungskonzentration der ersten Halbleiterschicht 110, wobei solche Gebiete der zweiten Halbleiterschicht 120, die in nachfolgenden Prozessschritten die Grunddotierungskonzentration behalten, das Driftgebiet 11 des Transistorbauelements bilden. Wenn der Halbleiterkörper 100 zwei unterschiedlich dotierte Halbleiterschichten 110, 120 aufweist, umfasst das Halbleitervia 4 zwei unterschiedlich dotierte Viaabschnitte, nämlich einen ersten Viaabschnitt 41 benachbart zu der ersten Oberfläche 101 und mit einer Dotierungskonzentration, die der Dotierungskonzentration der zweiten Schicht 120 entspricht, und einen zweiten Viaabschnitt 42 , der schließlich benachbart zu der zweiten Oberfläche 102 ist und der an die Gateelektrode 33 angeschlossen ist. Der zweite Viaabschnitt 42 besitzt eine Dotierungskonzentration, die der Dotierungskonzentration der ersten Schicht 110 entspricht.
  • Bezug nehmend auf 8B umfasst eine zweite Prozesssequenz das Herstellen der Gateelektrode 21 und des Gatedielektrikums 22, wie auch der optionalen Feldelektrode 61 mit dem Feldelektrodendielektrikum 62 und dem Zwischenelektrodendielektrikum 63. Diese Prozesssequenz umfasst außerdem das Herstellen der Isolationsschicht 23 auf der Gateelektrode 21, die die Gateelektrode 21 von der Sourceelektrode 32 isoliert.
  • Bezug nehmend auf 8C umfasst eine dritte Prozesssequenz das Herstellen der Source- und Bodygebiete (außerhalb der Ansicht in 8C), das Herstellen der Sourceelektrode 32 auf der ersten Oberfläche 101 und der Drainelektrode 31 und der Gateverbindungselektrode 33 auf der zweiten Oberfläche 102. Wenn das Halbleitervia 4 derart hergestellt würde, dass es sich nicht vollständig durch den Halbleiterkörper 100 erstreckt (wie in 8A in strichpunktierten Linien dargestellt ist), wird ein Entfernprozess durchgeführt, bevor die Drainelektrode 31 und die Gateverbindungselektrode 33 hergestellt wird. In diesem Entfernprozess werden Teile des Halbleiterkörpers 100 entfernt, um das Halbleitervia 4 an der zweiten Oberfläche 102 freizulegen. Das Herstellen der Elektroden, wie beispielsweise der Sourceelektrode 32, der Gateelektrode 33 und der Drainelektrode 31, kann insbesondere umfassen: Das Abscheiden einer Zwischendielektrikumsschicht auf der ersten und/oder zweiten Oberfläche 101, 102 des Halbleiterkörpers 100, das Herstellen von Kontaktlöchern in der Zwischendielektrikumsschicht, die sich durch die Zwischendielektrikumsschicht bis an solche Gebiete erstrecken, die durch die jeweilige Elektrode zu kontaktieren sind, wie beispielsweise die Sourcegebiete 13, das Draingebiet 12 und das Halbleitervia 4, und das Abscheiden eines Elektrodenmaterials auf dem Zwischendielektrikum, das das Kontaktloch füllt, um dadurch die Elektrode herzustellen. Das Elektrodenmaterial ist beispielsweise ein Metall, wie beispielsweise Kupfer, Aluminium, Wolfram, usw. In den Zeichnungen sind die Elektroden 31, 32, 33 jedoch nur schematisch dargestellt, sodass die Zwischendielektrika nicht dargestellt sind.
  • Ein Ausführungsbeispiel eines Verfahrens zum Herstellen des Halbleitervia 4 ist nachfolgend anhand der 9A bis 9C erläutert.
  • Bezug nehmend auf 9A wird ein ringförmiger Graben 130 so hergestellt, dass er sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt. Dieser Graben 130 erstreckt sich nicht vollständig durch den Halbleiterkörper 100, sodass eine zweite Oberfläche 102' des Halbleiterkörpers 100 zu diesem Punkt des Herstellungsverfahrens noch nicht der abschließenden zweiten Oberfläche 102 des Halbleiterkörpers des Transistorbauelements entspricht. Bezug nehmend auf die 10A und 10B, die jeweils eine horizontale Querschnittsdarstellung des Halbleiterkörpers 100 gemäß 9A zeigen, wird ein ringförmiger Graben 130 hergestellt, der eine herkömmliche Geometrie besitzen kann, wie beispielsweise eine rechteckförmige Geometrie (vgl. 10A) und eine elliptische oder kreisförmige Geometrie (vgl. 10B), eine hexagonale Geometrie oder eine beliebige andere polygonale Geometrie (nicht dargestellt). In diesen Fällen besitzt das Halbleitervia 4 im Wesentlichen eine säulenförmige Geometrie.
  • Bezug nehmend auf weitere Ausführungsbeispiele, die in 11 dargestellt sind, werden zwei ringförmige Gräben 130 hergestellt, wobei das Halbleitervia 4 das Halbleitergebiet zwischen zwei Gräben ist und ebenfalls eine ringförmige Geometrie besitzt.
  • Wieder Bezug nehmend auf 9A können Dotierstoffatome über den wenigstens einen ringförmigen Graben 130 in den Halbleiterkörper 100 implantiert und/oder diffundiert werden, insbesondere in Seitenwände des wenigstens einen Grabens 130, der an das Halbleitervia 4 angrenzt. Diese Dotierstoffatome sind vom selben Leitungstyp wie die Dotierstoffatome, die das Halbleitervia 4 vor dem Diffusions- und/oder Implantationsprozess bilden. In 9A bezeichnet das Bezugszeichen 41 dotierte Gebiete entlang der Seitenwände des wenigstens einen Grabens 130, die durch den optionalen Diffusions- und/oder Implantationsprozess hergestellt sind. Diese höher dotierten Gebiete 41 entlang der Seitenwände des wenigstens einen Grabens 130 helfen, einen elektrischen Widerstand des Halbleitervias 2 zu reduzieren.
  • Bezug nehmend auf 9B wird der wenigstens eine Graben 130 mit einem elektrisch isolierenden Material 50 gefüllt, wie beispielsweise einem Oxid oder einem Nitrid. Ein Oxid kann hergestellt werden durch Anwendung eines thermischen Oxidationsprozesses und/oder durch einen Abscheideprozess.
  • Bezug nehmend auf 9C kann die elektrisch isolierende Schicht 50, die den wenigstens einen Graben 130 auffüllt, mehrere Unterschichten aufweisen, wie beispielsweise eine erste Unterschicht 501 auf den Seitenwänden und dem Boden des Grabens 130 und eine zweite Unterschicht 502 , die auf der ersten Unterschicht 501 angeordnet ist und die den Graben 130 vollständig auffüllt. Die erste Unterschicht 501 kann ein thermisch gewachsenes Oxid sein, während die zweite Unterschicht 502 ein abgeschiedenes Oxid oder ein Nitrid sein kann. Wenigstens Abschnitte der elektrisch isolierenden Schicht 50 in dem wenigstens einen Graben 130 bilden die Via-Isolationsschicht 50 auf dem abschließenden Transistorbauelement.
  • Ein erstes Ausführungsbeispiel eines Verfahrens zum Herstellen der Gateelektrode 21 ist unten anhand der 12A bis 12I erläutert. Die 12A bis 12C und 12E bis 12I veranschaulichen vertikale Querschnittsdarstellungen des Halbleiterkörpers 100, während 12D eine horizontale Querschnittsdarstellung zeigt. In der vertikalen Querschnittsdarstellung sind nur solche Abschnitte des Halbleiterkörpers 100 unterhalb der ersten Oberfläche 101 dargestellt, in denen die Gateelektrode 21 hergestellt wird. Die zweite Oberfläche 102 des Halbleiterkörpers 100 ist in diesen Figuren nicht dargestellt.
  • 12A veranschaulicht eine vertikale Querschnittsdarstellung des Halbleiterkörpers 100 nach Herstellen des Halbleitervias 4 und der das Halbleitervia 4 umgebenden Isolationsschicht 50. Bezug nehmend auf 12C wird wenigstens ein langgestreckter Graben 140 in dem Transistorzellenbereich 103 und dem Verbindungsbereich 104 des Halbleiterkörpers 100 hergestellt. Der wenigstens eine Graben 140 erstreckt sich in der ersten lateralen Richtung durch die Isolationsschicht 50 in das Halbleitervia 4. Die Geometrie dieses Grabens 140 definiert die Geometrie der Gateelektrode 21. Bezug nehmend auf die anhand der 3 bis 4 gemachten Erläuterungen kann ein Graben 120, können mehrere parallele Gräben 140 oder kann ein Graben 140 mit einer gitterförmigen Geometrie hergestellt werden.
  • Das Herstellen des wenigstens einen Grabens 140 kann einen Ätzprozess unter Verwendung einer Ätzmaske 210 umfassen, die die Größe und die Geometrie des wenigstens einen Grabens 140 definiert. Die Ätzmaske 210, die in 12C ebenfalls dargestellt ist, ist beispielsweise eine Oxidhartmaske.
  • Bezug nehmend auf 12B kann das Herstellen des wenigstens einen Grabens 140 vor dem Herstellen der Ätzmaske 210 das Entfernen der Isolationsschicht 50 von oberen Bereichen des wenigstens einen ringförmigen Grabens (130 in 9A) umfassen, also von solchen Bereichen, die an die erste Oberfläche 101 angrenzen. Eine Tiefe d eines Bereichs, in dem die Isolationsschicht 50 entfernt wird, kann einer gewünschten Tiefe des wenigstens einen Grabens 140 entsprechen. Das Entfernen der Isolationsschicht 50 kann einen Ätzprozess umfassen, der das Material der Isolationsschicht 50 selektiv relativ zu dem Material des Halbleiterkörpers 100 ätzt. Nach dem Entfernen der Isolationsschicht 50 von oberen Bereichen des ringförmigen Grabens wird die Ätzmaske 210 hergestellt, wobei die Ätzmaske 210 die Oberfläche 101 des Halbleiterkörpers 100 in solchen Bereichen abdeckt, die beim Herstellen des wenigstens einen Grabens 140 nicht geätzt werden sollen. Bezug nehmend auf 12C überdeckt die Ätzmaske 210 wenigstens die Seitenwände solcher Bereiche des ringförmigen Grabens, die beim Herstellen des wenigstens einen Grabens 140 nicht geätzt werden sollen. Bezug nehmend auf 12C wird der wenigstens eine Graben 140 so hergestellt, dass er sich in der ersten lateralen Richtung in das Halbleitervia 4 hineinerstreckt, dass er sich jedoch nicht vollständig durch das Halbleitervia 4 hindurcherstreckt, sodass ein Abschnitt 4' des Halbleitervias 4 zwischen dem Graben und solchen Abschnitten des ringförmigen Grabens, die nach dem Prozess des Herstellens des wenigstens einen Grabens 140 verbleiben, verbleibt.
  • Gemäß einem weiteren Ausführungsbeispiel (in 12 in gestrichelten Linien dargestellt) erstreckt sich der wenigstens eine Graben 140 in der lateralen Richtung durch die Isolationsschicht 50 auf einer Seite des Halbleitervias 4, durch das Halbleitervia 4 an oder in die Isolationsschicht 50 oder die Ätzmaske 210 auf der anderen Seite des Halbleitervias 4. Während bei dem in 12C in durchgezogenen Linien dargestellten Ausführungsbeispiel das Halbleitervia 4 an einem Boden und einem longitudinalen Ende angrenzt (der Abschnitt 4' grenzt an das longitudinale Ende des Grabens 140 an), grenzt bei dem in gestrichelten Linien dargestellten Ausführungsbeispiel das Halbleitervia 4 nur an den Boden des Grabens 140 an.
  • 12D veranschaulicht eine horizontale Querschnittsdarstellung des Halbleiterkörpers 100 in einer Schnittebene F-F, die in 12C dargestellt ist. Die 12A bis 12I veranschaulichen ein Verfahren zum Herstellen einer Gateelektrode 21, die an einem lateralen Ende elektrisch an ein Halbleitervia 4 angeschlossen ist. Allerdings kann dieses Verfahren einfach an ein Verfahren zum Herstellen einer Gateelektrode 21 angepasst werden, die an beiden lateralen Enden an ein Halbleitervia angeschlossen ist.
  • Bezug nehmend auf 12E wird eine Dielektrikumsschicht 22' am Boden und den Seitenwänden des wenigstens einen Grabens 140 hergestellt. Abschnitte der Dielektrikumsschicht 22' bilden das Gatedielektrikum 22 des Transistorbauelements. Die Dielektrikumsschicht 22' ist beispielsweise eine thermisch gewachsene Oxidschicht.
  • Bezug nehmend auf 12F werden wenigstens Abschnitte der Dielektrikumsschicht 22', die das Halbleitervia 4 überdecken, entfernt. Bezug nehmend auf 12E weist der wenigstens eine Graben 140 Seitenwandabschnitte 141 und einen Bodenabschnitt 142 auf, die an das Halbleitervia 4 angrenzen. In dem in den 12E und 12F dargestellten Ausführungsbeispiel wird die Dielektrikumsschicht 22' von diesen Seitenwandabschnitten 141 und dem Bodenabschnitt 142 entfernt. Dies ist jedoch nur ein Beispiel. Es ist ebenso möglich, die Dielektrikumsschicht 22' nur von den Seitenwandabschnitten 141 und dem Bodenabschnitt 142 zu entfernen.
  • Bezug nehmend auf 12F werden Dotierstoffatome optional in solche Bereiche des Halbleitervias 4 implantiert und/oder diffundiert, die nach dem Entfernprozess, der die Dielektrikumsschicht 22' wenigstens teilweise entfernt, freigelegt werden. Die Dotierstoffatome bilden ein höher dotiertes Viagebiet 42, wobei dieses höher dotierte Gebiet hilft, den elektrischen Widerstand zwischen der Gateelektrode 21, die in nächsten Verfahrensschritten hergestellt wird, und dem Halbleitervia 4 zu reduzieren.
  • Bezug nehmend auf 12G wird die Gateelektrode 21 in den wenigstens einen Graben 140 hergestellt. Das Herstellen der Gateelektrode 21 kann das vollständige Auffüllen des Grabens 140 mit einem Gateelektrodenmaterial und das Zurückätzen des Gateelektrodenmaterials bis unter die erste Oberfläche 101 umfassen. Bezug nehmend auf 12H wird die Isolationsschicht 23 dann oberhalb der Gateelektrode 21 hergestellt. Das Herstellen der Isolationsschicht 23 kann einen thermischen Oxidationsprozess und/oder einen Abscheideprozess umfassen. Die Gateelektrode 21 umfasst beispielsweise ein Metall und/oder ein polykristallines Halbleitermaterial, wie beispielsweise Polysilizium.
  • Die Ätzmaske 210 kann auf der ersten Oberfläche 101 des Halbleiterkörpers 100 während der Prozessschritte nach dem Herstellen des wenigstens einen Grabens 140 verbleiben. Bezug nehmend auf 12I wird die Ätzmaske 210 dann von der ersten Oberfläche 101 entfernt. Das Entfernen der Ätzmaske 210 kann beispielsweise einen Polierprozess umfassen, wie beispielsweise einen mechanischen Polierprozess, einen chemischen Polierprozess oder einen chemisch-mechanischen Polierprozess. Die Ätzmaske 210 kann in solchen Abschnitten des ringförmigen Grabens verbleiben, die beim Herstellen des wenigstens einen Grabens 120 nicht geätzt wurden und kann einen Abschnitt 53 der Via-Isolationsschicht 5 bilden. Wenn die Ätzmaske 210 so hergestellt wird, dass sie nur die Seitenwände des ringförmigen Grabens überdeckt, würde ein verbleibender Graben vollständig mit dem Isolationsmaterial aufgefüllt. In 12I bezeichnet das Bezugszeichen 531 Abschnitte der Ätzmaske 210, die in dem ringförmigen Graben verbleiben, und Bezugszeichen 532 bezeichnet ein Füllmaterial, das den Graben vollständig auffüllt. Bezug nehmend auf 12I umfasst die Via-Isolationsschicht 5 Abschnitte der Isolationsschicht 50, ebenso wie Abschnitte 531 der Ätzmaske 210 und des Füllmaterials 532 . Gemäß einem weiteren Ausführungsbeispiel füllt die Ätzmaske 210 den ringförmigen Graben in solchen Bereichen vollständig, in denen sich die Gateelektrode 21 nicht durch den Graben erstreckt. In diesem Fall wird ein zusätzlicher Füllprozess nicht benötigt.
  • Nach dem Herstellen der Gateelektrode 21 und vor dem Herstellen der Sourceelektrode 32 werden die Source- und Bodygebiete 13, 14 hergestellt. Dies ist in den 13A und 13B dargestellt, die jeweils eine vertikale Querschnittsdarstellung in einer Schnittebene B-B durch die Gateelektrode 21 zeigen. 13A zeigt eine vertikale Querschnittsdarstellung nach den in 12I dargestellten Prozessschritten. 13B zeigt die vertikale Querschnittsdarstellung nach Herstellen der Source- und Bodygebiete 13, 14, ebenso wie der Sourceelektrode 32. Das Herstellen der Source- und Bodygebiete 13, 14 kann beispielsweise Implantations- und/oder Diffusionsprozesse umfassen, bei denen Dotierstoffatome in den Halbleiterkörper 100 eingebracht werden. Nach Herstellen der Source- und Bodygebiete 13, 14 wird die Sourceelektrode 32 auf der ersten Oberfläche 101 hergestellt. Die Sourceelektrode 32 wird beispielsweise hergestellt durch Abscheiden eines Elektrodenmaterials, wie beispielsweise eines Metalls oder eines polykristallinen Halbleitermaterials.
  • Die 14A bis 14J veranschaulichen ein Verfahren zum Herstellen eines Trenchtransistorbauelements, das eine Gateelektrode 21 und eine Feldelektrode 61 aufweist.
  • Wie bei dem in den 12A bis 12C veranschaulichten Verfahren wird wenigstens ein Graben 140 so hergestellt, dass er sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt. Das Herstellen des wenigstens einen Grabens 140 umfasst das Verwenden einer Ätzmaske 210, die solche Bereiche des Halbleiterkörpers 100 abdeckt, die nicht geätzt werden sollen. 14A veranschaulicht eine vertikale Querschnittsdarstellung des Halbleiterkörpers 100 nach Herstellen der Ätzmaske 210 und vor Ätzen des Grabens.
  • 14B zeigt eine vertikale Querschnittsdarstellung des Halbleiterkörpers 100 nach Herstellen des wenigstens einen Grabens 140, und 14C zeigt eine horizontale Querschnittsdarstellung in einer Schnittebene F-F nach Herstellen des wenigstens einen Grabens 140. Bezug nehmend auf 14C wird der wenigstens eine Graben so hergestellt, dass er im Gateverbindungsbereich 104 weiter ist als im Transistorzellenbereich 103. Dies kann erreicht werden durch geeignetes Definieren der Geometrie der Ätzmaske 210. Das Herstellen des wenigstens einen Grabens 140 so, dass er im Gateverbindungsbereich 104 weiter ist als im Transistorzellenbereich 103 kann auch umfassen, dass der wenigstens eine Graben 140 im Gateverbindungsbereich 104 tiefer ist als im Transistorzellenbereich 103. Dies ist allerdings nicht notwendig, um das gewünschte Transistorbauelement zu erhalten.
  • Bezug nehmend auf 14D wird eine erste Dielektrikumsschicht 62' auf dem Boden und den Seitenwänden des wenigstens einen Grabens 140 hergestellt. Abschnitte der ersten Dielektrikumsschicht 62' bilden das Feldelektrodendielektrikum 62, das die Feldelektrode (61 in 7B) gegenüber umliegenden Halbleitergebieten des Halbleiterkörpers 100 dielektrisch isoliert.
  • Bezug nehmend auf 14E wird eine erste Elektrodenschicht 61' auf der ersten Dielektrikumsschicht 62' in dem wenigstens einen Graben 140 abgeschieden. Eine Schichtdicke der ersten Elektrodenschicht 61' ist so gewählt, dass die erste Elektrodenschicht 61' den wenigstens einen Graben in dem Transistorzellenbereich 103 vollständig auffüllt, wo der Graben enger ist, und nur den Boden und die Seitenwände des wenigstens einen Grabens in dem Gateverbindungsbereich 104 überdeckt, wo der Graben weiter ist, um dadurch im Gateverbindungsbereich 104 einen Restgraben 140' zu belassen. Dies ist in den 14F und 14D dargestellt, die horizontale Querschnittsdarstellungen in Schnittebenen G-G und H-H zeigen, die sich durch den Graben mit der ersten Dielektrikumsschicht 62' und der ersten Elektrodenschicht 61' in dem Transistorzellenbereich 103 und dem Gateverbindungsbereich 104 erstrecken. Es sei angenommen, dass w1 die Weite des Grabens 140 in dem Transistorzellenbereich 103 nach Herstellen der ersten Dielektrikumsschicht 62' ist. In diesem Fall ist eine Dicke der abgeschiedenen ersten Elektrodenschicht 61' mehr als 50 % der Grabenweite w1, aber weniger als 50 % einer Grabenweite w2 des breiteren Grabenabschnitts in dem Gateverbindungsbereich 104.
  • Bezug nehmend auf 14H wird die erste Elektrodenschicht 61' dann zurückgeätzt, beispielsweise unter Verwendung eines isotropen Ätzprozesses. Allerdings kann auch ein anisotroper Ätzprozess ebenso verwendet werden. Bei diesem Ätzprozess wird die erste Elektrodenschicht 61' in dem Gateverbindungsbereich 104 vollständig entfernt, während in dem Transistorzellenbereich 103 die erste Elektrodenschicht 61' nur bis unter die erste Oberfläche 101 zurückgeätzt wird, um dadurch die Feldelektrode 61 zu bilden. In dem nachfolgenden Oxidätzprozess wird die erste Dielektrikumsschicht 62' in solchen Abschnitten entfernt, die nach dem Zurückätzen der ersten Elektrodenschicht 61' unbedeckt sind. Das Entfernen der ersten Dielektrikumsschicht 62' von diesen unbedeckten Gebieten kann beispielsweise einen isotropen oder anisotropen Ätzprozess umfassen.
  • Bezug nehmend auf 14I wird das Zwischenelektrodendielektrikum 63 auf der Feldelektrode 61 hergestellt. Das Herstellen des Zwischenelektrodendielektrikums 63 kann beispielsweise einen Abscheideprozess umfassen, wie beispielsweise einen High-Density-Plasma-(HDP)-Prozess. Bei diesem Abscheideprozess wird das Zwischenelektrodendielektrikum 63 im Wesentlichen nur auf horizontalen Oberflächen abgeschieden, wie beispielsweise auf dem Boden des Grabens und auf der Feldelektrode 61, jedoch nicht auf vertikalen Oberflächen, wie beispielsweise den Seitenwänden des Grabens 140. Gemäß einem weiteren Ausführungsbeispiel kann ein thermischer Oxidationsprozess verwendet werden, der das Zwischenelektrodendielektrikum 63 ebenso wie Oxidschichten an den Seitenwänden herstellt. Bei dem in 14I dargestellten Ausführungsbeispiel wird das Zwischenelektrodendielektrikum 63 nicht nur auf der Feldelektrode 61 hergestellt, sondern auch auf solchen Abschnitten des Bodens und des wenigstens einen Grabens, die nach Entfernen der ersten Dielektrikumsschicht 62' unbedeckt sind.
  • Außerdem wird das Gatedielektrikum 22 an Seitenwänden des wenigstens einen Grabens 140 hergestellt, die nach dem Herstellen der Feldelektroden 61 verbleiben. Ähnlich zu den anhand der 12E und 12F erläuterten Prozessschritten wird das Gatedielektrikum 62 von der Seitenwand 140 entfernt, die an das Halbleitervia 4 angrenzt. Das Zwischenelektrodendielektrikum 63 kann auf dem Bodengebiet verbleiben, das an das Halbleitervia 4 angrenzt (wie in gestrichelten Linien dargestellt ist), könnte jedoch auch durch einen geeigneten Ätzprozess entfernt werden. Optional können Dotierstoffatome in das Halbleitervia 4 implantiert werden, um das in 14J dargestellte höher dotierte Gebiet 42 herzustellen.
  • Bezug nehmend auf 14J werden die Gateelektrode 21 und die Isolationsschicht 23 oberhalb der Gateelektrode 21 hergestellt. Die Prozessschritte zum Herstellen der Gateelektrode 21 und der Isolationsschicht 23 können den anhand der 12G und 12H erläuterten Prozessschritten entsprechen.
  • Bezug nehmend auf 15, die eine vertikale Querschnittsdarstellung eines Transistorbauelements zeigt, kann der Halbleiterkörper 100 eine höher dotierte Schicht 110 und eine niedriger dotierte Schicht 120 umfassen, und der Graben zum Realisieren der Feldelektrode 61 und der Gateelektrode 21 kann im Transistorzellenbereich 103 so hergestellt werden, dass er sich in die höher dotierte Schicht 110 in dem Gateverbindungsbereich 104 erstreckt, während er sich nicht bis an die höher dotierte Schicht 120 erstreckt, die das Draingebiet 12 bildet. In diesem Fall ist die Gateelektrode 21 elektrisch an die Gateverbindungselektrode (in 15 nicht dargestellt) durch den das höher dotierte Viagebiet 42 angeschlossen.
  • Anstatt den Halbleiterkörper 100 mit einer höher dotierten Schicht und einer niedriger dotierten Schicht bereitzustellen, ist es ebenso möglich, den Halbleiterkörper 100 mit einer Grunddotierung bereitzustellen, die der gewünschten Dotierungskonzentration des Driftgebiets 11 entspricht, und das Draingebiet 12 durch Implantieren und/oder Diffundieren von Dotierstoffatomen über die zweite Oberfläche 102 in den Halbleiterkörper 100 herzustellen.
  • Obwohl Ausführungsbeispiele der vorliegenden Erfindung anhand eines Transistorbauelements erläutert wurden, der eine an das Halbleitervia angeschlossene Trench-Gateelektrode aufweist, ist die Erfindung nicht darauf beschränkt, im Zusammenhang mit einem Transistorbauelement verwendet zu werden. Stattdessen kann eine Trench-Gateelektrode, die im Bereich einer ersten Oberfläche eines Halbleiterkörpers angeordnet ist und die an ein Halbleitervia angeschlossen ist, das sich durch den Halbleiterkörper erstreckt, ebenso bei einer Vielzahl von anderen Halbleiterbauelementen verwendet werden.
  • 16 veranschaulicht eine vertikale Querschnittsdarstellung eines Halbleiterbauelements, das einen Halbleiterkörper 100 mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102 und mit einem Halbleitervia 304, das sich in dem Halbleiterkörper 100 in einer vertikalen Richtung an die zweite Oberfläche 102 erstreckt, wobei eine Kontaktelektrode 333 elektrisch an das Halbleitervia 304 angeschlossen ist, umfasst. Das Halbleitervia 304 ist elektrisch gegenüber dem Halbleiterkörper 100 durch eine Isolationsschicht 305 isoliert. Das, was bezüglich des Halbleitervias 4, der Isolationsschicht 5 und der Gateelektrode 33 zuvor erläutert wurde, gilt für das Halbleitervia 304, die Isolationsschicht 305 und die Kontaktelektrode 333 entsprechend. Eine Trenchelektrode 321, die in einem Graben im Bereich der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist, erstreckt sich in das Halbleitervia 304 und ist elektrisch an das Halbleitervia 304 angeschlossen. Die Trenchelektrode ist gegenüber dem Halbleiterkörper 100 durch eine Isolationsschicht 322 isoliert. Eine weitere Isolationsschicht 323 kann oben auf der Gateelektrode 323 angeordnet sein.
  • Bezug nehmend auf 16 ist die Trenchelektrode 321 elektrisch an einen Sensor 370 oder eine andere Art von integrierter Schaltung angeschlossen, die in dem Halbleiterkörper 100 integriert ist. Dieser Sensor oder diese Schaltung 370 ist in 16 nur schematisch dargestellt. Der Sensor ist beispielsweise ein Temperatursensor, ein Beschleunigungssensor, ein Stromsensor oder Ähnliches. Die Trenchelektrode 321 ist elektrisch an einen Anschluss des Sensors 370 angeschlossen, um diesen Anschluss elektrisch an die Kontaktelektrode 333 anzuschließen. Mehrere Trenchelektroden 321, mehrere Halbleitervias 304 und mehrere Kontaktelektroden 333, die elektrisch voneinander isoliert sind, können in einem Halbleiterkörper vorgesehen sein, um über die zweite Oberfläche mehrere Sensoren elektrisch zu kontaktieren oder zwei oder mehr Anschlüsse eines Sensors zu kontaktieren. Außerdem kann ein anhand der 1 bis 15 zuvor erläuterter Trenchtransistor und ein Sensor oder eine andere Schaltung in einem Halbleiterkörper implementiert werden, wobei die Gateelektrode des Transistors an ein erstes Halbleitervia angeschlossen werden kann, während der Sensor an wenigstens einen zweiten Sensor angeschlossen werden kann.
  • Es sei erwähnt, dass Merkmale, die im Zusammenhang mit einer speziellen Figur erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde.

Claims (27)

  1. Halbleiterbauelement, das aufweist: einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102); wenigstens eine Elektrode (21), die in wenigstens einem Graben angeordnet ist, der sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) hineinerstreckt; ein Halbleitervia (4), das sich in einer vertikalen Richtung des Halbleiterkörpers (100) innerhalb des Halbleiterkörpers (100) an die zweite Oberfläche (102) erstreckt, wobei das Halbleitervia (4) elektrisch gegenüber dem Halbleiterkörper (100) durch eine Via-Isolationsschicht (5) isoliert ist; und wobei die wenigstens eine Elektrode (21) sich in einer ersten lateralen Richtung des Halbleiterkörpers (100) durch die Via-Isolationsschicht (5) erstreckt und elektrisch an das Halbleitervia (4) angeschlossen ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement ein Transistorbauelement ist, bei dem die wenigstens eine Elektrode (21) eine Gateelektrode bildet.
  3. Halbleiterbauelement nach Anspruch 2, das weiterhin aufweist: ein Sourcegebiet (13), ein Bodygebiet (14), ein Driftgebiet (11) und ein Draingebiet (12), wobei das Bodygebiet (14) zwischen dem Sourcegebiet (13) und dem Driftgebiet (11) angeordnet ist und das Driftgebiet (11) zwischen dem Bodygebiet (14) und dem Draingebiet (12) angeordnet ist; eine Sourceelektrode (32), die auf der ersten Oberfläche (101) angeordnet ist und die elektrisch an das Sourcegebiet (13) angeschlossen ist; eine Drainelektrode (31), die auf der zweiten Oberfläche (102) angeordnet ist und die elektrisch an das Draingebiet (12) angeschlossen ist; und ein Gatedielektrikum (22), das die Gateelektrode (21) dielektrisch gegenüber dem Sourcegebiet (13) und dem Bodygebiet (14) isoliert.
  4. Halbleiterbauelement nach Anspruch 3, bei dem das Driftgebiet (11) und das Draingebiet (12) den gleichen Leitungstyp aufweisen oder einen komplementären Leitungstyp aufweisen.
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, das weiterhin aufweist: eine Feldelektrode (61), die in dem wenigstens einen Graben bezogen auf die erste Oberfläche (101) unterhalb der Gateelektrode (21) angeordnet ist und die dielektrisch von der Gateelektrode (21) isoliert ist; und ein Feldelektrodendielektrikum (62), das die Feldelektrode (61) dielektrisch gegenüber dem Halbleiterkörper (100) isoliert.
  6. Halbleiterbauelement nach Anspruch 5, bei dem die Feldelektrode in der ersten lateralen Richtung beabstandet zu der Via-Isolationsschicht (5) angeordnet ist.
  7. Halbleiterbauelement nach Anspruch 5, bei dem die Feldelektrode (61) sich durch die Via-Isolationsschicht (5) in der ersten lateralen Richtung erstreckt und elektrisch gegenüber dem Halbleitervia (4) isoliert ist.
  8. Halbleiterbauelement nach einem der Ansprüche 2 bis 7, bei dem das Halbleitervia außerdem ein Kontaktgebiet (42) aufweist, das elektrisch durch die Gateelektrode (21) kontaktiert ist, wobei das Kontaktgebiet (42) eine höhere Dotierungskonzentration als Bereiche des Halbleitervias (4) aufweist, die an das Kontaktgebiet angrenzen.
  9. Halbleiterbauelement nach einem der Ansprüche 3 bis 8, das weiterhin mehrere Transistorzellen aufweist, wobei jede Transistorzelle ein Sourcegebiet (13), ein Bodygebiet (14) und eine Gateelektrode (21) aufweist.
  10. Halbleiterbauelement nach Anspruch 9, bei dem das Halbleitervia (4) in einer horizontalen Ebene des Halbleiterkörpers (100) ringförmig ist und die mehreren Transistorzellen umgibt.
  11. Halbleiterbauelement nach Anspruch 1, bei dem die wenigstens eine Elektrode (21) elektrisch an einen Sensor angeschlossen ist, der in dem Halbleiterkörper (100) in einem Bereich der ersten Oberfläche (101) integriert ist.
  12. Halbleiterbauelement nach Anspruch 1, bei dem der Sensor ein Temperatursensor oder ein Stromsensor ist.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin wenigstens zwei Elektroden (21) und wenigstens zwei Halbleitervias (4) aufweist, wobei jede der Elektroden (21) an eines der Halbleitervias (4) angeschlossen ist.
  14. Verfahren zum Herstellen eines Halbleiterbauelements, das aufweist: Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101), einer zweiten Oberfläche (102) und einem Halbleitervia (4), wobei sich das Halbleitervia (4) in einer vertikalen Richtung des Halbleiterkörpers (100) innerhalb des Halbleiterkörpers (100) an die zweite Oberfläche (102) erstreckt und gegenüber dem Halbleiterkörper (100) durch eine Via-Isolationsschicht (5) isoliert ist; Ätzen wenigstens eines Grabens (140), der sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) erstreckt, wobei der wenigstens eine Graben (140) sich in einer ersten lateralen Richtung des Halbleiterkörpers (100) durch die Via-Isolationsschicht (5) in das Halbleitervia (4) erstreckt; Herstellen wenigstens einer Elektrode (21) in dem wenigstens einen Graben (140) derart, dass die wenigstens eine Elektrode (21) dielektrisch gegenüber Halbleitergebieten des Halbleiterkörpers (100) isoliert ist und elektrisch an das Halbleitervia (4) angeschlossen ist; und Herstellen einer Kontaktelektrode (33) auf dem Halbleitervia (4) auf der zweiten Oberfläche (102).
  15. Verfahren nach Anspruch 14, bei dem das Halbleiterbauelement ein Transistorbauelement ist und die wenigstens eine Elektrode (21) eine Gateelektrode ist.
  16. Verfahren nach Anspruch 15, bei dem das Herstellen der wenigstens einen Gateelektrode (21) weiterhin aufweist. Herstellen eines Gatedielektrikums (22) wenigstens an Seitenwänden des wenigstens einen Grabens (140); Entfernen des Gatedielektrikums (22) von wenigstens einigen Oberflächengebieten (141, 142) des wenigstens einen Grabens (140), die an das Halbleitervia (4) angrenzen, um das Halbleitervia (4) in dem wenigstens einen Graben (140) freizulegen; und Herstellen der Gateelektrode (21) in dem wenigstens einen Graben (140) auf dem Gatedielektrikum (22) und auf freigelegten Bereichen des Halbleitervias (4).
  17. Verfahren nach einem der Ansprüche 15 und 16, das vordem Herstellen der Gateelektrode (21) weiterhin aufweist: Herstellen einer Feldelektrode (61) in dem wenigstens einen Graben (140) derart, dass die Feldelektrode (61) dielektrisch gegenüber dem Halbleiterkörper (100) durch ein Feldelektrodendielektrikum (62) isoliert ist; und Herstellen einer Isolationsschicht (63) auf der Feldelektrode (61) in dem wenigstens einen Graben (140).
  18. Verfahren nach Anspruch 17, bei dem das Herstellen der Feldelektrode (61) weiterhin aufweist: Abscheiden eines Feldelektrodenmaterials (61') in dem wenigstens einen Graben (140) auf dem Feldelektrodendielektrikum (62'); und Entfernen des Feldelektrodenmaterials (61') aus einem ersten Grabengebiet, in dem der wenigstens eine Graben (140) an das Halbleitervia (4) angrenzt, während das Feldelektrodenmaterial (61') wenigstens teilweise in einem zweiten Grabenbereich beabstandet zu dem Halbleitervia (4) verbleibt, um dadurch die Feldelektrode (61) zu bilden.
  19. Verfahren nach Anspruch 18, bei dem der wenigstens eine Graben (140) so hergestellt wird, dass eine Breite des wenigstens einen Grabens (140) in dem ersten Grabenbereich größer ist als in dem zweiten Grabenbereich.
  20. Verfahren nach einem der Ansprüche 18 und 19, bei dem das Herstellen der Feldelektrode (61) außerdem das vollständige Auffüllen des wenigstens einen Grabens (140) in dem zweiten Grabenbereich mit dem Feldelektrodenmaterial (61') aufweist, während es in dem ersten Grabenbereich nur einen Boden und Seitenwände des wenigstens einen Grabens (140) überdeckt.
  21. Verfahren nach Anspruch 20, das weiterhin aufweist: Zurückätzen des Feldelektrodenmaterials (61') in dem zweiten Grabenbereich, um dadurch die Feldelektrode (61) herzustellen, während das Feldelektrodenmaterial in dem ersten Grabenbereich entfernt wird.
  22. Verfahren nach einem der Ansprüche 14 bis 21, bei dem das Herstellen des wenigstens einen Grabens (140) aufweist: Entfernen der Via-Isolationsschicht (5) in einem Bereich, der an die erste Oberfläche (101) angrenzt, um dadurch einen ringförmigen Graben herzustellen, der das Halbleitervia (4) umgibt; Herstellen einer Ätzmaske (210), die Bereiche des Halbleitervias (4) unbedeckt lässt; und Ätzen des wenigstens einen Grabens (140) in solchen Bereichen des Halbleitervias (4) und des Halbleiterkörpers (100), die nicht durch die Ätzmaske (210) bedeckt sind.
  23. Verfahren nach Anspruch 22, bei dem das Herstellen der Ätzmaske (210) das wenigstens teilweise Auffüllen solcher Bereiche des ringförmigen Grabens umfasst, die durch die Ätzmaske (210) bedeckt sind.
  24. Verfahren nach Anspruch 23, bei dem die Ätzmaske (210) in dem ringförmigen Graben verbleibt und teilweise die Via-Isolationsschicht (5) bildet.
  25. Verfahren nach einem der Ansprüche 14 bis 24, bei dem der Halbleiterkörper (100) in einem Gebiet, das an die erste Oberfläche (101) angrenzt, eine erste Grunddotierungskonzentration besitzt, wobei Gebiete des Halbleiterkörpers (100) die Grunddotierungskonzentration aufweisen, ein Driftgebiet (11) bilden, wobei das Verfahren weiterhin aufweist: Herstellen eines Sourcegebiets (13) und eines Bodygebiets (14) in einem Bereich der ersten Oberfläche (101) derart, dass das Bodygebiet (14) zwischen dem Sourcegebiet (13) und dem Driftgebiet (11) angeordnet ist; und Herstellen einer Sourceelektrode (31) auf der ersten Oberfläche (101).
  26. Verfahren nach Anspruch 25, bei dem der Halbleiterkörper (100) eine zweite Grunddotierungskonzentration in einem Bereich aufweist, der an die zweite Oberfläche (102) angrenzt, wobei das Gebiet mit der zweiten Grunddotierungskonzentration ein Draingebiet (12) bildet, wobei das Verfahren weiterhin aufweist: Herstellen einer Drainelektrode (31), die das Draingebiet (12) elektrisch kontaktiert, auf der zweiten Oberfläche (102).
  27. Verfahren nach Anspruch 25, das weiterhin aufweist: Herstellen eines Draingebiets (12) in einem Gebiet des Halbleiterkörpers (100), das an die zweite Oberfläche (102) angrenzt; und Herstellen einer Drainelektrode (31), die das Draingebiet (12) elektrisch kontaktiert, auf der zweiten Oberfläche (102).
DE102012216969.5A 2011-09-23 2012-09-21 Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements Expired - Fee Related DE102012216969B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/241,771 US10032878B2 (en) 2011-09-23 2011-09-23 Semiconductor device with a semiconductor via and laterally connected electrode
US13/241,771 2011-09-23

Publications (2)

Publication Number Publication Date
DE102012216969A1 DE102012216969A1 (de) 2013-03-28
DE102012216969B4 true DE102012216969B4 (de) 2019-04-25

Family

ID=47828151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012216969.5A Expired - Fee Related DE102012216969B4 (de) 2011-09-23 2012-09-21 Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (3)

Country Link
US (1) US10032878B2 (de)
CN (1) CN103022132B (de)
DE (1) DE102012216969B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US9324829B2 (en) 2011-09-23 2016-04-26 Infineon Technologies Ag Method of forming a trench electrode device with wider and narrower regions
US8946814B2 (en) * 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US9231100B2 (en) 2012-10-31 2016-01-05 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
KR20150088887A (ko) 2012-11-26 2015-08-03 디3 세미컨덕터 엘엘씨 수직 전계 효과 디바이스들의 개선된 패킹을 위한 디바이스 아키텍쳐 및 방법
CN104078342B (zh) * 2013-03-25 2017-04-12 英飞凌科技股份有限公司 沟槽电极布置
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component
US8980714B2 (en) * 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US8987090B2 (en) * 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US9129820B2 (en) 2013-07-25 2015-09-08 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9663354B2 (en) * 2014-05-14 2017-05-30 Infineon Technologies Ag Mechanical stress-decoupling in semiconductor device
DE102015105005B4 (de) * 2015-03-31 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung mit hilfstrenchstrukturen, herstellungsverfahren hierfür und integrierte schaltung
CN110211945A (zh) * 2019-05-20 2019-09-06 西安理工大学 一种tsv垂直开关及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224313A1 (en) 2008-03-04 2009-09-10 Burke Hugo R G Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
DE112009001714T5 (de) 2008-07-15 2011-06-16 Maxim Integrated Products, Inc., Sunnyvale Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
DE19638438A1 (de) 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
AT504289A2 (de) 2005-05-26 2008-04-15 Fairchild Semiconductor Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
DE102006046869B4 (de) 2006-10-02 2012-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer
US7602027B2 (en) * 2006-12-29 2009-10-13 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacture
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US7833862B2 (en) 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US8067798B2 (en) * 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
US7897462B2 (en) 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US8735262B2 (en) 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224313A1 (en) 2008-03-04 2009-09-10 Burke Hugo R G Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
DE112009001714T5 (de) 2008-07-15 2011-06-16 Maxim Integrated Products, Inc., Sunnyvale Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich

Also Published As

Publication number Publication date
DE102012216969A1 (de) 2013-03-28
CN103022132A (zh) 2013-04-03
US10032878B2 (en) 2018-07-24
CN103022132B (zh) 2016-06-22
US20130075814A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102011079138B4 (de) Vertikales transistorbauelement und seine herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE102007028798B4 (de) Leistungshalbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113741A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102013108473A1 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015113605B4 (de) Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee