DE112009001714T5 - Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich - Google Patents

Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich Download PDF

Info

Publication number
DE112009001714T5
DE112009001714T5 DE112009001714T DE112009001714T DE112009001714T5 DE 112009001714 T5 DE112009001714 T5 DE 112009001714T5 DE 112009001714 T DE112009001714 T DE 112009001714T DE 112009001714 T DE112009001714 T DE 112009001714T DE 112009001714 T5 DE112009001714 T5 DE 112009001714T5
Authority
DE
Germany
Prior art keywords
mosfet
vertical mosfet
vertical
semiconductor body
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112009001714T
Other languages
English (en)
Inventor
Ahmad Morgan Hill Ashrafzadeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE112009001714T5 publication Critical patent/DE112009001714T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Vertikaler MOSFET, mit:
einem Halbleiterkörper mit einer einen Sourcebereich definierenden und im Wesentlichen ebenen ersten Oberfläche und einer einen Drainbereich definierenden und im Wesentlichen ebenen zweiten Oberfläche, wobei die erste Oberfläche und die zweite Oberfläche im Wesentlichen parallel und nicht koplanar sind;
einem Gatebereich, der in dem Halbleiterkörper nahe bei der zweiten Oberfläche ausgebildet ist; und
einer Durchkontaktierung, die innerhalb des Halbleiterkörpers zumindest teilweise zwischen der ersten Oberfläche und der zweiten Oberfläche und gekoppelt mit dem Gatebereich ausgebildet ist.

Description

  • Ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ist eine spezielle Bauart eines Feldeffekttransistors (FET), der durch elektronische Variation der Breite eines Kanals arbeitet, entlang dem die Ladungsträger fließen. Je breiter der Kanal ist, umso besser leitet die Vorrichtung. Die Ladungsträger dringen in den Kanal bei einer Sourceelektrode ein, und verlassen den Kanal über eine Drainelektrode. Die Leitfähigkeit des Kanals wird durch die Spannung an einer Gateelektrode gesteuert, die physikalisch zwischen dem Sourcebereich und dem Drainbereich angeordnet ist, und die von dem Kanal durch eine dünne Schicht aus Metall-Oxid isoliert ist.
  • Das „Metall” in dem Abkürzungswort MOSFET ist heutzutage oftmals eine Fehlbezeichnung, weil das vormals metallische Gatematerial nunmehr typischerweise eine Schicht aus Polysilizium (polykristallinem Silizium) ist. Genauer gesagt wurde bis in die 1980er Jahre typischerweise Aluminium als das Gatematerial verwendet, als Polysilizium aufgrund seiner Befähigung zur Ausbildung von selbstausgerichteten Gatebereichen dominant wurde. IGFET ist eine verwandte allgemeinere Bezeichnung, welche Feldeffekttransistor mit isoliertem Gate bedeutet, und ist nahezu synonym zu MOSFET, obschon es sich auf FETs mit einem Gateisolator beziehen kann, der nicht ein Oxid ist. Manche bevorzugen die Verwendung von „IGFET”, wenn sie sich auf Vorrichtungen mit Polysiliziumgates beziehen, aber die meisten verwenden noch immer die Bezeichnung MOSFET, und diese Vereinbarung wird vorliegend verwendet.
  • Es gibt zwei Arten, auf die ein MOSFET arbeiten kann. Die erste ist als Verarmungsbetriebsart bekannt, bei der der Kanal seine maximale Leitfähigkeit zeigt, wenn keine Spannung am Gatebereich anliegt. Mit steigender Spannung am Gatebereich (entweder positiv oder negativ in Abhängigkeit davon, ob der Kanal aus einem P- oder N-Halbleitermaterial ausgebildet ist) nimmt die Kanalleitfähigkeit ab. Die zweite Art, auf die ein MOSFET betrieben werden kann, wird Anreicherungsbetriebsart genannt, bei der eigentlich kein Kanal vorliegt und die Vorrichtung nicht leitet, wenn keine Spannung an dem Gatebereich anliegt. Ein Kanal wird durch das Anlegen einer Spannung an dem Gatebereich erzeugt. Je größer die Gatespannung ist, umso besser leitet die Vorrichtung.
  • Der MOSFET weist bestimmte Vorteile gegenüber dem konventionellen Übergangs-FET oder JFET auf. Weil der Gatebereich von dem Kanal elektrisch isoliert ist, fließt kein Strom zwischen dem Gate und dem Kanal, ungeachtet der Gatespannung (solange diese nicht so groß ist, dass sie einen physikalischen Zusammenbruch der Metall-Oxid-Schicht verursacht). Somit weist der MOSFET praktisch eine unendliche Impedanz auf. Dies macht den MOSFET nützlich für Leistungsanwendungen. Die Vorrichtungen sind außerdem für hochschnelle Schaltanwendungen gut geeignet.
  • Ein Leistungs-MOSFET ist eine spezifische Bauart eines MOSFET, die zur Handhabung einer großen Leistung entworfen ist. Im Vergleich zu anderen Leistungshalbleitervorrichtungen (beispielsweise Bipolartransistoren mit isoliertem Gate („IGBT”, Thyristoren usw.) sind die Hauptvorteile eine hohe Stromwendungsgeschwindigkeit, eine gute Effizienz bei niedrigen Spannungen sowie ein isolierter Gatebereich, der die Ansteuerung vereinfacht. Der Leistungs-MOSFET teilt seine Betreibungsprinzipien mit seinem Niederleistungsgegenstück, dem lateralen MOSFET. Der Leistungs-MOSFET ist der meistverbreitete Niederspannungsschalter (d. h. unterhalb von 200 V). Er findet sich in den meisten Energieversorgungsvorrichtungen, Gleichstrom-zu-Gleichstrom-Umwandlern und Niederspannungsmotorsteuerungen.
  • 1 zeigt eine Schnittansicht eines bekannten vertikal diffundierten Metall-Oxid-Halbleiters (sog. VDMOS: Vertical Diffused Metal Oxide Semiconductor) anhand einer grundlegenden Zelle. Die Zellen sind typischerweise sehr klein (einige Mikrometer bis einige zehn Mikrometer breit), und ein Leistungs-MOSFET ist typischerweise aus mehreren Tausend davon zusammengesetzt. Der Querschnitt illustriert die „senkrechte Lage” der Vorrichtung, bei der die Sourceelektrode über dem Drainbereich angeordnet ist, was zu einem Strom hauptsächlich in vertikaler Richtung führt, wenn sich der Transistor im Durchlasszustand befindet. Vorliegend werden die Begriffe „vertikaler MOSFET” und „Leistungs-MOSFET” austauschbar verwendet. Die „Diffusion” bei dem Begriff VDMOS bezieht sich auf den Herstellungsvorgang: die P-Wannen werden durch einen Doppeldiffusionsvorgang für die P- und N+-Bereiche erhalten.
  • Es versteht sich, dass es viele Bauarten und Entwürfe für Leistungs-MOSFETs gibt, und dass das MOSFET-Beispiel nach 1 nur eines von vielen ist. 2 zeigt schematisch einen verallgemeinerten Leistungs-MOSFET 9. Ein Halbleiterkörper B, typischerweise aus Silizium, weist einen Sourcebereich S auf einer Seite und einen Drainbereich D auf der anderen Seite auf. Ein Gatebereich G ist auf der Seite des Sourcebereichs S bereitgestellt. Der Gatebereich G ist selbstverständlich bezüglich des Körpers B isoliert, und mit den Gateelektroden der typischerweise Tausenden von MOSFET-Zellen verbunden. Der Sourcebereich S ist gleichermaßen mit den Sourcebereichen der MOSFET-Zellen verbunden, und der Drainbereich D ist mit den Drainelektroden der MOSFET-Zellen verbunden.
  • Ein Abwärtsregulator ist eine Gleichstrom-zu-Gleichstrom Umschaltkonvertertopologie, die eine unregulierte Eingangsspannung aufnimmt und eine niedrigere regulierte Ausgangsspannung erzeugt. Die niedrigere Ausgangsspannung wird durch Abtasten der Eingangsspannung mit einem in Reihe verbundenen Schalter (Transistor) erzielt, der einer Spule und einem Kondensator Impulse zuführt, wobei ein Mittelwert gebildet wird. Bei einem MOSFET-Abwärtsregulator werden zwei MOSFETs verwendet, bei denen die Drainelektrode eines „unteren” MOSFET und die Sourceelektrode eines „oberen” MOSFET miteinander verbunden sind.
  • 3 zeigt eine schematische Ansicht einer bekannten MOSFET-Schaltung 10, die für Abwärtsregulatoren nützlich ist. Die Schaltung 10 beinhaltet einen ersten MOSFET 12 und einen zweiten MOSFET 14, die in Reihe geschaltet sind. Genauer ist die Sourceelektrode S des ersten MOSFET 12 mit der Drainelektrode D des zweiten MOSFET 14 gekoppelt, wobei ein als die „Phase” bekannter Knoten ausgebildet wird.
  • 4 zeigt eine mögliche physikalische Verbindung der MOSFETs 12 und 14 gemäß dem Stand der Technik. Da die vertikalen MOSFETs 12 und 14 ihre Drainbereiche auf der Rückseite des Siliziumkörpers aufweisen, können diese beiden MOSFETs nicht in Kontakt mit derselben leitenden Oberfläche oder „Platte” stehen, da dies ihre Drainbereiche kurzschließen würde. Dies erfordert die Anbringung der Drainbereiche auf zwei getrennten Platten P1 bzw. P2, die voneinander elektrisch isoliert sind.
  • Multidrahtverbindungen 20 koppeln den Sourcebereich S des MOSFET 12 mit dem Drainbereich D des MOSFET 14. Daher dient bei diesem Beispiel die Platte P2 als die Phase.
  • Das Einhäusen von Halbleitern wird zunehmend wichtig. Das Einhäusen kann zum Optimieren der Halbleiterleistungsfähigkeit auf vielerlei Weise einschließlich der Wärmeabfuhr, der Abschirmung und der Anschlussvereinfachung verwendet werden. Die US Patentschriften 6,624,522 , 6,930,397 sowie 7,285,866 von Standing et al. lehren beispielsweise für MOSFETs gut geeignete Gehäuse. Die in diesen Druckschriften offenbarten Vorrichtungen beinhalten eine Metalldose, die einen MOSFET aufnehmen kann. Der MOSFET ist derart ausgerichtet, dass seine Drainelektrode dem Boden der Dose zugewandt und mit diesem durch eine Schicht aus leitendem Epoxydharz, einem Lötmittel oder dergleichen elektrisch verbunden ist. Die Ecken des MOSFET sind von den Wänden der Dose beabstandet, und der Abstand zwischen den Kanten des MOSFET und den Wänden der Dose ist mit einer isolierenden Schicht gefüllt.
  • 5 zeigt ein dosenartiges Gehäuse für einen MOSFET nach dem Stand der Technik. Die Dose 16 umschließt einen Leistungs-MOSFET 18, wobei die Drainelektrode D mit der elektrisch leitenden Metalldose 16 elektrisch gekoppelt ist. Das Dosengehäuse, das allgemein vorteilhaft ist, ist zum Umschließen von Leistungs-MOSFET-Paaren, die nach 3 verschaltet sind, nicht gut geeignet. Dies liegt an dem vorstehend beschriebenen Problem eines Kurzschließens der Drainbereiche auf einer leitenden Platte, d. h. dem Boden der elektrisch leitenden Metalldose 16.
  • Diese und andere Nachteile aus dem Stand der Technik werden dem Fachmann nach Studium der nachfolgenden Beschreibung sowie der beiliegenden Zeichnung näher ersichtlich.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Bei einem beispielhaft angegebenen und nicht einschränkenden Ausführungsbeispiel beinhaltet ein vertikaler MOSFET einen Halbleiterkörper mit einer im Wesentlichen ebenen ersten Oberfläche, die einen Sourcebereich definiert, sowie einer im Wesentlichen ebenen zweiten Oberfläche, die einen Drainbereich definiert. Die erste Oberfläche und die zweite Oberfläche sind im Wesentlichen parallel und nicht koplanar. Ein benachbart zu der zweiten Oberfläche in dem Halbleiterkörper ausgebildeter Gatebereich ist mit einer innerhalb des Halbleiterkörpers zumindest teilweise zwischen der ersten Oberfläche und der zweiten Oberfläche ausgebildeten Durchkontaktierung gekoppelt.
  • Bei einem beispielhaft angegebenen und nicht beschränkenden Ausführungsbeispiel beinhaltet ein MOSFET-Leistungschip einen ersten vertikalen MOSFET und einen zweiten vertikalen MOSFET. Der erste vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche. Eine Gatestruktur ist in dem Halbleiterkörper nahe der zweiten Oberfläche ausgebildet, und eine Durchkontaktierung ist innerhalb des Halbleiterkörpers angeordnet, die im Wesentlichen senkrecht zu der ersten Oberfläche und der zweiten Oberfläche ist. Die Durchkontaktierung umfasst ein mit der ersten Oberfläche elektrisch gekoppeltes erstes Ende und ein mit der Gatestruktur elektrisch gekoppeltes zweites Ende.
  • Der zweite vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche sowie eine in dem Halbleiterkörper nahe der ersten Oberfläche ausgebildeten Gatestruktur. Die erste Oberfläche des ersten vertikalen MOSFETS und die zweite Oberfläche des zweiten vertikalen MOSFETS sind im Wesentlichen koplanar und ein elektrisch leitendes Material koppelt die erste Oberfläche des ersten vertikalen MOSFETS mit der zweiten Oberfläche des zweiten vertikalen MOSFETS.
  • Bei einem beispielhaft angegebenen und nicht beschränkenden Ausführungsbeispiel beinhaltet ein MOSFET-Leistungschip einen ersten vertikalen MOSFET und einen zweiten vertikalen MOSFET. Der erste vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche sowie eine in dem Halbleiterkörper nahe der zweiten Oberfläche ausgebildeten Gatestruktur. Eine Durchkontaktierung ist innerhalb des Halbleiterkörpers ausgebildet, und im Wesentlichen senkrecht zu der ersten Oberfläche und der zweiten Oberfläche. Die Durchkontaktierung umfasst ein mit der ersten Oberfläche elektrisch gekoppeltes erstes Ende und ein mit der Gatestruktur elektrisch gekoppeltes zweites Ende.
  • Der zweite vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche, einer einen Drainbereich definierenden zweiten Oberfläche und einer in dem Halbleiterkörper nahe der ersten Oberfläche ausgebildeten Gatestruktur. Die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET sind im Wesentlichen koplanar, und eine elektrisch leitende Dose umgibt im Wesentlichen die MOSFETs und schließt die erste Oberfläche des ersten vertikalen MOSFET mit der zweiten Oberfläche des zweiten vertikalen MOSFET kurz.
  • Bei einem beispielhaft angegebenen und nicht beschränkenden Ausführungsbeispiel beinhaltet eine Leistungsschaltvorrichtung einen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche sowie einer dazwischen ausgebildeten vertikalen Halbleiterstruktur. Ein Steuerknoten für die vertikale Halbleiterstruktur würde bei traditionellen Entwürfen normalerweise mit der ersten Oberfläche assoziiert, aber anstatt dessen verbindet eine sich innerhalb des Halbleiterkörpers zwischen der ersten Oberfläche und der zweiten Oberfläche erstreckende Durchkontaktierung den Steuerknoten mit der zweiten Oberfläche.
  • Unter Verwendung einer den Körper durchdringenden Durchkontaktierung kann der Gatebereich von der Rückseite verlagert werden, was ein „Wenden” des Rohchips relativ zum konventionellen MOSFET zum Kurzschließen des Sourcebereichs des Rohchips mit dem Drainbereich des konventionellen MOSFETS ermöglicht. Dies vereinfacht das Gehäuse und erlaubt eine bessere Verbindung zwischen den Rohchips und daher eine insgesamt bessere Leistungsfähigkeit.
  • Diese und andere Ausführungsbeispiele und Vorteile sowie weitere dabei offenbarte Merkmale werden dem Fachmann anhand der nachfolgenden Beschreibung unter Bezugnahme auf die beiliegende Zeichnung näher ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Nachstehend sind mehrere beispielhaft angegebene Ausführungsbeispiele unter Bezugnahme auf die beiliegende Zeichnung beschrieben, wobei gleiche Bestandteile mit denselben Bezugszeichen bezeichnet sind. Die beispielhaft angegebenen Ausführungsbeispiele sind illustrierend und nicht einschränkend gedacht. Die Zeichnung beinhaltet die folgenden Figuren:
  • 1 zeigt eine Schnittansicht von einem Beispiel für eine vertikale MOSFET-Zelle nach dem Stand der Technik;
  • 2 zeigt eine vereinfachte Darstellung eines vertikalen MOSFET nach dem Stand der Technik;
  • 3 zeigt ein schematisches Diagramm von einem miteinander gekoppelten Paar vertikaler MOSFETs nach dem Stand der Technik;
  • 4 zeigt eine Darstellung der physikalischen Verschaltung der MOSFETs nach 3;
  • 5 zeigt eine Darstellung eines dosenartigen Gehäuses für einen vertikalen MOSFET nach dem Stand der Technik;
  • 6 zeigt eine vereinfachte Darstellung eines vertikalen MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich;
  • 7 zeigt eine vergrößerte Ansicht des durch die unterbrochene Linie 7 umkreisten Abschnitts aus 6;
  • 8 zeigt eine Darstellung von einem Beispiel für eine physikalische Verbindung von einem bekannten vertikalen MOSFET mit einem MOSFET nach 6; und
  • 9 zeigt eine Teilschnittansicht von einem Beispiel für eine physikalische Verbindung von einem bekannten vertikalen MOSFET mit einem MOSFET nach 6 innerhalb eines dosenartigen Gehäuses.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEISPIELHAFT ANGEGEBENEN AUSFÜHRUNGSBEISPIELE
  • Die 1 bis 5 sind vorstehend bezüglich des Standes der Technik beschrieben. Die 6 bis 9 zeigen mehrere beispielhaft angegebene und nicht beschränkend gedachte Ausführungsbeispiele.
  • Nach 6 weist ein vertikaler MOSFET 22 nach einem Ausführungsbeispiel einen Körper B mit einem Halbleitermaterial wie etwa Silizium oder Galliumarsenid auf. Der Körper B ist oftmals ein als „Rohchip” (engl.: „die”) bekanntes Stück eines Halbleiterwafers. Mehrere Rohchips werden fachterminologisch als „dice” in Bezug genommen. Der Körper B kann im Wesentlichen monokristallin oder aus mehreren Schichten ausgebildet sein.
  • Wie bei dem Stand der Technik ist der vertikale MOSFET 22 aus vielen MOSFET-Zellen ausgebildet, wobei die Drainelektroden, Sourceelektroden und Gateelektroden zur Ausbildung des Drainbereichs D, des Sourcebereichs S und des Gatebereichs G des vertikalen MOSFET 22 miteinander gekoppelt sind. Es gibt viele Entwürfe für vertikale MOSFET und MOSFET-Zellen, wie dem Fachmann gut bekannt ist. Vergleiche beispielsweise ohne Einschränkung B. E. Taylor: „POWER MOSFET DESIGN", John Wiley & Sons, Inc., 1993.
  • Der vertikale MOSFET 22 ist mit einer Durchkontaktierungsstruktur V innerhalb des Körpers B versehen, und ist bei dem vorliegenden Beispiel als sich zwischen einer mit dem Sourcebereich S assoziierten ersten Oberfläche 24 und einer Gatestruktur G erstreckend gezeigt. Eine zweite Oberfläche 26 ist mit einem Drainbereich D assoziiert. Die Gatestruktur G ist aufgrund der leitenden Durchkontaktierungsstruktur V (im Gegensatz zum Stand der Technik) näherliegend zu dem Drainbereich D als zu dem Sourcebereich S ausgebildet.
  • Unter zusätzlicher Bezugnahme auf 7, die eine vergrößerte Ansicht des durch die unterbrochene Linie 7 umkreisten Abschnitts aus 6 zeigt, umfasst der Gatebereich G ein leitendes Material 28, das bezüglich des Körpers B durch eine isolierende Schicht 30 elektrisch isoliert ist. Das leitende Material 28 kann Polysilizium oder ein anderes leitendes Material wie etwa ein Metall, beispielsweise Aluminium, sein. Die isolierende Schicht 30 kann aus mehreren prozesskompatiblen Arten wie etwa Siliziumoxid oder Siliziumnitrid ausgebildet sein. Die Bezeichnungen „Gatebereich” und „Gatestruktur” sind vorliegend hin und wieder einigermaßen synonym verwendet, obwohl der Begriff „Gatebereich” sich gelegentlich primär auf den leitenden Abschnitt des Gatebereichs bezieht, während der Begriff „Gatestruktur” sich üblicherweise sowohl auf den leitenden Abschnitt als auch auf den isolierenden Abschnitt bezieht.
  • Die Durchkontaktierungsstruktur V beinhaltet ein leitendes Material 32, das typischerweise ein Metall wie etwa Wolfram, Aluminium, Kupfer usw. ist. Die Durchkontaktierungsstruktur V beinhaltet ferner eine isolierende Schicht 34, die das leitende Material 32 vor dem Körper B elektrisch isoliert. Die Begriffe „Durchkontaktierung” und „Durchkontaktierungsstruktur” sind hin und wieder einigermaßen synonym verwendet, obwohl der Begriff „Durchkontaktierung” sich gelegentlich hauptsächlich auf den leitenden Abschnitt der Durchkontaktierung bezieht, während der Begriff „Durchkontaktierungsstruktur” sich üblicherweise sowohl auf den leitenden Abschnitt als auch auf den isolierenden Abschnitt der Durchkontaktierung bezieht.
  • Die Ausbildung von Durchkontakten in Halbleiterwafern ist dem Fachmann gut bekannt. Vergleiche beispielsweise Robert Döring (Herausgeber) und Yoshio Nishi (Herausgeber): „Handbook of Semiconductor Manufacturing Technology, Second Edition", CRC, 2007. Durchgehende Löcher können in den Wafern durch eine Vielzahl von dem Fachmann gut bekannten Verfahren einschließlich eines anisotropen Plasmaätzvorgangs, eines Laserbohrvorgangs usw. erzeugt werden.
  • Die Darstellung nach 7 ist lediglich beispielhaft und nicht beschränkend angegeben. Das leitende Material 32 der Durchkontaktierung V ist an das leitende Material 28 des Gatebereichs G an der Grenzfläche 36 angrenzend gezeigt. Die leitenden Materialien können jedoch durch Zwischenmaterialien miteinander gekoppelt werden, miteinander verschmolzen werden, als kontinuierliches Material ausgebildet werden, usw. Gleichermaßen sind das isolierende Material 30 des Gatebereichs G und das isolierende Material 34 der Durchkontaktierung V an einer Grenzfläche 35 angrenzend gezeigt. Diese isolierenden Materialen können jedoch gleichermaßen durch andere isolierende Materialen miteinander gekoppelt sein, miteinander verschmolzen sein, als kontinuierliches Material ausgebildet sein, usw.
  • 8 zeigt ein beispielhaft und nicht beschränkend angegebenes Ausführungsbeispiel eines MOSFET-Leistungschips 38. Der Leistungschip 38 beinhaltet einen bekannten vertikalen MOSFET-Rohchip 9 sowie einen vorstehend beschriebenen vertikalen MOSFET-Rohchip 22. Der Sourcebereich des MOSFET 22 und der Drainbereich des MOSFET 9 sind durch eine leitende (typischerweise metallische und beispielsweise aus Aluminium ausgebildete) Platte P zur Ausbildung der Phase des MOSFET-Paars kurzgeschlossen. Der Gatebereich G und der Drainbereich D des MOSFET 22 sind mit leitenden Leitern 40 bzw. 42 gekoppelt, und der Gatebereich G und der Sourcebereich S des MOSFET 9 sind mit leitenden Leitern 44 bzw. 46 gekoppelt. Der MOSFET-Leistungschip 38 ist oftmals innerhalb eines Gehäuses umschlossen, wie es durch die unterbrochene Linie 48 angedeutet ist.
  • 8 stellt, wie gesagt, nur ein Ausführungsbeispiel dar. Der MOSFET-Leistungschip 38 kann beispielsweise eine andere Schaltung innerhalb des Gehäuses 48 beinhalten, die mit den MOSFETs 9 und/oder 22 verschaltet ist oder nicht. Bei dem vorliegenden Beispiel sind die Leiter 40 bis 46 als externe Kontakte gezeigt, die sich aus dem Gehäuse 48 erstrecken. Alternativ können einige oder alle der Leitungen innerhalb des Gehäuses 48 intern verschaltet sein. Vorteilhafterweise kann die Platte P zur Verschaltung der beiden MOSFETs in Reihe verwendet werden, um die Phase an der Platte P zu erzeugen, ohne Verbindungsdrähte zu benötigen.
  • 9 zeigt ein beispielhaft und nicht beschränkend angegebenes Ausführungsbeispiel eines MOSFET-Leistungschips 50. Der Leistungschip 38 beinhaltet einen bekannten vertikalen MOSFET-Rohchip 9 sowie einen vorstehend beschriebenen vertikalen MOSFET-Rohchip 22, obwohl sie bezüglich des Ausführungsbeispiels nach 8 gewendet sind. Der Sourcebereich des MOSFETS 22 und der Drainbereich des MOSFETS 9 sind durch eine leitende (typischerweise metallische) Platte P kurzgeschlossen, die ein Teil eines Metalldosengehäuses 52 ist.
  • 9 zeigt, wie gesagt, nur ein Ausführungsbeispiel. Der MOSFET-Leistungschip 50 kann beispielsweise eine andere Schaltung innerhalb des Dosengehäuses 52 beinhalten, die mit den MOSFETs 9 und/oder 22 verschaltet sein kann oder nicht. Vorteilhafterweise kann die Platte P des Dosengehäuses 52 zur Verschaltung der beiden MOSFETs in Reihe verwendet werden, um die Phase zu erzeugen, ohne Verbindungsdrähte zu erfordern.
  • In den US-Patentschriften 6,624,522 , 6,930,397 sowie 7,285,866 sind Metalldosen als Gehäuse für einen MOSFET gelehrt. Ein Dosengehäuse 52 kann beispielsweise aus einer silberplattierten Kupferlegierung ausgebildet sein. Es weist typischerweise Innendimensionen auf, die größer als die der MOSFETs 9 und 22 sind. Der Drainbereich D des MOSFET 9 kann mit dem Boden der Dose 52 durch eine Schicht aus mit Silber beladenem leitenden Epoxydharz 54 verbunden sein. In ähnlicher Weise kann der Sourcebereich S des MOSFET 22 mit dem Boden der Dose 52 durch die Schicht aus mit Silber beladenem leitenden Epoxydharz 54 als nicht beschränkendes Beispiel verbunden sein. Ein Ring aus geringer Verspannung und hoher Anhaftung verursachendem Epoxydharz 56 kann um die Kanten der MOSFETs 9 und 22 sowie dazwischen angeordnet sein, um das Gehäuse 52 zu versiegeln und ihm eine zusätzliche strukturelle Festigkeit zu verleihen. Der Gatebereich G und der Drainbereich D des MOSFET 22 und der Gatebereich G und der Sourcebereich S des MOSFET 9 können an dem offenen Ende 58 des Dosengehäuses 52 freigelegt sein. Die Paarbildung eines bekannten MOSFET und eines MOSFET mit der den Körper durchdringenden Durchkontaktierung für seinen Gatebereich erlaubt daher ein in Reihe geschaltetes Paar von MOSFETs, die innerhalb eines hochleistungsfähigen Dosengehäuses umschlossen sind.
  • Während die vorstehend beschriebenen beispielhaften Ausführungsbeispiele auf MOSFET-Strukturen basieren, ist dem Fachmann ersichtlich, dass andere vertikale Vorrichtungen ebenfalls bei beispielhaften Ausführungsbeispielen verwendet werden können. Bei bestimmten Ausführungsbeispielen können beispielsweise vertikale Vorrichtungen wie etwa IGBT MOSFET, Vertikale DMOS, Vertikale JFET GTO (gate turnoff thyristor) und MCT (MOS controlled thyristors) zur Ausbildung einer vertikalen Halbleiterschaltvorrichtung verwendet werden. Derartige Ausführungsbeispiele können einen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche sowie einer dazwischen ausgebildeten vertikalen Halbleiterstruktur beinhalten, wobei eine Steuergateelektrode für die vertikale Halbleiterstruktur normalerweise mit der ersten Oberfläche assoziiert wäre, und eine sich innerhalb des Halbleiterkörpers zwischen der ersten Oberfläche und der zweiten Oberfläche erstreckende Durchkontaktierung zum Assoziieren der Steuergateelektrode mit der zweiten Oberfläche bereitgestellt ist.
  • Obwohl vorstehend verschiedene Ausführungsbeispiele unter Verwendung spezifischer Begriffe und Vorrichtungen beschrieben sind, ist diese Beschreibung nur zu illustrativen Zwecken gedacht. Die Wörter sind lediglich umschreibend und nicht beschränkend gedacht. Es versteht sich, dass Änderungen und Abwandlungen durch den Fachmann erfolgen können, ohne von dem Erfindungsbereich gemäß der beigefügten Patentansprüche abzuweichen. Zudem versteht es sich, dass Merkmale von verschiedenen anderen Ausführungsbeispielen teilweise oder vollständig ausgetauscht werden können. Es versteht sich daher, dass die Patentansprüche nicht einschränkend auszulegen sind.
  • Zusammenfassung
  • Ein MOSFET-Leistungschip beinhaltet erste und zweite vertikale MOSFET. Der erste vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche sowie einer in dem Halbleiterkörper nahe der zweiten Oberfläche ausgebildeten Gatestruktur. Eine Durchkontaktierung ist im Wesentlichen senkrecht zu beiden Oberflächen und mit der ersten Oberfläche und der Gatestruktur elektrisch gekoppelt. Der zweite vertikale MOSFET beinhaltet einen Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche, einer einen Drainbereich definierenden zweiten Oberfläche sowie einer in dem Halbleiterkörper nahe der ersten Oberfläche ausgebildeten Gatestruktur. Die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET sind im Wesentlichen koplanar, und eine elektrisch leitende Dose umgibt im Wesentlichen die MOSFET und schließt die erste Oberfläche des ersten vertikalen MOSFET mit der zweiten Oberfläche des zweiten vertikalen MOSFET kurz.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6624522 [0012, 0045]
    • US 6930397 [0012, 0045]
    • US 7285866 [0012, 0045]
  • Zitierte Nicht-Patentliteratur
    • B. E. Taylor: „POWER MOSFET DESIGN”, John Wiley & Sons, Inc., 1993 [0035]
    • Robert Döring (Herausgeber) und Yoshio Nishi (Herausgeber): „Handbook of Semiconductor Manufacturing Technology, Second Edition”, CRC, 2007 [0039]

Claims (22)

  1. Vertikaler MOSFET, mit: einem Halbleiterkörper mit einer einen Sourcebereich definierenden und im Wesentlichen ebenen ersten Oberfläche und einer einen Drainbereich definierenden und im Wesentlichen ebenen zweiten Oberfläche, wobei die erste Oberfläche und die zweite Oberfläche im Wesentlichen parallel und nicht koplanar sind; einem Gatebereich, der in dem Halbleiterkörper nahe bei der zweiten Oberfläche ausgebildet ist; und einer Durchkontaktierung, die innerhalb des Halbleiterkörpers zumindest teilweise zwischen der ersten Oberfläche und der zweiten Oberfläche und gekoppelt mit dem Gatebereich ausgebildet ist.
  2. Vertikaler MOSFET nach Anspruch 1, wobei der Körper Silizium umfasst.
  3. Vertikaler MOSFET nach Anspruch 2, wobei das Silizium zumindest einen Abschnitt eines Siliziumwafers umfasst.
  4. Vertikaler MOSFET nach Anspruch 1, wobei der vertikale MOSFET eine Vielzahl von MOSFET-Zellen umfasst, deren Sourcebereiche, Drainbereiche und Gatebereiche jeweils mit den Sourcebereichen, Drainbereichen und Gatebereichen des vertikalen MOSFETS elektrisch verbunden sind.
  5. Vertikaler MOSFET nach Anspruch 1, wobei der Gatebereich ein leitendes Material umfasst.
  6. Vertikaler MOSFET nach Anspruch 5, wobei der Gatebereich ferner eine isolierende Schicht umfasst, die das leitende Material des Gatebereichs vor dem Körper elektrisch isoliert.
  7. Vertikaler MOSFET nach Anspruch 6, wobei die Durchkontaktierung ein leitendes Material umfasst, das mit dem leitenden Material des Gatebereichs elektrisch verbunden ist.
  8. Vertikaler MOSFET nach Anspruch 7, wobei die Durchverbindung ferner eine isolierende Schicht umfasst, die das leitende Material der Durchkontaktierung vor dem Körper elektrisch isoliert.
  9. MOSFET-Leistungschip, mit: einem ersten vertikalen MOSFET mit einem Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche, einer in dem Halbleiterkörper nahe bei der zweiten Oberfläche ausgebildeten Gatestruktur und einer innerhalb des Halbleiterkörpers angeordneten Durchkontaktierung, die im Wesentlichen senkrecht zu der ersten Oberfläche und der zweiten Oberfläche angeordnet ist, wobei die Durchkontaktierung ein mit der ersten Oberfläche elektrisch gekoppeltes erstes Ende und ein mit der Gatestruktur elektrisch gekoppeltes zweites Ende aufweist; einem zweiten vertikalen MOSFET mit einem Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche sowie einer in dem Halbleiterkörper nahe bei der ersten Oberfläche ausgebildeten Gatestruktur, wobei die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET im Wesentlichen koplanar angeordnet sind; und einem elektrisch leitenden Material, welche die erste Oberfläche des ersten vertikalen MOSFET mit der zweiten Oberfläche des zweiten vertikalen MOSFET koppelt.
  10. MOSFET-Leistungschip nach Anspruch 9, wobei die Körper des ersten vertikalen MOSFETS und des zweiten vertikalen MOSFETS Silizium umfassen.
  11. MOSFET-Leistungschip nach Anspruch 9, ferner mit einer den Drainbereich des ersten vertikalen MOSFET mit dem Drainbereich des zweiten vertikalen MOSFET koppelnden elektrisch leitenden Platte.
  12. MOSFET-Leistungschip nach Anspruch 9, ferner mit Leitungen, die mit dem Gatebereich und dem Drainbereich des ersten vertikalen MOSFET gekoppelt sind, sowie mit Leitungen, die mit dem Gatebereich und dem Sourcebereich des zweiten vertikalen MOSFET gekoppelt sind.
  13. MOSFET-Leistungschip nach Anspruch 10, wobei der erste vertikale MOSFET und der zweite vertikale MOSFET innerhalb eines Gehäuses angeordnet sind.
  14. MOSFET-Leistungschip nach Anspruch 11, wobei das Gehäuse zumindest Plastik, Keramik oder Metall beinhaltet.
  15. MOSFET-Leistungschip, mit: einem ersten vertikalen MOSFET mit einem Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche, einer in dem Halbleiterkörper nahe bei der zweiten Oberfläche ausgebildeten Gatestruktur, sowie einer innerhalb des Halbleiterkörpers angeordneten Durchkontaktierung, die im Wesentlichen senkrecht zu der ersten Oberfläche und der zweiten Oberfläche angeordnet ist, wobei die Durchkontaktierung ein mit der ersten Oberfläche elektrisch gekoppeltes erstes Ende und ein mit der Gatestruktur elektrisch gekoppeltes zweites Ende aufweist; einem zweiten vertikalen MOSFET mit einem Halbleiterkörper mit einer einen Sourcebereich definierenden ersten Oberfläche und einer einen Drainbereich definierenden zweiten Oberfläche sowie einer in dem Halbleiterkörper nahe bei der ersten Oberfläche ausgebildeten Gatestruktur, wobei die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET im Wesentlichen koplanar angeordnet sind; und einer elektrisch leitfähigen Dose, die den ersten vertikalen MOSFET und den zweiten vertikalen MOSFET im Wesentlichen umgibt, und die die erste Oberfläche des ersten vertikalen MOSFET bis zur zweiten Oberfläche des zweiten vertikalen MOSFET bedeckt.
  16. MOSFET-Leistungschip nach Anspruch 15, wobei der erste vertikale MOSFET und der zweite vertikale MOSFET innerhalb einer leitenden Dose angeordnet sind.
  17. MOSFET-Leistungschip nach Anspruch 16, wobei die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET mit der Dose elektrisch gekoppelt sind.
  18. MOSFET-Leistungschip nach Anspruch 17, wobei die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET mit der Dose durch ein leitfähiges Haftmittel elektrisch gekoppelt sind.
  19. MOSFET-Leistungschip nach Anspruch 17, wobei die erste Oberfläche des ersten vertikalen MOSFET und die zweite Oberfläche des zweiten vertikalen MOSFET mit der Dose durch ein Lötmittel elektrisch gekoppelt sind.
  20. MOSFET-Leistungschip nach Anspruch 19, wobei die Dose Metall aufweist.
  21. Leistungsschaltvorrichtung, mit: einem Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche sowie einer dazwischen ausgebildeten vertikalen Halbleiterstruktur, wobei ein Steuerknoten für die vertikale Halbleiterstruktur normalerweise mit der ersten Oberfläche assoziiert wäre; und einer Durchkontaktierung, die sich innerhalb des Halbleiterkörpers zwischen der ersten Oberfläche und der zweiten Oberfläche erstreckt, um den Steuerknoten mit der zweiten Oberfläche zu verbinden.
  22. Leistungsschaltvorrichtung nach Anspruch 21, wobei die vertikale Halbleiterstruktur aus der Gruppe MOSFET, IGBT MOSFET, Vertikaler DMOS, Vertikaler JFET GTO und MCT ausgewählt ist.
DE112009001714T 2008-07-15 2009-07-14 Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich Withdrawn DE112009001714T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/173,815 US7910992B2 (en) 2008-07-15 2008-07-15 Vertical MOSFET with through-body via for gate
US12/173,815 2008-07-15
PCT/US2009/004068 WO2010008527A1 (en) 2008-07-15 2009-07-14 Vertical mosfet with through-body via for gate

Publications (1)

Publication Number Publication Date
DE112009001714T5 true DE112009001714T5 (de) 2011-06-16

Family

ID=41529537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009001714T Withdrawn DE112009001714T5 (de) 2008-07-15 2009-07-14 Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich

Country Status (5)

Country Link
US (3) US7910992B2 (de)
CN (1) CN102099919B (de)
DE (1) DE112009001714T5 (de)
TW (1) TWI398002B (de)
WO (1) WO2010008527A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324829B2 (en) 2011-09-23 2016-04-26 Infineon Technologies Ag Method of forming a trench electrode device with wider and narrower regions
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090125022A1 (en) * 2007-11-12 2009-05-14 Voyage Medical, Inc. Tissue visualization and ablation systems
US7910992B2 (en) 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate
US8569135B2 (en) 2011-07-20 2013-10-29 International Business Machines Corporation Replacement gate electrode with planar work function material layers
EP2555241A1 (de) * 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US9111764B2 (en) 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
US9576887B2 (en) * 2012-10-18 2017-02-21 Infineon Technologies Americas Corp. Semiconductor package including conductive carrier coupled power switches
US9397212B2 (en) * 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US9806029B2 (en) 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
US9824976B1 (en) * 2016-08-16 2017-11-21 Infineon Technologies Americas Corp. Single-sided power device package
TWI784382B (zh) * 2020-01-13 2022-11-21 日商新唐科技日本股份有限公司 半導體裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4235662A (en) * 1978-06-28 1980-11-25 Sotec Corporation Layer of crystalline silicon having (111) orientation on (111) surface of lithium aluminum
US5087478A (en) * 1989-08-01 1992-02-11 Hughes Aircraft Company Deposition method and apparatus using plasma discharge
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
CN1315195C (zh) * 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6815781B2 (en) 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
US6930893B2 (en) * 2002-01-31 2005-08-16 Vlt, Inc. Factorized power architecture with point of load sine amplitude converters
ITMI20031178A1 (it) 2003-06-11 2004-12-12 Getters Spa Depositi multistrato getter non evaporabili ottenuti per
DE102004041622A1 (de) * 2003-08-29 2005-03-24 Fuji Electric Holdings Co. Ltd., Kawasaki Halbleiterbauteil
US7323745B2 (en) * 2004-01-26 2008-01-29 International Rectifier Corporation Top drain MOSFET
US6906380B1 (en) * 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
KR100734266B1 (ko) 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
US7285807B2 (en) 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
US20090096003A1 (en) * 2007-10-11 2009-04-16 International Business Machines Corporation Semiconductor cell structure including buried capacitor and method for fabrication thereof
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US7910992B2 (en) * 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7285866B2 (en) 2001-03-28 2007-10-23 International Rectifier Corporation Surface mounted package with die bottom spaced from support board

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. E. Taylor: "POWER MOSFET DESIGN", John Wiley & Sons, Inc., 1993
Robert Döring (Herausgeber) und Yoshio Nishi (Herausgeber): "Handbook of Semiconductor Manufacturing Technology, Second Edition", CRC, 2007

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324829B2 (en) 2011-09-23 2016-04-26 Infineon Technologies Ag Method of forming a trench electrode device with wider and narrower regions
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
DE102012216969B4 (de) 2011-09-23 2019-04-25 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements

Also Published As

Publication number Publication date
US20100013011A1 (en) 2010-01-21
CN102099919A (zh) 2011-06-15
TW201007948A (en) 2010-02-16
US7910992B2 (en) 2011-03-22
US20120292691A1 (en) 2012-11-22
US20110227153A1 (en) 2011-09-22
WO2010008527A1 (en) 2010-01-21
CN102099919B (zh) 2013-07-31
US8629499B2 (en) 2014-01-14
TWI398002B (zh) 2013-06-01
US8188541B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
DE112009001714T5 (de) Vertikaler MOSFET mit einer den Körper durchdringenden Durchkontaktierung für den Gatebereich
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
AT505582A2 (de) Leistungsvorrichtung mit verbessertem randabschluss
DE102011056937A1 (de) Die-Gehäuse
EP1095408A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflachenfeld
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102013204252A1 (de) Halbleiterbauelement
DE102015101086A1 (de) Leistungshalbleitermodulanordnung
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE112019005209T5 (de) Halbleiterbauelement
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE212019000118U1 (de) SiC-Halbleitervorrichtung
DE102011054646A1 (de) Ein IGBT-Modul und eine Schaltung
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20121203

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20121203

R082 Change of representative

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20121203

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20121203

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029740000

Ipc: H01L0029780000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee