TWI784382B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI784382B
TWI784382B TW109146542A TW109146542A TWI784382B TW I784382 B TWI784382 B TW I784382B TW 109146542 A TW109146542 A TW 109146542A TW 109146542 A TW109146542 A TW 109146542A TW I784382 B TWI784382 B TW I784382B
Authority
TW
Taiwan
Prior art keywords
aforementioned
light
bypass capacitor
emitting element
electrode
Prior art date
Application number
TW109146542A
Other languages
English (en)
Other versions
TW202141781A (zh
Inventor
山本興輝
秋吉伸一
谷奧雅俊
高田晴久
Original Assignee
日商新唐科技日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新唐科技日本股份有限公司 filed Critical 日商新唐科技日本股份有限公司
Publication of TW202141781A publication Critical patent/TW202141781A/zh
Application granted granted Critical
Publication of TWI784382B publication Critical patent/TWI784382B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4814—Constructional features, e.g. arrangements of optical elements of transmitters alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Led Devices (AREA)

Abstract

一種半導體裝置，為混合式之半導體裝置，由發光元件、包含開關元件之半導體積體電路元件及旁路電容器所構成，發光元件、半導體積體電路元件與旁路電容器形成功率迴路，發光元件及開關元件構成使各個主表面平行且相向而積層的積層體，旁路電容器讓其中一個電極與積層體的下方元件連接，另一個電極與積層體的上方元件連接，旁路電容器配置成：在平面視角下，在旁路電容器的內部中從一個電極朝向另一個電極的方向設為第1方向時，旁路電容器之與第1方向平行的邊和積層體之外緣的1邊平行，並且具有相向的部分。

Description

半導體裝置
發明領域
本揭示是有關於一種半導體裝置，特別是有關於一種對提升測距目的之光源模組的測距精度適合的半導體裝置。
發明背景
已知有一種測距用途的光源模組(參照專利文獻1等)，前述光源模組是由發光元件與控制對發光元件通電的開關元件所構成。
[先行技術文獻]
[專利文獻]
[專利文獻1]美國專利申請公開第2020/0185875號說明書
發明概要
使用由發光元件與控制對發光元件通電的開關元件所構成之光源模組的測距功能以及運用測距功能之空間掌握技術已開始被利用在多種目的。作為一種使用光源模組的測距技術即ToF(Time of Flight/飛時測距)方式為如下的方式：將來自以高周期進行脈衝通電的光源模組的射出光照射位於相隔一段距離的對象物，測定迄至反射回來的時間，以此來測量到對象物之間的距離。為了提升測距精度，而要求各個脈衝射出光的波形成為伴隨有陡峭上升之理想的矩形狀。然而，在光源模組不但要設置發光元件，還須要設置控制脈衝通電的開關元件，以及對該等元件供應電荷的旁路電容器，進而還須要將如此構成的複數個 元件之間電連接的金屬配線。已知有在導通路徑上會產生原本在設計上未料想到的寄生電感的情形，若寄生電感很大，就很難做出對脈衝射出光所要求之伴隨有陡峭上升之矩形狀的波形。
本揭示是有鑑於上述課題而所創建者，其目的在於為了將來自光源模組的脈衝射出光的波形做成伴隨有陡峭上升的矩形狀，而要減少光源模組的寄生電感。
本揭示之一態樣之半導體裝置是一種混合式的半導體裝置，其構成包含有：發光元件、包含開關元件之半導體積體電路元件及旁路電容器，前述開關元件與前述發光元件串聯連接，藉由從外部輸入的控制訊號來控制朝前述發光元件的通電，前述旁路電容器對前述發光元件與前述半導體積體電路元件供給電荷，前述發光元件、前述半導體積體電路元件及前述旁路電容器形成功率迴路，前述發光元件及前述開關元件構成使各自的主表面平行且相向而積層的積層體，前述積層體安裝在安裝基板，在構成前述積層體之元件當中將安裝在前述安裝基板的其中一個元件作為下方元件，將安裝在前述下方元件的另一個元件作為上方元件時，前述旁路電容器讓其中一個電極與前述下方元件連接，另一個電極與前述上方元件連接，前述旁路電容路配置成：在前述半導體裝置的平面視角下，在前述旁路電容器的內部中從前述一個電極朝向前述另一個電極的方向設為第1方向時，前述旁路電容器之與前述第1方向平行的邊與前述積層體之外緣的1邊平行，並且具有相向的部分。
依據本揭示的一態樣之半導體裝置，能提供一種光源模組，其比習知的方式更能減少寄生電感，且將來自發光元件的脈衝射出光的波形近似於伴隨有陡峭上升的矩形狀。
1:半導體裝置(光源模組)
2:積層體
3:旁路電容器
31:旁路電容器之另一個電極(負極、或者電源接地)
32:旁路電容器之一個電極(正極)
100:發光元件 發光素子
101:發光元件之一主表面
102:發光元件之另一主表面
111:發光元件之量子井結構
200:開關元件
201:開關元件之一主表面
202:開關元件之另一主表面
210:汲極區(半導體基板)
211:低濃度雜質區(低濃度雜質層)
212:源極電極及保護層
213:汲極引出區
214:井層
215:源極區
216:閘極電極
217:絕緣膜
218:高濃度雜質區
210:半導體基板(汲極區)
220:汲極電極
250:源極電極墊
255:有效區
260:閘極電極墊
265:控制區
270:汲極電極墊
275:汲極引出區
280:非功能區
300:接著構件
310:旁路電容器之邊的其他部分
320:旁路電容器之邊的一部分
400:焊料接合材
500:導線
501:焊接點
600:安裝基板(PCB或者副載置基板)
610,611,612:閘極配線(VGS配線，金屬配線)
620:汲極配線(金屬配線)
630、631、632:GND配線(金屬配線)
640、641:Vin配線(金屬配線)
650:凹部
660:凹部的側壁
670:填充貫孔
700:驅動器IC(半導體積體電路元件)
710:閘極驅動器電路
L:長度
W,W1,W2:寬度
x,y,z:方向
Δx,Δy1,Δy1:距離
圖1A是說明ToF方式的機制的示意圖。
圖1B是說明ToF方式的機制的示意圖。
圖2A是顯示實施形態1之半導體裝置的構造之一例的剖面圖。
圖2B是顯示實施形態1之積層體的構造之一例的俯視圖。
圖2C是顯示實施形態1之開關元件的構造之一例的剖面圖。
圖3是顯示比較例1之半導體裝置的構成之一例的俯視圖。
圖4是顯示本發明及比較例1之脈衝射出光的波形的圖。
圖5是立體圖像，顯示在實施形態1之開關元件設置的突起構造的一例。
圖6是顯示實施形態2之半導體裝置的構造之一例的剖面圖。
圖7是顯示實施形態3之半導體裝置的構造之一例的剖面圖。
圖8A是顯示實施形態4之開關元件的構成之一例的俯視圖。
圖8B是顯示實施形態4之開關元件的構成之一例的俯視圖。
圖8C是顯示實施形態4之開關元件的構成之一例的俯視圖。
圖9A是顯示實施形態5之半導體裝置的等效電路的一例的圖。
圖9B是顯示實施形態5之半導體積體電路元件的構造之一例的俯視圖。
圖9C是顯示實施形態5之半導體積體電路元件的構造之一例的剖面圖。
圖10A是顯示為實施形態6之半導體裝置，且為在設置積層體及旁路電容器之前的安裝基板的構造的一例的俯視圖。
圖10B是顯示實施形態6之半導體裝置的構造之一例的俯視圖。
圖10C是顯示實施形態6之半導體裝置的構造之一例的剖面圖。
圖10D是顯示實施形態6之半導體裝置的構造之比較例的剖面圖。
圖10E是顯示實施形態6之半導體裝置的構造之比較例的剖面圖。
圖11A是顯示實施形態6之半導體裝置的構造之一例的俯視圖。
圖11B是顯示實施形態6之半導體裝置的構造之一例的俯視圖。
圖11C是顯示實施形態6之半導體裝置的構造之一例的俯視圖。
圖12是顯示銅箔配線的長度與寄生電感的大小之關係的線圖。
圖13是顯示銅箔配線之寄生電感成為0.35nH的長度與寬度的關係的線圖。
圖14A是顯示實施形態7之半導體裝置的構造之一例的剖面圖。
圖14B是顯示實施形態7之半導體裝置的構造之一例的剖面圖。
圖15A是顯示為實施形態8之半導體裝置，且為在設置積層體及旁路電容器之前的安裝基板的構造的一例的俯視圖。
圖15B是顯示實施形態8之半導體裝置的構造之一例的俯視圖。
圖15C是顯示實施形態8之半導體裝置的構造之一例的俯視圖。
圖16是顯示實施形態9之半導體裝置的構造之一例的剖面圖及俯視圖。
圖17是顯示實施形態10之半導體裝置的構造之一例的剖面圖。
(迄至獲得本揭示之一態樣的經過)
於被利用在測距目的之光源模組成為所需的最少構成要素為發光元件、控制朝發光元件之通電的開關元件、及對該等元件供應電能的電源裝置這3者。已知電源裝置對於高頻率等之奈秒等級的脈衝高速響應，一般來說會以從電源裝置到元件之間的長配線等為原因而使響應性不足的情形，因而習知技術上已廣泛使用了如下技術，即，在高速動作的元件旁邊配置頻率特性佳的旁路電 容器，讓它作為過渡性的電荷供給源，以此來確保高速響應性。也就是說，在光源模組成為所需的最少構成要素是具有發光元件、開關元件及旁路電容器等3種功能的元件。依照用途或者條件、功能的需要，也可以附加上述3種以外的元件。特別是開關元件也大多是以所謂驅動該元件的閘極驅動器電路或者內建有保護功能等的驅動器IC(半導體積體電路元件)的形態來安裝在光源模組，然而欠缺至少具備上述3種功能的元件的光源模組就不成立。本發明之液狀吸濕劑(本發明吸濕劑)特徵在於，發光元件、開關元件、及旁路電容器串聯連接來形成電路，整體上把該電路稱為光源模組。各個元件是設置在PCB(Printed Circuit Board=印刷電路基板)或是副載置基板，而每個元件是使用主要以銅箔形成的金屬配線來連接。雖然寄生電感在每個元件的內部也會產生，但金屬配線(後文中有時也只稱為配線)中也會產生。配線愈長，寄生電感愈大，因此需要想辦法將配線縮短。
可是在ToF方式的測距技術上，是以如下內容為原理：把光照射在相隔一段距離的對象物，測量迄至反射回來的時間，以此來測量迄至對象物之間的距離。在圖1A示意地顯示ToF方式的概要。距離[m]是以光速[m/s]×ttof[s]/2來算出。要讓測距精度提升時，需要對發光元件以高周期進行脈衝通電，控制各個的脈衝射出光的波形，使其成為伴隨陡峭的上升的矩形狀。然而，寄生電感的影響成為阻礙實現矩形狀的理想波形的主因，因此如圖1B所示，在時間量測上會產生誤差，而使距離精度的提升變得困難。
在此，發明人檢討了具備發光元件、開關元件、旁路電容器等3種功能的元件的結構或者組合的構成及配置，而發現到減少寄生電感時所需的必要條件。結果，發明人想到了下述半導體裝置(光源模組)。
本揭示之一態樣之半導體裝置為一種混合式的半導體裝置，其構成包含有：發光元件；半導體積體電路元件，與前述發光元件串聯連接，包含藉 由從外部輸入的控制訊號來控制朝前述發光元件之通電的開關元件；及旁路電容器，對前述發光元件與前述半導體積體電路元件供給電荷，前述發光元件、前述開關元件及前述旁路電容器形成功率迴路，前述發光元件及前述開關元件構成使各自的主表面平行且相向而積層的積層體，前述積層體安裝在安裝基板，在構成前述積層體之元件之中將安裝在前述安裝基板的一個元件作為下方元件，將安裝在前述下方元件的另一個元件作為上方元件時，前述旁路電容器其中一個電極與前述下方元件連接，另一個電極與前述上方元件連接，前述旁路電容路配置成：在前述半導體裝置的平面視角下，在前述旁路電容器的內部中從前述一個電極朝向前述另一個電極的方向設為第1方向時，前述旁路電容器之與前述第1方向平行的邊與前述積層體之外緣的1邊平行，並且具有相向的部分。
由於上述半導體裝置具備為了光源模組要求之減少寄生電感而成為必要的要素，因此可以更近似於矩形狀的波形來得到脈衝射出光，可大幅地提高測距精度。
又，亦可為一種混合式的半導體裝置，其構成為包含有：發光元件；分離式開關元件，與前述發光元件串聯連接，具有：藉從外部輸入的控制訊號來控制朝前述發光元件之通電的開關功能，前述發光元件及前述開關元件構成各自的主表面平行且相向而積層的積層體。
上述半導體裝置可以減少因發光元件與開關元件的連接而所產生的寄生電感，因此可以近似於光源模組所要求的矩形狀的波形，來得到脈衝射出光，可提高測距精度。
以下，一邊參考圖式，一邊說明本揭示一態樣之半導體裝置的具體例。在此所示的實施形態任一者都是顯示本揭示的一個具體例。因此，在以下的實施形態所示的數值、形狀、構成要素、構成要素的配置及連接形態只是一個例子，不是限定本揭示的旨趣。又，各圖是示意圖，未必嚴格地圖示。在各圖中， 實質上對於相同的構成附上相同的符號，且省略或者簡化重複的說明。
(實施形態1)
以下就實施形態1之半導體裝置(光源模組)的構成及構造來說明。將實施形態1之半導體裝置1的剖面示意地顯示在圖2A。
本實施形態1中的發光元件100為主要由GaAs等的化合物半導體所構成的面射型雷射(VCSEL=Vertical Cavity Surface Emitting Laser，垂直共振腔面射型雷射)。VCSEL具備量子井結構111及腔體結構，將一主表面101或者背向於一主表面101之另一主表面102設為射出面，射出既定波長的光。在本實施形態1中，使發光元件100積層在開關元件200而設置，且使另一主表面102作為射出面，使其朝外部即上方露出。即，發光元件100的一主表面101和開關元件200的另一主表面202平行且相向，而與開關元件200直接或者間接接觸來進行串聯連接。
本實施形態1中的開關元件200是接觸於PCB或者副載置基板600(以下有時共通地稱為安裝基板)而安裝。安裝是在開關元件200的電極墊部分設置焊料接合材400來進行。開關元件200具有控制朝發光元件100之通電的功能。即，控制來自發光元件100之光的射出。
在本實施形態1中，開關元件200為形成有MOS(Metal Oxide Semiconductor(金屬氧化物半導體))場效電晶體(Field Effect Transistor)且可面朝下安裝的晶片尺寸封裝(Chip Size Package：CSP)型的分離式半導體元件。分離(discrete)意指為了單一目的而具備單一功能的半導體元件。MOSFET，一般來說除了MOSFET結構以外，在同一個晶片內例如為了保護閘極端子的ESD(Electro-Static Discharge(靜電放電))保護等，也形成了齊納二極體等之其他功能的元件，這些終究只是使用在為了實現作為MOSFET的穩定的功能，把這些包括在內而定義為分離式MOSFET。另一方面，為了複數個目的(例如除了MOSFET的功能 以外，為了閘極驅動電路或者過熱保護功能、過電流保護功能等)，而具有複數個功能及元件的半導體元件則定義為積體電路元件。
開關元件200主要是以Si等之單晶半導體或是GaN等之化合物半導體所構成。進而，在本實施形態1中，作為開關元件200之MOSFET為通道是垂直方向的垂直溝槽式MOSFET，在圖2C示意地顯示該結構。開關元件200的一主表面201側具有源極區215與源極電極(212的一部分)、及源極電極墊250，在相同的一主表面201具備閘極電極216及閘極電極墊260。進而，開關元件200之背向於一主表面201之另一主表面202側具備汲極區，汲極電極220是露出於另一主表面202側而設置。在圖2C所示的結構的MOSFET中，汲極區是由半導體基板210及低濃度雜質層211所構成，在後文中為方便起見，有時將半導體基板210稱作為汲極區210。
發光元件100是積層在開關元件200，且接觸於汲極電極220而安裝的構造。即，發光元件100是相對於安裝基板600，以開關元件200為中介而安裝的構造。控制從開關元件200的汲極區210流向源極區215的電流的部分是閘極，若接收來自外部的訊號，使開關元件200的閘極開啟時，在發光元件100也有電流流動，而射出光，若接收到來自外部的訊號，讓開關元件200的閘極關閉時，流經發光元件100的電流也會停止，而光的射出也會停止。圖2B是積層有發光元件100及開關元件200的積層結構的俯視示意圖。以虛線顯示的正圓形是對於開關元件200之一主表面201所具備的電極墊的位置投影的部分。
在本實施形態1中，只對發光元件100及開關元件200的積層結構(以下稱為積層體)稱為光源模組1。光源模組1的電流的流動方式如下。在將開關元件200的閘極開啟的瞬間，來自未示於圖中的電源正極的電流通過配線(Vin配線640)及引線500而流向發光元件100之另一主表面102所具備的焊接點(wire bond)501，從發光元件100的另一主表面102側穿過發光元件100的內部，且沿大 致垂直方向地流向發光元件100的一主表面101側。此時，發光元件100持續通電之間，於量子井結構111發光，光經由腔體結構而被激發，而從射出面即另一主表面102持續射出。
發光元件100與開關元件200串聯連接，讓通過發光元件100的電流從開關元件200的汲極電極220經由汲極區210及通道，進而經過源極區215、源極電極(212的一部分)、源極電極墊250、焊料接合材400，而連到設於安裝基板600的配線(GND配線630)，通過配線而流回到電源負極(嚴密來說為電源接地)。這狀態在開關元件200的閘極呈開啟之間一直持續著。
在本實施形態1之半導體裝置(光源模組)1中，發光元件100的內部、發光元件100與開關元件200的連接部分、開關元件200的內部、開關元件200與安裝基板600的連接部、進而，連接電源與發光元件100的引線500、及安裝基板600所具備的配線會產生寄生電感。若存在有讓電流流動的導通路徑時，在那裡就會有寄生電感產生。在電路設計上以未意料到的形式且難以迴避而產生的電感，而稱為寄生電感。寄生電感帶給半導體裝置(光源模組)1的光的射出響應性的影響很大，作為光源模組，為了提高測距精度，減少寄生電感就變成是必要事項。
為了減少寄生電感，只要在半導體裝置(光源模組)1整體上縮短讓電流導通之實體性路徑即可。本實施形態1之半導體裝置(光源模組)1，其中的發光元件100與開關元件200形成積層體2，進而開關元件200為垂直溝槽式MOSFET，因此導通路徑可以形成從往發光元件100的射出面即另一主表面102側的進入(in)到往開關元件200的安裝基板600的出去(out)之略呈一直線狀且可說是最短的路徑來實施。因此在原理上，便成為發光元件100迄至開關元件200之間所具備的寄生電感最為減少的構成。
在圖3示意地顯示作為比較例1之從以往就有的水平配置結構。以 往如圖3所示，發光元件100及開關元件200不像本實施形態1地積層，而是分別先個別地安裝在安裝基板600上，再以配線連接(在圖3中未圖示配線)。即使是將發光元件100及開關元件200相近地設置，也需要藉由配線進行的連接，僅其長度的部分就產生寄生電感。又，一般來說發光元件100作為市售商品，作為安裝在副載置基板之封裝品而產品化的情形居多，若使用這些產品時，從發光元件100到封裝外形的配線會變得過長。對此，在本實施形態1中，由於發光元件100及開關元件200積層，因此連接距離為最短，進而，發光元件100及開關元件200的內部的導通路徑也是等同於各個元件的厚度，因此明白這是排除一切多餘的導通路徑的最短路徑。
在圖4中將本實施形態1(圖4的(a))與比較例1(圖4的(b))所示的配置中將開關元件200脈衝通電時來自發光元件100之光的射出波形重疊來顯示。針對圖4的(c)，容後敘述。在圖4中，縱軸為射出強度[W]，橫軸為時間[ns]。時間=0ns意指將開關元件200之閘極開啟(ON)的瞬間為基準。
在開啟了開關元件200的閘極的瞬間開始射出，若比較圖4(a)與圖4(b)時可知，即可明白圖4(a)中上升比圖4(b)更早的模樣。圖4(b)如上述地藉由發光元件100的封裝外形及開關元件200之間的長配線，配線的寄生電感約為2.0nH，很大，因此上升慢，又，波形在完全上升之前會移轉到關閉動作，因此尖峰高度也變低了。對此，圖4(a)藉由本實施形態1，將發光元件100與開關元件200積層，可使兩元件之間的距離最短化，因此能得到減少由配線起因的寄生電感的效果。進而，開關元件200為將電流沿垂直方向通電的垂直溝槽式MOSFET，能把開關元件200的內部的導通路徑最短化，因此可獲得減少開關元件200的內部之寄生電感的效果。藉由該等結果能讓寄生電感減少到1.0nH，如圖4(a)所示，可大大地改善上升。越是伴隨著陡峭上升的矩形狀波形，半導體裝置(光源模組)1的測距精度就越能提昇。進而，藉由陡峭的上升，輸出峰值(波形高度)亦能提高， 也就能期待更高的峰值所造成的測距精度的提昇或感測距離的長距離化的效果。
可是在本實施形態1中，開關元件200是作為垂直溝槽式MOSFET來敘述，不過即使是水平式MOSFET，亦可得到發明的效果。水平式MOSFET例如有平板型或者LDMOS(Laterally Diffused MOSFET/橫向擴散式金氧半場效電晶體)等。只要在開關元件200的一主表面201側形成有與汲極區210連接的汲極引出區，令汲極引出區與形成在相同一主表面201側的源極區215之間作為水平式通道，設置經由絕緣膜217之閘極電極216即可。做成如此構造，以此讓開關元件200的另一主表面202側直接被汲極電極220覆蓋，將水平式MOSFET作為開關元件200使用。藉使開關元件200作為水平式MOSFET，比起使用垂直溝槽式MOSFET，雖然只有水平式通道會使開關元件200內部的寄生電感的減少效果降低，但可抑制附加在閘極構造的電容(電荷量Qg)，因此對提高響應性是有意義的。
又，本實施形態1之半導體裝置(光源模組)1上具備積層體2，前述積層體2是設置開關元件200作為安裝在安裝基板600的下方元件，且發光元件100為安裝在下方元件即開關元件200的上方之上方元件而所形成。然而，亦可為將發光元件為下方元件，開關元件為上方元件之積層體。在半導體裝置(光源模組)1形成積層體的發光元件100與開關元件200，就算是哪一個是下方元件，哪一個是上方元件，在兩元件的連接上都無須使用配線，因此對於能有效地減少寄生電感的事情上是不變的。
在本實施形態1中，來自發光元件100的光的射出幾乎是從另一主表面202即射出面所進行，不過不是射出面的表面(一主表面201或側面)也有一部分的發光洩漏。為了提高作為半導體裝置(光源模組)1的發光效率，希望也把不是射出面的表面所洩漏的發光收集起來而有效地運用。為此，在平面視角下觀注半導體裝置(光源模組)1時，發光元件100的至少正下方的區域，期望是以平面視 角下發光元件100內包於其中的方式，把比發光元件100的面積更大的區域作為對象來具備反射材料時，讓從不是射出面的面所洩漏的發光也能在射出面側予以反射。因此，希望在開關元件200的另一主表面202，被汲極電極220所覆蓋的區域能被確保一定程度，且以成為發光元件100之面積以上的面積的方式來設置被汲極電極220所覆蓋的區域，在這部分安裝發光元件100。原本在開關元件200的另一主表面202側具備汲極區210的構造時，能在另一主表面202具備汲極電極220且使其露出，因此要實現上述的構造是容易的。
做成如此構造，以此能有效率地使從不是發光元件100的射出面的表面洩漏的發光在射出面側予以反射，作為半導體裝置(光源模組)1而顯示良好的發光效率。進而，若在開關元件200的汲極電極220，在其一部分也具備包含反射率高的銀(Ag)或銅(Cu)作為成分之金屬層，該效果能進一步成為所期望的地步。又，開關元件200的汲極電極220亦可形成在開關元件200的另一主表面202的全面。做成如此構成，以此能從不是發光元件100的射出面的表面洩漏的發光會廣泛範圍地在射出面側予以反射，作為半導體裝置(光源模組)1而顯示良好的發光效率。
在依本實施形態1之半導體裝置(光源模組)1，發光元件100及開關元件200為個別地發揮功能且獨立的元件，使其等混合地(hybrid)組合而積層的構造。即，發光元件100及開關元件200必須先以某些的方法串聯連接好。
作為連接的方法，希望是金屬接合。將發光元件100的一主表面101側與開關元件200的另一主表面202側平行且相向地對準，使各自的表面所具備的電極金屬接觸，來進行接合處理。接合處理有各種的方法，有使用超音波，或者實施壓力施加或熱處理，或者其等的組合的情形。配合各別的接合方法，而要求適當地選出發光元件100的一主表面101所具備的電極金屬及構成開關元件200的汲極電極220的金屬。在金屬接合的情況下，發光元件100與開關元件200之 間的連接當中，與藉由追加來使用間接的材料的情況相比，不產生多餘的導通路徑的長度，從減少寄生電感的觀點來看是最期望的。
又，以與金屬接合不同之別的方法，對於連接發光元件100與開關元件200之間，會希望使用導電性的黏著構件來黏接兩元件。在圖2A中，示意地顯示使用黏著構件300來連接兩元件的構造。作為導電性的黏著構件300，舉銀膠(Ag paste)或燒結銀(sintered silver)等為例。
在使用導電性的黏著構件300的情況下，會希望能把發光元件100與開關元件200之間無空隙地填滿。若產生了空隙，或不能填入黏著構件300的區域變大時，就會變成發光元件100與開關元件200之間的黏著力不足的狀況，半導體裝置1的強度不足，使導致可靠度降低的可能性變高。因此在使用黏著構件300的情況下，希望在平面視角下看到半導體裝置1時，會將設置黏著構件300的面積控制成稍微大於發光元件100與開關元件200疊合的區域。此時，平面視角時會看到在發光元件100的外緣的4邊之中至少1邊當中黏著構件300往外側延伸的樣子。若看到如此的延伸部分，可以說發光元件100與開關元件200的黏著強度足夠，且導致可靠度降低的可能性低。
惟，由於黏著構件300必須具有導電性，所以若設置了過量而超出下方元件即開關元件200時，就有使半導體裝置1意外短路的風險。因此在形成有下方元件即開關元件200的汲極電極220的另一主表面202的外緣設置從積層體2的下方朝向上方形成的突起結構，有效地使其具有阻擋壁的功能，以使黏著構件300不會從開關元件200溢出。上述的突起結構沿著形成有開關元件200的汲極電極220的另一主表面202的外緣的4邊當中至少1邊而形成亦有效。
在圖5顯示突起結構的例子。突起結構只要能防止黏著構件300的超出即可。如圖5所示，亦可只由形成汲極電極220的金屬所構成，或者亦可為由集結半導體基板210及汲極電極220的構成所形成的結構。希望突起結構的高度 不會超過發光元件100的高度(厚度)。這是因為若突起結構的高度為發光元件100的高度以下，連接Vin配線640與發光元件100的射出面的引線500接觸到突起結構的可能性會變低。
導電性的黏著構件300亦可只選擇地設置在已事先規定的區域。在這情況下，能期待將發光元件100與開關元件200積層而安裝而所產生的應力緩和的效果。又，在想用樹脂等的密封材料來將兩元件之間密封時，透過在某程度兩元件之間具備空間，而有容易讓密封材料均勻地侵入而填充的效果。
那麼就在製造本實施形態1之發光元件100與開關元件200的積層體2的過程當中，變成以某些順序分別安裝發光元件100及開關元件200。也有方法(A)：首先，先將發光元件100及開關元件200構成為積層體2，再將該積層體2安裝到安裝基板600，也有方法(B)：首先，先將任一個元件作為下方元件安裝到安裝基板600，隨後再將另一個元件作為上方元件而安裝在下方元件的上表面。
可是若考慮了積層體2中的電流的流動，會希望從上方元件朝向下方元件來將導通截面積擴大。這是因為若在從上方流向下方時，有如導通截面積變小的部位，因此成為電阻變大主因，而難以對應大電流通電，又，散熱路徑也縮小，藉此易使半導體裝置1本身變成高溫的緣故。為此，會希望利用在積層體2通電時之下方元件的電流密度變得比上方元件的電流密度小的方式，來調整兩元件的面積或電流流經的區域。為了實現這些目的，所以會希望在下方元件與上方元件上，讓下方元件的面積大於上方元件的面積。
上述的關係從安裝的容易度的觀點來看亦是有效果的。在上述(A)及(B)任一種安裝方法中，也是因為有在下方元件的上表面積層上方元件而安裝的過程。假設上方元件的面積較大時，在積層的階段上就不能視覺地辨識出下方元件，尤其是在位置對準的觀點上安裝容易變得困難。又，對於積層體的製造的實施容易度，即安裝的實施容易度，會希望發光元件100及開關元件200都是矩形 形狀。這是因為平面視角下兩元件都是矩形形狀時，在製造積層體時，會讓上方元件的外緣的4邊對應於下方元件的外緣的4邊，且其等各自平行的方式，而比較容易進行位置對準。此時，平面視角下上方元件的對角長度比下方元件的短邊長度短時，就算在製造積層體時，會衍生上方元件相對於下方元件旋轉而積層的問題，亦能減低變成上方元件超出下方元件而懸垂(overhang)的積層體之虞。另，在平面視角下的積層體的外緣是設為：不管上方元件與下方元件的面積或配置的關係為何，在各自的位置都會成為最外側的元件的外緣。
在發光元件100與開關元件200的兩元件為矩形形狀時，會希望處於平面視角下上方元件之外緣的4邊相對於對應的下方元件之外緣的4邊呈平行的關係，進而希望以使兩元件的中心一致的配置來構成積層體2。此時在製造積層體2時，能將積層體2承受的外力或在積層體2產生的應力對稱地分散到積層體2整體。因為要防止發生外力或應力局部集中的部位變得容易，因此能減低積層體2被實體地破壞的風險。
當發光元件100與開關元件200兩元件均為矩形形狀時，會希望處於平面視角下上方元件之外緣的4邊相對於對應的下方元件之外緣的4邊呈平行的關係，亦可使平面視角下兩元件之外緣的4邊當中至少對應的1組重疊，或者偏向一側靠近。此時，能某程度廣泛地確保平面視角下不被上方元件覆蓋的下方元件的上表面的露出面積。在這部分亦可設好下方元件的電極墊，或者亦可先形成好可識別積層體2或下方元件之標記。在形成標記的情況下，若在構成了積層體2之後也可辨識下方元件之所在，因此合適。
當發光元件100與開關元件200兩元件均為矩形形狀時，亦可未必要處於平面視角下上方元件之外緣的4邊相對於對應之下方元件之外緣的4邊呈平行的關係。此時，在對積層體2之上方元件進行打線(wire bonding)時，可藉與安裝基板600所具備的配線的位置關係，來實現盡可能地縮短引線500的配置。
又，在下方元件的上表面亦可設置顯示安裝上方元件的位置之一些對準標記。此時，不論是上述(A)及(B)任一種方法，都能得到為了製造積層體2而易於對準的效果。
(實施形態2)
以下，針對實施形態2之半導體裝置(光源模組)1的構成及構造來說明。將實施形態2之半導體裝置的剖面示意地顯示在圖6。
本實施形態2中與實施形態1不同點在於：開關元件200是通道為水平方向之水平式MOSFET。開關元件200具備汲極電極220及汲極區210，又在一主表面201側更具備與汲極區210電連接的汲極引出區213。在一主表面201側形成有井層214及源極區215，且井層214與汲極引出區213之間相當於水平方向的通道。閘極電極216透過絕緣膜217而與井層214及低濃度雜質層211的一部分相接，若接收了來自外部的訊號，使施加在閘極電極216的電壓超過閾值，則在閘極電極216所相接的井層214會形成水平方向的通道，讓電流流通。
本實施形態2之半導體裝置(光源模組)1的電流的流動方式如下。在開關元件200的閘極開啟的瞬間，來自未圖示的電源正極的電流通過配線(Vin配線640)與引線500而流到發光元件100之另一主表面102所具備的焊接點501，且從發光元件100之另一主表面102側略垂直方向地經過發光元件100內部而流向發光元件100之一主表面101側。此時，發光元件100在持續通電之間，在量子井結構111發光，所發出的光線透過腔體結構而激發，從射出面即另一主表面102持續射出。
發光元件100及開關元件200串聯連接，通過發光元件100的電流從開關元件200的汲極電極220，經由汲極區210、汲極引出區213及水平方向的通道，進而依序經過源極區215、源極電極(212的一部分)、源極電極墊250、焊料接合材400，而連繫到安裝基板600所設置的配線(GND配線630)，通過配線，而往 電源負極(嚴密地說電源接地)流回。這狀態在開關元件200的閘極開啟之間是呈持續的狀態。
如本實施形態2所示，將開關元件200設為水平式MOSFET，藉此比使用如同在實施形態1所示之垂直溝槽式MOSFET，開關元件200的內部的導通路徑變得稍微長一點。因此，雖然開關元件200內的寄生電感的減少效果會稍微降低一點，但是比起垂直溝槽式MOSFET，水平式MOSFET之附隨在閘極構造的閘極電容(電荷量Qg)較低是眾所周知的，能將MOSFET的開關速度設成比垂直溝槽式MOSFET更快，因此以結果來說為了提高響應性是有效的。
可是在本實施形態2所示的開關元件200中，在一主表面201側具有汲極引出區213，因此在一主表面201側亦能具備汲極及汲極電極墊270。由於具備汲極電極墊270不是對於本發明之半導體裝置(光源模組)之必要事項，因此汲極電極墊270亦可不透過焊料接合材400而連接於配線。惟，在一主表面201側亦具備汲極電極墊270，進而例如連接於半導體裝置的檢查用的配線，藉此亦可有意義地運用在諸如正確地評價製造中的半導體裝置的功能等任何用途。
(實施形態3)
以下，針對實施形態3之半導體裝置(光源模組)1之構成及構造來說明。將實施形態3之半導體裝置的剖面示意地顯示在圖7。
本實施形態3中與實施形態1不同點在於：開關元件200是通道為水平方向之水平式MOSFET。進而安裝基板600具有階梯結構，在階梯結構的下階梯側設置發光元件100，在階梯結構的上階梯側設置開關元件200，進而發光元件100與開關元件200成為平面視角下只有一部分積層的構成。在如本實施形態3的狀態下，將俯視下發光元件100與開關元件200積層的部分稱為積層體。本實施形態3中之積層體2相當於以圖7的虛線所示的部分。
實施形態3之半導體裝置(光源模組)1之電流的流動方式如下。當 開關元件200的閘極已開啟的瞬間，電流從未圖示的電源正極且通過安裝基板600所具備的Vin配線640，而流向發光元件100之一主表面101，進而朝向發光元件100的另一主表面102側，沿大略垂直方向流經發光元件100的內部。此時，發光元件100在持續通電之間，在量子井結構111發光，光線透過腔體結構而激發，從射出面即另一主表面102持續射出。
發光元件100及開關元件200之積層的一部分串聯連接，通過發光元件100的電流從開關元件200的汲極電極220，經由高濃度雜質區218及水平方向通道，進而依序經過源極區215、源極電極(212的一部分)、源極電極墊250、焊料接合材400，而連繫到安裝基板600所設置的配線(GND配線630)，通過配線，而往電源負極流回。這狀態在開關元件200的閘極開啟之間是呈持續的狀態。
在本實施形態3中，發光元件100及開關元件200雖然只有一部分積層，但是在導通路徑不存在多餘的配線，因此可以得到與連接部分有關的寄生電感減少的效果。又，與實施形態1及2相比，更能使發光元件100設置成不被開關元件200遮蔽大部分的面積，因此可以設計成從一主表面101或者另一主表面102的任一者都射出光。惟，為了要把光從發光元件100的一主表面101側射出，且射出至安裝基板600的背面側，必須在安裝基板600上，只在發光元件100的正下方的部分先設好開口部分。進而，在本實施形態3中，變成不必使用引線，在迴避寄生電感減少或零件起因的故障方面是有效的。
本實施形態3中的開關元件200之汲極電極220設置在一主表面201側，進而必須具備汲極電極墊270。反之，開關元件200的另一主表面202側不必具備汲極電極220。又，如實施形態2所示，在一主表面201側也不必具備與汲極區210電連接的汲極引出區213。在一主表面201側形成有井層214及源極區215為共通，源極區215與高濃度雜質區218之間相當於水平方向的通道。閘極電極216透過絕緣膜217而與井層214的一部分相接，若接收了來自外部的訊號，使施加在 閘極電極216的電壓超過閾值，則在閘極電極216所相接的井層214與一部分的低濃度雜質層211形成通道，讓電流流動。
又，在本實施形態3中，安裝基板600具有階梯結構，發光元件100及開關元件200使一部分積層而分別設置在階梯結構的下階梯側與上階梯側。不過如圖7所示，不限於發光元件100在下階梯側且開關元件200在上階梯側的形態。亦可為發光元件100在上階梯側且開關元件200在下階梯側的形態。但是安裝基板600的階梯結構的高度，為了發光元件100及開關元件200就算只有一部分亦容易積層，希望與設置在下階梯側的元件的高度(厚度)形成為同程度。如圖7所示，已安裝在下階梯側的下方元件的另一主表面更希望是和安裝基板的上階梯側對齊成相同高度。
(實施形態4)
實施形態1至3所示的開關元件200任一者都是和發光元件100形成積層體2之分離式MOSFET。在實施形態1中，顯示了垂直溝槽式MOSFET，在實施形態2、3中顯示了水平式MOSFET。
圖8A是從開關元件200即分離式MOSFET之一主表面201側俯視時的示意圖。MOSFET具備：具備有通道的有效區255及相當於源極電極的開口部的源極電極墊250。但不限於此，在本實施形態4中有效區255佔用MOSFET的大略一半的區域，有4個正圓形的電極墊之中2個是源極電極墊250。在不是有效區255的部分配置了具備1個閘極電極墊260的控制區265、及具有1個汲極電極墊270的汲極引出區275。在MOSFET的外緣部分具備有效區255、控制區265、汲極引出區275之任一者都不是的區域即非功能區280。在圖8A中，以正圓形來顯示電極墊的形狀，但不限於此，也可以是橢圓形或長方圓形，端部不只是圓形，也可以是矩形，或者是多角形狀。又，全部的電極墊可為相同的形狀，也可以不是相同的形狀。
可是回顧半導體裝置(光源模組)1的測距功能時，來自發光元件100的光之射出響應性很重要。開關元件200為MOSFET時，雖然將具備通道的有效區255擴大可有效地變成為低電阻而容易通過大電流，但相反地，以副作用來說也會讓附隨在閘極結構的閘極電容(電荷量Qg)變大。開關元件的響應性是由前述的寄生電感來左右，不過在MOSFET中閘極電容亦會發生影響。也就是說，閘極電容大的開關元件(MOSFET)200由於因閘極驅動所進行的開啟/關閉的響應性降低，所以歸因於此，而造成了發光元件100之光的射出響應性的降低。因此，考慮作為半導體裝置(光源模組)1所要求的電流量、電阻、響應性等，進而加上與發光元件100一起形成積層體2時的安裝的容易度，開關元件(MOSFET)200必須選擇其面積。
如前述，半導體裝置(光源模組1)之哪一種安裝方法中，可以說皆希望下方元件的面積比上方元件的面積大。因此，把開關元件(MOSFET)200的面積擴大能對安裝的容易度有效地運作，但是有效區若隨此擴大，則會損及響應性。在此，如圖8B所示，為了滿足對半導體裝置(光源模組)1所要求的電流量、電阻、響應性的有效區255的面積、及控制區265的面積或汲極引出區275的面積保持固定不變的狀態下確保積層體2的製造之容易度，而藉由非功能區的擴大來實現開關元件(MOSFET)200的面積乃為有益。如圖8B所示，加上原本的非功能區280，會將平面視角下開關元件(MOSFET)200的外緣的4邊均等地擴大，則使不是有效區255、控制區265、汲極引出區275之任一者之非功能區280擴大是有效的。針對面積的擴大，會希望把上方元件的對角長度控制成變得比下方元件的短邊長度小。
另，在此雖然例示了圖8A所示的MOSFET，但也可以是如圖8C所示之MOSFET。在要求更大電流下的驅動之半導體裝置(光源模組)1中，如圖8C所示，使用已增加面積即有效區255的開關元件(MOSFET)200是很適當的。但不 限於此，在圖8C中具備全部都相同大小的正圓形的電極墊，除了外緣部分所具備的非功能區280，1個閘極電極墊260與控制區265、2個汲極墊270與汲極引出區275之部分以外為有效區255。在圖8C的例子中，在有效區255的內部具備6個源極電極墊250。若想要在有效區255固定不變的狀態下將開關元件(MOSFET)200的面積擴大時，希望會擴大非功能區280。
(實施形態5)
在圖9A顯示半導體裝置(光源模組)1之等效電路的一個例子。在實施形態1至3中，例示了積層有發光元件100與分離式開關元件200的積層體2，在本實施形態5之半導體裝置(光源模組)1中，載設半導體積體電路元件(驅動器IC)700，其包含有開關元件200，進而內建驅動該開關元件200之閘極驅動器電路。另，半導體積體電路元件(驅動器IC)700亦可包含除閘極驅動器電路以外的其他的功能電路。例如過熱保護電路、過電流檢測電路、或降壓穩壓器電路等，為了追加附加功能，亦可包含一般的類比式控制電路。
在圖9B顯示俯視半導體積體電路元件(驅動器IC)700時的示意圖。半導體積體電路元件(驅動器IC)700是將開關元件200與閘極驅動器電路710呈單片地形成在同一晶片上，且為晶片尺寸封裝的形態。在圖9B中，在晶片左側形成有閘極驅動器電路710，右側則形成有開關元件200。在本實施例5中，開關元件200部分也是，閘極驅動器電路710部分也是，都具備相同大小的正圓形的電極墊。各電極墊亦可連接於各自不同的功能，其中幾個亦可連接於相同的功能。又，亦可藉以複數對來設置與開關元件200連接之汲極電極墊與源極電極墊，而使開關元件作為複數個平行構成。
在圖9C中以剖面結構的示意圖來顯示半導體積體電路元件(驅動器IC)700。閘極驅動器電路710是以如下方式形成：以乾式蝕刻而在低濃度雜質區211來形成鑽孔結構，且以絕緣膜217覆蓋全面之後，再進行磊晶成長或雜質摻 雜。這是因為汲極區(半導體基板)210及低濃度雜質區211的電位變成為汲極電壓，而非零伏特，因此為了控制電路的穩定動作，而必須和基板側絕緣。另，在圖9C中，是以垂直溝槽式MOSFET來說明開關元件200，但亦可為水平式MOSFET。
就算是半導體積體電路元件(驅動器IC)700，亦可令此作為下方元件而和發光元件100來構成積層體2。此時，較佳的是內建於半導體積體電路元件(驅動器IC)700的開關元件200為垂直溝槽式MOSFET，進而在垂直溝槽式MOSFET部分的正上方以使發光元件100也有一部分重疊安裝的方式來構成積層體2。此時，和於圖2A所示的形態相同，可將積層體2的內部的導通路徑形成為最短，因此能期待減少寄生電感的效果。
在本申請案的實施形態6至10中，記述為開關元件之處只要不是限定在分離式時，可改稱為本實施形態5所述之半導體積體電路元件。又，亦可將實施形態4中說明的技術使用在半導體積體電路元件。
(實施形態6)
以下，針對實施形態6之半導體裝置(光源模組)1的構成及結構來說明。將實施形態6之半導體裝置1的俯視及剖面示意地顯示在圖10A、圖10B、圖10C。
本實施形態6之半導體裝置1，除了形成積層體2之發光元件100與開關元件200外，還包含旁路電容器3。旁路電容器3和積層體2串聯連接，而發揮對積層體2供給電荷的作用。因此，旁路電容器3是半導體裝置(光源模組)1展現功能時不可或缺的元件。詳而言之，旁路電容器3之一個電極32是與形成積層體2的下方元件連接，另一個電極31是與形成積層體2的上方元件連接，以此而使旁路電容器3、發光元件100及開關元件200形成了功率迴路。
本申請案所稱之功率迴路意指如下的導通路徑：從旁路電容器3之電源通電時相當於正極的端子(另一個電極31或者一個電極32)經由積層體2， 不會電性截斷，且從迄至旁路電容器3之電源通電時相當於負極的端子(一個電極32或者另一個電極31，或者亦可為電源接地)以單向通行地讓電流流通。須注意的是意指：比起在控制電路等所消耗的微小的電流，更是為了得到發光元件之所希望的光輸出而讓必要之大略呈安培等級程度之大電流流通的導通路徑。在之後的說明中有時會把該導通路徑表現為功率迴路。另，旁路電容器3希望是使用內部的寄生電感小，且高速響應性良好的晶片形態的積層陶瓷電容器。
到實施形態5為止因為是以說明積層體2的特徵為目的而未提到，但在任一個實施形態中原本也是具備旁路電容器3。在本實施形態6中，明確地提到具備旁路電容器3，並記載針對積層2及旁路電容器3的特徵。另，本實施形態6之積層體2之下方元件為開關元件200，上方元件為發光元件100。又，發光元件100也是，開關元件200也是，都為矩形狀。又，下方元件是以分離式開關元件200為前提來記載，但不限於此，亦可為包含開關元件的半導體積體電路元件700。
在本實施形態6中，積層體2與旁路電容器3安裝在同一個安裝基板600。圖10A是安裝積層體2與旁路電容器3之前的安裝基板600的一例。4個正圓形是表示以倒裝方式安裝開關元件200時之電極墊的設置預定位置。在安裝基板600設置有展現各自的功能的金屬配線610、620、630、640。圖10B例示有安裝積層體2及旁路電容器3時之模樣。旁路電容器3之一個電極32連接於GND配線630，在GND配線630則連接有積層體2之下方元件即開關元件200之源極電極墊250。旁路電容器3之另一個電極31連接於Vin配線640，且從Vin配線640到積層體2的上方元件即發光元件100的上表面為止是藉由導線500來連接。對源極電極墊250與GND配線630的連接是使用焊料接合材400。閘極配線610的一端經由焊料接合材400而連接到積層體2之下方元件即開關元件200的閘極墊260。閘極配線610的另一端則連接到控制開關元件200的ON/OFF的閘極驅動器(未示於圖中)。閘極驅動器因應從外部輸入的訊號，將ON/OFF訊號提供給開關元件200，前述 ON/OFF訊號具有足以高速驅動開關元件200之源極電流及灌電流(sink current)能力。配線620是汲極配線，即，經由焊料接合材400而連接到開關元件200之汲極墊270。另，本實施形態6之開關元件200在一主表面201側具備汲極電極墊270，但汲極電極墊270也可未必要設置。代替汲極電極墊270，亦可形成源極電極墊250，將此配置成連接於GND配線630。
如後述，旁路電容器3宜設置成：若將平面視角下旁路電容器3內部中從一個電極32朝向另一個電極31的方向設為第1方向，使旁路電容器3之與第1方向平行的邊與積層體2之外緣的1邊平行，且具有相向的部分。該配置對減少寄生電感上發揮重要的作用。之後為方便起見，設定平面視角下積層體2及旁路電容器3與第1方向平行的方向為x方向，且設定與x方向正交的方向且積層體2及旁路電容器3排列的方向為y方向。在圖10B中，橋接Vin配線640與GND配線630的方向成為x方向，與Vin配線640或GND配線630平行的方向成為y方向。另，第1方向意指：平面視角下注目於1個旁路電容器3所定義的方向，當旁路電容器3具備複數個時，則變成對所具備的旁路電容器3每一個來定義第1方向。進而，x方向及y方向意指：注目於1個積層體2及1個旁路電容器3的平面視角下的配置關係而所定義的方向，當旁路電容器3具備複數個時，則變成對所具備的旁路電容器3每一個來定義x方向及y方向。在本申請案中第1方向大致上等同於x方向。
那麼在本實施形態6的電流的流動如下。接收來自位於閘極配線610的連接目的地的閘極驅動器(未示於圖中)的閘極驅動訊號，使開關元件200的閘極開啟，就會從旁路電容器3的另一個電極31(通電時相當於正極)供給電荷，而使電流流動。電流從旁路電容器3之另一個電極31(通電時相當於正極)，進一步流至Vin配線640、導線500、發光元件100，直到來自發光元件100之光的射出。在持續通電之間，即，開關元件200之閘極已開啟的期間會持續來自發光元件100之光的射出。電流進而從發光元件100，而通過開關元件200、開關元件200之源 極電極墊250、GND配線630，而往旁路電容器3之一個電極32(通電時相當於負極，連接於電源接地)回流。
為了減少寄生電感，會要求盡可能地將上述的功率迴路縮短。針對積層體2之內部的路徑，如已在實施形態1至3所敘述，在本實施形態6中，針對連接旁路電容器3與積層體2之路徑來說明。
在實施形態6中設想一個典型的尺寸來作為小型的光源模組。不限於此，但在圖10B中，是如下之物，即平面俯視下發光元件100是1.0×1,0mm，開關元件200是分離式的垂直溝槽式MOSFET，且為1.4×1.4mm，旁路電容器3為1.0×0.5mm。另，開關元件200構成如下：其中一主表面201側有2處具備正圓形之源極電極墊250，又，各1處分別具備正圓形的閘極電極墊260及汲極電極墊270，進而，另一主表面202側全面被汲極電極220覆蓋。因應所要求的光輸出或特性，來選擇發光元件100的特性及元件的形狀與尺寸，進而再加上所要求的電流量或響應性，及作為可將發光元件100積層之下方元件之安裝的容易度等，來選擇開關元件200之特性及元件的形狀與尺寸。又，依照所要求的電流量或響應性，來選擇旁路電容器3之電容值或尺寸、形狀亦為期望之物。在圖10B中顯示了滿足這些相關條件之典型的元件尺寸，作為小型的光源模組。
在圖10C之剖面圖中，相對地顯示依循大致實際尺寸的厚度。即，發光元件100的厚度為0.1~0.2mm，開關元件200的厚度為0.1mm程度，作為積層體2之厚度為0.3~0.4mm，旁路電容器3的高度大致為0.5mm。
為了防範短路，各配線610、620、630、640是隔著一定間隔來設置，因此連接Vin配線640與GND配線630之導線500不只具有積層體2的高度之量，還必須至少具有相當於配線的間隔的長度。旁路電容器3同樣地跨越Vin配線640與GND配線630，因此必須至少在平面視角下旁路電容器3之與第1方向平行的邊之長度比Vin配線640與GND配線630的配線間隔長。進而，旁路電容器3希 望在平面視角下與第1方向平行的邊配置成與積層體2之外緣的1邊平行。這是對於如下形態有效，即，盡可能地將從旁路電容器3之另一個電極31(通電時相當於正極)且經由積層體2而通往旁路電容器3之一個電極32(通電時相當於負極，連接於電源接地)之功率迴路當中y方向之部分縮短。
對於圖10B中之積層體2，把旁路電容器3旋轉45°之配置顯示在圖10D。圖10D中之以虛線所表示的旁路電容器是顯示旋轉前之圖10B中所在的位置，圖10D中的x方向、y方向是根據以該虛線所表示的旁路電容器與積層體2之配置關係來定義。旁路電容器3及積層體2為了防止短路，必須以最低限度的間距來配置，若把這個設置成與圖10B的形態相同，雖然能將旁路電容器3的另一個電極31與導線500之間的Vin配線640之y方向的距離做到一定的縮短(圖10D中的-Δy1)，旁路電容器3之一個電極32與積層體2之間的GND配線630之y方向的距離與圖10B的形態相比，較為擴大(圖10D中的+Δy2)，則功率迴路之y方向的總長就會增加(+Δy2-Δy1>0)。因此，希望旁路電容器3配置成：在平面視角下，與第1方向平行的邊和積層體2之外緣的1邊平行。
又，希望旁路電容器3配置成：在平面視角下，與第1方向平行的邊具有與積層體2之外緣的1邊相向的部分。這是與以下形態一樣，即，如圖10C所示，在沿著y方向觀看半導體裝置1的剖面時，其等同於存在有積層體2及旁路電容器3具備在相同的剖面內的部位的情形。另，圖10C為圖10B中以一點鏈線所示的部位的剖面圖。藉由做成如此的配置，就能防止在從旁路電容器3之另一個電極31(通電時相當於正極)，並經由積層體2，而回到旁路電容器3之一個電極32(通電時相當於負極，連接於電源接地)的功率迴路之中x方向的部分不必要地伸長的情況。
在圖10E顯示配置成在平面視角下，與旁路電容器3之第1方向平行的邊完全不具與積層體2之外緣的1邊相向的部分。以圖10E中的虛線所示的旁 路電容器顯示了：相對於積層體2，以圖10B所示的旁路電容器3的位置。如以圖10E中的箭號(+Δx)所示，有必要隔著旁路電容器3與積層體2之沿著x方向的距離，進而導線500也要加長(+Δx)，因此功率迴路的x方向的總長就會增加(+Δx+Δx>0)。因此，旁路電容器3希望配置成在平面視角下，與第1方向平行的邊具有與積層體2的外緣之1邊相向的部分。
如圖11A所示，在於平面視角下的旁路電容器3之與第1方向平行的邊都大於積層體2之外緣的每一個邊時，要做成如圖10B的配置在實體上有其困難。但是就算在如此情況下，要把x方向的功率迴路盡可能地縮短也是重要的。即，旁路電容器3希望配置成在平面視角下，將與第1方向平行之邊二等分而分割成包含一個電極32之一部分320及包含另一個電極31之其他部分310，一部分320具有與積層體2之外緣的1邊相向的部分，其他部分310則具有不與積層體2之外緣的1邊相向，而與該1邊的延長線相向的部分。
在盡可能地將x方向的功率迴路縮短的觀點上針對積層體2與旁路電容體3的平面視角下的配置，進一步說起來，如圖10B所示，希望旁路電容器3配置成：將與第1方向平行的邊二等分之包含一個電極32的一部分320和積層體2之外緣的1邊全部相向。藉由做成如此的配置，就能在不進行不合理的配線設計的狀態下縮短x方向的功率迴路。
將旁路電容器3之與第1方向平行的邊二等分而分割成包含另一個電極31的其他部分310不與積層體2之外緣的1邊相向的情形是有含意的。這是因為藉由做成如此的配置，就具有可以縮短旁路電容器3之另一個電極31與積層體2之上方元件之間的連接路徑的效果。
在積層體2的上方元件即發光元件100的上表面到Vin配線640之間以1條以上的導線500連接時，為了要盡可能地將從旁路電容器3之另一個電極31(通電時相當於正極)且經由積層體2而通往旁路電容器3之一個電極32(通電時 相當於負極，連接於電源接地)的功率迴路，進而導線500的設置位置及設置方向是很重要的。
為了要將導線500打線在安裝基板上，考慮了打線接合的位置偏差，對配線的該處要求要有足夠的寬廣度。為此，在圖10B及圖11A中，說起來，往夾在積層體2與旁路電容器3之間的位置之導線500之打線(也就是說往y方向之打線)有其困難。因此，導線500的打線是對積層體2要往未設置有旁路電容器3的方向進行，即安裝作業上的效率佳。如此一來，焊接點501希望在平面視角下的發光元件100之外緣的1邊，是沿著與第1方向正交的方向之邊之中靠近旁路電容器3之另一個電極31之1邊來設置。進而導線500宜於平面視角下，與第1方向平行而打線在Vin配線640。
此時，為了盡可能地將導線500縮短，亦可使形成積層體2之發光元件100及開關元件200在平面視角下都是呈矩形狀，配置成對應的外緣分別平行，並且，上方元件即發光元件100在下方元件即開關元件200的上表面，沿著第1方向而偏向接近於旁路電容器3之另一個電極31側之位置來配置。以圖10B來說，即為在開關元件200的上表面，讓發光元件100偏向-x方向來設置。將發光元件100如此設置，以此即可減少與第1方向平行的導線500的長度。
亦可選擇如圖11B所示之配置。在圖11B中，旁路電容器3配置成在平面視角下，與第1方向平行之邊與積層體2之外緣的1邊平行，進而涵蓋全長而相向。在如此的配置中，可將在平面視角下功率迴路之中平行於第1方向的部分縮短到最大。若在平面視角下，積層體2之外緣的1邊的長度大於旁路電容器3之與第1方向平行之邊的長度時，希望選擇如圖11B所示之配置。此時的焊接點501希望配置在於積層體2之上方元件即發光元件100的上表面，在平面視角下4處所在的角部之中，最接近於旁路電容器3之另一個電極31的角部的附近。進而導線500希望在平面視角下與第1方向所形成的約45°的方向打線在Vin配線640。 另，在平面視角下導線500與第1方向之所形成的角度並不限於45°。重要的是要把導線500朝向旁路電容器3之另一個電極31配置以縮短與配線有關的功率迴路。此時，1條以上的導線500與第1方向所形成的角度落在大於0°，且小於90°的範圍內即可。
亦可選擇如圖11C所示之配置。在圖11C中，與圖11B相比，上方元件即發光元件100的設置方向相對於下方元件即開關元件200旋轉了45°。藉由如此的配置，即可獲得如下效果，即，容易沿著外緣的1邊來實施焊接點501之對發光元件100之上表面的設置。惟，在圖11C中，與以在平面視角下下方元件之外緣與上方元件的外緣平行的關係設置的情形(圖11B)相比，在下方元件的上表面安裝上方元件時的邊距(margin)變小的風險較高。對此，只要對此將下方元件的面積增加稍大，或者將上方元件的面積減少稍小地來調整即可。
可是在圖11B、圖11C所示的示意圖中，積層體2的下方元件即開關元件200，平面視角下具有與Vin配線640重複的部位。但是開關元件200與安裝基板600接觸的部分只在各種電極墊位置(在圖中淺色顯示的部分的正圓形狀)，進而各種電極墊經由焊料接合材400而接觸，因此各種電極墊位置以外的部位是從安裝基板600浮出焊料接合材400的高度。又，在一般的印刷電路基板時，焊料連接部位以外的區域被稱為絲網之絕緣膜覆蓋，尤其是在金屬配線上以該絲網覆蓋，藉此也可做到防止金屬氧化的作用。因此即使開關元件200與安裝基板600上的配線在平面視角下重疊，亦不會變成直接電性接觸。
又，在圖11B、圖11C所示之示意圖中，在開關元件200具備的4個正圓形狀之各種電極墊和圖10B或圖11A所示的形態不同，是成為從所謂骰子的4之標記的位置旋轉45°的配置。依據設置在安裝基板600上的配線的設計，如此再配置開關元件200之電極墊位置，以此惠有可期待縮短功率迴路的長度的效果的情形。
使用圖10B，來說明旁路電容器3與積層體2之y方向之最接近距離。旁路電容器3與積層體2為了防止元件間之短路，而必須要空出最低限度的間隔，距離太大時，配線的寄生電感就會增加。在圖12顯示使用典型的材料即銅箔時之金屬配線的長度(○)及寬度(△)、與金屬配線上所產生的寄生電感的大小的關係。金屬配線的厚度為標準的印刷電路基板之配線厚度規格即0.035mm。金屬配線的長度(○)的描點是金屬配線的寬度為0.5mm時點出來的，金屬配線的寬度(△)的描點是金屬配線的長度為1.0mm時點出來的。從圖12可知，金屬配線變得越長，在寄生電感不會飽和的狀態下，有明顯增加的趨勢。對此，隨著金屬配線的寬度變大，寄生電感會減少，但其飽和趨勢會提早，且大概在寬度0.5mm以上就顯示不出明顯的變化量。在與光源模組有關的本發明中，若考慮所使用的積層體2或旁路電容器3的大小，安裝基板600上的金屬配線的寬度典型上變成0.5mm以上的情形居多。另一方面，為了要合理地實現按照包括安裝基板600之形狀或各元件的尺寸、其他功能用途的周邊電路在內的電路圖，金屬配線的長度在數mm程度的長度就容易設計，例如金屬配線的長度為3.0mm時，則成為約1.8nH。
其次，敘述在功率迴路之配線以外所產生的寄生電感。因為發光元件100使用元件內部的大範圍而讓電流流動，而使寄生電感有變小的趨勢，作為1個典型例，估計為0.03nH。連接發光元件100及金屬配線的導線使用直徑25μm的情形是標準的，設置足夠的條數，以此可保持在導線所產生的寄生電感小。作為1個典型例，估計使用5條直徑25μm之導線時的寄生電感為0.02nH。開關元件200也使用CSP，以此即可保持元件內部的寄生電感小，作為1個典型例，估計為0.05nH。旁路電容器已有很多寄生電感小的製品銷售在市面上，作為1個典型例，估計為0.05nH。由上將配線起因之部分移除的寄生電感的合計被估計為0.15nH。比較以上的典型例與圖12，可知：與元件內部或導線上所產生的寄生電感相比，金屬配線上所產生的寄生電感較為懸殊。也就是說對於旁路電容器3與積層體2 之y方向之連接使用金屬配線，因此縮短y方向的功率迴路，藉此可以縮短所使用的金屬配線的長度。因此可以說y方向的功率迴路的縮短，使得寄生電感的減少效果很大。
在此將已估計金屬配線的寄生電感的結果匯整在下述的表1，前述金屬配線的寄生電感是為了實現伴隨著陡峭的上升之矩形狀射出波形而需要的寄生電感。
Figure 109146542-A0305-02-0033-1
表1的估計是如下進行的。首先，在脈衝寬度為10ns之動作中，考慮了必須將射出波形的上升時間(定義為對波形的峰值，從10%移到90%的時間)設為5ns。如此一來，會估計為有必要將功率迴路整體之寄生電感抑制到0.5nH。在功率迴路中，不可歸因於金屬配線的部分如上述，大致可估計為0.15nH，有必要將金屬配線起因的寄生電感減少到0.35nH。
使用圖10B，來說明構成功率迴路的金屬配線。首先，旁路電容器3之一個電極32與積層體2之下方元件分別經由焊料接合材400並且以金屬配線連接。將平面視角下的這之間的金屬配線稱為第1金屬配線。接著，將旁路電容器3之另一個電極31與積層體2之上方元件分別經由焊料接合材400及從積層體2之最上表面打線之1條以上的導線500並且以金屬配線連接。將在平面視角下的這之間的金屬配線稱為第2金屬配線。
其次，定義平面視角下規定的第1金屬配線及第2金屬配線的長度及寬度。第1金屬配線的長度L[mm]被看作為相當於旁路電容器3之一個電極32與積層體2之間的第2方向之最接近距離。又，第1金屬配線的寬度W1[mm]可以被 定義為：在第2方向上以上述的長度L[mm]所規定的區域當中第1方向中的最大。
第2金屬配線的長度，雖然嚴密地說會被導線500的設置部位所影響，不過導線500盡可能地打線在與旁路電容器3相近的位置較為自然。因此，第2金屬配線的長度可不妨考慮為等同於第1金屬配線的長度L[mm]。又，第2金屬配線的寬度W2[mm]可以被定義為：從旁路電容器3之另一個電極31而在第2方向上以上述長度L[mm]所規定的區域當中第1方向中之最大。
為了要將有關於金屬配線之寄生電感減少到0.35nH，有必要適當地選擇第1金屬配線及第2金屬配線的長度及寬度。惟，在圖13中顯示了針對作為以0.035mm之厚度的銅箔所形成之金屬配線的寄生電感成為0.35nH之導通路徑之長度與寬度的關係所算出的結果。描點是寄生電感剛好成為0.35nH之金屬配線之長度與寬度的組合，描點的左上側的區域是低於寄生電感為0.35nH之金屬配線之長度L[mm]與寬度W[mm]的組合。因此，將第1金屬配線的寬度W1[mm]與第2金屬配線的寬度W2[mm]的平均定義為W[mm]時，希望選擇第1金屬配線與第2金屬配線的長度及寬度，以使W[mm]≧3.40×L^2-1.32×L+0.12的關係成立。
如上，為了盡可能地縮短積層體2及旁路電容器3形成的功率迴路，本發明人針對積層體2及旁路電容器3之在平面視角下的配置而一直進行了檢討。在圖4之(c)中顯示了如圖10B所示之配置且以滿足上述之關係式的方式來配置積層體2及旁路電容器3之半導體裝置(光源模組)1之射出波形。在圖4之(a)中的旁路電容器3之設置位置並不是能足以讓積層體2及旁路電容器3形成的功率迴路縮短。在已做到功率迴路的縮短之圖4之(c)中，明確地顯示出射出波形的上升已改善，且與作為光源模組而希望的矩形狀的波形相近。
不過，在本實施形態6中，是以將積層體2的上方元件設為發光元件100、下方元件設為開關元件200之構成為前提來說明。為此，針對功率迴路，是作為從旁路電容器3之另一個電極31(通電時相當於正極)經由積層體2而往旁 路電容器3之一個電極32(通電時相當於負極，連接於電源接地)來說明。惟，本發明亦可為積層體2之上方元件作為開關元件200、下方元件作為發光元件100之構成。須注意的是，對應該形態的功率迴路則變成從旁路電容器3之一個電極32(通電時相當於正極)經由積層體2而往旁路電容器3之另一個電極31(通電時相當於負極)之構成。
不過，目前已經讓第1個旁路電容器3設置成相對於積層體2，使與第1方向平行的邊與積層體2之外緣的1邊平行。在此在追加設置了第2個同型的旁路電容器3時，若使與第1方向正交的方向設為第2方向，在已經設置的第1個旁路電容器3的旁邊，於沿著第2方向而遠離積層體2之側選擇設置第2個旁路電容器3之場地並不是上策。這是因為第2個旁路電容器3比起第1個旁路電容器3，第2方向(y方向)之導通路徑更確實地變長的關係。與其選擇如此的配置，不如選擇積層體2之外緣的其他邊，在如不使第1個旁路電容器3與功率迴路的長度沒有很大的差異的位置設置第2個旁路電容器3來的好。
因此，旁路電容器3宜設置成：於平面視角下，積層體2與旁路電容器3的最接近距離小於旁路電容器3之與第2方向平行的方向之邊的長度。藉以做成如此的配置，可防止在第2方向上旁路電容器3排列2個以上，使功率迴路變長的配置。
(實施形態7)
如圖14A及圖14B所示，在半導體裝置(光源模組)1中，有直接以導線500連接積層體2及旁路電容器3的情形。導線500在半導體裝置中使用金(Au)的情形乃為一般，為了和旁路電容器3的端子(一個電極或者另一個電極)作金屬接合，對端子要選擇施予Au鍍敷的電容器。另，可對如此晶片形式的電容器的端子直接焊接Au導線的電容器已經普遍地銷售在市面上(例如日商村田製作所之GMD系列：一般用焊線AuSn焊料專用積層陶瓷電容器等)。此時，因為要連接積層體2與旁 路電容器3的上表面彼此，所以為了盡可能地縮短導線500，以安裝基板600為基準時之積層體2與旁路電容器3的高度之差較小為佳。
例如，在積層體2的構成已經決定的情形下，希望選擇旁路電容器3之高度是與積層體2的高度相近。又，就算是只有1個旁路電容器3，與如圖14A所示之方向下的設置相比，只要如圖14B所示地旋轉90度，使與積層體2的高度之差變得更小，宜進行該方向下的設置。即，旁路電容器3宜以其上表面的高度與積層體2之上表面的高度最相近的方式來選擇其設置面。另，設置面是指旁路電容器3經由焊料接合材400而安裝在安裝基板600的表面。
同樣地在旁路電容器3已事先決定好的情況下，宜配合積層體2的高度。此時，雖然亦可調整發光元件100或者開關元件200之任一者的高度(厚度)，但若將開關元件200加厚，會使開啟電阻變大，因此調整發光元件100之厚度，較有無損及特性的可能性。又，在積層體2與旁路電容器3之高度之差很大時，以填滿差分的目的，宜設計成任一個元件設置在部分地設置在安裝基板600之凸部或者凹部，以使積層體2與旁路電容器3之高度，即上表面的位置相近。
(實施形態8)
亦可對1個積層體2而具備並聯連接之複數個旁路電容器3。在圖15B示意地顯示了對1個積層體2，具有相同的特性且並聯連接的同型之4個旁路電容器3時之平面視角下的配置關係。每一個旁路電容器3配置成在平面視角下與第1方向平行的邊和積層體2之外緣的1邊平行且具有相向的部分。
可以想到每一個旁路電容器3和形成積層體2之發光元件100及開關元件200分別電性並聯連接，而形成功率迴路。使用圖15B，進一步地說明，複數個旁路電容器3和積層體2連接時，要對每一個旁路電容器3從未圖示的電源供給電荷，使已充電的狀態成為初始狀態。若使開關元件200開啟，過渡性地來自每一個旁路電容器3之另一個電極31(通電時相當於正極)的電荷經過各個路徑而 往積層體2供給，直到光的射出。進而，也包括往每一個旁路電容器3之一個電極32(通電時相當於負極，連接於電源接地)回去的路徑在內，積層體2與各個旁路電容器3所形成的功率迴路就變成存在於每一者。另，在具備複數個旁路電容器3時，將供給至積層體的電荷量設為相同時，複數個旁路電容器3之中各自1個所供給的電荷，與旁路電容器3只具備1個的情形相比，變的較少。如圖15B所示，在具備4個旁路電容器3的情形下，可以減少每個旁路電容器3所供給的電荷，大概設計為1/4。
設置複數個旁路電容器3，且於每一個形成功率迴路，是有減少寄生電感的好處。要獲得最大好處，是需要對1個積層體2連接並聯連接的2個以上且偶數個的旁路電容器3，每一個旁路電容器3要設置在平面視角下以通過1個積層體2的中心的線為軸之線對稱的位置。
以圖15B來說明該配置的效果。假設把積層體2置中，從設置在右上的旁路電容器往左附上編號，而設為第1旁路電容器(右上)、第2旁路電容器(左上)、第3旁路電容器(左下)、第4旁路電容器(右下)。若將通過積層體2的中心的直線且與x方向平行的方向的直線設定為軸，則第1及第2旁路電容器、與第3及第4旁路電容器的位置成為線對稱的配置。若將通過積層體2的中心的直線且與y方向平行的方向的直線設定為軸，則第1及第4旁路電容器、與第2及第3旁路電容器的位置成為線對稱的配置。圖15B所示的積層體2及旁路電容器3的配置關係在x方向也在y方向都是線對稱，可以說是對稱性高的配置。
再者，第1旁路電容器與積層體2所形成的功率迴路的電流(電荷)的流動方向是順時針方向(圖15B中的右邊的黑箭號)，依照右旋的法則，產生了朝向-z方向的磁場。對此，第2旁路電容器與積層體2所形成的功率迴路的電流的流動方向為逆時針方向(圖15B中的左邊的黑箭號)產生了朝向+z方向的磁場。可以想到2個功率迴路的電流大致相等，在各迴路所產生的磁場是方向相反的組 合，因此互為抵銷。結果所產生的磁場比不具相互抵銷的形態相比，較能縮小，因此能減少起因於磁場而所產生的寄生電感。同樣地，第3旁路電容器與積層體2所形成的功率迴路為順時針方向，產生有朝向-z方向之磁場。對此，第4旁路電容器與積層體2所形成的功率迴路為逆時針方向，產生有朝向+z方向之磁場。可以想到2個功率迴路的電流大致相等，在各迴路所產生的磁場是方向相反的組合，因此互為抵銷。結果可減少寄生電感。
如此，相對於1個積層體2，來連接並聯連接的2個以上的偶數個旁路電容器3，若在平面視角下將各個旁路電容器3設置於通過1個積層體2之中心的線為軸之線對稱的位置，即可將各個的旁路電容器3與積層體2形成的各個功率迴路所發生的磁場相抵銷。因此比起只設置1個旁路電容器3，較能得到更減少寄生電感的效果。
另，此時如圖15B所示，在積層體2中，作為上方元件之發光元件100宜在作為下方元件之開關元件200的上表面，安裝在兩元件共有中心的位置。又，來自積層體2的上表面的導線500宜設置為亦往-x方向亦往+x方向打線，且使長度、粗度、條數等都相同。又，導線500宜設置偶數條，以使各個旁路電容器3具有同等的功率迴路。如上，為了實現高對稱性，以使與各個旁路電容器3有關聯的功率迴路成為同等時，對積層體2自身的構成亦須要注意。
平面視角下積層體2與旁路電容器3之配置關係的對稱性，會希望至少下方元件與旁路電容器3之配置關係的對稱性得予以成立。又，圖15A是設置積層體2及旁路電容器3之前的安裝基板600上的配線設計。以能在以積層體2為中心而呈線對稱的位置設置偶數個旁路電容器3的方式，將GND配線630及Vin配線640拉長設置。雖未示於圖中，針對閘極配線610，能透過安裝基板600的深度方向的第二配線層而傳遞來自外部的控制訊號。又，在圖15B的例示中，下方元件即開關元件200不具汲極墊270。
在盡可能地要縮短有關於各個旁路電容器3的功率迴路時，亦可選擇如圖15C的配置。在圖15C中，在任一個旁路電容器3當中，平面視角下與第1方向平行的邊和積層體2的外緣的1邊平行且全長相向地配置。因此，至少第1方向上的每一個功率迴路可以說是最為縮短的配置。進而也能期待有在每一個功率迴路所產生的磁場互相抵銷的效果，因此對減少寄生電感來說可說是期待的配置。
(實施形態9)
本實施形態9之半導體裝置(光源模組)1的剖面及平面示意圖顯示在圖16。圖16的剖面圖是顯示沿平面圖中的AA′線的剖面。在本實施形態9中，將發光元件100設為上方元件，且將開關元件200設為下方元件的積層體2載置於安裝基板600上部分地設置的凹部650。這是在安裝基板600的上表面與凹部650的底面之階梯結構和積層體2的高度略為相同而有好處。在如此情況下，以1條以上的導線500來連接設於安裝基板600的上表面的Vin配線641與積層體2中的發光元件100的上表面時，在高度方向大致上沒有差異，因此可以縮短1條以上的導線500的長度。因此能對減少寄生電感有效。
本實施形態9之功率迴路構成如下。來自設置在安裝基板600的上表面的旁路電容器3的另一個電極31(通電時相當於正極)的電流，同樣地經由設置在安裝基板600的上表面的Vin配線641、及1條以上的導線500，而使電流流到發光元件100，而到來自發光元件100的光的射出。持續通電之間，即開關元件200的閘極開啟的期間，來自發光元件100的光的射出都會持續著。電流進而從發光元件100，流經開關元件200、設置在安裝基板600的凹部650的底面的GND配線632、金屬填充貫孔(VIA)670、進而流到設置在安裝基板600的上表面的GND配線631，並回到旁路電容器3的一個電極32(通電時相當於負極，連接於電源接地)。另，從外部而向開關元件200的閘極提供訊號的VGS配線612也配置在安裝基板 600的凹部650的底面。VGS配線612通過安裝基板600的內部的金屬填充貫孔670，而與設置在安裝基板600的上表面的VGS配線611連接。
在圖16中顯示了積層體2的上方元件為發光元件100、將下方元件為開關元件200之結構。亦可將積層體2的結構倒向，讓上方元件為開關元件200、下方元件為發光元件100之結構的形態。又，亦可在積層體2使用如圖2C所示之垂直溝槽式MOSFET，亦可使用在圖6或圖7所示之水平式MOSFET來作為開關元件200。又，亦可在開關元件200使用半導體積體電路元件。
(實施形態10)
若是像在實施形態9所說明的安裝基板600，關於旁路電容器3的設置，是可以利用由安裝基板600的上表面與凹部650的底面之階梯結構所形成的側壁660周邊。亦可以旁路電容器3的一側面接觸於凹部650所形成的側壁660的方式，將旁路電容器3設置在凹部650的底面。
亦可將旁路電容器3埋入安裝基板600的內部而設置。在圖17顯示一個例子。在圖17中旁路電容器3設置成使第1方向與設置在凹部650的積層體2的積層方向平行。來自旁路電容器3的另一個電極31(通電時相當於正極)的電流經由焊料而與設置在安裝基板600的上表面的Vin配線641連接。Vin配線641經由1條以上的導線500而往發光元件100連接，讓電流流動，以此到達光的射出。電流進而從發光元件100，通過開關元件200、設置在安裝基板600的凹部650的底面之GND配線632，而流向旁路電容器3的一個電極32(通電時相當於負極，連接於電源接地)。
在設置在平板的安裝基板600上的積層體2的旁邊，以使第1方向與積層體2的積層方向平行的方式設置旁路電容器3，此事在安裝技術上並不容易。這是因為旁路電容器3由於安裝基板600上接觸的底面積很小，且形成為朝上方細長的形狀，因此很難穩定地安置。對此，在本實施形態10中，在安裝基板600 的凹部650的側壁660周邊埋入旁路電容器3，以此可提高機械性的穩定性，亦可確保對積層體2之距離的接近程度。
另，旁路電容器3宜設置成讓另一個電極31剛好從安裝基板600的上表面露出。安裝基板600的上表面與凹部650的底面的階梯結構亦可和與旁路電容器3的第1方向平行之邊的長度略為相同。又，設置在凹部650的積層體2之最上表面宜與安裝基板600的上表面略為相同。因此，在安裝基板600的內部，將第1方向設置成與積層體2的積層方向平行的旁路電容器3的底面與積層體2的底面亦可不在相同的面。此時，安裝基板600亦可為如下構成：具備多階層構成，且以使上表面整合的方式，讓旁路電容器3與積層體2分別設置在適當的底面。
以上，基於實施形態1至10來說明了本發明的半導體裝置，但是本揭示並不限定於該等實施形態。只要不脫離本揭示的旨趣，熟悉此項技藝之人士能想到的各種變形實施在各實施形態，或者與實施形態之一部分的構成要素組合而構建的其他形態亦包含在本揭示的範圍內。
產業上之可利用性
本揭示之半導體裝置能廣泛地利用在測距用的光源模組所使用的半導體裝置。
2:積層體
3:旁路電容器
31:旁路電容器之另一個電極(負極、或者電源接地)
32:旁路電容器之一個電極(正極)
100:發光元件
200:開關元件
310:旁路電容器之邊的其他部分
320:旁路電容器之邊的一部分
500:導線
600:安裝基板(PCB或者副載置基板)
610:閘極配線(VGS配線，金屬配線)
620:汲極配線(金屬配線)
630:GND配線(金屬配線)
640:Vin配線(金屬配線)
L:長度
W1,W2:寬度
x,y:方向

Claims (12)

  1. 一種半導體裝置，為混合式的半導體裝置，其構成具備有：發光元件；半導體積體電路元件，包含開關元件，前述開關元件與前述發光元件串聯連接，藉由從外部所輸入的控制訊號來控制朝前述發光元件之通電；及1個旁路電容器，對前述發光元件與前述半導體積體電路元件供給電荷，前述發光元件、前述半導體積體電路元件及前述旁路電容器形成功率迴路，前述發光元件與前述開關元件構成各自的主表面平行且相向而積層的積層體，前述積層體與前述旁路電容器安裝在同一個安裝基板，在構成前述積層體之元件當中，將安裝在前述安裝基板的一個元件作為下方元件，將安裝在前述下方元件的上表面的另一個元件作為上方元件時，在前述半導體裝置的平面視角下，前述上方元件及前述下方元件分別為矩形狀，前述旁路電容器其中一個電極與前述下方元件連接，另一個電極與前述上方元件連接，在前述平面視角下，將前述旁路電容器的內部中從前述一個電極朝向前述另一個電極的方向設為第1方向時，前述旁路電容器之與前述第1方向平行的邊與前述積層體之外緣的1邊平行，前述旁路電容器之與前述第1方向平行的邊之中，包含前述一個電極的部分是與前述積層體之外緣的1邊相向，前述旁路電容器之與前述第1方向平行的邊之中，包含前述另一個電極的部分是不與前述積層體之外緣的1邊相向， 在前述平面視角下，前述上方元件在前述下方元件的上表面中，是比前述上表面的中心，還要偏向前述旁路電容器的前述另一個電極側來配置。
  2. 如請求項1之半導體裝置，其中在前述積層體的最上表面與前述旁路電容器之連接路徑使用1條以上的導線，令與前述第1方向正交的方向為第2方向時，在前述平面視角下，1條以上的前述導線和前述第1方向平行，且從前述上方元件的外緣的在前述第2方向上延伸的邊之中較靠近前述旁路電容器之前述另一個電極的邊朝前述安裝基板延伸。
  3. 如請求項1之半導體裝置，其中前述半導體積體電路元件所包含的開關元件具有：源極電極；汲極電極；有效區，具備使電流從前述汲極電極往前述源極電極流的通道；及控制區，控制前述有效區的通電，且是配置成在前述平面視角下，前述有效區比前述控制區更接近前述旁路電容器。
  4. 如請求項1之半導體裝置，其中前述半導體積體電路元件所包含的開關元件在一主表面具有源極電極，在背向於前述一主表面的另一主表面具有汲極電極，前述開關元件為通道沿從前述一主表面朝向前述另一主表面的方向形成之垂直式場效電晶體，前述垂直式場效電晶體具有：有效區，具備使電流從前述汲極電極往前述源極電極流的通道；及控制區，控制前述有效區的通電，在前述平面視角下，前述發光元件是具有與前述半導體積體電路元件所含 的開關元件的前述有效區重疊的部分而構成積層體，在與前述有效區重疊的部分中在積層方向上成為一直線的內部導通路徑，是與前述上方元件的厚度與前述下方元件的厚度的合計相同。
  5. 如請求項4之半導體裝置，其中前述上方元件為前述發光元件，前述下方元件為前述半導體積體電路元件，在前述平面視角下，前述上方元件的一半以上是與前述有效區重疊的部分。
  6. 如請求項1之半導體裝置，其中前述上方元件為前述發光元件，前述下方元件為前述半導體積體電路元件，在前述平面視角下，前述發光元件的對角線的長度比前述半導體積體電路元件的短邊的長度還要短。
  7. 如請求項1之半導體裝置，其中在前述平面視角下，前述發光元件的對角線的長度比前述半導體積體電路元件的短邊的長度的一半還要長。
  8. 一種半導體裝置，為混合式的半導體裝置，其構成具備有：發光元件；半導體積體電路元件，包含開關元件，前述開關元件與前述發光元件串聯連接，藉由從外部所輸入的控制訊號來控制朝前述發光元件之通電；及2個以上的偶數個旁路電容器，對前述發光元件與前述半導體積體電路元件供給電荷，前述發光元件與前述開關元件構成各自的主表面平行且相向而積層的積層體，前述積層體與前述旁路電容器安裝在同一個安裝基板，在構成前述積層體之元件當中，將安裝在前述安裝基板的一個元件作為下方元件，將安裝在前述下方元件的上表面的另一個元件作為上方元件時，各個前述旁路電容器藉由其中一個電極與前述下方元件連接，另一個電極 與前述上方元件連接，而各自與1個前述積層體形成功率迴路，在各個前述功率迴路中，在前述上方元件的最上表面與各個前述旁路電容器的前述另一個電極之連接路徑使用1條以上的導線，在前述半導體裝置的平面視角下，各個前述旁路電容器及前述導線是設置在以通過1個前述積層體的中心的線為軸的線對稱的位置，在前述平面視角下，在各個前述功率迴路中流過前述導線的電流的方向，在配置於前述線對稱的位置的前述功率迴路之間，是相反方向。
  9. 如請求項8之半導體裝置，其中在前述平面視角下，在前述2個以上的偶數個旁路電容器之各個之中，將內部中從前述一個電極朝向前述另一個電極的方向設為第1方向，與前述第1方向正交的方向設為第2方向時，在前述功率迴路當中，鄰接的2個前述功率迴路中，構成該鄰接的2個前述功率迴路的各個前述旁路電容器之與前述第1方向平行的邊與前述積層體之外緣的同1邊平行，且具有與該1邊相向的部分，在前述平面視角下，流過該鄰接的2個功率迴路的電流的方向，其中一方為順時針方向，另一方為逆時針方向。
  10. 如請求項8之半導體裝置，其中在前述平面視角下，在前述2個以上的偶數個旁路電容器之各個之中，將內部中從前述一個電極朝向前述另一個電極的方向設為第1方向，與前述第1方向正交的方向設為第2方向時，在前述功率迴路當中，鄰接的2個前述功率迴路中，構成該鄰接的2個前述功率迴路的各個前述旁路電容器之與前述第1方向平行的邊，是分別與前述積層體之外緣的相鄰的2個1邊平行，且遍及全長而與各個該1邊相向，在前述平面視角下，流過該鄰接的2個前述功率迴路的電流的方向，其中一方為順時針方向，另一方為逆時針方向。
  11. 如請求項1或8之半導體裝置，其中前述半導體積體電路元件為分離式的開關元件。
  12. 如請求項1或8之半導體裝置，其中在前述半導體裝置的平面視角下，前述下方元件在外緣部分具備非功能區，前述上方元件是配置成覆蓋前述非功能區的至少一部分區域。
TW109146542A 2020-01-13 2020-12-28 半導體裝置 TWI784382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062960581P 2020-01-13 2020-01-13
US62/960,581 2020-01-13

Publications (2)

Publication Number Publication Date
TW202141781A TW202141781A (zh) 2021-11-01
TWI784382B true TWI784382B (zh) 2022-11-21

Family

ID=76863982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146542A TWI784382B (zh) 2020-01-13 2020-12-28 半導體裝置

Country Status (6)

Country Link
US (1) US20220337029A1 (zh)
EP (1) EP4071945A4 (zh)
JP (1) JP7082721B2 (zh)
CN (1) CN114982078B (zh)
TW (1) TWI784382B (zh)
WO (1) WO2021145217A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292241B2 (ja) * 2020-06-23 2023-06-16 株式会社東芝 半導体装置およびその製造方法
TWI800381B (zh) * 2022-05-19 2023-04-21 璦司柏電子股份有限公司 內建閘極驅動晶片的覆晶封裝功率電晶體模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160356472A1 (en) * 2014-09-28 2016-12-08 Jiaxing Super Lighting Electric Appliance Co., Ltd Led tube lamp
US20190090348A1 (en) * 2017-09-08 2019-03-21 Kemet Electronics Corporation High Density Multi-Component Packages
TW202033074A (zh) * 2019-01-11 2020-09-01 芬蘭商塔科托科技有限公司 電性節點、用於製造電性節點的方法及包含電性節點的多層結構

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005262A (en) * 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector
US6246708B1 (en) * 1997-08-27 2001-06-12 Xerox Corporation Semiconductor laser with associated electronic components integrally formed therewith
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
DE10041079A1 (de) * 2000-08-22 2002-03-14 Osram Opto Semiconductors Gmbh Lasermodul mit Ansteuerschaltung
JP2002232062A (ja) * 2001-02-02 2002-08-16 Ricoh Co Ltd 光電子集積素子
JP2003068861A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Works Ltd 半導体スイッチ装置
KR20070061994A (ko) * 2005-12-12 2007-06-15 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5092431B2 (ja) * 2006-02-03 2012-12-05 株式会社デンソー 半導体装置
JP4856465B2 (ja) * 2006-04-19 2012-01-18 日本オプネクスト株式会社 光半導体素子搭載基板、および光送信モジュール
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US7910992B2 (en) * 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
CN104157648B (zh) * 2010-07-27 2017-05-17 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
JP5584146B2 (ja) * 2011-01-20 2014-09-03 株式会社東芝 半導体装置およびその製造方法
JP5566354B2 (ja) * 2011-09-06 2014-08-06 三菱電機株式会社 電力用半導体スイッチおよび電力変換装置
JP5956736B2 (ja) * 2011-10-18 2016-07-27 日本放送協会 積層型半導体装置及びその製造方法
JP6287105B2 (ja) * 2013-11-22 2018-03-07 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
US10574026B2 (en) * 2017-03-23 2020-02-25 Infineon Technologies Ag Circuit and method for driving a laser diode
US20180278011A1 (en) * 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module
DE102017108050B4 (de) * 2017-04-13 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstrahlungsquelle
DE102017112101A1 (de) * 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul
US20190067901A1 (en) * 2017-08-30 2019-02-28 Lumentum Operations Llc Integrated package for laser driver and laser diode
JP6967929B2 (ja) * 2017-09-28 2021-11-17 シャープ株式会社 光センサ及び電子機器
JP6828697B2 (ja) * 2018-02-06 2021-02-10 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体装置およびｉｉｉ族窒化物半導体基板の製造方法
JP7329502B2 (ja) * 2018-04-19 2023-08-18 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置およびその製造方法
US11189985B2 (en) 2018-12-06 2021-11-30 Ii-Vi Delaware, Inc. Optoelectronic assembly
JP2020145274A (ja) * 2019-03-05 2020-09-10 富士ゼロックス株式会社 発光装置、光学装置および情報処理装置
JP7318305B2 (ja) * 2019-05-17 2023-08-01 富士フイルムビジネスイノベーション株式会社 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160356472A1 (en) * 2014-09-28 2016-12-08 Jiaxing Super Lighting Electric Appliance Co., Ltd Led tube lamp
US20190090348A1 (en) * 2017-09-08 2019-03-21 Kemet Electronics Corporation High Density Multi-Component Packages
TW202033074A (zh) * 2019-01-11 2020-09-01 芬蘭商塔科托科技有限公司 電性節點、用於製造電性節點的方法及包含電性節點的多層結構

Also Published As

Publication number Publication date
JPWO2021145217A1 (zh) 2021-07-22
CN114982078A (zh) 2022-08-30
US20220337029A1 (en) 2022-10-20
EP4071945A1 (en) 2022-10-12
WO2021145217A1 (ja) 2021-07-22
EP4071945A4 (en) 2023-09-06
TW202141781A (zh) 2021-11-01
CN114982078B (zh) 2023-04-28
JP7082721B2 (ja) 2022-06-08

Similar Documents

Publication Publication Date Title
CN109378703B (zh) 激光二极管模块
US10056357B2 (en) Semiconductor light emitting device
US6842346B2 (en) Semiconductor device
JP5755533B2 (ja) 半導体装置
US20220337029A1 (en) Semiconductor device
JP5823798B2 (ja) 半導体装置
US9355950B1 (en) Power semiconductor module having low gate drive inductance flexible board connection
US20100259201A1 (en) Semiconductor device
JP2009231805A (ja) 半導体装置
US20120248539A1 (en) Flip chip semiconductor device
JP5236406B2 (ja) 半導体発光モジュールおよびその製造方法
PH12014000026B1 (en) Semiconductor component and method of manufacture
US20220285911A1 (en) Semiconductor laser device
JP5389034B2 (ja) オプトエレクトロニクス部品を備えている配置構造
US9837386B2 (en) Power device and preparation method thereof
US20210408758A1 (en) Semiconductor laser device
TWI430409B (zh) 一種倒裝晶片的半導體器件
US20220029383A1 (en) Light source system
KR101443121B1 (ko) 발광소자 패키지 및 그 제조방법
WO2023100887A1 (ja) 半導体発光装置および半導体発光ユニット
US20230142319A1 (en) Semiconductor light-emitting device
JP2022060630A (ja) 半導体レーザ素子、半導体レーザユニット、半導体レーザ装置
CN117238899A (zh) 半导体器件
JP2014179380A (ja) Ｌｅｄ素子の実装構造