TWI430409B - 一種倒裝晶片的半導體器件 - Google Patents

一種倒裝晶片的半導體器件 Download PDF

Info

Publication number
TWI430409B
TWI430409B TW100141186A TW100141186A TWI430409B TW I430409 B TWI430409 B TW I430409B TW 100141186 A TW100141186 A TW 100141186A TW 100141186 A TW100141186 A TW 100141186A TW I430409 B TWI430409 B TW I430409B
Authority
TW
Taiwan
Prior art keywords
wafer
pin
extending portion
type
semiconductor device
Prior art date
Application number
TW100141186A
Other languages
English (en)
Other versions
TW201320262A (zh
Inventor
張曉天
耶爾馬茲 哈姆紮
魯軍
曾小光
魯明朕
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW100141186A priority Critical patent/TWI430409B/zh
Publication of TW201320262A publication Critical patent/TW201320262A/zh
Application granted granted Critical
Publication of TWI430409B publication Critical patent/TWI430409B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

一種倒裝晶片的半導體器件
本發明一般涉及一種功率半導體器件及其製備方法，更確切的說，本發明旨在提供集成有多個MOSFET和一個控制IC的倒裝晶片的半導體器件。
為了實現節能、高效率和設備小型化等目標，電子設備對更高效率電源的要求越來越大。同時，電信設備和伺服器更高的速度和更大的記憶體容量也導致更大的電流消耗。因此，對於此類設備，一些器件諸如DC/DC變換電源也需要節能設計，並要求更低的輸出電壓和閒置模式下具有更低的功耗。因此，各種高效率、細小和薄封裝，低電壓、大電流，高轉換速率、智慧控制的功率MOSFET應運而生。
在傳統的功率MOSFET器件中，如果功率MOSFET器件要求對多個晶片進行集成封裝，則基座會分成多個彼此互不相連的部分用於分別作為不同晶片的載體。例如第一圖所示的集成有多個MOSFET的半導體器件100中，MOSFET110、111和IC112分別粘貼在不同的基座101和基座102上，基座101和基座102之間是分割開的，這就導致基座101和基座102佔用的空間比較大，另一方面，由於彼此分割的基座101和基座102上導致MOSFET110、111的散熱效果並未達到最佳。
第二圖所示的是一種倒裝晶片的截面示意圖，在半導體器件200中，晶片210通過焊接凸塊220安裝在多個引腳201上，這種封裝方式中，比較簡潔的基座只包含多個引腳201，但是其劣勢是晶片210沒有暴露在塑封體之外散熱片，所以晶片210往往是不需要高散熱的晶片類型，而功率MOSFET的散熱量恰恰是比較大。
第三圖所示的是一種另一種倒裝晶片的俯視圖，在半導體器件300中，晶片310的一個電極(如柵極)連接在引腳302的金屬凸起302a上，而晶片310的另一個電極(如源極)則連接在基座301的金屬凸起301a上。這種封裝能達到一定的散熱效果，但是由於基座301與晶片310之間的縫隙很小，導致塑封料很難完全填充在晶片310與基座301之間，以致二者之間形成有空洞。在功率器件中，隨著電子產品的工作電壓正在不斷降低，通常要求DC-DC變換器具有低電壓、大電流輸出，並且同時具有高散熱性能和高可靠性，上述這些器件，在散熱或可靠性方面還有待改善。
正是鑒於上述問題，本發明提出了一種倒裝晶片的半導體器件，主要包括：包含第一晶片安裝區和第二晶片安裝區的基座及一個形成在基座中的切口，並且在第一晶片安裝區中形成有一個凹槽；其中，切口將第一晶片安裝區分割成橫向延伸的橫向基座及縱向延伸的縱向基座，並且切口延伸至凹槽中從而將凹槽分割成形成在橫向基座中的橫向槽體及形成在縱向基座中的縱向槽體，並還在該凹槽中形成有多個金屬凸塊；以及設置在第一晶片安裝區附近的第一類、第二類引腳和第三類引腳；第一類引腳包含第一外部引腳及與第一外部引腳連接的第一引腳焊區，且第一引腳焊區包含第一橫向延伸部分及與第一橫向延伸部分連接的第一縱向延伸部分；第二類引腳包含第二外部引腳及與第二外部引腳連接的第二引腳焊區，且第二引腳焊區包含第二橫向延伸部分及與第二橫向延伸部分連接的第二縱向延伸部分；第三類引腳包含第三外部引腳及與第三外部引腳連接的第三引腳焊區；其中，第二橫向延伸部分延伸至所述切口中，並且第二縱向延伸部分沿著切口與第二晶片安裝區交界的邊緣設置，且第一橫向延伸部分設置在鄰近縱向基座的位置，及第一縱向延伸部分位於靠近第二縱向延伸部分的位置；以及倒裝焊接在所述金屬凸塊和第二橫向延伸部分上的第一晶片，位於第一晶片的正面的第一晶片的第一、第二電極分別焊接在第二橫向延伸部分和金屬凸塊上；將第一晶片背面的第三電極連接到第一類引腳上的第一金屬連接片，第一金屬連接片包含第一金屬片、第一連接結構及第一焊片，第一連接結構將第一金屬片與第一焊片連接在一起，第一金屬片粘貼在第一晶片的第三電極上，第一焊片焊接在第一橫向延伸部分上；粘貼在第一金屬片上的第二晶片，並且位於第二晶片背面的第二晶片的第三電極粘貼在第一金屬片上；將第二晶片正面的第二電極連接到第三類引腳上的第二金屬連接片，第二金屬連接片包含第二金屬片、第二連接結構及第二焊片，第二連接結構將第二金屬片與第二焊片連接在一起，第二金屬片與第二晶片的第二電極焊接在一起，第二焊片焊接在鄰近橫向基座的第三引腳焊區上；粘貼在第二晶片安裝區的第三晶片，並且部分設置在第三晶片正面的信號端子通過鍵合引線分別與第一、第二縱向延伸部分、第二晶片安裝區、位於第二晶片正面的第二晶片的第二電極和第一電極進行電性連接。
上述的倒裝晶片的半導體器件，由橫向基座及縱向基座構成的第一晶片安裝區為L形結構，並且所述凹槽為L形槽體。
上述的倒裝晶片的半導體器件，第一引腳焊區的高度高於第一外部引腳的高度，第三引腳焊區的高度高於第三外部引腳的高度。
上述的倒裝晶片的半導體器件，第二橫向延伸部分的頂面與金屬凸塊的頂面位於同一平面。
上述的倒裝晶片的半導體器件，第三晶片通過非導電膠粘貼在第二晶片安裝區上。
上述的倒裝晶片的半導體器件，還包括連接在所述橫向基座上的一個第四類引腳。
上述的倒裝晶片的半導體器件，還包括設置在第二晶片安裝區附近的多個第五類引腳，並且任意一個第五類引腳包含一個第五外部引腳及與該第五外部引腳連接的一個第五引腳焊區；其中，部分設置在第三晶片正面的信號端子通過鍵合引線分別與不同的第五類引腳所包含的第五引腳焊區進行電性連接。
上述的倒裝晶片的半導體器件，任意一個第五引腳焊區的高度高於與該第五引腳焊區連接的第五外部引腳的高度。
上述的倒裝晶片的半導體器件，第一橫向延伸部分橫向延伸直至第一縱向延伸部分鄰近第二縱向延伸部分並且第一縱向延伸部分與第二縱向延伸部分保持平行。
上述的倒裝晶片的半導體器件，所述第一晶片的長度和寬度均相對應的分別小於所述凹槽的長度和寬度。
上述的倒裝晶片的半導體器件，所述第一縱向延伸部分與第一橫向延伸部分垂直，以及第二縱向延伸部分與第二橫向延伸部分垂直。
上述的倒裝晶片的半導體器件，所述第一晶片為低端MOSFET，所述第二晶片為高端MOSFET，所述第三晶片為控制IC。
上述的倒裝晶片的半導體器件，第一晶片的第一電極和第二電極分別柵極和源極，第一晶片的第三電極為漏極；並且第二晶片的第一電極和第二電極分別柵極和漏極，第二晶片的第三電極為源極。
此外，本發明還提供一種用於製備前述倒裝晶片的半導體器件的晶片安裝單元，包括：包含第一晶片安裝區和第二晶片安裝區的基座及一個形成在基座中的切口，並且在第一晶片安裝區中形成有一個凹槽；其中，切口將第一晶片安裝區分割成橫向延伸的橫向基座及縱向延伸的縱向基座，並且切口延伸至凹槽中從而將凹槽分割成形成在橫向基座中的橫向槽體及形成在縱向基座中的縱向槽體，並還在該凹槽中形成有多個金屬凸塊；以及設置在第一晶片安裝區附近的第一類、第二類引腳和第三類引腳；第一類引腳包含第一外部引腳及與第一外部引腳連接的第一引腳焊區，且第一引腳焊區包含第一橫向延伸部分及與第一橫向延伸部分連接的第一縱向延伸部分；第二類引腳包含第二外部引腳及與第二外部引腳連接的第二引腳焊區，且第二引腳焊區包含第二橫向延伸部分及與第二橫向延伸部分連接的第二縱向延伸部分；第三類引腳包含第三外部引腳及與第三外部引腳連接的第三引腳焊區；其中，第二橫向延伸部分延伸至所述切口中，並且第二縱向延伸部分沿著切口與第二晶片安裝區交界的邊緣設置，且第一橫向延伸部分設置在鄰近縱向基座的位置，及第一縱向延伸部分位於靠近第二縱向延伸部分的位置。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，由橫向基座及縱向基座構成的第一晶片安裝區為L形結構，並且所述凹槽為L形槽體。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，第一引腳焊區的高度高於第一外部引腳的高度，第三引腳焊區的高度高於第三外部引腳的高度。
上述的倒裝晶片的製備倒裝晶片的半導體器件的晶片安裝單元，第二橫向延伸部分的的頂面與金屬凸塊的頂面位於同一平面。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，還包括連接在所述橫向基座上的一個第四類引腳。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，還包括設置在第二晶片安裝區附近的多個第五類引腳，並且任意一個第五類引腳包含一個第五外部引腳及與該第五外部引腳連接的一個第五引腳焊區；並且任意一個第五引腳焊區的高度高於與該第五引腳焊區連接的第五外部引腳的高度。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，第一橫向延伸部分橫向延伸直至第一縱向延伸部分鄰近第二縱向延伸部分並且第一縱向延伸部分與第二縱向延伸部分保持平行。
上述的製備倒裝晶片的半導體器件的晶片安裝單元，所述第一縱向延伸部分與第一橫向延伸部分垂直，以及第二縱向延伸部分與第二橫向延伸部分垂直。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
參見第四A圖，本發明所提供的一種用於製備倒裝晶片的晶片安裝單元400如圖所示。第四A圖及第四C圖展示了晶片安裝單元400中所包含的基座401的結構示意圖，基座401包括連接在一起的第一晶片安裝區401'和第二晶片安裝區401"，並且在基座401中形成有一個切口401'b，可以認為切口401'b是形成在第一晶片安裝區401'中。其中，在第一晶片安裝區401'中形成有一個凹槽401'a。設定X軸為橫向Y軸為縱向，由於切口401'b將第一晶片安裝區401'分割成橫向延伸的橫向基座401'-2及縱向延伸的縱向基座401'-1，導致包含有橫向基座401'-2及縱向基座401'-1的第一晶片安裝區401'大致呈現為L形。大體上切口401'b是由縱向基座401'-1、橫向基座401'-2和第二晶片安裝區401''所圍繞形成的。在水準方向上，切口401'b還延伸至凹槽401'a中，從而將凹槽401'a分割成形成在橫向基座401'-2中並橫向延伸的橫向槽體401'a-2及形成在縱向基座401'-1中並縱向延伸的縱向槽體401'a-1，以致包含有橫向槽體401'a-2及縱向槽體401'a-1的凹槽401'a大致也呈現為L形。另外，還在該凹槽401'a中形成有多個金屬凸塊401'c。
為了進一步理解基座401的結構模式，第四B圖展示了在一種實施方式中基座401的初始結構。在初始的第一晶片安裝區401'上，虛線A1所框定的區域內用來預製備和形成一個凹槽，例如利用半刻蝕的方法，凹槽可以為長方體或正方體或其他合適的形貌；與此同時，在初始的第一晶片安裝區401'上，虛線A2所框定的區域內用來形成一個切口。由於在虛線A2所框定的區域內形成了切口，則初始的第一晶片安裝區401'被虛線A2所框定的區域內所形成的切口分割成橫向延伸的橫向基座401'-2及縱向延伸的縱向基座401'-1，以致第一晶片安裝區401'大致上為一個L形的立體結構，其中橫向基座401'-2是直接連接在第二晶片安裝區401"上。另外，由於虛線A1所框定的區域與虛線A2所框定的區域有所重疊，所以導致在虛線A1所框定的區域內原本製備的凹槽被虛線A2所框定的區域內所形成的切口分割成橫向延伸的橫向槽體401'a-1及縱向延伸的縱向槽體401'a-1，並同時使得凹槽401'a沿著切口401'b與縱向基座401'-1交界的邊緣和沿著切口401'b與橫向基座401'-2交界的邊緣設置，並且所形成的凹槽401'a大致上為一個立體的L形的槽體。另外，在虛線A1所框定的區域內形成凹槽的同時，如果選擇將該區域內的部分金屬予以保留，就可以形成金屬凸塊(Pillar)401'c。
晶片安裝單元400中還包括設置在第一晶片安裝區401'附近的一個第一類引腳402、一個第二類引腳403和一個第三類引腳408。第一類引腳402包含第一外部引腳402a及與第一外部引腳402a連接的第一引腳焊區402'，第一外部引腳402a通過向上彎折的第一連接部件402"與第一引腳焊區402'連接，所以第一引腳焊區402'所在位置的高度要高於第一外部引腳402a所在位置的高度，而第一外部引腳402a與基座401大體上處於同一水平面。另外，第一引腳焊區402'包含第一橫向延伸部分402'a及與第一橫向延伸部分402'a連接的第一縱向延伸部分402'b，第一橫向延伸部分402'a大致上與第一縱向延伸部分402'b垂直，且第一橫向延伸部分402'a鄰近縱向基座401'-1並沿著縱向基座401'-1的橫向邊緣延伸。
第二類引腳403包含第二外部引腳403a及與第二外部引腳403a連接的第二引腳焊區403'，且第二引腳焊區403'包含第二橫向延伸部分403'a及與第二橫向延伸部分403'a連接的第二縱向延伸部分403'b，第二橫向延伸部分403'a大致上與第二縱向延伸部分403'b垂直。值得注意的是，第二縱向延伸部分403'b縱向延伸，直至第二橫向延伸部分403'a延伸至切口401'b中，並且第二縱向延伸部分403'b沿著切口401'b的與第二晶片安裝區401"交界的邊緣設置(但不接觸)。另外，第一橫向延伸部分402'a設置在鄰近縱向基座401'-1的位置，第一橫向延伸部分402'a橫向延伸直至第一縱向延伸部分402'b鄰近第二縱向延伸部分403'b。第一縱向延伸部分402'b不僅位於靠近第二縱向延伸部分403'b的位置而且還與第二縱向延伸部分403'b基本上保持平行。第三類引腳408主要包含第三外部引腳408a及與第三外部引腳408a連接的第三引腳焊區408'，第三外部引腳408a通過向上彎折的第三連接部件408"與第三引腳焊區408'連接，所以第三引腳焊區408'的所在位置的高度要高於第三外部引腳408a所在位置的高度，第三引腳焊區408'鄰近橫向基座401'-2，第三外部引腳408a與基座401基本處於同一水平面。
晶片安裝單元400還包括連接在橫向基座401'-2上的一個第四類引腳409，第四類引腳409直接與第一晶片安裝區401'連接在一起，第四類引腳409與基座401基本處於同一水平面。此外，在晶片安裝單元400中，還包括設置在第二晶片安裝區401"附近的多個第五類引腳，第五類引腳分佈在第二晶片安裝區401"的兩側，例如第四A圖所示的第五類引腳404、405、406、407或更多，須注意的是，任意一個第五類引腳包含第五外部引腳及與第五外部引腳連接的第五引腳焊區，並且任意一個第五引腳焊區所在位置的高度高於與該第五引腳焊區連接的第五外部引腳所在位置的高度，例如第五類引腳404(或405、406、407)主要包含第五外部引腳404a(或相應的405a、406a、407a)及與第五外部引腳404(或405、406、407)連接的第五引腳焊區404'(或405'、406'、407')，第五外部引腳404a(或405a、406a、407a)通過向上彎折的第五連接部件404"(或405"、406"、407")與第五引腳焊區404'(或405'、406'、407')連接，所以第五引腳焊區404'(或405'、406'、407')的高度要高於與該第五引腳焊區404'(或405'、406'、407')連接的第五外部引腳404a(或405a、406a、407a)的高度。在晶片安裝單元400中，第四類引腳409、第三類引腳408、第五類引腳406、第五類引腳407位於基座401的一側，相對應的，第一類引腳402、第二類引腳403、第五類引腳404、第五類引腳405位於基座401的另一側。並且第四類引腳409與第三外部引腳408a、第五外部引腳407a、第五外部引腳406a基本處於同一水平面上並位於同一直線上並成一排；而第一外部引腳402a與第五外部引腳404a、第五外部引腳405a基本處於同一水平面上並位於同一直線上並成一排，其中，第二外部引腳403a因為可以作為隱藏引腳(Hidden pin)，所以比較短的第二外部引腳403a可是不與第一外部引腳402a、第五外部引腳404a、第五外部引腳405a位列一條線上。另外，第二類引腳403的厚度是小於基座401的厚度的，第二類引腳403必須有一定的高度，第二橫向延伸部分403'a的頂面才能與金屬凸塊401'c的頂面位於同一平面。當然，如果有需要，第二外部引腳403a也可以向外進行延伸直至與第一外部引腳402a、第五外部引腳404a、第五外部引腳405a並齊。
參見第五圖所示，為了獲得第十二A圖所示的倒裝晶片的半導體器件500，先要利用導電材料(未示出)將第一晶片410倒裝焊接在金屬凸塊401'c和第二橫向延伸部分403'a上。第一晶片410的結構見於第六圖所示，第一晶片410通常為低端MOSFET(Low Side MOSFET)，第一晶片410的第一電極410a、第二電極410b位於第一晶片410的正面，第一晶片410的第三電極410c位於第一晶片410的背面，完成倒裝焊接(Flip chip)後，第一晶片410的第一電極410a與第二橫向延伸部分403'a接觸並與之焊接在一起，第二電極410b與金屬凸塊401'c接觸並與之焊接在一起。由於第二橫向延伸部分403'a的頂面與金屬凸塊401'c的頂面位於同一平面，有利於完成倒裝焊接的第一晶片410保持一個無傾斜的水準狀態，而且能促進第一電極410a、第二電極410b分別與第二橫向延伸部分403'a、金屬凸塊401'c保持無縫隙的接觸。在上述晶片的粘貼的過程中，為了防止第一晶片410觸及基座401的位於凹槽401'a四周的部位而與之發生短路，需要第一晶片410的長度和寬度均相對應的分別小於凹槽401'a的最大長度L和最大寬度W，如圖4C所示，其長度L即縱向槽體401'a-1的長度，其寬度W即橫向槽體401'a-2的寬度W2 與縱向槽體401'a-1的寬度W1 之和，這可以在製備凹槽401'a的時候根據第一晶片410的尺寸進行控制，例如要求圖4B中虛線A1所框定的區域內所開設的凹槽的尺寸大於第一晶片410的尺寸即可。在一種實施方式中，第一晶片410為頂源底漏的垂直式功率MOSFET器件，其第一電極410a通常為柵極、第二電極410b通常為源極，而第三電極410c通常為漏極，並且第一電極410a和第二電極410b通過未標記的鈍化層進行絕緣隔離。當然，第一晶片410也可以為頂漏底源的垂直功率器件，則第一電極410a為柵極，第二電極410b此時為漏極，而第三電極410c此時為源極。
參見第七圖所示，利用第一金屬連接片421將第一晶片410背面的第三電極410c連接到第一類引腳402上，第一金屬連接片421包含第一金屬片421a、第一連接結構421b及第一焊片421c，第一連接結構421b將第一金屬片421a與第一焊片421c連接在一起。可以利用導電銀漿或焊錫膏之類的導電材料將第一金屬片421a粘貼在第一晶片410的第三電極410c上，或者是選擇共晶焊的方式，此時第一金屬片421a位於第一晶片410的上方，也即第一金屬片421a的底面與第一晶片410的第三電極410c接觸並粘貼在一起。同時還利用導電材料將第一焊片421c焊接在第一橫向延伸部分402'a上，正因為第一引腳焊區402'所在位置的高度高於第一外部引腳402a所在位置的高度，這便於第一引腳焊區402'迎合與第一焊片421c的焊接。之後，如第八圖所示，再將第二晶片411粘貼在第一金屬片421a上，第二晶片411位於第一金屬片421a的上方。第二晶片411的結構見於第九圖所示，第二晶片411通常為高端MOSFET(High Side MOSFET)，第二晶片411的第一電極411a、第二電極411b位於第二晶片411的正面的，第二晶片411的第三電極411c位於第二晶片411的背面。完成將第二晶片411粘貼在第一金屬片421a上之後，第二晶片411的第三電極411c粘貼在第一金屬片421a上，也即第一金屬片421a的頂面與第三電極411c接觸並粘貼在一起。在一種實施方式中，第二晶片411通常為頂源底漏的垂直式功率MOSFET器件，其第一電極411a通常為柵極、第二電極411b通常為源極，而第三電極411c通常為漏極，並且第一電極411a和第二電極411b通過圖中未標記的鈍化層進行絕緣隔離。另外，第二晶片411也可以為頂漏底源的垂直功率器件，則第一電極411a為柵極，第二電極411b此時為漏極，而第三電極411c為源極。DC-DC轉換器中，通常將例如N型的高端和低端MOSFET封裝在同一封裝體內，並要求低端MOSFET的漏極與高端MOSFET的源極連接，DC-DC轉換器正常運行時，常要求低端MOSFET的源極是在封裝體的底部作為地極(GND)。那麼作為一種選擇，第一晶片410的第三電極410c為漏極時，第二晶片411的第三電極411c可以選擇為源極。
參見第十圖所示，利用第二金屬連接片422將第二晶片411正面的第二電極411b連接到第三類引腳408上，第二金屬連接片422包含第二金屬片422a、第二連接結構422b及第二焊片422c，第二連接結構422b將第二金屬片422a與第二焊片422c連接在一起。其中，第二金屬片422a與第二晶片411的第二電極411b接觸並利用導電材料將兩者焊接在一起，同時還利用導電材料將第二焊片422c焊接在鄰近橫向基座401'-2的第三引腳焊區408'上，正因為第三引腳焊區408'所在位置的高度高於第三外部引腳408a所在位置的高度，這便於第三引腳焊區408'迎合與第二焊片422c的焊接。
參見第十一圖所示，利用非導電的粘合膠(未示出)將第三晶片412粘貼在第二晶片安裝區401"上，主要是第三晶片412的背面接觸第二晶片安裝區401"並與之粘合。值得注意的是，為了避免擊穿問題，第三晶片412可以是控制晶片(Control IC)，用來控制第一、第二晶片兩者的柵極信號，以產生高端與低端金屬氧化物半導體場效應電晶體的柵極信號間的截止時間，避免高端與低端金屬氧化物半導體場效應電晶體同時啟動。設置在第三晶片412正面的信號端子(I/O Pad)有多個，如第十二A圖所示，一部分設置在第三晶片412正面的信號端子通過不同的鍵合引線分別與第一縱向延伸部分402'b、第二縱向延伸部分403'b、第二晶片安裝區401"、第二晶片411的第二電極411b、及第二晶片411的第一電極411a進行電性連接。可以看出，第三晶片412的連接到第一縱向延伸部分402'b的信號端子同時與第一晶片410的第三電極410c及與第二晶片411的第三電極411c電性連接；連接到第二縱向延伸部分403'b的信號端子與第一晶片410的第一電極410a電性連接，用於控制第一晶片410的柵極信號；直接連接到第二晶片411的第一電極410a上的信號端子用於控制第二晶片411的柵極信號。在第三晶片412正面的多個信號端子中，還有一部分信號端子通過鍵合引線分別與不同的第五類引腳(如404、405、406、407)所包含的第五引腳焊區(如相對應的404'、405'、406'、407')進行電性連接，因為第五引腳焊區(如404'、405'、406'、407')所在位置的高度高於第五外部引腳(如404a、405a、406a、407a)所在位置的高度，這便於第五引腳焊區迎合與需要鍵合在該第五引腳焊區上的鍵合引線進行連接。在集成LS MOSFET和HS MOSFET的器件中，低端(LS)的源極通常接地，一般情況下，高端(HS)的漏極直接或間接的與電源正極相連，低端(LS)的漏極與高端(HS)的源極連接，這樣的拓撲結構存在於很多整流器和調節器中。
上述結構中，由於第二縱向延伸部分403'b鄰近第二晶片安裝區401"，以及第一縱向延伸部分402'b鄰近第二縱向延伸部分403'b，這種佈局，能有效減少第一縱向延伸部分402'b、第二縱向延伸部分403'b與第三晶片412的距離並縮小晶片安裝單元400的整體面積，而第三晶片412的一些信號端子通過不同的鍵合引線分別連接在第一縱向延伸部分402'b、第二縱向延伸部分403'b上，正因為如此，那麼連接第一縱向延伸部分402'b、第二縱向延伸部分403'b與第三晶片412的信號端子的鍵合引線的長度也就相應地縮短了。本領域的技術人員都知道，功率MOSFET器件中的通態電阻RDS(on)是影響MOSFET性能的重要因素之一，鍵合引線的長度減小，其電阻和離散的電感帶來的負面效應也能相對避免，這對MOSFET的開關速度有著重大影響。
必須指出的是，儘管第二晶片安裝區401"上所粘貼的是第三晶片412，但是在一些其他類別的封裝結構中，第三晶片412可以替換為其他任意合適的電子元件，例如其他類型的晶粒、電阻或電容等，那麼這些電子元件所包含的端子與第一晶片410、第二晶片411的各自的電極之間的連接關係也可以隨之做適應性的調整。而且作為預留有較大面積的第二晶片安裝區401"，除了單純的安裝第三晶片412之外，還可以整合更多的電子元件粘貼在其上共同分享第二晶片安裝區401"。
第十三A圖是第十二A圖示出的半導體器件500完成塑封後的封裝體500'的底面俯視圖，第十四圖是第十二A圖示出的半導體器件500完成塑封後的封裝體500'的豎截面示意圖，半導體器件500通過塑封體430進行塑封和提供物理保護。在第十三A圖中，第四類引腳409、第三外部引腳408a、第一外部引腳402a和第五外部引腳407a、406a及405a、404a皆延伸至塑封體430之外，第二外部引腳403a可以選擇隱藏而不予延伸出塑封體430。在半導體器件500中，由於切口401'b延伸至凹槽401'a中，所以凹槽401'a與切口401'b是交界的，可認為L形的凹槽401'a是沿著切口401'b的與縱向基座401'-1交界的邊緣和沿著切口401'b的與橫向基座401'-2交界的邊緣設置，這也意味著凹槽401'a與切口401'b之間並無阻擋物。見第四A圖所示，凹槽401'a的四周皆形成有側壁，唯有與切口401'b形成交界的邊緣處無側壁，這益於在對半導體器件500進行塑封的過程中，一方面，灌入凹槽401'a中呈現為液態的塑封料能順利的將凹槽401'a中的氣體排出；另一方面，由於凹槽401'a的底部與第一晶片410之間保持有一定的距離，凹槽401'a的底部與第一晶片410之間就存有較大的縫隙，所以在塑封工藝中，存在於凹槽401'a的底部與第一晶片410之間的塑封料中就不容易產生空洞(Void)，這對完成塑封後的封裝體500'的可靠性有極大的改善。
第十二B圖是第十二A圖描述的半導體器件500的另一實施方式的結構示意圖。第十二B圖的實施例中，第二類引腳403所包含的第二外部引腳403a可以全部或部分被截斷，其截斷時機可以選擇在完成引線鍵合工藝之後，從而使得半導體器件500完成塑封後，餘下的第二引腳焊區403'被完全塑封包覆在塑封體430中。第二外部引腳403a的切割有多種方式可以實現，例如鐳射切割或機械切割等。第十三B圖是第十二B圖示出的半導體器件500完成塑封後的封裝體500'的底面俯視圖，很明顯，此時第四類引腳409、第三外部引腳408a、第一外部引腳402a和第五外部引腳407a、406a及405a、404a皆延伸至塑封體430之外，唯有已經被截斷的第二類引腳403(未示出)並未從塑封體430外露出來，這與第十三A圖中第二類引腳403的第二外部引腳403a外露于塑封體430之外截然不同。
為了更加直觀的理解第十二A圖所描述的半導體器件500的結構模式，第十五圖示意出了從頂面俯視半導體器件500的透視結構。第四類引腳409、第三類引腳408、第五類引腳407和第五類引腳406位於基座401的一側，與此同時，第一類引腳402、第二類引腳403、第五類引腳404和第五類引腳405位於基座401的另一側。其中，大致上具有相同的厚度的第四類引腳409、第三外部引腳408a、第五外部引腳407a和第五外部引腳406a基本處於同一水平面上並還位於同一直線上，從而排成一列；同樣，大致上具有相同的厚度的第一外部引腳402a、第二外部引腳403a、第五外部引腳404a和第五外部引腳405a基本處於同一水平面上並還位於同一直線上，從而排成另一列。值得注意的是，在完成引線鍵合工藝之後，可以從第十五圖中所示的引腳截斷槽/線(Pin cut location)處對第二類引腳403實施切割(如鐳射切割或機械切割等)，以實現將第二外部引腳403a和第二引腳焊區403'進行分離。
在一種實施方式中，第四類引腳409為接電源地端PGND(POWER GND)；第三類引腳408為電壓輸入端VIN ；第五類引腳407為接模擬地端AGND(ANALOGUE GND)；第五類引腳406為回饋端FB；第一類引腳402為開關電壓節點V(Lx)，其在輸出電壓VOUT 下傳輸所需的負載電流ILOAD ；第五類引腳404為使能端EN；第五類引腳405為補償端COMP。本發明的另一個優點是，連接在一起的第一晶片安裝區401'和第二晶片安裝區401"共同構成具有較大面積的基座401，基座401通過SMT技術焊接在其他PCB板上所設置的散熱盤上，從而可以作為一個散熱效果極佳的散熱途徑。
值得注意的是，上述所羅列的結構和方法作為一個較佳的實施方式，然後必須認識到，在晶片安裝單元400上安裝晶片的方式並非是唯一的，例如假定第一金屬連接片421只保留第一金屬片421a而將第一連接結構421b及第一焊片421c予以鋸掉，那麼第一連接結構421b及第一焊片421c完全可以用其他的導電物諸如鍵合引線或導電帶進行代替，此時只需利用鍵合引線或導電帶等導電物將第一金屬片421a電性連接到第一橫向延伸部分402'a上即可。或者，第二金屬連接片422乾脆被鍵合引線或導電帶等完全代替，僅僅利用鍵合引線或導電帶等導電物便可將第二晶片411的第二電極411b電性連接到第三引腳焊區408'上。所以，本發明所披露的晶片安裝單元400可提供多種封裝模式，並且最終所獲得的器件結構也略有差異。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，並且，本案雖然是對器件結構進行描述，但是還陳列了為了獲得該器件的相關方法和步驟。另外儘管包含晶片安裝單元的引線框架在本案並為未示意出，但本領域的技術人員都知道，引線框架通常可以包含多個這樣的晶片安裝單元。所以，上述發明提出了現有的較佳實施例，然而，這些內容並不作為局限。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
400．．．晶片安裝單元
401．．．基座
401'．．．第一晶片安裝區
401"．．．第二晶片安裝區
401'b．．．切口
401'a．．．凹槽
401'-2．．．橫向基座
401'-1．．．縱向基座
401'a-1．．．縱向槽體
401'a-2．．．橫向槽體
401'c．．．金屬凸塊
402．．．第一類引腳
403．．．第二類引腳
408．．．第三類引腳
402a．．．第一外部引腳
402'．．．第一引腳焊區
402"．．．第一連接部件
402'a．．．第一橫向延伸部分
402'b．．．第一縱向延伸部分
403．．．第二類引腳
403a．．．第二外部引腳
403'．．．第二引腳焊區
403'a．．．第二橫向延伸部分
403'b．．．第二縱向延伸部分
408．．．第三類引腳
408a．．．第三外部引腳
408'．．．第三引腳焊區
408"．．．第三連接部件
409．．．第四類引腳
404、405、406、407．．．第五類引腳
404a、405a、406a、407a．．．第五外部引腳
404'、405'、406'、407'．．．第五引腳焊區
404"、405"、406"、407"．．．第五連接部件
410．．．第一晶片
410a．．．第一電極
411b．．．第二電極
410c．．．第三電極
421．．．第一金屬連接片
421a．．．第一金屬片
421b．．．第一連接結構
421c．．．第一焊片
411．．．第二晶片
411a．．．第一電極
411c．．．第三電極
422．．．第二金屬連接片
422a．．．第二金屬片
422b．．．第二連接結構
422c．．．第二焊片
412．．．第三晶片
430．．．塑封體
500．．．半導體器件
500'．．．封裝體
第一圖係先前技術中包含多個晶片的功率MOSFET器件的結構示意圖。
第二圖係先前技術中將晶片通過焊接凸塊直接倒裝焊接在多個引腳上的結構示意圖。
第三圖係先前技術中將晶片倒裝焊接在分割開的基座上的結構示意圖。
第四A-四C圖係本發明中晶片安裝單元的結構示意圖。
第五圖係將第一晶片倒裝焊接在第一晶片安裝區的結構示意圖。
第六圖係第一晶片的結構示意圖。
第七圖係第一金屬連接片將第一晶片的第三電極連接到第一類引腳上的結構示意圖。
第八圖係將第二晶片粘貼在第一金屬連接片包含的第一金屬片上的結構示意圖。
第九圖係第二晶片的結構示意圖。
第十圖係第二金屬連接片將第二晶片的第二電極連接到第三類引腳上的結構示意圖。
第十一圖係將第三晶片粘貼在第二晶片安裝區的結構示意圖。
第十二A圖係第三晶片的一部分信號端子通過鍵合引線完成引線鍵合所獲得的半導體器件的結構示意圖。
第十二B圖係第十二A圖所描述的半導體器件的另一實施方式的結構示意圖。
第十三A圖係第十二A圖示出的半導體器件完成塑封後的封裝體的底面俯視圖。
第十三B圖係第十二B圖示出的半導體器件完成塑封後的封裝體的底面俯視圖。
第十四圖係第十二A圖示出的半導體器件完成塑封後的封裝體的豎截面示意圖。
第十五圖係第十二A圖示出的半導體器件完成塑封後的封裝體的俯視示意圖。
400‧‧‧晶片安裝單元
401‧‧‧基座
401'‧‧‧第一晶片安裝區
401"‧‧‧第二晶片安裝區
402‧‧‧第一類引腳
402a‧‧‧第一外部引腳
402'‧‧‧第一引腳焊區
402"‧‧‧第一連接部件
402'a‧‧‧第一橫向延伸部分
402'b‧‧‧第一縱向延伸部分
403‧‧‧第二類引腳
403a‧‧‧第二外部引腳
403'‧‧‧第二引腳焊區
403'a‧‧‧第二橫向延伸部分
403'b‧‧‧第二縱向延伸部分
408‧‧‧第三類引腳
408a‧‧‧第三外部引腳
408'‧‧‧第三引腳焊區
408"‧‧‧第三連接部件
409‧‧‧第四類引腳
404、405、406、407‧‧‧第五類引腳
404a、405a、406a、407a‧‧‧第五外部引腳
404'、405'、406'、407'‧‧‧第五引腳焊區
404"、405"、406"、407"‧‧‧第五連接部件

Claims (21)

  1. 一種倒裝晶片的半導體器件，其包括：一基座包含一第一晶片安裝區和一第二晶片安裝區及一個形成在該基座中的切口，並且在該第一晶片安裝區中形成有一個凹槽；其中，該切口將該第一晶片安裝區分割成橫向延伸的一橫向基座及縱向延伸的一縱向基座，並且該切口延伸至該凹槽中從而將該凹槽分割成形成在該橫向基座中的一橫向槽體及形成在該縱向基座中的一縱向槽體，並還在該凹槽中形成有多個金屬凸塊；以及設置在該第一晶片安裝區附近的一第一類引腳、一第二類引腳和一第三類引腳；該第一類引腳包含一第一外部引腳及與一第一外部引腳連接的一第一引腳焊區，且該第一引腳焊區包含一第一橫向延伸部分及與一第一橫向延伸部分連接的該第一縱向延伸部分；該第二類引腳包含一第二外部引腳及與一第二外部引腳連接的一第二引腳焊區，且該第二引腳焊區包含一第二橫向延伸部分及與一第二橫向延伸部分連接的該第二縱向延伸部分；該第三類引腳包含一第三外部引腳及與一第三外部引腳連接的一第三引腳焊區；其中，該第二橫向延伸部分延伸至該切口中，並且該第二縱向延伸部分沿著該切口與該第二晶片安裝區交界的邊緣設置，且該第一橫向延伸部分設置在鄰近縱向該基座的位置，及該第一縱向延伸部分位於靠近該第二縱向延伸部分的位置；以及 倒裝焊接在該等金屬凸塊和該第二橫向延伸部分上的一第一晶片，位於該第一晶片的正面的該第一晶片的一第一、一第二電極分別焊接在該第二橫向延伸部分和該等金屬凸塊上；該第一晶片背面的一第三電極連接到該第一類引腳上的一第一金屬連接片，該第一金屬連接片包含一第一金屬片、一第一連接結構及一第一焊片，該第一連接結構將該第一金屬片與該第一焊片連接在一起，該第一金屬片粘貼在該第一晶片的該第三電極上，該第一焊片焊接在該第一橫向延伸部分上；粘貼在該第一金屬片上的一第二晶片，並且位於該第二晶片背面的該第二晶片的該第三電極粘貼在該第一金屬片上；該第二晶片正面的該第二電極連接到該第三類引腳上的一第二金屬連接片，該第二金屬連接片包含一第二金屬片、一第二連接結構及一第二焊片，該第二連接結構將該第二金屬片與該第二焊片連接在一起，該第二金屬片與該第二晶片的該第二電極焊接在一起，該第二焊片焊接在鄰近該橫向基座的該第三引腳焊區上；粘貼在該第二晶片安裝區的一第三晶片，並且部分設置在該第三晶片正面的信號端子通過鍵合引線分別與該第一、第二縱向延伸部分、該第二晶片安裝區、位於該第二晶片正面的該第二晶片的該第二電極和該第一電極進行電性連接。
  2. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，由該橫向基座及該縱向基座構成的該第一晶片安裝區為L形結構，並且該凹槽為L形槽體。
  3. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第一引腳焊區的高度高於該第一外部引腳的高度，該第三引腳焊區的高度高於該第三外部引腳的高度。
  4. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第二橫向延伸部分的頂面與該等金屬凸塊的頂面位於同一平面。
  5. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第三晶片通過非導電膠粘貼在該第二晶片安裝區上。
  6. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，還包括連接在該橫向基座上的一第四類引腳。
  7. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，還包括設置在該第二晶片安裝區附近的多個第五類引腳，並且任意一第五類引腳包含一第五外部引腳及與該第五外部引腳連接的一第五引腳焊區；其中，部分設置在該第三晶片正面的信號端子通過鍵合引線分別與不同的該第五類引腳所包含的該第五引腳焊區進行電性連接。
  8. 如申請專利範圍第7項所述的倒裝晶片的半導體器件，其中，任意該第五引腳焊區的高度高於與該第五引腳焊區連接的該第五外部引腳的高度。
  9. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第一橫向延伸部分橫向延伸直至該第一縱向延伸部分鄰近該第二縱向延伸部分並且該第一縱向延伸部分與該第二縱向延伸部分保持平行。
  10. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第一晶片的長度和寬度均相對應的分別小於該凹槽的長度和寬度。
  11. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第一縱向延伸部分與該第一橫向延伸部分垂直，以及該第二縱向延伸部分與該第二橫向延伸部分垂直。
  12. 如申請專利範圍第1項所述的倒裝晶片的半導體器件，其中，該第一晶片為低端MOSFET，該第二晶片為高端MOSFET，該第三晶片為控制IC。
  13. 如申請專利範圍第12項所述的倒裝晶片的半導體器件，其中，該第一晶片的該第一電極和該第二電極分別柵極和源極，該第一晶片的該第三電極為漏極；並且該第二晶片的該第一電極和該第二電極分別柵極和漏極，該第二晶片的該第三電極為源極。
  14. 一種用於製備倒裝晶片的半導體器件的晶片安裝單元，包括：一基座包含一第一晶片安裝區和一第二晶片安裝區及一個形成在該基座中的切口，並且在該第一晶片安裝區中形成有一個凹槽；其中，該切口將該第一晶片安裝區分割成一橫向延伸的橫向基座及一縱向延伸的縱向基座，並且該切口延伸至該凹槽中從而將該凹槽分割成形成在橫向基座中的一橫向槽體及形成在縱向基座中的一縱向槽體，並還在該凹槽中形成有多個金屬凸塊；以及設置在該第一晶片安裝區附近的一第一類引腳、一第二類引腳和一第三類引腳；該第一類引腳包含一第一外部引腳及與該第一外部引腳連接的一第一引腳焊區，且該第一引腳焊區包含一第一橫向延伸部分及與一第一橫向延 伸部分連接的該第一縱向延伸部分；該第二類引腳包含一第二外部引腳及與該第二外部引腳連接的一第二引腳焊區，且該第二引腳焊區包含一第二橫向延伸部分及與一第二橫向延伸部分連接的該第二縱向延伸部分；該第三類引腳包含一第三外部引腳及與該第三外部引腳連接的一第三引腳焊區；其中，該第二橫向延伸部分延伸至該切口中，並且該第二縱向延伸部分沿著該切口與該第二晶片安裝區交界的邊緣設置，且該第一橫向延伸部分設置在鄰近該縱向基座的位置，及該第一縱向延伸部分位於靠近該第二縱向延伸部分的位置。
  15. 如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片安裝單元，其中，由該橫向基座及該縱向基座構成的該第一晶片安裝區為L形結構，並且該凹槽為L形槽體。
  16. 如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片安裝單元，其中，該第一引腳焊區的高度高於該第一外部引腳的高度，該第三引腳焊區的高度高於該第三外部引腳的高度。
  17. 如申請專利範圍第14項所述的倒裝晶片的製備倒裝晶片的半導體器件的晶片安裝單元，其中，該第二橫向延伸部分的的頂面與該等金屬凸塊的頂面位於同一平面。
  18. 如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片安裝單元，還包括連接在該橫向基座上的一第四類引腳。
  19. 如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片 安裝單元，還包括設置在該第二晶片安裝區附近的多個第五類引腳，並且任意該第五類引腳包含一第五外部引腳及與該第五外部引腳連接的一第五引腳焊區；並且任意該第五引腳焊區的高度高於與該第五引腳焊區連接的該第五外部引腳的高度。
  20. 、如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片安裝單元，其中，該第一橫向延伸部分橫向延伸直至該第一縱向延伸部分鄰近該第二縱向延伸部分並且該第一縱向延伸部分與該第二縱向延伸部分保持平行。
  21. 如申請專利範圍第14項所述的製備倒裝晶片的半導體器件的晶片安裝單元，其中，該第一縱向延伸部分與該第一橫向延伸部分垂直，以及該第二縱向延伸部分與該第二橫向延伸部分垂直。
TW100141186A 2011-11-11 2011-11-11 一種倒裝晶片的半導體器件 TWI430409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100141186A TWI430409B (zh) 2011-11-11 2011-11-11 一種倒裝晶片的半導體器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100141186A TWI430409B (zh) 2011-11-11 2011-11-11 一種倒裝晶片的半導體器件

Publications (2)

Publication Number Publication Date
TW201320262A TW201320262A (zh) 2013-05-16
TWI430409B true TWI430409B (zh) 2014-03-11

Family

ID=48872626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141186A TWI430409B (zh) 2011-11-11 2011-11-11 一種倒裝晶片的半導體器件

Country Status (1)

Country Link
TW (1) TWI430409B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657554B (zh) 2015-09-30 2019-04-21 台達電子工業股份有限公司 封裝結構
TWI632655B (zh) * 2016-02-05 2018-08-11 萬國半導體股份有限公司 功率器件及製備方法

Also Published As

Publication number Publication date
TW201320262A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
US8669650B2 (en) Flip chip semiconductor device
US8592914B2 (en) Semiconductor device and manufacturing method of the same
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
JP4445351B2 (ja) 半導体モジュール
US7436070B2 (en) Semiconductor device
US7071550B2 (en) Semiconductor module having heat sink serving as wiring line
JP5291864B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
JP2003124436A (ja) 半導体装置
CN103107171B (zh) 一种倒装芯片的半导体器件
JP2006216940A (ja) 半導体装置
TW200913220A (en) High efficiency module
US9437587B2 (en) Flip chip semiconductor device
US20240194566A1 (en) An electronic module including a semiconductor package disposed on an interposer layer
TWI522012B (zh) 整合式光源驅動電路及應用其之光源模組
JP4344776B2 (ja) 半導体装置
TWI430409B (zh) 一種倒裝晶片的半導體器件
JP2006253734A (ja) 半導体装置
JP5412559B2 (ja) 半導体装置の製造方法
JP2004047955A (ja) 半導体装置
TWI632655B (zh) 功率器件及製備方法
TWI514548B (zh) 一種應用於功率切換器電路的半導體封裝結構
JPH11238834A (ja) 電力用ダイオードモジュール