TWI514548B - 一種應用於功率切換器電路的半導體封裝結構 - Google Patents

一種應用於功率切換器電路的半導體封裝結構 Download PDF

Info

Publication number
TWI514548B
TWI514548B TW102147307A TW102147307A TWI514548B TW I514548 B TWI514548 B TW I514548B TW 102147307 A TW102147307 A TW 102147307A TW 102147307 A TW102147307 A TW 102147307A TW I514548 B TWI514548 B TW I514548B
Authority
TW
Taiwan
Prior art keywords
side mosfet
low
semiconductor package
package structure
pin
Prior art date
Application number
TW102147307A
Other languages
English (en)
Other versions
TW201419495A (zh
Inventor
Yanxun Xue
Anup Bhalla
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW102147307A priority Critical patent/TWI514548B/zh
Publication of TW201419495A publication Critical patent/TW201419495A/zh
Application granted granted Critical
Publication of TWI514548B publication Critical patent/TWI514548B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

一種應用於功率切換器電路的半導體封裝結構
本發明涉及一種半導體封裝，尤其是指一種將多個晶片以及電容等電路元件均封裝在同一半導體封裝內的應用於功率切換器電路的半導體封裝結構。
如第1圖所示，為由2個N型MOSFET連接形成的功率切換器的電路圖，其中高端MOSFET(HS)的汲極D1連接Vin端，其源極S1連接低端MOSFET(LS)的汲極D2，而低端MOSFET的源極S2則連接Gnd端。通常，在該功率切換器的Vin-Gnd兩端之間還並聯設置有一個旁路電路C，該電容的設置是為了壓制功率切換器啟動時電壓的沖激，以增進該功率切換器的性能。更進一步，如第2圖所示，在高端MOSFET的閘極G1和低端MOSFET的閘極G2的兩端並聯連接一功率控制器(PIC)，則形成一直流-直流(DC-DC)轉換器。
理想的情況是，該旁路電容C的設置位置距離所述的2個N型MOSFET越近越好，因為當該旁路電容C越靠近MOSFET，那麼所產生的寄生電感就越小，且該電容C對 壓制功率切換器的啟動電壓的效果則越明顯，如果該電容C所處的位置距離MOSFET較遠的話，該電容對功率切換器的影響將越不明顯。
但是，在目前的半導體封裝技術中，都是將2個MOSFET封裝在同一半導體封裝內形成功率切換器，再在該封裝外部並聯連接旁路電路C以及PIC晶片，由此，導致旁路電容C的設置位置距離MOSFET相對較遠，無法更好的發揮其作用。
綜上所述，非常有必要提出一種新的半導體封裝結構，可以同時將2個MOSFET封裝在同一個半導體封裝中，以減低功率切換器組裝時元件的數量，並節省封裝空間；更理想的情況是可以同時將2個MOSFET以及旁路電容，甚至是PIC等多個電路元件混合封裝在同一個半導體封裝中，形成獨立的功率切換器或者是獨立的DC-DC轉換器，有效減小各個電路元件之間的設置距離，從而在提高功率切換器或者是DC-DC轉換器的性能的同時，也有效減少了整個半導體元件封裝結構的尺寸。
本發明的目的是提供一種應用於功率切換器電路的具有多晶片的半導體封裝結構，其可將多個半導體晶片封裝在同一個半導體封裝中以減少功率切換器組裝時元件的數量，並節省封裝空間；本發明更進一步的目的是 提供一種具有多晶片及電容的混合半導體封裝結構，其可將多個半導體晶片以及一旁路電容同時封裝在同一個半導體封裝中，形成獨立的半導體器件，並有效提高其性能，同時也減小半導體封裝的尺寸。
為了達到上述目的，本發明的技術方案是提供一種應用於功率切換器電路的具有多晶片的半導體封裝結構，該半導體封裝結構包含：引線框架，其具有一載片台和若干引腳；該所述的引腳包含低端閘極引腳、低端源極引腳、高端閘極引腳和高端汲極引腳；高端MOSFET晶片和低端MOSFET晶片，分別具有底部汲極區域、頂部閘極區域和頂部源極區域；其中：所述的低端MOSFET晶片的底部汲極粘接貼附在載片臺上，形成電性連接；該低端MOSFET晶片的頂部閘極區域通過金屬連接體連接鍵合至低端閘極引腳，形成電性連接；該低端MOSFET晶片的頂部源極區域通過金屬連接體連接鍵合至低端源極引腳，形成電性連接；所述的高端MOSFET晶片堆疊在低端MOSFET晶片的頂部源極區域上，該高端MOSFET晶片的底部汲極與該低端MOSFET晶片的頂部源極之間相互絕緣，無電性連接；該高端MOSFET晶片的底部汲極通過金屬連接體鍵合至高端汲極引腳，形成電性連接；該高端MOSFET晶片的頂部閘 極區域通過金屬連接體連接鍵合至高端閘極引腳，形成電性連接；該高端MOSFET晶片的頂部源極區域通過金屬連接體連接鍵合至載片台，使得該高端MOSFET晶片的頂部源極與低端MOSFET晶片的底部汲極形成電性連接，從而形成可廣泛應用於功率切換器的多晶片的半導體封裝。
所述的低端閘極引腳、低端源極引腳、高端閘極引腳和高端汲極引腳均與載片台分隔，無電性連接。
該半導體封裝結構可進一步成為包含電容的混合封裝結構。在本發明的一個較佳實施例中，所述的半導體封裝結構還包含一設置在高端MOSFET晶片和低端MOSFET晶片之間的垂直電容，該垂直電容的電極分別設置在其上下兩面。該垂直電容的底部電極粘接貼附在低端MOSFET晶片的頂部源極區域上，以形成電性連接；該垂直電容的頂部電極粘接貼附至高端MOSFET晶片的底部汲極區域上，以形成電性連接。在該實施例中，所述的低端MOSFET晶片和垂直電容可集成以形成一晶片級。具體為：所述的低端MOSFET晶片的頂部源極區域上設置一介質層，使低端MOSFET晶片的頂部源極和MOSFET晶片的底部汲極相互絕緣，並形成一集成垂直電容。
在本發明的另一個較佳實施例中，所述的半導體封裝結構還包含一設置在高端MOSFET晶片和低端MOSFET晶片之間的第一金屬層，其與低端MOSFET晶片的 頂部源極絕緣，與高端MOSFET晶片的底部汲極形成電性連接。所述的第一金屬層的面積小於低端MOSFET晶片的頂部源極區域，且大於高端MOSFET晶片的底部汲極區域。所述的鍵合連接高端MOSFET晶片的底部汲極與高端汲極引腳的金屬連接體的一端粘接貼附在高端汲極引腳上，另一端粘接貼附在該第一金屬層上。
在該實施例中，所述的半導體封裝結構還可進一步包含一水平電容，該水平電容的一端電極粘接貼附在第一金屬層上，與高端MOSFET晶片的汲極形成電性連接；該水平電容的另一端電極粘接貼附在低端MOSFET晶片的未被第一金屬層覆蓋的頂部源極區域上，與低端MOSFET晶片的頂部源極形成電性連接。
在該實施例中，所述的半導體封裝結構還包含一第二金屬層，其設置在低端MOSFET晶片的未被第一金屬層覆蓋的頂部源極區域上，與該低端MOSFET晶片的頂部源極形成電性連接，且該第二金屬層與第一金屬層分隔設置，無電性接觸。此時，所述的鍵合連接低端MOSFET晶片的頂部源極與低端源極引腳的金屬連接體的一端粘接貼附在低端源極引腳上，另一端粘接貼附在該第二金屬層上。所述的水平電容的一端電極粘接貼附在第一金屬層上，另一端電極粘接貼附在該第二金屬層上。
在本發明的一個較佳實施例中，所述的半導體 封裝結構還可包含一連接低端MOSFET晶片的閘極和高端MOSFET晶片的閘極的PIC晶片，形成DC-DC轉換器。在該實施例中，所述的引線框架還可包含一PIC載片台以及若干PIC引腳；所述的PIC晶片粘接貼附在該PIC載片臺上，其通過金屬連接體將該PIC晶片分別鍵合連接至若干PIC引腳上，以及低端MOSFET晶片的閘極區域和高端MOSFET晶片的閘極區域；或者該PIC晶片也可以通過金屬連接體分別鍵合連接至若干PIC引腳，以及低端閘極引腳和高端閘極引腳。
在本發明的一個較佳實施例中，所述的金屬連接體為金屬連接引線。在本發明的另一個較佳實施例中，所述的金屬連接體為金屬連接板或金屬連接帶。
本發明還提供另一種應用於功率切換器電路的具有多晶片的半導體封裝結構，該半導體封裝結構包含：引線框架，其具有一載片台和一第一引腳；該所述的第一引腳包含一向載片台方向延伸的第一下降臺階；類型相同的高端MOSFET晶片和低端MOSFET晶片，分別具有底部汲極區域、頂部閘極區域和頂部源極區域；其中：所述的高端MOSFET晶片的底部汲極粘接貼附在所述的第一下降臺階上，形成電性連接；該高端MOSFET晶片的頂部閘極區域通過金屬連接體連接鍵合至高端閘極引腳，形成電性連接； 所述的低端MOSFET晶片的底部汲極區域的第一部分粘接貼附至載片台1上，形成電性連接；該低端MOSFET晶片的底部汲極區域的第二部分延伸到載片台1的外部、且堆疊在高端MOSFET晶片的頂部源極區域上方，使得低端MOSFET晶片的汲極與高端MOSFET晶片的源極形成電性連接；該低端MOSFET晶片的頂部閘極區域通過金屬連接體連接鍵合至低端閘極引腳，形成電性連接；該低端MOSFET晶片的頂部源極區域通過金屬連接體連接鍵合至低端源極引腳，形成電性連接；從而形成廣泛應用於功率切換器的多半導體晶片封裝。
所述的低端閘極引腳、低端源極引腳、高端閘極引腳和高端汲極引腳均與載片台分隔，無電性連接。
所述的第一下降臺階的上表面與所述載片台的上表面之間的深度約為高端MOSFET的晶片厚度。
所述引線框架還包含一第二引腳，所述的低端MOSFET晶片的頂部源極區域通過金屬連接體連接鍵合至第二引腳，形成電性連接；該第二引腳還包含一第二下降臺階。
該半導體封裝結構可進一步成為包含電容的混合封裝結構。在本發明的一個較佳實施例中，所述的半導體封裝結構還包含一水平電容，該水平電容的一端電極粘接貼附在第二下降臺階上，以與低端MOSFET晶片源極 形成電性連接；該水平電容的另一端電極粘接貼附在高端汲極引腳上，以與高端MOSFET晶片的汲極形成電性連接。所述的第二下降臺階的上表面與載片台的上表面之間的深度為水平電容的厚度減去低端MOSFET晶片的厚度。
在本發明的另一個較佳實施例中，所述的半導體封裝結構還可包含一垂直電容，該垂直電容的底部電極粘接貼附在低端MOSFET晶片的頂部源極區域上，以形成電性連接；該垂直電容的頂部電極通過金屬連接體鍵合連接至高端汲極引腳，以與高端MOSFET晶片的汲極形成電性連接。在該實施例中，所述的垂直電容是一個分離電容；該垂直電容也可以與低端MOSFET晶片集成以形成一晶片級，即形成一集成垂直電容。
所述的低端MOSFET的頂部源極進一步作為所述集成垂直電容的一個電極。該低端MOSFET進一步包含頂部源極上的一層電介質層，以及位於該電介質層上的一金屬層。
在本發明的一個較佳實施例中，所述的半導體封裝結構還包含一並聯連接在低端MOSFET晶片的閘極和高端MOSFET晶片的閘極之間的PIC晶片，形成DC-DC轉換器。在該實施例中，所述的引線框架還包含一PIC載片台以及若干PIC引腳；所述的PIC晶片粘接貼附在該PIC載片臺上，其通過金屬連接體將該PIC晶片分別鍵合連接至若干 PIC引腳上，以及低端MOSFET晶片的閘極區域和高端MOSFET晶片的閘極區域；或者該PIC晶片也可以通過金屬連接體分別鍵合連接至若干PIC引腳，以及低端閘極引腳和高端閘極引腳。
在本發明的一個較佳實施例中，所述的金屬連接體為金屬連接引線。在本發明的另一個較佳實施例中，所述的金屬連接體為金屬連接板或金屬連接帶。
本發明提供的具有多晶片及電容的混合半導體封裝結構，具有以下有益技術效果和優點：
1、可以同時將2個MOSFET晶片封裝在同一個半導體封裝中以減少功率切換器組裝時電路元件的數量，並節省封裝空間。
2、進一步可以同時將2個MOSFET晶片以及旁路電容混合封裝在同一個半導體封裝中，使得功率切換器應用中該旁路電容的設置最靠近MOSFET晶片，產生的寄生電感最小，從而在有效提高功率切換器性能的同時，也有效減少了整個半導體封裝結構的尺寸。
3、更進一步，可以同時將2個MOSFET晶片，旁路電容，以及PIC晶片混合封裝在同一個半導體封裝中，形成獨立的DC-DC轉換器，使得旁路電容的設置最靠近MOSFET晶片，產生的寄生電感最小，從而在有效提高DC-DC轉換器性能的同時，也有效減少了整個半導體封裝結構的尺寸。
C‧‧‧旁路電路
HS、4‧‧‧高端MOSFET
LS、3‧‧‧低端MOSFET
D1、D2‧‧‧汲極
G1、G2‧‧‧閘極
S1、S2‧‧‧源極
PIC‧‧‧功率控制器
1、1’‧‧‧載片台
5‧‧‧垂直電容
8‧‧‧PIC晶片
25‧‧‧PIC引腳
21‧‧‧低端源極引腳
22‧‧‧低端閘極引腳
23‧‧‧高端汲極引腳
24‧‧‧高端閘極引腳
31、41‧‧‧頂部閘極
32、42‧‧‧頂部源極
34‧‧‧介質層
61、61’、62、63、64、65、64’‧‧‧連接引線
62’、63’、65’‧‧‧金屬連接板
70‧‧‧下降臺階
71‧‧‧第一金屬層
72‧‧‧第二金屬層
第1圖為本發明中的功率切換器的電路圖；第2圖為本發明中的DC-DC轉換器的電路圖；第3A圖為本發明中功率切換器的一種實施例的封裝結構俯視圖；第3B圖為沿著第3A圖中的A-A方向的封裝結構剖面圖；第3C圖為沿著第3A圖中的B-B方向的封裝結構剖面圖；第4A圖為本發明中功率切換器的另一種實施例的封裝結構俯視圖；第4B圖為沿著第4A圖中的A-A方向的封裝結構剖面圖；第4C圖為沿著第4A圖中的B-B方向的封裝結構剖面圖；第5A圖為本發明中功率切換器的另一種實施例的封裝結構俯視圖；第5B圖為沿著第5A圖中的A-A方向的封裝結構剖面圖；第6圖為本發明中基於第3A圖所示的功率切換器而形成的DC-DC轉換器的封裝結構俯視圖；第7A圖為本發明中功率切換器的另一種實施例的封裝結構俯視圖；第7B圖為沿著第7A圖中的A-A方向的封裝結構剖面圖；第8A圖為本發明中功率切換器的另一種實施例的封裝結構俯視圖；第8B圖為沿著第8A圖中的A-A方向的封裝結構剖面圖；第8C圖為沿著第8A圖中的B-B方向的 封裝結構剖面圖；第9A圖為本發明中功率切換器的另一種實施例的封裝結構俯視圖；第9B圖為沿著第9A圖中的A-A方向的封裝結構剖面圖；第10圖為本發明中基於第7A圖所示的功率切換器而形成的DC-DC轉換器的封裝結構俯視圖。
以下根據第1圖~第10圖，詳細說明本發明的一些較佳實施例，以更好的理解本發明的技術方案和有益效果。
本發明中所提供的功率切換器，是由2個相同類型的MOSFET晶片連接封裝形成的，即其可以由2個N型MOSFET晶片連接封裝形成，也可由2個P型MOSFET晶片連接封裝形成。但是由於N型MOSFET晶片相比於P型MOSFET晶片，體積較小，電阻也較小，故在以下所述的實施例中，均以2個N型MOSFET晶片為例，分別作為高端MOSFET晶片和低端MOSFET晶片，來詳細說明本發明中在功率切換器的Vin-Gnd兩端並聯旁路電容，且形成于一個半導體封裝內的結構特徵，從而更好的理解本發明的各項優點及有益效果。同時，所述的高端和低端MOSFET晶片均具有底部汲極、頂部源極和頂部閘極。高端MOSFET晶片相比於低端MOSFET晶片尺寸較小。但應當注意的是，這些具體描述及 實例並非用來限制本發明的範圍。
實施例1
本實施例中，是將高端MOSFET晶片堆疊在低端MOSFET晶片上，再並聯旁路電容，利用連接引線進行相應的電性連接，最後將該3個電路元件混合封裝在同一半導體封裝內，從而實現根據第1圖的電路圖連接形成的功率切換器。
如第3A圖所示，為本發明提供的實施例1的俯視圖；第3B圖為沿著第3A圖中的A-A方向的剖面圖。該封裝包含具有一載片台1以及若干引腳的引線框架。根據如第1圖所示的功率切換器的電路圖，所述的引腳包含低端源極引腳21、低端閘極引腳22、高端汲極引腳23以及高端閘極引腳24，其中，上述這些引腳均與載片台1分隔且無電性連接。將低端MOSFET3粘接貼附至載片台1上，該低端MOSFET3的底部汲極(圖中未示)與載片台1形成電性連接。將該低端MOSFET3的頂部閘極31通過連接引線61鍵合至低端閘極引腳22，使得低端MOSFET3的閘極31與低端閘極引腳22形成電性連接。在該低端MOSFET3的頂部源極的表面包含相互之間分隔開的第一金屬區域和第二金屬區域。在所述的第二金屬區域上設置第二金屬層72，該第二金屬層72與低端MOSFET3的源極32形成電性連接，並通過若干連接引線62鍵合至低端源極引腳21，使得低端MOSFET3的源極與低端源極引腳21形成電性連接。在所述 的第一金屬區域上設置第一金屬層71，該第一金屬層71與低端MOSFET3的源極32相互之間由介質層34(請參見第3B圖)絕緣，並藕合形成一集成垂直電容。將高端MOSFET4粘接貼附至該第一金屬層71上，該高端MOSFET4的底部汲極(圖中未示)與第一金屬層71形成電性連接。由於所述的高端MOSFET4的尺寸要小於該第一金屬層71，所以其只覆蓋了該第一金屬層71的部分表面。高端MOSFET4的底部汲極與低端MOSFET3的源極32由介質層34藕合形成一集成垂直電容。通過若干連接引線63將第一金屬層71鍵合至高端汲極引腳23，使得該高端MOSFET4的底部汲極與高端汲極引腳23形成電性連接。將該高端MOSFET4的頂部閘極41通過連接引線64鍵合至高端閘極引腳24，使得高端MOSFET4的閘極41與高端閘極引腳24形成電性連接。將該高端MOSFET4的頂部源極42通過若干連接引線65直接鍵合至載片台1，使得高端MOSFET4的源極42與載片台1形成電性連接，同時又由於之前所述的低端MOSFET3的底部汲極與載片台1也形成電性連接，從而實現高端MOSFET4的源極42與低端MOSFET3的底部汲極之間的電性連接。由此，上述結構已經形成了如第1圖所示的由2個N型MOSFET連接構成的功率切換器。
接下來參考第3A圖和第3C圖，其中，第3C圖為沿著第3A圖中的B-B方向的剖面圖。將垂直分離電容5的一 端電極粘接貼附在第二金屬層72的部分表面上，從而與低端MOSFET3的源極形成電性連接，該電容5的另一端電極粘接貼附在第一金屬層71的部分表面上，從而與高端MOSFET4的汲極形成電性連接。由此，再對比第1圖所示的電路圖，上述結構成功的將電容水平的並聯連接在低端MOSFET3的源極(外接Gnd端)與高端MOSFET4的汲極(外接Vin端)兩端。最後，對引線框架進行塑封封裝，從而實現內置有旁路電容的功率切換器，也就是說，該功率切換器的旁路電容被一同設置在半導體封裝內，從而使得該旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高功率切換器的性能。
在本實施例1中，在塑封封裝的過程中，可以外露出該封裝結構的底部，以改善半導體封裝的熱性能，同時降低該半導體封裝的厚度。
實施例2
第4A圖為本發明提供的實施例2的俯視圖；第4B圖為沿著第4A圖中的A-A方向的剖面圖；第4C圖為沿著第4A圖中的B-B方向的剖面圖。本實施例2與上述的實施例1所述的封裝結構基本相同，區別僅在於：本實施例中，使用金屬連接板62’(或者也可以是金屬連接帶之類的金屬連接體)代替實施例1中的若干連接引線62來鍵合連接第一金屬層71和低端源極引腳21，使用金屬連接板63’代替實施例1中的若 干連接引線63來鍵合連接第二金屬層72和高端汲極引腳23，使用金屬連接板65’代替實施例1中的若干連接引線65來鍵合連接高端MOSFET4的頂部源極42和載片台1。
同樣，本實施例2的封裝結構可實現功率切換器和其旁路電容被封裝在同一個半導體封裝內，形成內置旁路電容的功率切換器，其產生的寄生電感小，有效提高功率切換器的性能。
在本實施例2中，採用金屬連接板進行相應的電性連接，且電容位於整個封裝結構中最高的位置，其頂部表面和高端MOSFET的頂部表面位於同一平面中。在塑封封裝的過程中，不僅可以外露該封裝結構的底部，還可以外露所述電容的頂部表面和金屬連接板65’的頂部表面，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
實施例3
本實施例3所提供的封裝結構特徵總體上仍然和實施例1相類似，核心結構仍然是將高端MOSFET晶片堆疊在低端MOSFET晶片上，但本實施例中，使用垂直結構的電容元件，該電容元件的兩端電極分別位於其頂部表面和底部表面。
第5A圖為本發明提供的實施例3的俯視圖；第5B圖為沿著第5A圖中的A-A方向的剖面圖。其中，引線框 架結構如實施例1中所示，包含載片台1以及若干均與該載片台1分隔且無電性連接的引腳；該些引腳包含低端源極引腳21、低端閘極引腳22、高端汲極引腳23以及高端閘極引腳24。將低端MOSFET3粘接貼附至載片台1上，其底部汲極(圖中未示)與載片台1形成電性連接。該低端MOSFET3的頂部閘極31通過若干連接引線61鍵合至低端閘極引腳22，形成電性連接。該低端MOSFET3的頂部源極32通過連接引線62鍵合至低端源極引腳21，形成電性連接。
將垂直電容5粘接貼附至低端MOSFET3的頂部源極32，使得該電容5的底部電極與低端MOSFET3的頂部源極32形成電性連接。再將高端MOSFET4粘接貼附至該垂直電容5的頂部表面，使得該高端MOSFET4的底部汲極與該垂直電容5的頂部電極形成電性連接。使用若干連接引線63連接鍵合垂直電容5的頂部表面電極和高端汲極引腳23，使得高端MOSFET4的底部汲極與高端汲極引腳23形成電性連接。該高端MOSFET4的頂部閘極41通過連接引線64鍵合至高端閘極引腳24，形成電性連接。將該高端MOSFET4的頂部源極42通過若干連接引線65直接鍵合至載片台1，使得高端MOSFET4的源極42與載片台1形成電性連接，同時又由於之前所述的低端MOSFET3的底部汲極與載片台1也形成電性連接，從而實現高端MOSFET4的源極42與低端MOSFET3的底部汲極之間的電性連接。
綜上，由第5B圖能清楚顯示出，本實施例3中，高端MOSFET晶片4堆疊在低端MOSFET晶片3上，並利用一個垂直電容5設置在兩者之間，使得該垂直電容5的頂部電極連接至高端MOSFET4的汲極，而該垂直電容5的底部電極堆疊連接低端MOSFET3的源極。對比第1圖所示的電路圖，本實施例中所提供的封裝結構成功的完成了2個N型MOSFET晶片之間的連接，形成功率切換器，並且將旁路電容並聯連接在低端MOSFET3的源極(外接Gnd端)與高端MOSFET4的汲極(外接Vin端)兩端。最後，只要對整個引線框架進行塑封封裝，就實現了將功率切換器和其旁路電容封裝在同一半導體封裝內，使得該旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高功率切換器的性能。在塑封封裝的過程中，可以外露出該封裝結構的底部，以改善半導體封裝的熱性能，同時降低該半導體封裝的厚度。
進一步，根據上述所提供的封裝結構，在另一個較佳的實施例中，可使用金屬連接板代替連接引線62來鍵合連接MOSFET3的頂部源極和低端源極引腳21，使用金屬連接板代替連接引線63來鍵合連接垂直電容5的頂部電極和高端汲極引腳23，使用金屬連接板代替連接引線65來鍵合連接高端MOSFET4的頂部源極42和載片台1。在塑封封裝的過程中，不僅可以外露該封裝結構的底部，還可以外 露所述金屬連接板的頂部表面，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
再進一步，根據上述所提供的封裝結構，在另一個較佳的實施例中，可以集成低端MOSFET3和垂直電容5以形成一晶片級。
最終，本實施例3的封裝結構也可實現功率切換器和其旁路電容被封裝在同一個半導體封裝內，形成內置旁路電容的功率切換器，其產生的寄生電感小，有效提高功率切換器的性能。
實施例4
在上述的3個實施例的基礎上(實施例1-實施例3)，本發明所提供的半導體封裝結構中，還可包含一功率控制器PIC，其與所述的功率切換器連接形成DC-DC轉換器。如第2圖所示，為該DC-DC轉換器的電路圖，其中，該PIC晶片並聯連接在功率切換器的高端MOSFET的閘極和低端MOSFET的閘極之間。
相應的，可參考第6圖，為本實施例中所提供的還包含有PIC晶片的DC-DC轉換器的封裝結構。其中，功率切換器的封裝結構和實施例1相同(當然也可以採用實施例2或實施例3的封裝結構作為該功率切換器)；只是本實施例中，用來承載晶片並進行電性連接的引線框架還另外包含有一個載片台1’和若干PIC引腳25，將PIC晶片8粘接貼 附至載片台1’上，並通過若干連接引線將PIC晶片8連接鍵合至各個PIC引腳25。並使用連接引線61’將該PIC晶片8與低端閘極引腳22連接鍵合，使用連接引線64’將該PIC晶片與高端閘極引腳24連接鍵合。最後進行塑封封裝，從而實現如第2圖中的電路圖所示的DC-DC轉換器的半導體封裝結構。本封裝結構中，不僅包含2個N型MOSFET晶片和旁路電容，還包含一PIC晶片，使得旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高DC-DC轉換器的性能。
本實施例所提供的半導體封裝結構，在塑封封裝的過程中，可外露出該封裝結構的底部，改善半導體封裝的熱性能，同時降低該半導體封裝的厚度。
實施例5
如第7A圖所示，為本發明提供的實施例5的俯視圖；第7B圖為沿著第7A圖中的A-A方向的剖面圖。該封裝包含具有一載片台1以及若干引腳的引線框架。根據如第1圖所示的功率切換器的電路圖，所述的引腳包含低端源極引腳21、低端閘極引腳22、高端汲極引腳23以及高端閘極引腳24，其中，所述的引腳均與該載片台1分隔且無電性連接。將高端MOSFET4粘接貼附至高端汲極引腳23上(該高端汲極引腳在本實施例中具有較大面積)，該高端MOSFET4的底部汲極(圖中未示)與高端汲極引腳23形成電性連接。再通過 連接引線64將該高端MOSFET4的頂部閘極連接鍵合至高端閘極引腳24，使得高端MOSFET4的閘極41與高端閘極引腳24形成電性連接。在本實施例中，只將低端MOSFET3的底部汲極區域的其中一部分粘接貼附至載片台1，形成電性連接；該低端MOSFET3的底部汲極區域的另一部分延伸到載片台1的外部，且堆疊在高端MOSFET4的頂部源極區域上方，使得該低端MOSFET3的汲極與高端MOSFET4的源極形成電性連接。本實施例中，高端汲極引腳23的結構包含一向載片台1方向延伸的下降臺階70(參見第7B圖)，其表面與載片台1上表面深度約為高端MOSFET4的晶片厚度，這樣將高端MOSFET4晶片粘接貼附至高端汲極引腳23的下降臺階70上時，高端MOSFET4晶片的上表面與載片台1的上表面大致在同一平面；低端MOSFET3的底部汲極延伸至高端汲極引腳23上方的部分與高端源極形成電性連接但與汲極引腳23之間絕緣，無電性連接。再通過連接引線61將該低端MOSFET3的頂部閘極連接鍵合至低端閘極引腳22，形成電性連接。通過連接引線62將低端MOSFET3的頂部源極連接鍵合至低端源極引腳21，形成電性連接。由此，上述結構已經形成了如第1圖所示的由2個N型MOSFET連接構成的功率切換器。當然也可選用金屬連接板62’代替連接引線62將低端MOSFET3的頂部源極連接鍵合至低端源極引腳21。
接下來參考第7A圖，其中，將電容5的一端電 極粘接貼附在低端源極引腳21上，從而與低端MOSFET3的源極形成電性連接，該電容5的另一端電極粘接貼附在高端汲極引腳23上，從而與高端MOSFET4的汲極形成電性連接。由此，再對比第1圖所示的電路圖，上述結構成功將電容水平的並聯連接在低端MOSFET3的源極(外接Gnd端)與高端MOSFET4的汲極(外接Vin端)兩端。最後，進行塑封封裝，從而實現內置有旁路電容的功率切換器，也就是說，該功率切換器的旁路電容被一同設置在半導體封裝內，從而使得該旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高功率切換器的性能。
在本實施例5中，在塑封封裝的過程中，可以外露出該封裝結構的底部，以改善半導體封裝的熱性能，同時降低該半導體封裝的厚度。
實施例6
在實施例5的基礎上，可選擇性地在低端MOSFET 3與高端MOSFET4的堆疊結構邊上再並排地並聯一旁路電容，從而實現本實施例6所提供的內置有旁路電容的混合封裝。第8A圖為本發明提供的實施例6的俯視圖；第8B圖為沿著第8A圖中的A-A方向的剖面圖；第8C圖為沿著第8A圖中的B-B方向的剖面圖。本實施例6與上述的實施例5所述的封裝結構基本相同，區別僅在於：本實施例中，進一步將電容5的一端電極粘接貼附在低端源極引腳21上，從而與低端 MOSFET3的源極形成電性連接，該電容5的另一端電極粘接貼附在高端汲極引腳23上，從而與高端MOSFET4的汲極形成電性連接。在一個較佳實施例中，低端源極引腳21包含一向高端汲極引腳23方向延伸的下降臺階72，其表面與載片台1上表面深度約為電容5的厚度減去低端MOSFET3的晶片厚度，電容5的第一端電極粘接貼附在低端源極引腳21的下降臺階72上。在另一個較佳實施例中電容5的第二端電極粘接貼附在高端汲極引腳23的下降臺階70上。由此，再對比第1圖所示的電路圖，上述結構成功將電容水平的並聯連接在低端MOSFET3的源極(外接Gnd端)與高端MOSFET4的汲極(外接Vin端)兩端。最後，進行塑封封裝，從而實現內置有旁路電容的功率切換器，也就是說，該功率切換器的旁路電容被一同設置在半導體封裝內，從而使得該旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高功率切換器的性能。
在本實施例6中，採用金屬連接板進行相應的電性連接，且電容位於整個封裝結構中最高的位置，其頂部表面和低端MOSFET的頂部表面位於同一平面中。在塑封封裝的過程中，不僅可以外露該封裝結構的底部，還可以外露所述電容的頂部表面和金屬連接板62’的頂部表面，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
實施例7
在實施例5的基礎上，可選擇性地在低端MOSFET3與高端MOSFET4的堆疊結構邊上再堆疊並聯一旁路電容，從而實現本實施例7所提供的內置有旁路電容的混合封裝。第9A圖為本發明提供的實施例7的俯視圖；第9B圖為沿著第9A圖中的A-A方向的剖面圖。其中，引線框架包含載片台1以及若干均與該載片台1分隔且無電性連接的引腳；該些引腳包含低端源極引腳21、低端閘極引腳22、高端汲極引腳23以及高端閘極引腳24。將高端MOSFET4粘接貼附至高端汲極引腳23上(該高端汲極引腳在本實施例中具有較大面積)，該高端MOSFET4的底部汲極(圖中未示)與高端汲極引腳23形成電性連接。再通過連接引線64將該高端MOSFET4的頂部閘極連接鍵合至高端閘極引腳24，使得高端MOSFET 4的閘極41與高端閘極引腳24形成電性連接。在本實施例中，仍然和實施例5中一樣，只將低端MOSFET3的底部汲極區域的其中一部分粘接貼附至載片台1，形成電性連接；該低端MOSFET3的底部汲極區域的另一部分延伸到載片台1的外部，且堆疊在高端MOSFET4的頂部源極區域上方，使得該低端MOSFET3的汲極與高端MOSFET4的源極形成電性連接。再通過連接引線61將該低端MOSFET3的頂部閘極連接鍵合至低端閘極引腳22，形成電性連接。通過連接引線62將低端MOSFET3的頂部源極連接鍵合至低端源 極引腳21，形成電性連接。由此，上述結構已經形成了如第1圖所示的由2個N型MOSFET連接構成的功率切換器。
將垂直電容5粘接貼附至低端MOSFET3的頂部源極區域32上方，使得該垂直電容5的底部電極與低端MOSFET3的頂部源極32形成電性連接。再利用連接引線63將該垂直電容5的頂部電極鍵合連接至高端汲極引腳23，形成電性連接，同時又由於之前所述的高端MOSFET4的汲極與該高端汲極引線23也形成電性連接，從而實現垂直電容的頂部電極與高端MOSFET4的汲極之間的電性連接。
綜上，由第9B圖能清楚顯示出，本實施例7中，低端MOSFET晶片3堆疊在高端MOSFET晶片4上，再將一個垂直電容5堆疊在低端MOSFET晶片3上，利用連接引線63將垂直電容5的頂部電極連接至高端MOSFET4的汲極，而該垂直電容5的底部電極堆疊連接低端MOSFET3的源極。對比第1圖所示的電路圖，本實施例中所提供的封裝結構成功的完成了2個N型MOSFET晶片之間的連接，形成功率切換器，並且將旁路電容並聯連接在低端MOSFET3的源極(外接Gnd端)與高端MOSFET4的汲極(外接Vin端)兩端。最後，只要對整個引線框架進行塑封封裝，就實現了將功率切換器和其旁路電容封裝在同一半導體封裝內，使得該旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高功率切換器的性能。在塑封封裝的過程中， 可以外露出該封裝結構的底部，以改善半導體封裝的熱性能，同時降低該半導體封裝的厚度。
進一步，根據上述所提供的封裝結構，在另一個較佳的實施例中，可使用金屬連接板代替連接引線62來鍵合連接MOSFET3的頂部源極和低端源極引腳21，使用金屬連接板代替連接引線63來鍵合連接垂直電容5的頂部電極和高端汲極引腳23。在塑封封裝的過程中，不僅可以外露該封裝結構的底部，還可以外露所述金屬連接板的頂部表面以及電容的頂部表面，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
再進一步，根據上述所提供的封裝結構，在另一個較佳的實施例中，可以集成低端MOSFET3和垂直電容5以形成一晶片級，即集成垂直電容；該低端MOSFET3的頂部源極可進一步作為集成垂直電容的一個電極。在一個較佳的實施例中低端MOSFET進一步包含頂部源極上的一層電介質和電介質上的一層金屬，形成一集成垂直電容。
最終，本實施例7的封裝結構也可實現功率切換器和其旁路電容被封裝在同一個半導體封裝內，形成內置旁路電容的功率切換器，其產生的寄生電感小，有效提高功率切換器的性能。
實施例8
在上述的3個實施例的基礎上(實施例5-實施例7)，本發明 所提供的半導體封裝結構中，還可包含一功率控制器PIC，其與所述的功率切換器連接形成DC-DC轉換器。如第2圖所示，為該DC-DC轉換器的電路圖，其中，該PIC晶片並聯連接在功率切換器的高端MOSFET的閘極和低端MOSFET的閘極之間。
相應的，可參考第10圖，為本實施例中所提供的還包含有PIC晶片的DC-DC轉換器的封裝結構。其中，功率切換器的封裝結構和實施例5相同(當然也可以採用實施例6或實施例7的封裝結構作為該功率切換器)；只是本實施例中，用來承載晶片並進行電性連接的引線框架還另外包含有一個載片台1’和若干PIC引腳25，將PIC晶片8粘接貼附至載片台1’上，並通過若干連接引線將PIC晶片8連接鍵合至各個PIC引腳25。並使用連接引線61’將該PIC晶片8與低端閘極引腳22連接鍵合，使用連接引線64’將該PIC晶片8與高端閘極引腳24連接鍵合。最後進行塑封封裝，從而實現如第2圖中的電路圖所示的DC-DC轉換器的半導體封裝結構。本封裝結構中，不僅包含2個N型MOSFET晶片和旁路電容，還包含一PIC晶片，使得旁路電容所設置的位置最靠近2個N型MOSFET，產生的寄生電感最小，有效提高DC-DC轉換器的性能。
本實施例所提供的半導體封裝結構，在塑封封裝的過程中，可以外露出該封裝結構的底部，以改善半導 體封裝的熱性能，同時降低該半導體封裝的厚度。
在本發明所述的功率切換器的半導體封裝結構中，或者是DC-DC轉換器的半導體封裝結構中，可以通過減小電容的尺寸和厚度來適當縮小整體半導體封裝的尺寸。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
1‧‧‧載片台
5‧‧‧垂直電容
21‧‧‧低端源極引腳
22‧‧‧低端閘極引腳
23‧‧‧高端汲極引腳
24‧‧‧高端閘極引腳
31、41‧‧‧頂部閘極
32、42‧‧‧頂部源極
61、62、64、65‧‧‧連接引線
71‧‧‧第一金屬層
72‧‧‧第二金屬層

Claims (12)

  1. 一種應用於功率切換器電路的半導體封裝結構，其特徵在於，包含：一引線框架，其具有一載片台和一第一引腳；該第一引腳包含向該載片台方向延伸的一第一下降臺階；分別具有一底部汲極區域、一頂部閘極區域和一頂部源極區域的一高端MOSFET晶片和一低端MOSFET晶片；其中：該高端MOSFET晶片的底部汲極區域粘接貼附在該第一下降臺階上，形成電性連接；該低端MOSFET晶片的底部汲極區域的一第一部分粘接貼附至該載片臺上，形成電性連接；該低端MOSFET晶片的底部汲極區域的一第二部分延伸到該載片台的外部、且堆疊在該高端MOSFET晶片的頂部源極區域上方，使得該低端MOSFET晶片的底部汲極區域與該高端MOSFET晶片的頂部源極區域形成電性連接。
  2. 如申請專利範圍第1項所述的半導體封裝結構，其中該第一下降臺階的上表面與該載片台的上表面之間的深度為該高端MOSFET晶片的厚度。
  3. 如申請專利範圍第1項所述的半導體封裝結構，其中該引線框架還包含一第二引腳，該低端MOSFET晶片 的頂部源極區域通過一金屬連接體連接鍵合至該第二引腳，形成電性連接。
  4. 如申請專利範圍第3項所述的半導體封裝結構，其中該第二引腳還包含一第二下降臺階。
  5. 如申請專利範圍第4項所述的半導體封裝結構，還包含一水平電容；該水平電容的一端電極粘接貼附在該第二下降臺階上，以與該低端MOSFET晶片的源極區域形成電性連接。
  6. 如申請專利範圍第5項所述的半導體封裝結構，其中該第二下降臺階的上表面與該載片台的上表面之間的深度為該水平電容的厚度減去該低端MOSFET晶片的厚度。
  7. 如申請專利範圍第1項所述的半導體封裝結構，還包含一垂直電容；該垂直電容的一底部電極粘接貼附在該低端MOSFET晶片的頂部源極區域上，以形成電性連接。
  8. 如申請專利範圍第7項所述的半導體封裝結構，其中，該垂直電容為一分離電容。
  9. 如申請專利範圍第7項所述的半導體封裝結構，其中，該低端MOSFET晶片和該垂直電容集成以形成一晶片級，即形成一集成垂直電容。
  10. 如申請專利範圍第9項所述的半導體封裝結構，其中，該低端MOSFET晶片的頂部源極區域進一步作為該集成垂直電容的一電極。
  11. 如申請專利範圍第10項所述的半導體封裝結構，其中，該低端MOSFET晶片進一步包含該低端MOSFET晶片的頂部源極區域上的一電介質層，以及位於該電介質層上的一金屬層。
  12. 如申請專利範圍第7項所述的半導體封裝結構，還包含連接低端MOSFET晶片的頂部閘極區域和高端MOSFET晶片的頂部閘極區域之間的一功率控制器晶片，形成一直流-直流轉換器。
TW102147307A 2010-03-01 2010-03-01 一種應用於功率切換器電路的半導體封裝結構 TWI514548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102147307A TWI514548B (zh) 2010-03-01 2010-03-01 一種應用於功率切換器電路的半導體封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102147307A TWI514548B (zh) 2010-03-01 2010-03-01 一種應用於功率切換器電路的半導體封裝結構

Publications (2)

Publication Number Publication Date
TW201419495A TW201419495A (zh) 2014-05-16
TWI514548B true TWI514548B (zh) 2015-12-21

Family

ID=51294467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147307A TWI514548B (zh) 2010-03-01 2010-03-01 一種應用於功率切換器電路的半導體封裝結構

Country Status (1)

Country Link
TW (1) TWI514548B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US20050093117A1 (en) * 2003-04-11 2005-05-05 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
US20050121799A1 (en) * 2000-09-21 2005-06-09 Shotaro Uchida Semiconductor device manufacturing method and semiconductor device manufactured thereby
US20050151236A1 (en) * 2003-11-12 2005-07-14 International Rectifier Corporation Low profile package having multiple die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US20050121799A1 (en) * 2000-09-21 2005-06-09 Shotaro Uchida Semiconductor device manufacturing method and semiconductor device manufactured thereby
US20050093117A1 (en) * 2003-04-11 2005-05-05 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
US20050151236A1 (en) * 2003-11-12 2005-07-14 International Rectifier Corporation Low profile package having multiple die

Also Published As

Publication number Publication date
TW201419495A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
US8508052B2 (en) Stacked power converter structure and method
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
TWI430428B (zh) High efficiency module
US9159720B2 (en) Semiconductor module with a semiconductor chip and a passive component and method for producing the same
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
TWI459536B (zh) 多晶片封裝
US8217503B2 (en) Package structure for DC-DC converter
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
JP2005203775A (ja) マルチチップパッケージ
CN103824853A (zh) 应用于开关型调节器的集成电路组件
US20170213783A1 (en) Multi-chip semiconductor power package
US9054088B2 (en) Multi-component chip packaging structure
JP2013062540A (ja) 半導体装置
TWI514548B (zh) 一種應用於功率切換器電路的半導體封裝結構
TWI426595B (zh) 一種應用於功率切換器電路的半導體封裝結構
US7750445B2 (en) Stacked synchronous buck converter
TWI430409B (zh) 一種倒裝晶片的半導體器件
TWI469311B (zh) 聯合封裝的功率半導體元件
CN111463188A (zh) 应用于功率转换器的封装结构
US20150221588A1 (en) Surface Mountable Power Components
JP2003533049A (ja) 半導体構成部品
TWI433297B (zh) 用於直流-直流轉換器的封裝體結構
CN103762212B (zh) 应用于开关型调节器的集成电路组件
TWI538155B (zh) 多晶片疊層之封裝結構及其封裝方法